JP2000172554A - Ｓｄｒａｍ使用の画像形成装置 - Google Patents
Ｓｄｒａｍ使用の画像形成装置Info
- Publication number
- JP2000172554A JP2000172554A JP10341717A JP34171798A JP2000172554A JP 2000172554 A JP2000172554 A JP 2000172554A JP 10341717 A JP10341717 A JP 10341717A JP 34171798 A JP34171798 A JP 34171798A JP 2000172554 A JP2000172554 A JP 2000172554A
- Authority
- JP
- Japan
- Prior art keywords
- data
- mode
- sdram
- output
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＳＤＲＡＭにアクセスする際に読み書きモ−
ドの設定可とする。ＣＰＵおよびＩ／Ｏデバイスのいず
れも任意の設定可とする。アクセス速度の異なる複数の
ＳＤＲＡＭモジュ−ルの集合でなるＳＤＲＡＭにおいて
も各モジュールにその最適なアクセスモードを設定可と
する。 【解決手段】 主記憶装置及び頁バッファメモリとして
ＳＤＲＡＭ３を含む画像形成装置において、モ−ドデ−
タ入力用レジスタ１４，１５，モ−ドレジスタ指定手段
１９，モ−ドデ−タ書込み制御信号をＳＤＲＡＭ３に出
力するデ−タ出力手段１６、および、モ−ドレジスタの
指定があったときに、コマンド制御手段１８にモ−ドデ
−タ書込み制御信号の出力を指示しデ−タ出力手段１６
にモ−ドデ−タの出力を指示する調整回路１３，イネ−
ブル発生回路１７、を備える。モ−ドデ−タは、ＣＰＵ
１用とＩ／Ｏデバイス２１，３００用の複数である。
ドの設定可とする。ＣＰＵおよびＩ／Ｏデバイスのいず
れも任意の設定可とする。アクセス速度の異なる複数の
ＳＤＲＡＭモジュ−ルの集合でなるＳＤＲＡＭにおいて
も各モジュールにその最適なアクセスモードを設定可と
する。 【解決手段】 主記憶装置及び頁バッファメモリとして
ＳＤＲＡＭ３を含む画像形成装置において、モ−ドデ−
タ入力用レジスタ１４，１５，モ−ドレジスタ指定手段
１９，モ−ドデ−タ書込み制御信号をＳＤＲＡＭ３に出
力するデ−タ出力手段１６、および、モ−ドレジスタの
指定があったときに、コマンド制御手段１８にモ−ドデ
−タ書込み制御信号の出力を指示しデ−タ出力手段１６
にモ−ドデ−タの出力を指示する調整回路１３，イネ−
ブル発生回路１７、を備える。モ−ドデ−タは、ＣＰＵ
１用とＩ／Ｏデバイス２１，３００用の複数である。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばプリンタ，
ファクシミリ，デジタル複写機などの画像形成装置に関
し、特に、ＳＤＲＡＭを主記憶装置及びページバッファ
メモリとして用いる画像形成装置に関する。
ファクシミリ，デジタル複写機などの画像形成装置に関
し、特に、ＳＤＲＡＭを主記憶装置及びページバッファ
メモリとして用いる画像形成装置に関する。
【０００２】
【従来の技術】ＳＤＲＡＭ（シンクロナスＤＲＡＭ）
は、外部から供給する高速クロックに合わせてデ−タを
出力することが可能であって、デ−タ転送速度を高速に
できるので、コンピュ−タシステムの主記憶装置や、画
像処理装置の画像メモリなどの多量デ−タの読み書き用
のバッファメモリに適している。
は、外部から供給する高速クロックに合わせてデ−タを
出力することが可能であって、デ−タ転送速度を高速に
できるので、コンピュ−タシステムの主記憶装置や、画
像処理装置の画像メモリなどの多量デ−タの読み書き用
のバッファメモリに適している。
【０００３】ＳＤＲＡＭには、ＳＤＲＡＭの動作モ−ド
を指定するモ−ドデ−タを格納するモ−ドレジスタがあ
り、そこに、電源オンリセットの初期化時、ならびに、
外部からのその他のリセット入力に応じた初期化時に、
該ＳＤＲＡＭを用いるコンピュ−タシステムで使用する
モ−ドを表わすモ−ドデ−タが格納される。ＳＤＲＡＭ
は、読み書きアクセスがあると、該モ−ドデ−タで規定
されるモ−ドで動作する。モ−ドレジスタと、それに設
定されるモ−ドデ−タの内容を図４に示す。図４に示す
モ−ドデ−タの内容は後に説明する。
を指定するモ−ドデ−タを格納するモ−ドレジスタがあ
り、そこに、電源オンリセットの初期化時、ならびに、
外部からのその他のリセット入力に応じた初期化時に、
該ＳＤＲＡＭを用いるコンピュ−タシステムで使用する
モ−ドを表わすモ−ドデ−タが格納される。ＳＤＲＡＭ
は、読み書きアクセスがあると、該モ−ドデ−タで規定
されるモ−ドで動作する。モ−ドレジスタと、それに設
定されるモ−ドデ−タの内容を図４に示す。図４に示す
モ−ドデ−タの内容は後に説明する。
【０００４】画像形成装置の場合、主記憶装置及び頁メ
モリとしてのＳＤＲＡＭには、画像形成装置のメイン制
御基板のＣＰＵ（システム制御用のＣＰＵ）のみなら
ず、画像形成装置に通信装置を介して接続された外部ス
キャナ又はホストコンピュ−タ（パソコン）、および、
プリンタエンジンの画像書込みレ−ザ露光ユニットに画
像デ−タを与えるエンジン・インタ−フェ−ス・コント
ロ−ラなど（これらを以下Ｉ／Ｏデバイスと称す）が、
テキストデ−タ，イメ−ジデ−タ等の読み書きのために
アクセスする。これらＣＰＵおよびＩ／Ｏデバイスが扱
うデ−タは色々であり、また、デ−タ処理ロジックや処
理単位も色々であることがあり得る。したがって、ＣＰ
ＵおよびＩ／ＯデバイスのいずれもＳＤＲＡＭにアクセ
スするシステムの場合は、ＳＤＲＡＭにＣＰＵアクセス
領域および各Ｉ／Ｏデバイスのアクセス領域を定めて、
電源オンリセットおよびその他のリセット入力に応じた
初期化時に、各領域宛てのモ−ドレジスタに、ＣＰＵお
よびＩ／Ｏデバイスそれぞれのアクセスに適したモ−ド
デ−タを設定することが考えられる。
モリとしてのＳＤＲＡＭには、画像形成装置のメイン制
御基板のＣＰＵ（システム制御用のＣＰＵ）のみなら
ず、画像形成装置に通信装置を介して接続された外部ス
キャナ又はホストコンピュ−タ（パソコン）、および、
プリンタエンジンの画像書込みレ−ザ露光ユニットに画
像デ−タを与えるエンジン・インタ−フェ−ス・コント
ロ−ラなど（これらを以下Ｉ／Ｏデバイスと称す）が、
テキストデ−タ，イメ−ジデ−タ等の読み書きのために
アクセスする。これらＣＰＵおよびＩ／Ｏデバイスが扱
うデ−タは色々であり、また、デ−タ処理ロジックや処
理単位も色々であることがあり得る。したがって、ＣＰ
ＵおよびＩ／ＯデバイスのいずれもＳＤＲＡＭにアクセ
スするシステムの場合は、ＳＤＲＡＭにＣＰＵアクセス
領域および各Ｉ／Ｏデバイスのアクセス領域を定めて、
電源オンリセットおよびその他のリセット入力に応じた
初期化時に、各領域宛てのモ−ドレジスタに、ＣＰＵお
よびＩ／Ｏデバイスそれぞれのアクセスに適したモ−ド
デ−タを設定することが考えられる。
【０００５】
【発明が解決しようとする課題】しかし、ＳＤＲＡＭの
メモリ容量をフルに活してデ−タを読み書きするには、
あるいは比較的に小容量のＳＤＲＡＭを効率的に使用す
るには、各領域に、リセット入力時のみならず、多くの
デ−タの読み書きが必要となるタイミングで任意に、Ｃ
ＰＵ又はＩ／Ｏデバイスがそのデ−タアクセスに最適な
モ−ドを設定しうるのが好ましい。
メモリ容量をフルに活してデ−タを読み書きするには、
あるいは比較的に小容量のＳＤＲＡＭを効率的に使用す
るには、各領域に、リセット入力時のみならず、多くの
デ−タの読み書きが必要となるタイミングで任意に、Ｃ
ＰＵ又はＩ／Ｏデバイスがそのデ−タアクセスに最適な
モ−ドを設定しうるのが好ましい。
【０００６】本発明は、画像形成装置において、ＳＤＲ
ＡＭにアクセスする際にその読み書きモ−ドの設定，変
更を可能とすることを第１の目的とし、ＣＰＵおよびＩ
／Ｏデバイスのいずれも、それによるＳＤＲＡＭアクセ
スに最適な読み書きモ−ドを設定可とすることを第２の
目的とし、アクセス速度の異なる複数のＳＤＲＡＭモジ
ュ−ルの集合でなるＳＤＲＡＭにおいても各モジュール
に、その最適なアクセスモードを設定可とすることを第
３の目的とする。
ＡＭにアクセスする際にその読み書きモ−ドの設定，変
更を可能とすることを第１の目的とし、ＣＰＵおよびＩ
／Ｏデバイスのいずれも、それによるＳＤＲＡＭアクセ
スに最適な読み書きモ−ドを設定可とすることを第２の
目的とし、アクセス速度の異なる複数のＳＤＲＡＭモジ
ュ−ルの集合でなるＳＤＲＡＭにおいても各モジュール
に、その最適なアクセスモードを設定可とすることを第
３の目的とする。
【０００７】
【課題を解決するための手段】（１）本発明は、主記憶
装置及びページバッファメモリとしてＳＤＲＡＭ(3)を
含む画像形成装置において、ＳＤＲＡＭ(3)のモ−ドレ
ジスタに書込むモ−ドデ−タを保持するための入力用レ
ジスタ(14,15)，モ−ドレジスタを指定する手段(19)，
モ−ドデ−タ書込み制御信号をＳＤＲＡＭ(3)に出力す
るためのコマンド制御手段(18)，入力用レジスタ(14,1
5)のモ−ドデ−タをモ−ドレジスタに出力するためのデ
−タ出力手段(16)、および、モ−ドレジスタの指定があ
ったときに、コマンド制御手段(18)にモ−ドデ−タ書込
み制御信号の出力を指示しデ−タ出力手段(16)にモ−ド
デ−タの出力を指示するモードレジスタ書込制御手段(1
3,17)、を備えることを特徴とする。
装置及びページバッファメモリとしてＳＤＲＡＭ(3)を
含む画像形成装置において、ＳＤＲＡＭ(3)のモ−ドレ
ジスタに書込むモ−ドデ−タを保持するための入力用レ
ジスタ(14,15)，モ−ドレジスタを指定する手段(19)，
モ−ドデ−タ書込み制御信号をＳＤＲＡＭ(3)に出力す
るためのコマンド制御手段(18)，入力用レジスタ(14,1
5)のモ−ドデ−タをモ−ドレジスタに出力するためのデ
−タ出力手段(16)、および、モ−ドレジスタの指定があ
ったときに、コマンド制御手段(18)にモ−ドデ−タ書込
み制御信号の出力を指示しデ−タ出力手段(16)にモ−ド
デ−タの出力を指示するモードレジスタ書込制御手段(1
3,17)、を備えることを特徴とする。
【０００８】なお、理解を容易にするためにカッコ内に
は、図面に示し後述する実施例の対応要素の符号を、参
考までに付記した。以下も同様である。
は、図面に示し後述する実施例の対応要素の符号を、参
考までに付記した。以下も同様である。
【０００９】これによれば、ＳＤＲＡＭ(3)にアクセス
する、デ−タ送り出し側又はデ−タ受け側のデ−タ処理
に適した読み書きモ−ドを、該読み書きが必要となった
タイミングでＳＤＲＡＭ(3)に設定することができ、読
み書き所要時の諸条件により最適なアクセスを実現でき
る。
する、デ−タ送り出し側又はデ−タ受け側のデ−タ処理
に適した読み書きモ−ドを、該読み書きが必要となった
タイミングでＳＤＲＡＭ(3)に設定することができ、読
み書き所要時の諸条件により最適なアクセスを実現でき
る。
【００１０】
【発明の実施の形態】（２）モードレジスタ書込制御手
段(13,17)は、画像形成装置の中央制御手段(プリンタコ
ントロ-ラ)のＣＰＵからのＳＤＲＡＭ(3)へのアクセス
とそれ以外のデバイス(20,102)からのＳＤＲＡＭ(3)へ
のアクセスとを調停し一方のアクセスを選択する手段(1
3)、および、モ−ドレジスタの指定があったときに、コ
マンド制御手段(18)にモ−ドデ−タ書込み制御信号の出
力を指示しデ−タ出力手段(16)に、入力用レジスタ(14,
15)の、選択手段(13)が選択したアクセス対応のモ−ド
デ−タの出力を指示する手段(17)、を含む。
段(13,17)は、画像形成装置の中央制御手段(プリンタコ
ントロ-ラ)のＣＰＵからのＳＤＲＡＭ(3)へのアクセス
とそれ以外のデバイス(20,102)からのＳＤＲＡＭ(3)へ
のアクセスとを調停し一方のアクセスを選択する手段(1
3)、および、モ−ドレジスタの指定があったときに、コ
マンド制御手段(18)にモ−ドデ−タ書込み制御信号の出
力を指示しデ−タ出力手段(16)に、入力用レジスタ(14,
15)の、選択手段(13)が選択したアクセス対応のモ−ド
デ−タの出力を指示する手段(17)、を含む。
【００１１】これによれば、例えばＳＤＲＡＭ(3)上に
画像出力の為のページバッファを確保する場合、エンジ
ン・インターフェース・コントローラ(20)がこのページ
バッファからデータをＤＭＡにより読み出す際、モード
レジスタをダイナミックに変更する事によりバースト長
を例えばＦｕｌｌに設定する。これにより高速にデータ
を読み出す事ができる。なお、通常は、キャッシュを内
臓したＣＰＵにおいてはそのキャッシュラインに合わせ
て主記憶装置であるＳＤＲＡＭのバースト長を設定する
ので、この場合にはエンジン・インターフェース・コン
トローラがこのページバッファからＤＭＡにより読み出
す際、そのバースト長によりデータの読み出しが制限さ
れるが、本発明によれば、エンジン・インターフェース
・コントローラ(20)がこのページバッファからデータを
ＤＭＡにより読み出す際、モードレジスタをダイナミッ
クに変更してバ−スト長をＦｕｌｌにして、高速にデー
タを読み出す事ができる。 （３）モ−ドレジスタを指定する手段(19)は、ＳＤＲＡ
Ｍ(3)のアドレスを指定するアドレスデ−タ(ADDR31)が
設定値に該当するものであるときに、モードレジスタ書
込制御手段(13,17)にレジスタ指定を与え、これに応答
してモードレジスタ書込制御手段(13,17)は、コマンド
制御手段(18)にモ−ドデ−タ書込み制御信号の出力を指
示しデ−タ出力手段(16)にモ−ドデ−タの出力を指示し
て、前記アドレスデ−タが示すアドレスにモ−ドデ−タ
を書込む。
画像出力の為のページバッファを確保する場合、エンジ
ン・インターフェース・コントローラ(20)がこのページ
バッファからデータをＤＭＡにより読み出す際、モード
レジスタをダイナミックに変更する事によりバースト長
を例えばＦｕｌｌに設定する。これにより高速にデータ
を読み出す事ができる。なお、通常は、キャッシュを内
臓したＣＰＵにおいてはそのキャッシュラインに合わせ
て主記憶装置であるＳＤＲＡＭのバースト長を設定する
ので、この場合にはエンジン・インターフェース・コン
トローラがこのページバッファからＤＭＡにより読み出
す際、そのバースト長によりデータの読み出しが制限さ
れるが、本発明によれば、エンジン・インターフェース
・コントローラ(20)がこのページバッファからデータを
ＤＭＡにより読み出す際、モードレジスタをダイナミッ
クに変更してバ−スト長をＦｕｌｌにして、高速にデー
タを読み出す事ができる。 （３）モ−ドレジスタを指定する手段(19)は、ＳＤＲＡ
Ｍ(3)のアドレスを指定するアドレスデ−タ(ADDR31)が
設定値に該当するものであるときに、モードレジスタ書
込制御手段(13,17)にレジスタ指定を与え、これに応答
してモードレジスタ書込制御手段(13,17)は、コマンド
制御手段(18)にモ−ドデ−タ書込み制御信号の出力を指
示しデ−タ出力手段(16)にモ−ドデ−タの出力を指示し
て、前記アドレスデ−タが示すアドレスにモ−ドデ−タ
を書込む。
【００１２】これによれば、ＳＤＲＡＭ(3)を、例えば
モジュールタイプのＳＤＲＡＭを複数使用する場合、そ
のモジュール毎に領域を分けモードレジスタを設定する
ことができるので、異なったアクセス時間のモジュール
であっても効率良いアクセスができる。
モジュールタイプのＳＤＲＡＭを複数使用する場合、そ
のモジュール毎に領域を分けモードレジスタを設定する
ことができるので、異なったアクセス時間のモジュール
であっても効率良いアクセスができる。
【００１３】通常ＳＤＲＡＭモジュールは、シリアルＲ
ＯＭを搭載しておりアクセスタイムなどモジュールの識
別が可能である。この情報を初期設定において読み、こ
の情報から最適な値（例えばＣＡＳレイテンシ）を、各
モジュ−ルのモードレジスタに設定して、各モジュール
を効率良く使用することができる。
ＯＭを搭載しておりアクセスタイムなどモジュールの識
別が可能である。この情報を初期設定において読み、こ
の情報から最適な値（例えばＣＡＳレイテンシ）を、各
モジュ−ルのモードレジスタに設定して、各モジュール
を効率良く使用することができる。
【００１４】
【実施例】図１に、本発明の一実施例を示す。この実施
例は、レ−ザプリンタであり、大きく分けると、レ−ザ
露光方式の画像形成機構および電気回路（ドライバ）で
あるプリンタエンジン２１およびその動作を制御するプ
リンタコントロ−ラで構成されている。
例は、レ−ザプリンタであり、大きく分けると、レ−ザ
露光方式の画像形成機構および電気回路（ドライバ）で
あるプリンタエンジン２１およびその動作を制御するプ
リンタコントロ−ラで構成されている。
【００１５】プリンタコントロ−ラのＣＰＵ（中央演算
処理装置）１が制御主体である。２は、エンジン・イン
タ−フェ−ス・コントロ−ラ２０を介したプリンタエン
ジン２１に対する入出力を制御し、しかも、ホストコン
ピュ−タ３００からの文字コード，制御コマンド等の入
出力を制御するＩ／Ｏコントローラである。該Ｉ／Ｏコ
ントローラ２を介してホストコンピュ−タ３００から入
力された文字コード，制御コマンドは、ＣＰＵ１によっ
て解釈されビットイメージに展開され、コントロ−ラ１
２を介して、主記憶装置であるＳＤＲＡＭ（シンクロナ
スＤＲＡＭ）３の作業領域に格納される。ＣＰＵ１はま
た、補助記憶装置４あるいはＩＣカ−ド５に格納されて
いるアプリケーションプログラムやフォント情報を、Ｓ
ＤＲＡＭ３にロードして、実行し又は使用する。
処理装置）１が制御主体である。２は、エンジン・イン
タ−フェ−ス・コントロ−ラ２０を介したプリンタエン
ジン２１に対する入出力を制御し、しかも、ホストコン
ピュ−タ３００からの文字コード，制御コマンド等の入
出力を制御するＩ／Ｏコントローラである。該Ｉ／Ｏコ
ントローラ２を介してホストコンピュ−タ３００から入
力された文字コード，制御コマンドは、ＣＰＵ１によっ
て解釈されビットイメージに展開され、コントロ−ラ１
２を介して、主記憶装置であるＳＤＲＡＭ（シンクロナ
スＤＲＡＭ）３の作業領域に格納される。ＣＰＵ１はま
た、補助記憶装置４あるいはＩＣカ−ド５に格納されて
いるアプリケーションプログラムやフォント情報を、Ｓ
ＤＲＡＭ３にロードして、実行し又は使用する。
【００１６】プログラムＲＯＭには、プリンタコントロ
−ラの電源オン時に、該コントロ−ラおよびプリンタエ
ンジン２１を初期化するプログラムおよびハードウェア
を制御するプログラムが格納されている。タッチパネル
９に対するオペレ−タの入力はタッチパネルコントロー
ラ７が読取って操作情報を生成し、ＣＰＵ１がこの操作
情報を解釈する。レ−ザプリンタの状態情報やアプリケ
ーションに対応した情報をＶＧＡコントロ−ラ８が、表
示装置１０に表示しオペレ−タに知らしめる。不揮発性
メモリ１１は、本レ−ザプリンタ特有の情報、例えばプ
リント枚数であるとかプリンタ・エンジンのガンマ補正
値といった情報を格納する。
−ラの電源オン時に、該コントロ−ラおよびプリンタエ
ンジン２１を初期化するプログラムおよびハードウェア
を制御するプログラムが格納されている。タッチパネル
９に対するオペレ−タの入力はタッチパネルコントロー
ラ７が読取って操作情報を生成し、ＣＰＵ１がこの操作
情報を解釈する。レ−ザプリンタの状態情報やアプリケ
ーションに対応した情報をＶＧＡコントロ−ラ８が、表
示装置１０に表示しオペレ−タに知らしめる。不揮発性
メモリ１１は、本レ−ザプリンタ特有の情報、例えばプ
リント枚数であるとかプリンタ・エンジンのガンマ補正
値といった情報を格納する。
【００１７】ＳＤＲＡＭコントロ−ラ１２は、ＳＤＲＡ
Ｍ３のアクセスを制御し、またアクセスモードを最適に
設定することが可能なＳＤＲＡＭコントローラである。
ＳＤＲＡＭ３をアクセスするためには、ＳＤＲＡＭ３内
のモードレジスタを設定する。 図４に、モ−ドレジス
タの内容を示す。モ−ドレジスタのビットＡ６〜Ａ４に
書込むＣＡＳレイテンシ（ＣＬ）は、リードコマンドを
受付けてから最初の確定データを出力する事ができる遅
延サイクルである。ビットＡ３に書込むバーストタイプ
（ＢＴ）は、データ転送時のカラムアドレスのカウント
アップ方式を指定するものであり、ビットＡ２〜Ａ０に
書込むバースト長（ＢＬ）は、１度のアクセスにより入
力／出力されるデータの個数である。
Ｍ３のアクセスを制御し、またアクセスモードを最適に
設定することが可能なＳＤＲＡＭコントローラである。
ＳＤＲＡＭ３をアクセスするためには、ＳＤＲＡＭ３内
のモードレジスタを設定する。 図４に、モ−ドレジス
タの内容を示す。モ−ドレジスタのビットＡ６〜Ａ４に
書込むＣＡＳレイテンシ（ＣＬ）は、リードコマンドを
受付けてから最初の確定データを出力する事ができる遅
延サイクルである。ビットＡ３に書込むバーストタイプ
（ＢＴ）は、データ転送時のカラムアドレスのカウント
アップ方式を指定するものであり、ビットＡ２〜Ａ０に
書込むバースト長（ＢＬ）は、１度のアクセスにより入
力／出力されるデータの個数である。
【００１８】ＳＤＲＡＭ３に書込んだ画像デ−タは、エ
ンジン・インターフェース・コントローラ２０が、ＳＤ
ＲＡＭ３から読出してプリンタ・エンジン２１に送信す
る。図２に、ＳＤＲＡＭコントローラ１２の、ＳＤＲＡ
Ｍ３のモ−ドレジスタにデ−タを設定するための構成を
示す。なお、ＳＤＲＡＭ３に対して通常の読み，書きを
行なうための、アドレスライン，制御信号ラインおよび
デ−タラインならびにそれらの制御系の図示は省略し
た。
ンジン・インターフェース・コントローラ２０が、ＳＤ
ＲＡＭ３から読出してプリンタ・エンジン２１に送信す
る。図２に、ＳＤＲＡＭコントローラ１２の、ＳＤＲＡ
Ｍ３のモ−ドレジスタにデ−タを設定するための構成を
示す。なお、ＳＤＲＡＭ３に対して通常の読み，書きを
行なうための、アドレスライン，制御信号ラインおよび
デ−タラインならびにそれらの制御系の図示は省略し
た。
【００１９】図２において、ＣＰＵ１および又はＩ／Ｏ
デバイス（プリンタエンジン２１，ホストコンピュ−タ
３００）からＳＤＲＡＭ１２にアクセスがあると、調整
回路１３が、ＣＰＵ１及びＩ／Ｏデバイス間でのＳＤＲ
ＡＭ３へのアクセスを調停し、ＣＰＵ１からのアクセス
の許可（ＣＰＵ＿ＧＮＴ）又はＩ／Ｏデバイスからのア
クセスの許可（ＩＯ＿ＧＮＴ）を行う。モ−ドレジスタ
へのモ−ドデ−タの書込みのための、ＣＰＵ１からのア
クセスのときにはレジスタ１４に、Ｉ／Ｏデバイスから
のアクセスのときにはレジスタ１５に、モ−ド指定デ−
タが書き込まれＳＤＲＡＭ３のモードレジスタ（図４）
への設定値（書込むべきデ−タ）を保持する。
デバイス（プリンタエンジン２１，ホストコンピュ−タ
３００）からＳＤＲＡＭ１２にアクセスがあると、調整
回路１３が、ＣＰＵ１及びＩ／Ｏデバイス間でのＳＤＲ
ＡＭ３へのアクセスを調停し、ＣＰＵ１からのアクセス
の許可（ＣＰＵ＿ＧＮＴ）又はＩ／Ｏデバイスからのア
クセスの許可（ＩＯ＿ＧＮＴ）を行う。モ−ドレジスタ
へのモ−ドデ−タの書込みのための、ＣＰＵ１からのア
クセスのときにはレジスタ１４に、Ｉ／Ｏデバイスから
のアクセスのときにはレジスタ１５に、モ−ド指定デ−
タが書き込まれＳＤＲＡＭ３のモードレジスタ（図４）
への設定値（書込むべきデ−タ）を保持する。
【００２０】アドレスマルチプレクサ及びセレクタ１６
は、リード／ライトアクセス時はアドレス信号ＡＤＤＲ
３１：０（３１〜０のビット、３２ビットのアドレスデ
−タを意味する）をローアドレスとカラムアドレスにマ
ルチプレクスし、モードレジスタイネーブル信号（ＭＲ
Ｓ＿ＥＮ）がアクティブ状態のときは、ＣＰＵ／ＩＯ信
号によって前記レジスタ１４あるいは１５を選択し、そ
のモ−ド指定デ−タを出力する。
は、リード／ライトアクセス時はアドレス信号ＡＤＤＲ
３１：０（３１〜０のビット、３２ビットのアドレスデ
−タを意味する）をローアドレスとカラムアドレスにマ
ルチプレクスし、モードレジスタイネーブル信号（ＭＲ
Ｓ＿ＥＮ）がアクティブ状態のときは、ＣＰＵ／ＩＯ信
号によって前記レジスタ１４あるいは１５を選択し、そ
のモ−ド指定デ−タを出力する。
【００２１】１７はモードレジスタイネーブル発生回路
であり、その状態遷移図を図３に示す。Ｓ０は、モード
レジスタ（図４）に初期の設定値を設定する状態で、Ｓ
ＤＲＡＭ３に対して所定のスタートアップシーケンス終
了後に生成されるスタートアップ終了信号によってこの
ステートに移行する。Ｓ１は、ＣＰＵ１からのアクセス
に応じた設定値をモードレジスタに設定するステートで
ある。Ｓ２は、Ｉ／Ｏデバイスからのアクセス許可の待
ちステートで、つまり何もしないステートである。Ｓ３
は、ＣＰＵからのアクセス許可待ちステートで何もしな
いステートである。Ｓ４は、Ｉ／Ｏデバイスからのアク
セスに応じた設定値をモードレジスタに設定するステー
トである。これらのステートに移る条件は、 Ｓ０：スタートアップシーケンス終了信号がアクティブ
になった場合， Ｓ１：現在のステートがＳ４かＳ３あるいはＳ０であ
り、ＣＰＵ１からのアクセス許可信号がアクティブにな
った場合， Ｓ２：現在のステートがＳ１あるいはＳ２であり、ＣＰ
Ｕからのアクセス許可信号がアクティブになった場合， Ｓ３：現在のステートがＳ４あるいはＳ３であり、Ｉ／
Ｏデバイスからのアクセス許可信号がアクティブになっ
た場合，および、 Ｓ４：現在のステートがＳ２かＳ１あるいはＳ０であ
り、Ｉ／Ｏデバイスからのアクセス許可信号がアクティ
ブになった場合、となる。
であり、その状態遷移図を図３に示す。Ｓ０は、モード
レジスタ（図４）に初期の設定値を設定する状態で、Ｓ
ＤＲＡＭ３に対して所定のスタートアップシーケンス終
了後に生成されるスタートアップ終了信号によってこの
ステートに移行する。Ｓ１は、ＣＰＵ１からのアクセス
に応じた設定値をモードレジスタに設定するステートで
ある。Ｓ２は、Ｉ／Ｏデバイスからのアクセス許可の待
ちステートで、つまり何もしないステートである。Ｓ３
は、ＣＰＵからのアクセス許可待ちステートで何もしな
いステートである。Ｓ４は、Ｉ／Ｏデバイスからのアク
セスに応じた設定値をモードレジスタに設定するステー
トである。これらのステートに移る条件は、 Ｓ０：スタートアップシーケンス終了信号がアクティブ
になった場合， Ｓ１：現在のステートがＳ４かＳ３あるいはＳ０であ
り、ＣＰＵ１からのアクセス許可信号がアクティブにな
った場合， Ｓ２：現在のステートがＳ１あるいはＳ２であり、ＣＰ
Ｕからのアクセス許可信号がアクティブになった場合， Ｓ３：現在のステートがＳ４あるいはＳ３であり、Ｉ／
Ｏデバイスからのアクセス許可信号がアクティブになっ
た場合，および、 Ｓ４：現在のステートがＳ２かＳ１あるいはＳ０であ
り、Ｉ／Ｏデバイスからのアクセス許可信号がアクティ
ブになった場合、となる。
【００２２】コマンド制御回路１８は、ＳＤＲＡＭ３に
対する動作を制御するコマンドを生成する。コマンド
は、ＣＳ，ＲＡＳ，ＣＡＳおよびＷＥ信号の組み合わせ
によって定義され、ＳＤＲＡＭ３のモードレジスタ（図
４）に設定するモードレジスタコマンドは、図５に示す
ように、ＣＳ，ＲＡＳおよびＣＡＳのすべてアクティブ
（低レベルＬ）が、モ−ドデ−タ書込みを指示し、その
とき与えられているデ−タＲＡＡ１１：０（セレクタ１
６の出力デ−タ。１１〜０の１２ビット）が、クロック
パルスＣＬＫの立上り点で、モ−ドレジスタ（図４）に
書込まれる。
対する動作を制御するコマンドを生成する。コマンド
は、ＣＳ，ＲＡＳ，ＣＡＳおよびＷＥ信号の組み合わせ
によって定義され、ＳＤＲＡＭ３のモードレジスタ（図
４）に設定するモードレジスタコマンドは、図５に示す
ように、ＣＳ，ＲＡＳおよびＣＡＳのすべてアクティブ
（低レベルＬ）が、モ−ドデ−タ書込みを指示し、その
とき与えられているデ−タＲＡＡ１１：０（セレクタ１
６の出力デ−タ。１１〜０の１２ビット）が、クロック
パルスＣＬＫの立上り点で、モ−ドレジスタ（図４）に
書込まれる。
【００２３】アドレスデコーダ１９は、ＳＤＲＡＭ３上
の、ＳＤＲＡＭコントロ−ラ１２によってモードレジス
タの内容を変更する領域を指定するものであり、アドレ
スデ−タＡＤＤＲ３１：０が、該領域内のものであると
き、モードレジスタイネーブル発生回路１７に、モード
レジスタイネーブルの発生（出力）を許可する。該領域
外であると、モードレジスタイネーブルの発生を禁止す
る。
の、ＳＤＲＡＭコントロ−ラ１２によってモードレジス
タの内容を変更する領域を指定するものであり、アドレ
スデ−タＡＤＤＲ３１：０が、該領域内のものであると
き、モードレジスタイネーブル発生回路１７に、モード
レジスタイネーブルの発生（出力）を許可する。該領域
外であると、モードレジスタイネーブルの発生を禁止す
る。
【図１】 本発明の一実施例の構成を示すブロック図で
ある。
ある。
【図２】 図１に示すＳＤＲＡＭコントロ−ラ１２の一
部分の構成を示すブロック図である。
部分の構成を示すブロック図である。
【図３】 図２に示すモードレジスタイネーブル発生回
路１７の状態遷移図である。
路１７の状態遷移図である。
【図４】 図１に示すＳＤＲＡＭ３上のモードレジスタ
の構成とモ−ドデ−タの内容を模式的に示す平面図であ
る。
の構成とモ−ドデ−タの内容を模式的に示す平面図であ
る。
【図５】 図１に示すＳＤＲＡＭ３上のモードレジスタ
にモ−ドデ−タを設定する制御信号の変化を示すタイム
チャ−トである。
にモ−ドデ−タを設定する制御信号の変化を示すタイム
チャ−トである。
１：ＣＰＵ ２：Ｉ／Ｏコントロー
ラ ３：ＳＤＲＡＭ ４：補助記憶装置 ５：ＩＣカード ６：ＲＯＭ ７：タッチパネルコントローラ ８：ＶＧＡコントロー
ラ ９：タッチパネル １０：表示装置 １１：不揮発性メモリ １２：ＳＤＲＡＭコン
トローラ １３：調停回路 １４，１５：レジスタ １６：アドレスマルチプレクサ，セレクタ １７：モードレジスタイネーブル発生回路 １８：コマンド制御回路 １９：アドレスデコー
ダ ２０：エンジン・インターフェース・コントローラ ２１：プリンタ・エンジン
ラ ３：ＳＤＲＡＭ ４：補助記憶装置 ５：ＩＣカード ６：ＲＯＭ ７：タッチパネルコントローラ ８：ＶＧＡコントロー
ラ ９：タッチパネル １０：表示装置 １１：不揮発性メモリ １２：ＳＤＲＡＭコン
トローラ １３：調停回路 １４，１５：レジスタ １６：アドレスマルチプレクサ，セレクタ １７：モードレジスタイネーブル発生回路 １８：コマンド制御回路 １９：アドレスデコー
ダ ２０：エンジン・インターフェース・コントローラ ２１：プリンタ・エンジン
Claims (3)
- 【請求項１】主記憶装置及びページバッファメモリとし
てＳＤＲＡＭを含む画像形成装置において、 ＳＤＲＡＭのモ−ドレジスタに書込むモ−ドデ−タを保
持するための入力用レジスタ，モ−ドレジスタを指定す
る手段，モ−ドデ−タ書込み制御信号をＳＤＲＡＭに出
力するためのコマンド制御手段，入力用レジスタのモ−
ドデ−タをモ−ドレジスタに出力するためのデ−タ出力
手段、および、モ−ドレジスタの指定があったときに、
コマンド制御手段にモ−ドデ−タ書込み制御信号の出力
を指示しデ−タ出力手段にモ−ドデ−タの出力を指示す
るモードレジスタ書込制御手段、を備えることを特徴と
するＳＤＲＡＭ使用の画像形成装置。 - 【請求項２】モードレジスタ書込制御手段は、画像形成
装置の中央制御手段のＣＰＵからのＳＤＲＡＭへのアク
セスとそれ以外のデバイスからのＳＤＲＡＭへのアクセ
スとを調停し一方のアクセスを選択する手段、および、
モ−ドレジスタの指定があったときに、コマンド制御手
段にモ−ドデ−タ書込み制御信号の出力を指示しデ−タ
出力手段に、入力用レジスタの、選択手段が選択したア
クセス対応のモ−ドデ−タの出力を指示する手段、を含
む、請求項１記載のＳＤＲＡＭ使用の画像形成装置。 - 【請求項３】モ−ドレジスタを指定する手段は、ＳＤＲ
ＡＭのアドレスを指定するアドレスデ−タが設定値に該
当するものであるときに、モードレジスタ書込制御手段
にレジスタ指定を与え、これに応答してモードレジスタ
書込制御手段は、コマンド制御手段にモ−ドデ−タ書込
み制御信号の出力を指示しデ−タ出力手段にモ−ドデ−
タの出力を指示して、前記アドレスデ−タが示すアドレ
スにモ−ドデ−タを書込む、請求項１又は請求項２記載
のＳＤＲＡＭ使用の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10341717A JP2000172554A (ja) | 1998-12-01 | 1998-12-01 | Ｓｄｒａｍ使用の画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10341717A JP2000172554A (ja) | 1998-12-01 | 1998-12-01 | Ｓｄｒａｍ使用の画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000172554A true JP2000172554A (ja) | 2000-06-23 |
Family
ID=18348243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10341717A Pending JP2000172554A (ja) | 1998-12-01 | 1998-12-01 | Ｓｄｒａｍ使用の画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000172554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536230A (ja) * | 2005-04-12 | 2008-09-04 | ノキア コーポレイション | 揮発性メモリ装置及び不揮発性メモリ装置用のメモリインターフェイス |
-
1998
- 1998-12-01 JP JP10341717A patent/JP2000172554A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536230A (ja) * | 2005-04-12 | 2008-09-04 | ノキア コーポレイション | 揮発性メモリ装置及び不揮発性メモリ装置用のメモリインターフェイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1683129B1 (en) | Buffered memory module with implicit to explicit memory command expansion | |
| US7793031B2 (en) | Memory architecture with serial peripheral interface | |
| US20080201496A1 (en) | Reduced pin count interface | |
| US20050169061A1 (en) | Multi-port memory device for buffering between hosts and non-volatile memory devices | |
| MX2012005183A (es) | Linea de espera de comandos para componente periferico. | |
| US7725621B2 (en) | Semiconductor device and data transfer method | |
| US20080034132A1 (en) | Memory interface for controlling burst memory access, and method for controlling the same | |
| JP2011081553A (ja) | 情報処理装置及びその制御方法 | |
| KR100319331B1 (ko) | 버스제어장치및버스제어방법 | |
| JP2000172554A (ja) | Ｓｄｒａｍ使用の画像形成装置 | |
| US5163135A (en) | Computer system and method for setting recovery time upon execution of an I/O command | |
| JPH0353363A (ja) | バスアーキテクチャ変換回路 | |
| JP2006011926A (ja) | シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置 | |
| JPH11167548A (ja) | データ伝送システム | |
| US20080028109A1 (en) | Direct memory access control method and direct memory access controller | |
| JPH10198524A (ja) | ハードディスク制御装置 | |
| KR100690597B1 (ko) | 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법 | |
| JP2006099214A (ja) | 共有メモリアクセス制御装置 | |
| JP2008302583A (ja) | 印刷制御回路及び画像形成装置 | |
| JP3537786B2 (ja) | データ処理システム | |
| JP2006195810A (ja) | メモリコントローラおよび高速データ転送方法 | |
| JP3272890B2 (ja) | メモリアクセス制御回路及び出力装置 | |
| JPH11134244A (ja) | 記憶装置の制御装置及び制御方法 | |
| JP2625573B2 (ja) | ダイレクトメモリアクセス制御装置 | |
| JP2003177957A (ja) | メモリ制御回路 |