JP2000164809A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2000164809A JP2000164809A JP10355352A JP35535298A JP2000164809A JP 2000164809 A JP2000164809 A JP 2000164809A JP 10355352 A JP10355352 A JP 10355352A JP 35535298 A JP35535298 A JP 35535298A JP 2000164809 A JP2000164809 A JP 2000164809A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- semiconductor integrated
- integrated circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 付与される命令コードに応じて所定の命令を
生成する制御回路と、上記制御回路が生成した上記所定
の命令に応じて、所定の演算を実行する演算回路とによ
って構成されている半導体集積回路において、上記演算
回路における演算内容を、消費電流に基づいて類推する
ことが困難である半導体集積回路を提供することを目的
とするものである。 【解決手段】 所定時間における平均動作電流の値であ
る時間平均動作電流値が所定期間以上の間、所定の電流
値よりも減少した場合、冗長回路を動作させることによ
って、時間平均動作電流の変化量を減少させる半導体集
積回路である。
生成する制御回路と、上記制御回路が生成した上記所定
の命令に応じて、所定の演算を実行する演算回路とによ
って構成されている半導体集積回路において、上記演算
回路における演算内容を、消費電流に基づいて類推する
ことが困難である半導体集積回路を提供することを目的
とするものである。 【解決手段】 所定時間における平均動作電流の値であ
る時間平均動作電流値が所定期間以上の間、所定の電流
値よりも減少した場合、冗長回路を動作させることによ
って、時間平均動作電流の変化量を減少させる半導体集
積回路である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＭＯＳ同期型集
積回路において、命令コードに応じて特有の論理演算を
行う際の消費電流の時間依存性に関係する。
積回路において、命令コードに応じて特有の論理演算を
行う際の消費電流の時間依存性に関係する。
【０００２】
【従来の技術】図３は、従来の半導体集積回路ＩＣ１０
を示すブロック図である。
を示すブロック図である。
【０００３】従来の半導体集積回路ＩＣ１０は、制御回
路１１と、入力レジスタ用メモリ１２と、演算回路１３
と、出力レジスタ用メモリ１４とを有する。
路１１と、入力レジスタ用メモリ１２と、演算回路１３
と、出力レジスタ用メモリ１４とを有する。
【０００４】制御回路１１は、命令コードＳ０に応じて
制御信号Ｓ１を出力するものであり、メモリ１２の出力
信号Ｓ２は、演算回路１３の入力データである。演算回
路１３は、制御信号Ｓ１に応じて、入力データＳ２に基
づいて信号Ｓ３を出力し、この演算された出力信号Ｓ３
は、メモリ１４に格納される。なお、ＣＫは、クロック
信号である。
制御信号Ｓ１を出力するものであり、メモリ１２の出力
信号Ｓ２は、演算回路１３の入力データである。演算回
路１３は、制御信号Ｓ１に応じて、入力データＳ２に基
づいて信号Ｓ３を出力し、この演算された出力信号Ｓ３
は、メモリ１４に格納される。なお、ＣＫは、クロック
信号である。
【０００５】ここで、従来の半導体集積回路ＩＣ１０
は、べき乗剰余演算（ＡB ｍｏｄＮ）を行うものである
とする。ただし、Ａ、Ｂ、Ｎは８ビットの値であるとす
る。
は、べき乗剰余演算（ＡB ｍｏｄＮ）を行うものである
とする。ただし、Ａ、Ｂ、Ｎは８ビットの値であるとす
る。
【０００６】図４は、従来の半導体集積回路ＩＣ１０に
おける演算回路１３の構成例を示すブロック図である。
おける演算回路１３の構成例を示すブロック図である。
【０００７】半導体集積回路ＩＣ１０の演算回路１３
は、８ビットレジスタ２３、２４、３０と、１ビットレ
ジスタ３１と、２入力１出力の８ビットセレクタ２１、
２２、２９と、８ビット×８ビットの乗算器２５、２６
と、剰余演算器２７、２８とを有する。
は、８ビットレジスタ２３、２４、３０と、１ビットレ
ジスタ３１と、２入力１出力の８ビットセレクタ２１、
２２、２９と、８ビット×８ビットの乗算器２５、２６
と、剰余演算器２７、２８とを有する。
【０００８】乗算器２６は制御信号値によっては、乗算
を行わない場合がある。このように乗算器２６が乗算を
行わない場合、乗算器２６の消費電流がゼロであるかま
たは非常に少なく、消費電流の合計を計算する場合に、
乗算器２６の消費電流の値を無視することができるもの
である。これと同様に、剰余演算器２８も制御信号値に
よっては、剰余演算を行わない場合がある。このように
剰余演算器２８が剰余演算を行わない場合、剰余演算器
２８の消費電流がゼロであるかまたは非常に少なく、消
費電流の合計を計算する場合に、乗算器２６の消費電流
の値を無視することができるものである。
を行わない場合がある。このように乗算器２６が乗算を
行わない場合、乗算器２６の消費電流がゼロであるかま
たは非常に少なく、消費電流の合計を計算する場合に、
乗算器２６の消費電流の値を無視することができるもの
である。これと同様に、剰余演算器２８も制御信号値に
よっては、剰余演算を行わない場合がある。このように
剰余演算器２８が剰余演算を行わない場合、剰余演算器
２８の消費電流がゼロであるかまたは非常に少なく、消
費電流の合計を計算する場合に、乗算器２６の消費電流
の値を無視することができるものである。
【０００９】ところで、上記ＡB ｍｏｄＮにおけるＢ
は、２進数では、Ｂ＝２7 ｂ7 ＋２6ｂ6 ＋２5 ｂ5 ＋
２4 ｂ4 ＋２3 ｂ3 ＋２2 ｂ2 ＋２ｂ1 ＋ｂ0 と表され
る。
は、２進数では、Ｂ＝２7 ｂ7 ＋２6ｂ6 ＋２5 ｂ5 ＋
２4 ｂ4 ＋２3 ｂ3 ＋２2 ｂ2 ＋２ｂ1 ＋ｂ0 と表され
る。
【００１０】また、信号Ｓ１２は、上記Ｎに相当し、信
号Ｓ１３は、ｂ0 〜ｂ7 の任意のビットであり、信号Ｓ
１４は、上記８ビットの値Ａに相当する信号である。信
号Ｓ１５は、「０００００００１」であり、制御信号Ｓ
１１は、セレクタ２１、２２の選択状態を決める信号で
あり、乗算器２５の出力１６ビット信号Ｓ２２の値は、
信号Ｓ２０の値の２乗である。
号Ｓ１３は、ｂ0 〜ｂ7 の任意のビットであり、信号Ｓ
１４は、上記８ビットの値Ａに相当する信号である。信
号Ｓ１５は、「０００００００１」であり、制御信号Ｓ
１１は、セレクタ２１、２２の選択状態を決める信号で
あり、乗算器２５の出力１６ビット信号Ｓ２２の値は、
信号Ｓ２０の値の２乗である。
【００１１】図５は、上記従来例における動作を示すフ
ローチャートである。
ローチャートである。
【００１２】まず、関数Ａ、Ｂ、Ｎを入力し（ＳＴ
１）、関数Ｘ、Ｙ、ｉをそれぞれ、Ａ、１、０にセット
する（ＳＴ２）。なお、Ｘは、演算回路１３のレジスタ
２３に格納されている値に相当する関数であり、Ｙは、
演算回路１３のレジスタ２４に格納されている値に相当
する関数である。
１）、関数Ｘ、Ｙ、ｉをそれぞれ、Ａ、１、０にセット
する（ＳＴ２）。なお、Ｘは、演算回路１３のレジスタ
２３に格納されている値に相当する関数であり、Ｙは、
演算回路１３のレジスタ２４に格納されている値に相当
する関数である。
【００１３】そして、信号ｉが８であれば（ＳＴ３）、
Ｙを出力する（ＳＴ８）。ここで、信号Ｓ１３（ｂi ）
が１であれば（ＳＴ４）、ＸＹｍｏｄＮの演算結果をＹ
に代入し、Ｘ2 ｍｏｄＮの演算結果をＸに代入し（ＳＴ
５）、ｉを１インクリメントする（ＳＴ６）。信号Ｓ１
３（ｂi ）が０であれば（ＳＴ４）、Ｘ2 ｍｏｄＮの演
算結果をＸに代入し（ＳＴ７）、ｉを１インクリメント
する（ＳＴ６）。
Ｙを出力する（ＳＴ８）。ここで、信号Ｓ１３（ｂi ）
が１であれば（ＳＴ４）、ＸＹｍｏｄＮの演算結果をＹ
に代入し、Ｘ2 ｍｏｄＮの演算結果をＸに代入し（ＳＴ
５）、ｉを１インクリメントする（ＳＴ６）。信号Ｓ１
３（ｂi ）が０であれば（ＳＴ４）、Ｘ2 ｍｏｄＮの演
算結果をＸに代入し（ＳＴ７）、ｉを１インクリメント
する（ＳＴ６）。
【００１４】上記のように、信号Ｓ１３であるｂ0 〜ｂ
7 の値に応じて、演算回路１３における乗算器２６と剰
余演算器２８とが動作するか否かが決まる。
7 の値に応じて、演算回路１３における乗算器２６と剰
余演算器２８とが動作するか否かが決まる。
【００１５】ここで、半導体集積回路Ｃ１０、演算回路
１３において、べき乗剰余演算を行った場合の時間平均
動作電流の概算値を求める。
１３において、べき乗剰余演算を行った場合の時間平均
動作電流の概算値を求める。
【００１６】信号Ｓ１３であるｂ0 〜ｂ7 の任意のビッ
トをｂi とすると、ｂi ＝１である場合は、演算回路１
３における乗算器２５、２６と剰余演算器２７、２８と
が同時に動作する。一方ｂi ＝０である場合は、演算回
路１３における乗算器２６と剰余演算器２８とが動作を
停止する。
トをｂi とすると、ｂi ＝１である場合は、演算回路１
３における乗算器２５、２６と剰余演算器２７、２８と
が同時に動作する。一方ｂi ＝０である場合は、演算回
路１３における乗算器２６と剰余演算器２８とが動作を
停止する。
【００１７】乗算器２５、２６のそれぞれの時間平均動
作電流をＩ1 とし、剰余演算器２７、２８のそれぞれの
時間平均動作電流をＩ2 とし、ｂi ＝１である場合にお
ける演算回路１３全体の時間平均動作電流をＩ3 とし、
ｂi ＝０である場合における演算回路１３全体の時間平
均動作電流をＩ4 とすると、Ｉ3 −Ｉ4 ＝Ｉ1 ＋Ｉ2で
ある。
作電流をＩ1 とし、剰余演算器２７、２８のそれぞれの
時間平均動作電流をＩ2 とし、ｂi ＝１である場合にお
ける演算回路１３全体の時間平均動作電流をＩ3 とし、
ｂi ＝０である場合における演算回路１３全体の時間平
均動作電流をＩ4 とすると、Ｉ3 −Ｉ4 ＝Ｉ1 ＋Ｉ2で
ある。
【００１８】
【発明が解決しようとする課題】演算回路１３におい
て、消費電流全体に占める時間平均動作電流Ｉ1 、Ｉ2
の割合が大きいので、時間平均動作電流の変化を検出す
ると、この検出された時間平均動作電流に基づいて、乗
算器２６と剰余演算器２８とが動作したか、否かを判定
することができる。つまり、時間平均動作電流に基づい
て、８ビットの値Ｂが推測されるという問題がある。た
とえば、公開鍵暗号通信システムにおいては、ＡB ｍｏ
ｄＮの演算が使用され、Ｂの値は秘密鍵に相当する場合
があり、上記のように時間平均動作電流に基づいて、Ｂ
が推測されると、暗号解読されるという問題がある。
て、消費電流全体に占める時間平均動作電流Ｉ1 、Ｉ2
の割合が大きいので、時間平均動作電流の変化を検出す
ると、この検出された時間平均動作電流に基づいて、乗
算器２６と剰余演算器２８とが動作したか、否かを判定
することができる。つまり、時間平均動作電流に基づい
て、８ビットの値Ｂが推測されるという問題がある。た
とえば、公開鍵暗号通信システムにおいては、ＡB ｍｏ
ｄＮの演算が使用され、Ｂの値は秘密鍵に相当する場合
があり、上記のように時間平均動作電流に基づいて、Ｂ
が推測されると、暗号解読されるという問題がある。
【００１９】図６は、上記従来例において、演算回路１
３における消費電流の変化の一例を示す図である。
３における消費電流の変化の一例を示す図である。
【００２０】図６に示す例では、ｂ0 ＝１、ｂ1 ＝０、
ｂ2 ＝１、ｂ3 ＝１、ｂ4 ＝０、ｂ5 ＝１、ｂ6 ＝０、
ｂ7 ＝１であるので、Ｂ＝２7 ｂ7 ＋２6 ｂ6 ＋２5 ｂ
5 ＋２4 ｂ4 ＋２3 ｂ3 ＋２2 ｂ2 ＋２ｂ1＋ｂ0 ＝２7
・１＋２6 ・０＋２5 ・１＋２4 ・０＋２3 ・１＋２2
・１＋２・０＋１＝２7 ＋２5 ＋２3 ＋２2 ＋１＝１
７３であることが推測される。
ｂ2 ＝１、ｂ3 ＝１、ｂ4 ＝０、ｂ5 ＝１、ｂ6 ＝０、
ｂ7 ＝１であるので、Ｂ＝２7 ｂ7 ＋２6 ｂ6 ＋２5 ｂ
5 ＋２4 ｂ4 ＋２3 ｂ3 ＋２2 ｂ2 ＋２ｂ1＋ｂ0 ＝２7
・１＋２6 ・０＋２5 ・１＋２4 ・０＋２3 ・１＋２2
・１＋２・０＋１＝２7 ＋２5 ＋２3 ＋２2 ＋１＝１
７３であることが推測される。
【００２１】本発明は、付与される命令コードに応じて
所定の命令を生成する制御回路と、上記制御回路が生成
した上記所定の命令に応じて、所定の演算を実行する演
算回路とによって構成されている半導体集積回路におい
て、上記演算回路における演算内容を、消費電流に基づ
いて類推することが困難である半導体集積回路を提供す
ることを目的とするものである。
所定の命令を生成する制御回路と、上記制御回路が生成
した上記所定の命令に応じて、所定の演算を実行する演
算回路とによって構成されている半導体集積回路におい
て、上記演算回路における演算内容を、消費電流に基づ
いて類推することが困難である半導体集積回路を提供す
ることを目的とするものである。
【００２２】
【課題を解決するための手段】本発明は、所定時間にお
ける平均動作電流の値である時間平均動作電流値が所定
期間以上の間、所定の電流値よりも減少した場合に、冗
長回路を動作させることによって、時間平均動作電流の
変化量を減少させる半導体集積回路である。
ける平均動作電流の値である時間平均動作電流値が所定
期間以上の間、所定の電流値よりも減少した場合に、冗
長回路を動作させることによって、時間平均動作電流の
変化量を減少させる半導体集積回路である。
【００２３】
【発明の実施の形態および実施例】図１は、本発明の一
実施例である半導体集積回路ＩＣ１を示すブロック図で
ある。
実施例である半導体集積回路ＩＣ１を示すブロック図で
ある。
【００２４】半導体集積回路ＩＣ１は、基本的には、従
来の集積回路ＩＣ１０と同じであるが、電流値検出回路
１５と、冗長回路１６とを有する点が、従来の集積回路
ＩＣ１０とは異なる。
来の集積回路ＩＣ１０と同じであるが、電流値検出回路
１５と、冗長回路１６とを有する点が、従来の集積回路
ＩＣ１０とは異なる。
【００２５】つまり、半導体集積回路ＩＣ１は、制御回
路１１と、入力レジスタ用メモリ１２と、演算回路１３
と、出力レジスタ用メモリ１４と、電流値検出回路１５
と、冗長回路１６とを有する回路である。
路１１と、入力レジスタ用メモリ１２と、演算回路１３
と、出力レジスタ用メモリ１４と、電流値検出回路１５
と、冗長回路１６とを有する回路である。
【００２６】制御信号Ｓ１は、命令コードＳ０に応じた
制御信号であり、演算回路１３を制御する信号である。
メモリ１２の出力信号Ｓ２は、演算回路１３の入力デー
タであり、演算回路１３の出力信号Ｓ３は、メモリ１４
に格納される。ＣＫは、クロック信号である。なお、命
令コードＳ０は、たとえばべき乗剰余演算命令であり、
べき乗剰余演算のＡ、Ｂ、Ｎ等が演算回路への入力値と
して入力される。
制御信号であり、演算回路１３を制御する信号である。
メモリ１２の出力信号Ｓ２は、演算回路１３の入力デー
タであり、演算回路１３の出力信号Ｓ３は、メモリ１４
に格納される。ＣＫは、クロック信号である。なお、命
令コードＳ０は、たとえばべき乗剰余演算命令であり、
べき乗剰余演算のＡ、Ｂ、Ｎ等が演算回路への入力値と
して入力される。
【００２７】また、演算回路１３の具体的な回路は、図
４に示す演算回路１３と同じ回路である。
４に示す演算回路１３と同じ回路である。
【００２８】冗長回路１６は、制御信号Ｓ４に応じて動
作する回路であり、演算回路１３による演算結果に影響
を与えず、演算回路１３の消費電流を増加させる冗長回
路である。
作する回路であり、演算回路１３による演算結果に影響
を与えず、演算回路１３の消費電流を増加させる冗長回
路である。
【００２９】電流値検出回路１５は、回路１１、１２、
１３、１４、１６が動作する場合における時間平均動作
電流を検出し、この検出された電流値に応じて制御信号
Ｓ４を冗長回路１６に送出する回路である。
１３、１４、１６が動作する場合における時間平均動作
電流を検出し、この検出された電流値に応じて制御信号
Ｓ４を冗長回路１６に送出する回路である。
【００３０】つまり、電流値検出回路１５は、半導体集
積回路ＩＣ１が命令コードに従って動作しているとき
に、演算回路１３の時間平均動作電流を検出し、連続し
て第１の所定時間（Ｎ1 クロックサイクル期間）以上の
間、演算回路１３の時間平均動作電流が第１の電流値以
下であることを検出した場合にのみ、冗長回路１６の動
作を開始させ、一方、連続して第２の所定時間（Ｎ2 ク
ロックサイクル期間）以上の間、演算回路１３の時間平
均動作電流が、上記第１の電流値よりも大きい第２の電
流値以上であることを検出した場合に、冗長回路１６の
動作を停止させる電流検出回路である。図２は、半導体
集積回路ＩＣ１における消費電流の時間応答の一例を示
す図である。
積回路ＩＣ１が命令コードに従って動作しているとき
に、演算回路１３の時間平均動作電流を検出し、連続し
て第１の所定時間（Ｎ1 クロックサイクル期間）以上の
間、演算回路１３の時間平均動作電流が第１の電流値以
下であることを検出した場合にのみ、冗長回路１６の動
作を開始させ、一方、連続して第２の所定時間（Ｎ2 ク
ロックサイクル期間）以上の間、演算回路１３の時間平
均動作電流が、上記第１の電流値よりも大きい第２の電
流値以上であることを検出した場合に、冗長回路１６の
動作を停止させる電流検出回路である。図２は、半導体
集積回路ＩＣ１における消費電流の時間応答の一例を示
す図である。
【００３１】つまり、連続して所定時間Ｔ1 （Ｎ1 クロ
ックサイクル期間）以上の間、回路１１、１２、１３、
１４、１６の時間平均動作電流が、規定値Ｉ5 以下にな
った場合、半導体集積回路ＩＣ１の時間平均動作電流を
増加させるように、電流値検出回路１５が制御信号Ｓ４
を出力し、この制御信号Ｓ４によって冗長回路１６が動
作する。ここで、冗長回路１６が動作しても、演算回路
１３の出力信号が変化しない。
ックサイクル期間）以上の間、回路１１、１２、１３、
１４、１６の時間平均動作電流が、規定値Ｉ5 以下にな
った場合、半導体集積回路ＩＣ１の時間平均動作電流を
増加させるように、電流値検出回路１５が制御信号Ｓ４
を出力し、この制御信号Ｓ４によって冗長回路１６が動
作する。ここで、冗長回路１６が動作しても、演算回路
１３の出力信号が変化しない。
【００３２】また、連続して所定時間Ｔ2 （Ｎ2 クロッ
クサイクル期間）以上の間、回路１１、１２、１３、１
４、１６の時間平均動作電流が、規定値Ｉ6 以上になっ
た場合、半導体集積回路ＩＣ１の時間平均動作電流を減
少させるように、制御信号Ｓ４を介して、電流値検出回
路１５が冗長回路１６の動作を停止させる。
クサイクル期間）以上の間、回路１１、１２、１３、１
４、１６の時間平均動作電流が、規定値Ｉ6 以上になっ
た場合、半導体集積回路ＩＣ１の時間平均動作電流を減
少させるように、制御信号Ｓ４を介して、電流値検出回
路１５が冗長回路１６の動作を停止させる。
【００３３】ここで、乗算器２５、２６のそれぞれの時
間平均動作電流をＩ1 とし、剰余演算器２７、２８のそ
れぞれの時間平均動作電流をＩ2 とし、ｂi ＝１である
場合における演算回路１３全体の時間平均動作電流をＩ
3 とし、ｂi ＝０である場合における演算回路１３全体
の時間平均動作電流をＩ4 とする。
間平均動作電流をＩ1 とし、剰余演算器２７、２８のそ
れぞれの時間平均動作電流をＩ2 とし、ｂi ＝１である
場合における演算回路１３全体の時間平均動作電流をＩ
3 とし、ｂi ＝０である場合における演算回路１３全体
の時間平均動作電流をＩ4 とする。
【００３４】そして、電流検出回路１５の平均動作電流
Ｉ0 に電流Ｉ4 を加えた電流値をＩ4 ’とし、電流検出
回路１５の平均動作電流Ｉ0 に電流Ｉ3 を加えた電流値
をＩ3 ’とする。電流Ｉ5 は、電流Ｉ4 ’よりも大き
く、電流Ｉ3 ’よりも小さい値である。電流Ｉ6 は、電
流Ｉ3 ’よりも大きい電流値である。冗長回路１６が動
作しても、演算回路１３の出力信号には影響がない。
Ｉ0 に電流Ｉ4 を加えた電流値をＩ4 ’とし、電流検出
回路１５の平均動作電流Ｉ0 に電流Ｉ3 を加えた電流値
をＩ3 ’とする。電流Ｉ5 は、電流Ｉ4 ’よりも大き
く、電流Ｉ3 ’よりも小さい値である。電流Ｉ6 は、電
流Ｉ3 ’よりも大きい電流値である。冗長回路１６が動
作しても、演算回路１３の出力信号には影響がない。
【００３５】そして、Ｉ3 ’−Ｉ5 、Ｉ6 −Ｉ3 ’、Ｔ
1 、Ｔ2 をそれぞれ小さくすれば、外部から時間平均動
作電流を観測しても、電流値はほぼ一定となり、電流値
についての時間依存性がなくなる。
1 、Ｔ2 をそれぞれ小さくすれば、外部から時間平均動
作電流を観測しても、電流値はほぼ一定となり、電流値
についての時間依存性がなくなる。
【００３６】つまり、半導体集積回路ＩＣ１は、時間平
均動作電流の変化に基づいて内部の動作が推測されるの
を防ぐために、時間平均動作電流が所定の値以下になっ
たときに、演算には関係のない冗長回路１６を動作させ
ることによって、半導体集積回路ＩＣ１全体の消費電流
の変化を小さく抑え、外部から動作を推測されないよう
にするものである。
均動作電流の変化に基づいて内部の動作が推測されるの
を防ぐために、時間平均動作電流が所定の値以下になっ
たときに、演算には関係のない冗長回路１６を動作させ
ることによって、半導体集積回路ＩＣ１全体の消費電流
の変化を小さく抑え、外部から動作を推測されないよう
にするものである。
【００３７】また、上記実施例において、電流検出回路
の代わりに、冗長回路制御手段を設けるようにしてもよ
い。
の代わりに、冗長回路制御手段を設けるようにしてもよ
い。
【００３８】上記冗長回路制御手段は、上記半導体集積
回路の時間平均動作電流を検出するものではなく、半導
体集積回路ＩＣ１が入力する命令コードと所定の入力値
に基づいて、半導体集積回路ＩＣ１の時間平均動作電流
を判断するものである。つまり、上記冗長回路制御手段
は、半導体集積回路ＩＣ１が命令コードに従って動作し
ているときに、連続して第１の所定時間（Ｎ1 クロック
サイクル期間）以上の間、半導体集積回路ＩＣ１の時間
平均動作電流が第１の電流値以下になることを、上記命
令コードと所定の入力値に基づいて、判断した場合にの
み、上記冗長回路１６の動作を開始させ、一方、連続し
て第２の所定時間（Ｎ2 クロックサイクル期間）以上の
間、半導体集積回路ＩＣ１の時間平均動作電流が、上記
第１の電流値よりも大きい第２の電流値以上になること
を、上記命令コードと所定の入力値に基づいて、判断し
た場合に、冗長回路１６の動作を停止させる制御手段で
ある。
回路の時間平均動作電流を検出するものではなく、半導
体集積回路ＩＣ１が入力する命令コードと所定の入力値
に基づいて、半導体集積回路ＩＣ１の時間平均動作電流
を判断するものである。つまり、上記冗長回路制御手段
は、半導体集積回路ＩＣ１が命令コードに従って動作し
ているときに、連続して第１の所定時間（Ｎ1 クロック
サイクル期間）以上の間、半導体集積回路ＩＣ１の時間
平均動作電流が第１の電流値以下になることを、上記命
令コードと所定の入力値に基づいて、判断した場合にの
み、上記冗長回路１６の動作を開始させ、一方、連続し
て第２の所定時間（Ｎ2 クロックサイクル期間）以上の
間、半導体集積回路ＩＣ１の時間平均動作電流が、上記
第１の電流値よりも大きい第２の電流値以上になること
を、上記命令コードと所定の入力値に基づいて、判断し
た場合に、冗長回路１６の動作を停止させる制御手段で
ある。
【００３９】上記冗長回路制御手段を使用した場合も、
上記演算回路における演算内容を、消費電流に基づいて
類推することが困難である。
上記演算回路における演算内容を、消費電流に基づいて
類推することが困難である。
【００４０】また、電流検出回路１５の代わりに、冗長
回路１６を動作させるプログラムカウンタを設けるよう
にしてもよい。なお、上記プログラムカウンタは、特定
の命令コードにおいて、入力データに応じて連続して第
１の所定時間以上の間、時間平均動作電流が第１の電流
値以下になる上記プログラムカウンタの値をＰＣ1 と
し、連続してＮ2 クロックサイクル期間以上、時間平均
動作電流が第２の電流値以上になる上記プログラムカウ
ンタの値をＰＣ2 とした場合、上記プログラムカウンタ
は、その値が上記ＰＣ1 から上記ＰＣ2 になるまでの
間、冗長回路１６を動作させるプログラムカウンタであ
る。
回路１６を動作させるプログラムカウンタを設けるよう
にしてもよい。なお、上記プログラムカウンタは、特定
の命令コードにおいて、入力データに応じて連続して第
１の所定時間以上の間、時間平均動作電流が第１の電流
値以下になる上記プログラムカウンタの値をＰＣ1 と
し、連続してＮ2 クロックサイクル期間以上、時間平均
動作電流が第２の電流値以上になる上記プログラムカウ
ンタの値をＰＣ2 とした場合、上記プログラムカウンタ
は、その値が上記ＰＣ1 から上記ＰＣ2 になるまでの
間、冗長回路１６を動作させるプログラムカウンタであ
る。
【００４１】命令コードとＡ、Ｂ、Ｎ等の入力値とに応
じて、所定の演算が実行され、上記プログラムカウンタ
がＰＣ1 からＰＣ2 の期間、平均動作電流が規定の範囲
にあることが予めわかっている場合を想定し、その実行
手段としてプログラムカウンタの値に応じて冗長回路１
６を動作させる。
じて、所定の演算が実行され、上記プログラムカウンタ
がＰＣ1 からＰＣ2 の期間、平均動作電流が規定の範囲
にあることが予めわかっている場合を想定し、その実行
手段としてプログラムカウンタの値に応じて冗長回路１
６を動作させる。
【００４２】
【発明の効果】本発明によれば、付与される命令コード
に応じて所定の命令を生成する制御回路と、上記制御回
路が生成した上記所定の命令に応じて、所定の入力値に
対して所定の演算を実行する演算回路とによって構成さ
れている半導体集積回路において、上記演算回路におけ
る演算内容を、消費電流に基づいて類推することが困難
であるという効果を奏する。
に応じて所定の命令を生成する制御回路と、上記制御回
路が生成した上記所定の命令に応じて、所定の入力値に
対して所定の演算を実行する演算回路とによって構成さ
れている半導体集積回路において、上記演算回路におけ
る演算内容を、消費電流に基づいて類推することが困難
であるという効果を奏する。
【図１】本発明の一実施例である半導体集積回路ＩＣ１
を示すブロック図である。
を示すブロック図である。
【図２】半導体集積回路ＩＣ１における消費電流の時間
応答の一例を示す図である。
応答の一例を示す図である。
【図３】従来の半導体集積回路ＩＣ１０を示すブロック
図である。
図である。
【図４】従来の半導体集積回路ＩＣ１０における演算回
路１３の構成例を示すブロック図である。
路１３の構成例を示すブロック図である。
【図５】上記従来例における動作を示すフローチャート
である。
である。
【図６】上記従来例において、演算回路１３における消
費電流の変化の一例を示す図である。
費電流の変化の一例を示す図である。
ＩＣ１…半導体集積回路、 １１…制御回路、 １２…入力レジスタ用メモリ、 １３…演算回路、 １４…出力レジスタ用メモリ、 １５…電流値検出回路、 １６…冗長回路。
Claims (3)
- 【請求項１】 付与される命令コードに応じて所定の命
令を生成する制御回路と、上記制御回路が生成した上記
所定の命令に応じて、所定の入力値に対して所定の演算
を実行する演算回路とによって構成されている半導体集
積回路において、 上記演算回路による演算結果に影響を与えず、上記半導
体集積回路における消費電流を増加させる冗長回路と；
上記半導体集積回路が上記命令コードに従って動作して
いるときに、上記半導体集積回路の時間平均動作電流を
検出し、連続して第１の所定時間以上の間、上記半導体
集積回路の時間平均動作電流が第１の電流値以下である
ことを検出した場合にのみ、上記冗長回路の動作を開始
させ、一方、連続して第２の所定時間以上の間、上記半
導体集積回路の時間平均動作電流が、上記第１の電流値
よりも大きい第２の電流値以上であることを検出した場
合に、上記冗長回路の動作を停止させる電流検出回路
と；を有することを特徴とする半導体集積回路。 - 【請求項２】 付与される命令コードに応じて所定の命
令を生成する制御回路と、上記制御回路が生成した上記
所定の命令に応じて、所定の入力値に対して所定の演算
を実行する演算回路とによって構成されている半導体集
積回路において、 上記演算回路による演算結果に影響を与えず、上記半導
体集積回路における消費電流を増加させる冗長回路と；
上記半導体集積回路が命令コードに従って動作している
ときに、連続して第１の所定時間以上の間、上記半導体
集積回路の時間平均動作電流が第１の電流値以下になる
ことを、上記命令コードに基づいて、判断した場合にの
み、上記冗長回路の動作を開始させ、一方、連続して第
２の所定時間以上の間、上記半導体集積回路の時間平均
動作電流が、上記第１の電流値よりも大きい第２の電流
値以上になることを、上記命令コードに基づいて、判断
した場合に、上記冗長回路の動作を停止させる冗長回路
制御手段と；を有することを特徴とする半導体集積回
路。 - 【請求項３】 請求項２において、 特定の命令コードにおいて、入力データに応じて連続し
て上記第１の所定時間以上の間、上記時間平均動作電流
が上記第１の電流値以下になる上記プログラムカウンタ
の値をＰＣ1 とし、連続して上記Ｎ2 クロックサイクル
期間以上、時間平均動作電流が上記第２の電流値以上に
なる上記プログラムカウンタの値をＰＣ2 とした場合、 値が上記ＰＣ1 から上記ＰＣ2 になるまでの間、上記冗
長回路を動作させるプログラムカウンタを有することを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10355352A JP2000164809A (ja) | 1998-11-30 | 1998-11-30 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10355352A JP2000164809A (ja) | 1998-11-30 | 1998-11-30 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164809A true JP2000164809A (ja) | 2000-06-16 |
Family
ID=18443441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10355352A Pending JP2000164809A (ja) | 1998-11-30 | 1998-11-30 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164809A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237382A (ja) * | 1999-12-30 | 2001-08-31 | Infineon Technologies Ag | 集積回路の電力消費調整回路装置 |
| JP2016058817A (ja) * | 2014-09-08 | 2016-04-21 | 富士通株式会社 | 半導体装置および半導体装置の制御方法 |
-
1998
- 1998-11-30 JP JP10355352A patent/JP2000164809A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237382A (ja) * | 1999-12-30 | 2001-08-31 | Infineon Technologies Ag | 集積回路の電力消費調整回路装置 |
| JP2016058817A (ja) * | 2014-09-08 | 2016-04-21 | 富士通株式会社 | 半導体装置および半導体装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100306518A1 (en) | Method for managing the reset of a data processor | |
| US20060064453A1 (en) | Modular multiplication with parallel calculation of the look-ahead parameters | |
| JP4302640B2 (ja) | 被乗数のシフトを用いて乗算を計算するための装置およびその方法、上記装置を実行するためのプログラムコードを格納した記録媒体 | |
| US5889689A (en) | Hierarchical carry-select, three-input saturation | |
| WO2005109210A1 (ja) | 消費電力解析防止機能つき半導体装置 | |
| KR19990029948A (ko) | 데이터 처리장치의 사용자 프로그래머블회로 | |
| US8533517B2 (en) | Clock switching circuits and methods to select from multiple clock sources | |
| US8205097B2 (en) | Microprocessor in a security-sensitive system | |
| Diehl et al. | Side-channel resistant soft core processor for lightweight block ciphers | |
| JP2000164809A (ja) | 半導体集積回路 | |
| JP2001092631A (ja) | ゼロ結果検出器およびゼロ結果を検出する方法 | |
| US7216141B2 (en) | Computing carry-in bit to most significant bit carry save adder in current stage | |
| US7284029B2 (en) | 4-to-2 carry save adder using limited switching dynamic logic | |
| JP2000222170A (ja) | 半導体集積回路 | |
| JP4159565B2 (ja) | ベクトル積和演算回路 | |
| JP3530418B2 (ja) | 乗算装置 | |
| JP2002325459A (ja) | パルス幅変調信号生成装置 | |
| KR100385233B1 (ko) | 데이터 프로세싱 시스템의 익스포넌트 유닛 | |
| US20240111908A1 (en) | Cryptographic hardware accelerator with dummy block addressing for protection against side channel attacks | |
| JP2665067B2 (ja) | 浮動小数点加減算器 | |
| Lórencz et al. | Subtraction-free almost Montgomery inverse algorithm | |
| JP3122622B2 (ja) | 除算装置 | |
| JP3557366B2 (ja) | 大小比較方法および装置 | |
| JP2000283750A (ja) | 検出角度データ補正方法 | |
| JP2002024004A (ja) | データ処理装置およびその方法 |