JP2000164599A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング特性のターンオフ時間を十分に
短くするための欠陥領域をイオン照射により形成する
際、スイッチング素子内の酸化膜付近の劣化を十分に抑
制する。 【解決手段】 半導体装置は、スイッチング素子１０２
〜１０４，１０６，１０７，１１０及び欠陥領域１１２
を形成してなる半導体層１０と、チタン、クロム、タン
グステン、コバルト、ニッケル、モリブデン等の重金
属、同重金属の合金及び同重金属と半導体との化合物の
うちのいずれか一つで形成したソース電極１１０とを備
えている。ソース電極１１０を介して半導体層１０に⁴
Ｈｅ²⁺を照射して欠陥領域１１２を形成する。これによ
れば、ソース電極１１０から発生するγ線の量を少なく
することができるため、スイッチング素子内のゲート酸
化膜１０３付近を劣化させることなく、欠陥領域が形成
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体層にスイッ
チング素子及び欠陥領域を形成してなる半導体装置の製
造方法に関する。

【０００２】

【従来の技術】従来、この種の半導体装置の製造方法と
しては、例えば特開平９−１６２１３６号公報及び特開
平７−２９７４１４号公報に示されているように、半導
体層にスイッチング素子を形成した後にアルミニウム電
極を形成し、その後、半導体層にＨ⁺，²Ｄ⁺，³Ｈｅ²⁺，
⁴Ｈｅ²⁺，Ｐｔ⁺，Ａｕ⁺などのイオン又は電子線を照射
して、スイッチング特性のターンオフ時間を短くするた
めの欠陥領域を形成することが提案されている。

【０００３】

【発明が解決しようとする課題】しかし、上記方法のう
ちで、照射イオンとしてＰｔ⁺，Ａｕ⁺を採用しようとす
る場合、イオン照射装置が複雑で製造コストも高くなる
ので、この方法は現実的ではない。一方、本発明者ら
は、微小コンタクトにボイドレスの高信頼性電極を形成
するために、上記従来の半導体装置のアルミニウム電極
に代えて、チタン(4.50²⁰g/cm³)、クロム(7.188²⁰g/c
m³)、タングステン(19.3²⁰g/cm³)、コバルト(8.9²⁰g/cm
³)、ニッケル(8.902²⁵g/cm³)、モリブデン(10.22²⁰g/cm
³)等の重金属（密度が4g/cm³以上の金属）であって高融
点、高信頼（電流マイグレーション、ストレスマイグレ
ーションが小さいことをいう）の特性を有する金属、同
金属の合金及び同金属と半導体との化合物のうちのいず
れか一つを電極に用いることを考えた。なお、各金属の
密度を括弧内に示したが、肩付きの小文字は測定温度を
示しており、温度が示されていないものは室温における
値である。

【０００４】そして、前記金属、合金及び化合物のうち
のいずれか一つで電極を構成して種々のイオンを照射し
た結果、イオンの種類によってはγ線が電極から多量に
発生し、同発生したγ線によってスイッチング素子内
（具体的には、スイッチング素子内の酸化膜の界面付
近）の界面準位密度が増大する、すなわちスイッチング
素子内の酸化膜の界面付近が劣化するという問題があっ
た。

【０００５】

【発明の概要】本発明は、上記問題に対処するためにな
されたもので、前記チタン、クロム、タングステン、コ
バルト、ニッケル、モリブデン等の重金属、同重金属の
合金及び同重金属と半導体との化合物のうちのいずれか
一つを電極に用いた場合であっても、スイッチング特性
のターンオフ時間を短くするために十分に機能する欠陥
領域をイオン照射により形成する際、スイッチング素子
内の酸化膜付近の劣化を十分に抑制することを解決課題
とする。この課題を解決するために、本発明者らは、種
々の実験を行った結果、半導体層に⁴Ｈｅ²⁺を照射して
欠陥領域を形成すればよいことを確認した。好ましく
は、前記電極をチタン、クロム、タングステン、コバル
ト、ニッケル、モリブデンのうちのいずれか一つで構成
するとよい。

【０００６】これは、照射イオンとして³Ｈｅ²⁺，Ｈ⁺，
²Ｄ⁺を用いた場合には、前記電極を構成する金属から多
量のγ線が発生して、スイッチング素子内の酸化膜付近
が劣化してしまう。また、電子線を照射した場合には、
電子線は半導体層全体に広がり、酸化膜を劣化させた
り、イオン照射に比べて同一オン電圧時のスイッチング
が遅くなってしまう。そして、本発明のように⁴Ｈｅ²⁺
を照射して欠陥領域を形成するようにすれば、スイッチ
ング素子内の酸化膜を劣化させることなく、スイッチン
グ特性のターンオフ時間を十分に短くする欠陥領域が形
成されるからである。

【０００７】

【発明の実施の形態】以下、本発明の一実施形態を図面
を用いて説明すると、図１は同実施形態に係る半導体装
置の構造を示す図である。

【０００８】［構造］ （半導体層）この半導体装置は、プレーナ型のｎチャネ
ル絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢ
Ｔ：Insulated Gate Bipolar Transistorという）に適
用されるもので、高濃度ｐ型シリコンのｐ＋基板１０１
とその上に形成されたｎエピタキシャル層１０２とが半
導体層１０をなす。この半導体層１０において、ｎエピ
タキシャル層１０２の側（図１では上方）を表面側とい
い、ｐ＋基板１０１の側（図１では下方）を裏面側とい
うものとする。そして、半導体層１０の表面側には、ｎ
＋ソース領域１０６とｐボディ領域１０７とｐ＋ボディ
領域１０９とが形成されている。これらは、ｎエピタキ
シャル層１０２の一部にイオン注入等ににより形成され
た拡散層である。ｎエピタキシャル層１０２のうちこれ
ら拡散層以外の部分をｎドリフト領域１０２ｄという。

【０００９】また、ｎドリフト領域１０２ｄとｐ＋基板
１０１との界面付近には、格子欠陥を高濃度に分布させ
た欠陥領域１１２が形成されている。欠陥領域１１２
は、その大部分がｎドリフト領域１０２ｄであるが、一
部はｐ＋基板１０１に及んでいる。ただしｐボディ領域
１０７等の拡散層には及んでいない。また、ｎドリフト
領域１０２ｄは、空乏化領域１０２ａと非空乏化領域１
０２ｂとに分けて考えることができる。これらは製造上
区別されているわけではないが、動作上の違いがあるか
らである。すなわち、詳細は後述するが、ＩＧＢＴ１を
スイッチオフした後にｎドリフト領域１０２ｄとｐボデ
ィ領域１０７およびｐ＋ボディ領域１０９との間のｐｎ
接合から空乏層が広がってくる範囲が空乏化領域１０２
ａであり、残りが非空乏化領域１０２ｂである。そし
て、非空乏化領域１０２ｂは、欠陥領域１１２に含まれ
ている。

【００１０】上記の構造の半導体層１０の、図１中Ｘ−
Ｘ線上における不純物濃度（細い実線）および格子欠陥
濃度（太い実線）を図２に示す。図２に示されるよう
に、格子欠陥濃度は連続的に変化しており、明確なステ
ップはない。図１に示した欠陥領域１１２の範囲は、格
子欠陥濃度が半値幅をなす範囲である。

【００１１】（電極、絶縁膜）次に、半導体層１０の表
面と裏面とに設けられている電極や絶縁膜等について説
明する。まず表面側には、電極としてゲート電極１０４
とソース電極１１０とが設けられ、ゲート電極１０４を
半導体層１０等から絶縁するためのゲート絶縁膜１０３
や絶縁膜１０５，１０８が設けられている。ゲート電極
１０４は、ｎエピタキシャル層１０２の表面のうち、ｎ
ドリフト領域１０２ｄの部分とｐボディ領域１０７の部
分との上方に存在し、さらにｎ＋ソース領域１０６の一
部の上方に及んでいる。このゲート電極１０４は、ゲー
ト絶縁膜１０３により半導体層１０から絶縁されてい
る。一方、ソース電極１１０は、アルミニウム（Ａｌ）
からなる上層１１０ｃ，窒化チタン（ＴｉＮ）からなる
中間層１１０ｂ及びチタン（Ｔｉ）からなる下層１１０
ａの３層から構成されており、ｎ＋ソース領域１０６お
よびｐ＋ボディ領域１０９に接触し、これらに電気的に
導通するように設けられている。ゲート電極１０４とソ
ース電極１１０との間は、絶縁膜１０５，１０８により
絶縁されている。そして、ゲート電極１０４にはゲート
端子Ｇが、ソース電極１１０にはソース端子ＳＣが、そ
れぞれ設けられている。

【００１２】このようにソース電極１１０をアルミニウ
ムからなる上層１１０ｃ，窒化チタンからなる中間層１
１０ｂ及びチタンからなる下層１１０ａで構成するよう
にしたので、微小コンタクトにボイドレスの高信頼性電
極が形成できる。

【００１３】一方裏面側には、ｐ＋基板１０１に接触し
てこれと電気的に導通するドレイン電極１１１が設けら
れている。そして、ドレイン電極１１１には、ドレイン
端子ＤＥが設けられている。

【００１４】（素子構成）上記の構造を有するＩＧＢＴ
１において、ｐ＋ボディ領域１０９とｎドリフト領域１
０２ｄとｐ＋基板１０１とがｐｎｐバイポーラトランジ
スタを構成する。すなわち、ｐ＋ボディ領域１０９がコ
レクタであり、ｎドリフト領域１０２ｄがべースであ
り、ｐ＋基板１０１がエミッタである。また、ｎ＋ソー
ス領域１０６とｐボディ領域１０７とｎドリフト領域１
０２ｄとゲート電極１０４とがｎチャネル電界効果トラ
ンジスタを構成する。すなわち、ｐボディ領域１０７が
チャネル形成領域であり、ｎドリフト領域１０２ｄがド
レインである。ｎ＋ソース領域１０６がソースであり、
ゲート電極１０４がゲートである。したがってｎドリフ
ト領域１０２ｄは、バイポーラトランジスタのべースと
電界効果トランジスタのドレインを兼ねていることにな
る。

【００１５】［製造方法］次に、上記のように構成され
たＩＧＢＴ１の製造方法を説明する。

【００１６】（エピタキシャル成長）ＩＧＢＴ１の製造
においては、シリコン基板として高濃度ｐ型の基板を使
用する。まず、よく洗浄したｐ＋基板１０１上にエピタ
キシャル成長により、低濃度ｎ型シリコンの層を形成す
る。これにより図３に示すように、ｐ＋基板１０１とｎ
エピタキシャル層１０２との積層体である半導体層１０
が形成される。このｐ＋基板１０１は、ＩＧＢＴ１にお
いてバイポーラトランジスタのエミッタ領域となるもの
である。またｎエピタキシャル層１０２は、ｎドリフト
領域１０２ｄや拡散層となる部分である。

【００１７】（ゲート電極の形成）続いて、ｎエピタキ
シャル層１０２の表面に熱酸化膜を形成した後、ＣＶＤ
法により、多結晶シリコン膜、酸化シリコン膜を順次積
層する。多結晶シリコン膜には、導電性付与のためリン
（Ｐ）のような不純物を含有させておく。そして、熱酸
化膜を残しつつ、多結晶シリコン膜と酸化シリコン膜と
を所定形状にエッチングすると、図４に示すように、ゲ
ート電極１０４（多結晶シリコン膜）が形成される。ゲ
ート電極１０４は、ゲート絶縁膜１０３（熱酸化膜）に
よりｎエピタキシャル層１０２から絶縁されている。な
お絶縁膜１０５（酸化シリコン膜）は、ゲート電極１０
４と後に形成されるソース電極１１０との絶縁のための
ものである。

【００１８】（拡散層の形成）次に、ｎエピタキシャル
層１０２の一部に拡散層を形成する。最初に形成する拡
散層は、ｎ＋ソース領域１０６である。このため、ゲー
ト電極１０４の形成を行った半導体層１０に対し、上方
からヒ素（Ａｓ）等のドナー性の元素をイオン注入する
（図５参照）。すると、注入されたイオンが分布する範
囲は高濃度ｎ型となり、ｎ＋ソース領域１０６が形成さ
れる。ここで、絶縁膜１０５がマスクとなってイオンを
阻止しているので、ゲート電極１０４の下部には、縁部
を除いてｎ＋ソース領域１０６は、形成されない。縁部
には、ｎエピタキシャル層１０２内でのイオンの回り込
みにより、ｎ＋ソース領域１０６が形成される。ｎ＋ソ
一ス領域１０６は、ＩＧＢＴ１において電界効果トラン
ジスタのソースとなる部分である。

【００１９】次に形成する拡散層は、ｐボディ領域１０
７である。このため、ｎ＋ソース領域１０６の形成を行
った半導体層１０に対し、斜め上方（各矢印方向）から
ホウ素（Ｂ）等のアクセプタ性の元素をイオン注入する
（図６参照）。このとき、注入されたイオンのｎエピタ
キシャル層１０２内での飛程が、ｎ＋ソース領域１０６
の形成のためのイオン注入の場合より大きく、例えば３
〜５倍程度になるようにする。この飛程は大きければ大
きいほどよいが、大きくするためにはより大きなエネル
ギーを必要とするため、実際的には３〜５倍程度が好ま
しい。そして注入のドーズ量は、ｎ＋ソース領域１０６
の導電型を反転させず、かつ、ｎ＋ソース領域１０６以
外のｎエピタキシャル層１０２の導電型をｐ型に反転さ
せる程度とする。すると、注入されたイオンが分布する
範囲であってｎ＋ソース領域１０６以外の範囲はｐ型と
なり、ｐボディ領域１０７が形成される。

【００２０】形成されたｐボディ領域１０７は、イオン
注入を斜め方向から行っているため、また、注入された
イオンの飛程がより大きいため、ｎ＋ソース領域１０６
の周囲全体を覆っている。このため、ｎ＋ソース領域１
０６とｎドリフト領域１０２ｄ（ｎエピタキシャル層１
０２のうち拡散層でない部分）とは直接接してはいな
い。また、ｐボディ領域１０７は、ｎ＋ソース領域１０
６の下部以外ではｎエピタキシャル層１０２の表面に臨
んでおり、その部分ではゲート絶縁膜１０３を挟んでゲ
ート電極１０４と対面している。この部分が、ＩＧＢＴ
１の電界効果トランジスタにおいてチャネルが形成され
る箇所である。

【００２１】続いて、ｐ＋ボディ領域１０９の形成が行
われる。このためまず、ｐボディ領域１０７の形成を行
った半導体層１０に対し、ＣＶＤ法により酸化シリコン
膜を堆積する。この堆積は等方的に行われるので、酸化
シリコンは、ゲート電極１０４および絶縁膜１０５の側
壁（図６中にＷで示す）にも付着する。このため、堆積
される酸化シリコン膜１０８は図７に示すような形状と
なる。そして、ゲート電極１０４から離れた箇所におい
てｎエピタキシャル層１０２（ｎ＋ソース領域１０６）
が露出するまで酸化シリコンを上方から異方性エッチン
グによりエッチバックすると、図８に示すような形状と
なる。

【００２２】そして、ホウ素等のアクセプタ性の元素を
イオン注入する（図９参照）。このとき、注入されたイ
オンのｎエピタキシャル層１０２内での飛程が、ｐボデ
ィ領域１０７の形成のためのイオン注入の場合と同程度
になるようにする。また注入のドーズ量は、ｎ＋ソース
領域１０６の部分の導電型をも反転させる程度とする。
これによりｐボディ領域１０７の一部およびｎ＋ソース
領域１０６の一部が、より不純物濃度の高いｐ＋ボディ
領域１０９となる。形成されたｐ＋ボディ領域１０９
は、ｎエピタキシャル層１０２の表面に臨んでいる。ま
た下部においてはｐボディ領域１０７を介さず直接にｎ
ドリフト領域１０２ｄに接している。この部分が、ＩＧ
ＢＴ１のバイポーラトランジスタにおいてコレクタ領域
となる部分である。

【００２３】（ソース電極の形成）次に、絶縁膜１０
５，１０８を部分的にエッチングする。このエッチング
の目的は、図１０に示すように、ｎ＋ソース領域１０６
の一部を露出させることである。また同時に、絶縁膜１
０５の膜厚調整もなされている。したがってこのエッチ
ングは、ウェットエッチングのような等方的エッチング
法を用いて行われる。そして、チタンをスパッタ法によ
り堆積すると、図１１に示すように、ｐ＋ボディ領域１
０９とｎ＋ソース領域１０６との双方に接触する下層１
１０ａが形成される。この下層１１０ａの上面に窒化チ
タンをスパッタ法により堆積すると、図１２に示すよう
に中間層１１０ｂが形成され、同中間層１１０ｂの上面
にアルミニウムをスパッタ法により堆積すると、図１３
に示すように、上層１１０ｃが形成される。なお、図１
３の状態におけるゲート電極１０４は、絶縁膜１０３，
１０５，１０８により他の部分から絶縁されている。

【００２４】（欠陥領域の形成）次に、半導体層１０の
表面側から同半導体層１０に向けて⁴Ｈｅ²⁺をイオン照
射して欠陥領域１１２を形成する。このとき、⁴Ｈｅ²⁺
がチタンからなる下層１１０ａを通過する際又は通過後
に、同下層１１０ａからγ線が発生する。発生したγ線
は、スイッチング素子内のゲート酸化膜１０３、界面Ｋ
等を通過する。

【００２５】その後、２００〜４７０℃程度の温度でア
ニールして欠陥を安定化する。こうして、ｎドリフト領
域１０２ｄの中の非空乏化領域１０２ｂを包含する欠陥
領域１１２が、１回のイオン照射により得られる。

【００２６】（ドレイン電極の形成）最後に、半導体層
１０の裏面（ｐ＋基板１０１）にアルミニウム等の金属
をスパッタ法または蒸着法により堆積してドレイン電極
１１１を形成し、各電極（１０，１０４，１１１）に必
要な端子（ＳＣ，Ｇ，ＤＥ）を取り付けると、図１
（ａ）に示すＩＧＢＴ１が完成する。

【００２７】［実験結果］上述した欠陥領域を形成する
際に、⁴Ｈｅ²⁺と³Ｈｅ²⁺をそれぞれ同じ照射量だけ（例
えば、８Ｅ１０ｃｍ^-2）照射した場合におけるＩＧＢＴ
からのγ線を測定すると、半導体層１０に⁴Ｈｅ²⁺をイ
オン照射したときのγ線の発生量は、同半導体層１０に
³Ｈｅ²⁺をイオン照射したときのγ線の発生量に比べて
約１／５となっていることを確認した。また、ＩＧＢＴ
のゲート電圧をそれぞれ測定すると、⁴Ｈｅ²⁺をイオン
照射した場合のしきい値電圧の低下は、³Ｈｅ²⁺をイオ
ン照射した場合に比べて約０．７Ｖ小さかった。Ｈ⁺，²
Ｄ⁺を照射する場合においても、³Ｈｅ²⁺ を照射した場
合と同様な実験結果を得ることになる。

【００２８】上記のような製造方法においては、ソース
電極１１０を構成する下層１１０ａから発生するγ線の
量を少なくすることができるため、スイッチング素子内
（具体的には、スイッチング素子内のゲート酸化膜１０
３の界面付近）に正孔が発生するのを抑制し、スイッチ
ング素子内の界面準位密度が増大するのを抑制するの
で、スイッチング素子内のゲート酸化膜１０３付近を劣
化させることなく、スイッチング特性のターンオフ時間
を十分に短くする欠陥領域が形成される。

【００２９】［動作］次に、上記のように製造されたＩ
ＧＢＴ１の動作を説明する。ＩＧＢＴ１の基本的な動作
は、絶縁ゲートであるゲート電極１０４の電圧により、
ドレイン電極１１１からソース電極１１０への電流、す
なわち半導体層１０の厚さ方向の電流をスイッチング制
御することである。

【００３０】（オフ状態）まず、ゲート電極１０４に何
ら電圧が掛けられていない状態を考える。この状態で
は、電界効果トランジスタがオンしておらず、ドレイン
電極１１１とソース電極１１０との間の電流の流れ方に
対し影響を及ぼさない。したがって、ドレイン端子ＤＥ
とソース端子ＳＣとの間に、ドレイン端子ＤＥがより高
電位となる向きに電圧を印加して、ドレイン電極１１１
からソース電極１１０へ向けて電流を流そうとしても、
ｎドリフト領域１０２ｄとｐボディ領域１０７およびｐ
＋ボデイ領域１０９との間のｐｎ接合が逆方向となるた
め、電流はほとんど流れない。すなわちバイポーラトラ
ンジスタがオフなのである。

【００３１】（オン状態）ここで、ゲート端子Ｇを用い
てゲート電極１０４に正電圧（ｖｓソース電極１１０）
を印加する（以下、ゲート電圧という）と、次のような
ことが起こる。まず、ゲート絶縁膜１０３を挟んでゲー
ト電極１０４と対面しているｐボディ領域１０７の表面
に、ゲート電圧の電界効果によるｎチャネルが生成され
る。このため、ｎ＋ソース領域１０６のキャリアである
電子がこのｎチャネルを通って、より電位の高いｎドリ
フト領域１０２ｄに流れ込む。すなわち電界効果トラン
ジスタがオンとなる。

【００３２】これによりｎドリフト領域１０２ｄ（空乏
化領域１０２ａ、非空乏化領域１０２ｂとも）の電子濃
度が上昇する。このため、ｎドリフト領域１０２ｄの抵
抗が小さくなるとともにその電位が下がるので、ｐ＋基
板１０１のキャリアであるホールが、ｎドリフト領域１
０２ｄに引き込まれる。すなわちｎドリフト領域１０２
ｄとｐ＋基板１０１とにより構成されるダイオードが導
通する、これによりｎドリフト領域１０２ｄは、電子濃
度ばかりでなくホール濃度も高い状態となる。ｎドリフ
ト領域１０２ｄに進入したホールは、一部が電子と対消
滅するほか、さらに電位が低いｐ＋ボディ領域１０９に
流れ込む。すなわちバイポーラトランジスタがオンする
のである。したがってドレイン電極１１１からソース電
極１１０へ厚さ方向の電流が流れる。

【００３３】すなわちＩＧＢＴ１においては、オン動作
に電子とホールとの双方が関与するバイポーラトランジ
スタ的な作用を基本としつつ、絶縁されているゲート電
極１０４の電圧によりオンオフが制御される。ここにお
いて、ゲート電圧により直接にオンオフされる電界効果
トランジスタが、バイポーラトランジスタの導通、非導
通をスイッチングするスイッチング素子としての役割を
果たしている。また、半導体層１０のうち格子欠陥を高
濃度に分布させた欠陥領域１１２が、非空乏化領域１０
２ｂの付近に限られており、ｐボディ領域１０７等の拡
散層には及んでいないので、オン抵抗が高いということ
はない。

【００３４】（スイッチオフ）前記のようなオン状態か
らゲート電極１０４への正電圧の印加を断つと、ｐボデ
ィ領域１０７の表面のｎチャネルが消滅して、ｎドリフ
ト領域１０２ｄへの電子の注入が断たれるので、ＩＧＢ
Ｔ１はオフに戻る。その際の過渡動作を説明する。

【００３５】まずオン状態におけるｎドリフト領域１０
２ｄは、電子とホールとの双方が高濃度に充満している
状態にある。スイッチオフされると、電子の注入が断た
れることと、ホールがｐ＋ボディ領域１０９に流出する
こととにより、ｐ＋ボディ領域１０９およびｐボディ領
域１０７との界面のｐｎ接合から、キャリア濃度が非常
に低い空乏層が広がる。この空乏層の広がりは、ｎドリ
フト領域１０２ｄの中でも空乏化領域１０２ａには及ぶ
が非空乏化領域１０２ｂには及ばない。しかしながら非
空乏化領域１０２ｂは、前記のように欠陥領域１１２に
含まれており、格子欠陥濃度が高い。このためキャリア
のライフタイムが短く、電子とホールとは早期に対消滅
する。そして、電子の注入が断たれるとともにｐ＋基板
１０１からのホールの流入も断たれているので、キャリ
ア濃度は対消滅により早期に低下する。

【００３６】したがってｎドリフト領域１０２ｄ全体に
おいて、スイッチオフ後早期にキャリア濃度が低下す
る。このため、ドレイン電極１１１からソース電極１１
０への電流はスイッチオフ後早期に「０」に収束する。
すなわちターンオフ時間が短く、スイッチオフの応答性
に優れている。

【００３７】なお、上記実施形態においては、チタン電
極を用いた実施形態について述べたが、このチタン(4.5
0²⁰g/cm³)に代えて、微小コンタクトにボイドレスの高
信頼性電極を形成するために、高融点、高信頼（電流マ
イグレーション、ストレスマイグレーションが小さいこ
とをいう）の特性を有するクロム(7.188²⁰g/cm³)、タン
グステン(19.3²⁰g/cm³)、コバルト(8.9²⁰g/cm³)、ニッ
ケル(8.902²⁵g/cm³)、モリブデン(10.22²⁰g/cm³)等の重
金属（密度が4g/cm³以上の金属）のうちのいずれか一
つ、好ましくはクロム、タングステン、コバルト、ニッ
ケル、モリブデンのうちのいずれか一つを電極に用いた
場合にも、チタン電極を用いた場合と同様なことがいえ
る。すなわち、前記重金属を電極に用いた場合にも欠陥
領域を形成するために⁴Ｈｅ²⁺をイオン照射して欠陥領
域を形成すれば、同電極から発生するγ線の量を少なく
することができるため、スイッチング素子内（具体的に
は、スイッチング素子内のゲート酸化膜の界面付近）の
界面準位密度が増大するのを抑制するので、スイッチン
グ素子内のゲート酸化膜付近を劣化させることなく、ス
イッチング特性のターンオフ時間を十分に短くする欠陥
領域が形成される。なお、各金属の密度を括弧内に示し
たが、肩付きの小文字は測定温度を示しており、温度が
示されていないものは室温における値である。

【００３８】また、前記重金属に代えて、前記高融点、
高信頼の特性を有するこれら重金属のうち少なくともい
ずれか一つをベースとする合金、好ましくはチタン、ク
ロム、タングステン、コバルト、ニッケル、モリブデン
のうち少なくともいずれか一つをベースとする合金を電
極に用いた場合にも、チタン電極を用いた場合と同様な
作用及び効果を期待できる。

【００３９】また、前記重金属及び合金に代えて、前記
高融点、高信頼の特性を有するこれら重金属と半導体と
の化合物のうちいずれか一つ、例えばシリコンとの化合
物（シリサイド）のうちいずれか一つ、好ましくはチタ
ンシリサイド（ＴｉＳｉ₂）、クロムシリサイド（Ｃｒ
Ｓｉ₂）、タングステンシリサイド（ＷＳｉ₂）、コバル
トシリサイド（ＣｏＳｉ₂）、ニッケルシリサイド（Ｎ
ｉＳｉ₂）、モリブデンシリサイド（ＭｏＳｉ₂）、白金
シリサイド（ＰｔＳｉ₂）、タンタルシリサイド（Ｔａ
Ｓｉ₂）のうちいずれか一つを電極に用いた場合にも、
チタン電極を用いた場合と同様な作用及び効果を期待で
きる。

【００４０】また、上記実施形態においては、本発明を
ＩＧＢＴに適用したが、チタン電極を用いたＭＯＳＦＥ
Ｔにも適用できる。この場合にも、ＭＯＳＦＥＴのチタ
ン電極内から発生するγ線の量を少なくすることができ
るため、スイッチング素子内（具体的には、スイッチン
グ素子内の酸化膜の界面付近）に正孔が発生するのを抑
制し、スイッチング素子内の界面準位密度が増大するの
を抑制するので、スイッチング素子内の酸化膜付近を劣
化させることなく、スイッチング特性のターンオフ時間
を十分に短くする欠陥領域が形成される。

【００４１】また、本発明はバイポーラトランジスタ、
ダイオード、サイリスタ、静電誘導トランジスタ（ＳＩ
Ｔ：Static Induction Transistor）等にも適用でき
る。これらの場合にも、ゲート酸化膜等の酸化膜の界面
付近の劣化を抑制することができる。

【図面の簡単な説明】

【図１】 （ａ）は本発明の一実施形態に係る半導体装
置の構造を示す図であり、（ｂ）は同装置の部分拡大図
である。

【図２】 図１の半導体装置における格子欠陥及び不純
物の濃度分布を説明する図である。

【図３】 エピタキシャル成長を行った半導体層を示す
図である。

【図４】 ゲート電極の形成及び加工を行った状態を示
す図である。

【図５】 ソース領域の形成を示す図である。

【図６】 ボディ領域（電解効果トランジスタのチャネ
ル形成領域）の形成を示す図である。

【図７】 絶縁膜を形成した状態を示す図である。

【図８】 絶縁膜の一部をエッチングした状態を示す図
である。

【図９】 高濃度ボディ領域（バイポーラトランジスタ
のコレクタ領域）の形成を示す図である。

【図１０】 絶縁膜の一部をエッチングした状態を示す
図である。

【図１１】 ソース電極の下層を形成した状態を示す図
である。

【図１２】 ソース電極の中間層を形成した状態を示す
図である。

【図１３】 ソース電極の上層を形成した状態を示す図
である。

【符号の説明】

１…ＩＧＢＴ、１０…半導体層、１０１…ｐ＋基板、１
０２…ｎエピタキシャル層、１０２ａ…空乏化領域、１
０２ｂ…非空乏化領域、１０２ｄ…ｎドリフト領域、１
０３…ゲート絶縁膜、１０４…ゲート電極、１０５，１
０８…絶縁膜、１０６…ｎ＋ソース領域、１０７…ｐボ
ディ領域、１０９…ｐ＋ボディ領域、１１０…ソース電
極、１１０ａ…下層、１１０ｂ…中間層、１１０ｃ…上
層、１１１…ドレイン電極、１１２…欠陥領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 広和 愛知県豊田市トヨタ町１番地 トヨタ自動 車株式会社内 Ｆターム(参考） 4M104 AA01 BB01 BB02 BB05 BB13 BB14 BB16 BB18 CC01 CC05 DD37 DD82 FF18 GG06

Claims (1)

【特許請求の範囲】
1. 【請求項１】 スイッチング素子及び欠陥領域を形成し
   てなる半導体層と、チタン、クロム、タングステン、コ
   バルト、ニッケル、モリブデン等の重金属、同重金属の
   合金及び同重金属と半導体との化合物のうちのいずれか
   一つで形成した電極とを備えた半導体装置の製造方法に
   おいて、前記半導体層に⁴Ｈｅ²⁺を照射して前記欠陥領
   域を形成するようにしたことを特徴とする半導体装置の
   製造方法。