JP2000156432A - Substrate for mounting flip chip - Google Patents
Substrate for mounting flip chipInfo
- Publication number
- JP2000156432A JP2000156432A JP10329870A JP32987098A JP2000156432A JP 2000156432 A JP2000156432 A JP 2000156432A JP 10329870 A JP10329870 A JP 10329870A JP 32987098 A JP32987098 A JP 32987098A JP 2000156432 A JP2000156432 A JP 2000156432A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- flip chip
- layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数のフリップチ
ップを搭載するための多層配線基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board for mounting a plurality of flip chips.
【０００２】[0002]
【従来の技術】ＬＳＩ技術の進展に伴い、近年、電子装
置の高速度化、高実装密度化の進展が著しく、これに対
応した実装技術の開発が盛んに行われている。ＬＳＩの
高速化が進むとＬＳＩのパッケージを含めた配線基板で
の実装遅延が無視できなくなり、ＬＳＩをベアチップで
多層配線基板に直接搭載するマルチチップモジュールの
開発も盛んに行われている。このマルチチップモジュー
ル用の配線基板としては、低コスト化の面からは、ガラ
スクロスをその中に含んだ絶縁性のエポキシ樹脂基板
等、従来のプリント基板用の基板材あるいは他の有機基
板材をベース基板材とし、その一面ないし両面に金属配
線部を形成した単層の配線基板や、該単層の配線基板、
複数層を、各単層の配線基板間にガラス布にエポキシ樹
脂等を含浸させた半硬化状態のプリプレグを置き、加圧
積層した多層配線基板が用いられている。尚、多層配線
基板の単層配線基板同志の接続は、通常、ドリル加工に
より作成されたスルホール内部に無電界メッキを施す等
により行っているが、バイアホールを作成することによ
り層間接続を行うものもある。2. Description of the Related Art In recent years, with the development of LSI technology, the speed of electronic devices and the mounting density of electronic devices have been remarkably increasing, and mounting technologies corresponding to these have been actively developed. As the speed of LSIs increases, mounting delays on wiring boards including LSI packages cannot be ignored, and multichip modules for directly mounting LSIs on multilayer wiring boards with bare chips have been actively developed. As a wiring board for the multi-chip module, from the viewpoint of cost reduction, a conventional printed board board material or another organic board material such as an insulating epoxy resin board containing glass cloth therein is used. A single-layer wiring board having a metal wiring portion formed on one or both sides as a base substrate material, or the single-layer wiring board,
A multilayer wiring board is used in which a semi-cured prepreg impregnated with an epoxy resin or the like in a glass cloth is placed between a plurality of single-layered wiring boards, and pressure-laminated. Incidentally, the connection between the single-layer wiring boards of the multi-layer wiring board is usually performed by electroless plating or the like inside the through hole formed by drilling, but the interlayer connection is performed by forming a via hole. There is also.
【０００３】上記、従来のプリント基板用の基板材をベ
ース基板材とし用いた配線基板の金属配線の形成には、
一般には、絶縁性の基板の上全面に金属配線部を形成す
るための金属層を形成しておき、これをエッチング等に
より金属層の所定領域を除去して配線部を形成するサブ
トラクティブ法が用いられるが、サブトラクティブ法の
場合は、通常、絶縁性基板に貼りつけられた金属層（銅
箔）をエッチング加工により配線部を形成するもので、
技術的に完成度は高く、コストも安いが、金属層の厚さ
等による制約から配線部の微細加工が難しいという問題
がある。[0003] The formation of metal wiring on a wiring board using the above-mentioned conventional printed circuit board material as a base board material is as follows.
Generally, a subtractive method is used in which a metal layer for forming a metal wiring portion is formed on the entire surface of an insulating substrate, and a predetermined region of the metal layer is removed by etching or the like to form a wiring portion. Although it is used, in the case of the subtractive method, usually, a wiring portion is formed by etching a metal layer (copper foil) attached to an insulating substrate.
Although the degree of perfection is technically high and the cost is low, there is a problem that it is difficult to finely process the wiring portion due to restrictions due to the thickness of the metal layer and the like.
【０００４】このため、最近では、基材上に、めっきに
より形成された金属薄膜層（銅めっき層）をエッチング
することにより作成された金属薄膜配線（配線部）と絶
縁層とを順次積層形成して作製されるビルトアップ多層
配線基板も使用されるようになってきた。ビルトアップ
多層配線基板の場合、配線層同志の接続は、通常、その
内部や表面にバイアホールを設け、あるいは、そのよう
なバイアホールと基板の表裏を貫通させたスルホールを
設けて行っていた。この多層配線基板は、配線部の微細
化は可能であるが、コスト信頼性の面で難があった。
尚、めっき等により形成された金属薄膜配線部を直接な
いし間接的に絶縁性の基板に、付け加え形成していく方
法は、一般にはアディティブ法と呼ばれている。For this reason, recently, a metal thin film wiring (wiring portion) formed by etching a metal thin film layer (copper plating layer) formed by plating and an insulating layer are successively formed on a substrate. A built-up multilayer wiring board manufactured by using the method has been used. In the case of a built-up multilayer wiring board, the connection between the wiring layers is usually performed by providing a via hole inside or on the surface thereof, or by providing a through hole penetrating the via hole and the front and back of the substrate. Although the wiring portion of the multilayer wiring board can be miniaturized, it is difficult in terms of cost reliability.
A method of directly or indirectly adding a metal thin-film wiring portion formed by plating or the like to an insulating substrate is generally called an additive method.
【０００５】また、従来のマルチチップモジュールにお
いては、半導体素子（チップ）を配線基板に、端子部の
半田ボールにより直接半田接続して、あるいはワイヤボ
ンディングにより接続して、配線基板の配線と半導体素
子（チップ）とを電気的に接続した後に、チップの欠陥
を検査する方法が採られており、検査後に不良チップの
交換を行っていた。この欠陥検査方法では、作業的な煩
雑さや、品質的な問題もあり、その対応が求められてい
た。In a conventional multi-chip module, a semiconductor element (chip) is directly soldered to a wiring board by a solder ball of a terminal portion or connected by wire bonding to connect a wiring of the wiring board to the semiconductor element. (Chip) is electrically connected to the chip, and then a method of inspecting a chip for defects is adopted. After the inspection, a defective chip is replaced. In this defect inspection method, there are also troublesome work and quality problems, and measures have been required for the problem.
【０００６】[0006]
【発明が解決しようとする課題】このような状況のも、
マルチチップモジュール用の配線基板としては、低コス
トという面から、従来のプリント基板用の基板材あるい
は他の有機材をベース基板材とした配線基板であって、
高密度化に対応でき、品質的にも対応できるものが求め
られていた。更に、簡単な作業的で、品質的にも影響を
与えずチップの欠陥検査ができる検査方法が求められて
いた。本発明は、これらに対応するもので、従来のプリ
ント基板用の基板材あるいは他の有機材をベース基板材
としたマルチチップモジュール用の多層配線基板であっ
て、高密度化に対応でき、品質的にも対応できるもの
で、且つ、簡単にチップの欠陥検査を実施することがて
きるフリップチップ搭載用の多層配線基板を提供しよう
とするものである。[0005] In such a situation,
As a wiring board for a multi-chip module, from the viewpoint of low cost, a wiring board using a substrate material for a conventional printed circuit board or another organic material as a base substrate material,
There has been a demand for a device that can cope with high density and can also cope with quality. Further, there has been a demand for an inspection method capable of performing a defect inspection of a chip with simple operation and without affecting quality. The present invention is a multilayer wiring board for a multi-chip module using a conventional printed circuit board material or another organic material as a base substrate material. An object of the present invention is to provide a multilayer wiring board for mounting a flip chip, which is capable of easily performing a defect inspection of a chip.
【０００７】[0007]
【課題を解決するための手段】本発明のフリップチップ
搭載用基板は、凹状の孔をフリップチップを搭載する側
に設けたバイアホールを備え、該凹状の孔にフリップチ
ップの端子部の少なくとも一部を嵌合して、フリップチ
ップの端子部と該凹状の孔の側面部とを電気的に接続し
た状態でフリップチップを搭載する、複数のフリップチ
ップを搭載するための多層配線基板であって、配線層と
絶縁層とを交互に積層し、且つ、少なくともその両面に
配線層を設けた、単層ないし多層のリジッド配線基板の
第１の面上に、１層以上の金属薄膜からなる微細配線層
を、順次、絶縁層を介して積層した微細配線部を設け、
リジッド配線基板と微細配線部全体を貫くバイアホール
を介して、リジッド配線基板の各配線、および各微細配
線層を、それぞれ、導通させており、前記バイアホール
部は、搭載するフリップチップの端子部の少なくとも一
部を嵌合させ、その側面位置にて端子部を保持できる凹
状の孔を、リジッド配線基板の第１の面に対向する第２
の面側に設けていることを特徴とするものである。そし
て上記において、微細配線部の外側に保護膜層を設けこ
とを特徴とするものである。そしてまた、上記におい
て、バイアホール部の微細配線部領域からリジット基板
にまで達する部分は、バイアホール充填用絶縁層で埋め
られていることを特徴とするものであり、バイアホール
充填用絶縁層が保護膜層と同じ材質からなることを特徴
とするものである。また、上記において、バイアホール
は、リジット配線基板部分よりも微細配線部の方が、孔
サイズが小であることを特徴とするものである。また、
上記において、バイアホールの凹状の孔の孔形状は、リ
ジット配線基板の第２の面側から、保護膜層側にかけて
漸次小となるテーパー形状であることを特徴とするもの
である。また、上記において、微細配線層が、金属薄膜
をフォトリソ法によりエッチングして得られた、あるい
は直接めっき形成して得られた金属薄膜配線層であるこ
とを特徴とするものである。また、上記において、端子
部が半田ボールあるいは導電性ペーストからなるフリッ
プチップを搭載するものための配線基板であることを特
徴とするものである。A flip chip mounting substrate according to the present invention includes a via hole provided with a concave hole on a side on which the flip chip is mounted, and at least one terminal portion of the flip chip is formed in the concave hole. A multilayer wiring board for mounting a plurality of flip-chips, wherein the flip-chips are mounted in a state where the terminals are fitted and the terminal portions of the flip-chips and the side surfaces of the concave holes are electrically connected. A fine layer of one or more metal thin films on a first surface of a single-layer or multilayer rigid wiring substrate in which wiring layers and insulating layers are alternately laminated and wiring layers are provided on at least both surfaces thereof. Wiring layers are sequentially provided with a fine wiring portion laminated via an insulating layer,
Each wiring of the rigid wiring substrate and each fine wiring layer are electrically connected to each other through via holes penetrating the rigid wiring substrate and the entire fine wiring portion, and the via hole portion is a terminal portion of a flip chip to be mounted. And a recessed hole capable of holding the terminal portion at the side surface position thereof is formed in the second surface facing the first surface of the rigid wiring board.
Is provided on the side of the surface. In the above, a protective film layer is provided outside the fine wiring portion. Further, in the above, a portion extending from the fine wiring portion region of the via hole portion to the rigid substrate is characterized in that it is filled with a via hole filling insulating layer, and the via hole filling insulating layer is It is characterized by being made of the same material as the protective film layer. Further, in the above, the via hole is characterized in that the hole size is smaller in the fine wiring portion than in the rigid wiring substrate portion. Also,
In the above, the hole shape of the concave hole of the via hole is characterized in that it has a tapered shape that becomes gradually smaller from the second surface side of the rigid wiring substrate to the protective film layer side. Further, in the above, the fine wiring layer is a metal thin film wiring layer obtained by etching a metal thin film by a photolithography method or directly forming a plating. Further, in the above, the terminal portion is a wiring board for mounting a flip chip made of a solder ball or a conductive paste.
【０００８】[0008]
【作用】本発明のフリップチップ搭載用基板は、このよ
うな構成にすることにより、配線の高密度化に対応で
き、品質的にも対応でき、且つ、簡単にチップの欠陥検
査を実施することがてきるフリップチップ搭載用の多層
配線基板の提供を可能とした。即ち、単層ないし多層の
リジッド配線基板の一面（第１の面側）に、微細配線部
を設け、且つ、リジッド配線基板と微細配線部を全体を
貫くバイアホールを介して、これらの配線を導通させ、
且つ、バイアホール部のリジッド配線基板の微細配線部
側でない面側（第２の面側）にフリップチップ搭載用の
凹状の孔を設けているという比較的簡単な構造で、比較
的低コストで、配線の高密度化、モジュールの薄型化、
熱応力の低減化に対応できるマルチチップモジュール用
の多層配線基板で、更にチップの欠陥検査を、チップの
端子を多層配線基板に接着しないでチップを搭載した、
仮実装の状態で実施することができるフリップチップ搭
載用の多層配線基板の提供を可能とした。具体的には、
配線層と絶縁層とを交互に積層し、且つ、少なくともそ
の両面に配線層を設けた、単層ないし多層のリジッド配
線基板の第１の面上に、１層以上の金属薄膜からなる微
細配線層を、順次、絶縁層を介して積層した微細配線部
を設け、リジッド配線基板と微細配線部全体を貫くバイ
アホールを介して、リジッド配線基板の各配線、および
各微細配線層を、それぞれ、導通させており、且つ、バ
イアホール部は、搭載するフリップチップの端子部の少
なくとも一部を嵌合させ、その側面位置にて端子部を保
持できる凹状の孔を、リジッド配線基板の第１の面に対
向する第２の面側に設けていることにより、これを達成
している。The flip-chip mounting substrate according to the present invention has such a structure to be able to cope with high-density wiring, to cope with the quality, and to easily perform a defect inspection of the chip. It has become possible to provide a multilayer wiring board for flip chip mounting. That is, a fine wiring portion is provided on one surface (the first surface side) of a single-layer or multilayer rigid wiring substrate, and these wirings are formed through via holes penetrating the rigid wiring substrate and the fine wiring portion as a whole. Conduct,
In addition, a relatively simple structure in which a concave hole for mounting a flip chip is provided on the surface of the rigid wiring substrate on the side of the rigid wiring board which is not on the side of the fine wiring section (the second surface side), and the cost is relatively low. , High-density wiring, thin module,
A multilayer wiring board for a multi-chip module that can cope with the reduction of thermal stress.Furthermore, chip defects are inspected, and the chip is mounted without bonding the terminals of the chip to the multilayer wiring board.
It has become possible to provide a multilayer wiring board for flip-chip mounting that can be implemented in a provisionally mounted state. In particular,
Fine wiring consisting of one or more metal thin films on a first surface of a single-layer or multilayer rigid wiring substrate in which wiring layers and insulating layers are alternately laminated and wiring layers are provided on at least both surfaces thereof The layers are sequentially provided with a fine wiring portion laminated via an insulating layer, and via the rigid wiring substrate and via holes penetrating the entire fine wiring portion, each wiring of the rigid wiring substrate, and each fine wiring layer, The conductive hole is formed in the first hole of the rigid wiring board, and the via hole is formed by fitting at least a part of the terminal of the flip chip to be mounted and holding the terminal at the side surface position. This is achieved by being provided on the second surface side opposite to the surface.
【０００９】詳しくは、微細配線層は、蒸着、スパッ
タ、めっき形成による金属薄膜をフォトリソグラフィー
を用い、エッチングにより形成したもの、あるいは直接
めっき形成により作製されたもの等の金属薄膜配線層で
あることにより、配線の微細化、配線の高密度化に対応
でき、結果、フリップチップの多端子化に対応でき、基
板全体の小サイズ化が可能である。また、バイアホール
の孔形状は、バイアホールは、リジット配線基板部分よ
りも微細配線部の方が、孔サイズが小であることによ
り、微細配線部の各微細配線層を形成する領域を大きく
とれ、配線の高密度化をし易くし、配線の引き回しを楽
にできるものとしている。More specifically, the fine wiring layer is a metal thin film wiring layer such as one formed by etching a metal thin film by vapor deposition, sputtering, or plating using photolithography, or one formed by direct plating. Accordingly, it is possible to cope with miniaturization of wiring and high density of wiring, and as a result, it is possible to cope with increase in the number of flip-chip terminals and to reduce the size of the entire substrate. In addition, the hole shape of the via hole is such that since the hole size of the fine wiring portion is smaller than that of the rigid wiring substrate portion, the area for forming each fine wiring layer of the fine wiring portion can be made larger. In addition, it is intended to make it easy to increase the density of the wiring and to facilitate the routing of the wiring.
【００１０】また、リジッド配線基板および微細配線部
全体を貫くバイアホールを介して、リジッド配線基板の
各配線、および各微細配線層を、それぞれ、導通させて
いることにより、多層配線基板のみかけの熱膨張率、熱
応力を下げることができる。Further, since each wiring and each fine wiring layer of the rigid wiring board are electrically connected to each other through via holes penetrating through the entirety of the rigid wiring board and the fine wiring portion, the apparent appearance of the multilayer wiring board is reduced. Thermal expansion coefficient and thermal stress can be reduced.
【００１１】また、バイアホール部は、搭載するフリッ
プチップの端子部の少なくとも一部を嵌合させ、その側
面位置にて保持できる凹状の孔をリジッド配線基板の第
１の面に対向する第２の面側に設けたものであることに
より、チップを実装した際、薄型化が可能であるととも
に、チップの端子部を該凹部に嵌合し、密着させて電気
的に接続させた、取り外し可能な状態で、チップの欠陥
検査を行うことを可能としている。即ち、チップを本発
明の多層配線基板に仮実装した状態でチップの欠陥検査
を行うことを可能としている。また、バイアホールの凹
状の孔の形状が、フリップチップ搭載側から、保護膜側
に漸次小となるテーパー形状であることにより、フリッ
プチップの端子部が凹状の孔に入り易くしており、フリ
ップチップ実装の作業や仮実装の作業を簡単なものとし
ている。更に、仮実装においては、フリップチップの基
板からの取りはずしを容易にしている。また、バイアホ
ール部の微細配線部からリジット配線基板領域にまで達
し、バイアホール充填用絶縁層で埋められていることに
より、フリップチップの端子部として半田ボールあるい
は導電性ペーストからなるものを用い、端子部をリジッ
ト配線基板の第２の面側に設けられた凹状の孔に嵌合
し、搭載した後、リフローして、凹状の孔の側壁と接続
する際、溶けた半田ないしペーストにより、不要な電気
的な接続が起きないようにできる。The via hole is formed by fitting at least a part of a terminal portion of a flip chip to be mounted, and forming a concave hole which can be held at a side surface position of the second terminal portion facing the first surface of the rigid wiring board. By mounting the chip on the side of the chip, it is possible to reduce the thickness when mounting the chip, and the terminal part of the chip is fitted in the recess, closely connected and electrically connected, and removable. In this state, it is possible to perform a chip defect inspection. That is, it is possible to perform a defect inspection of the chip while the chip is temporarily mounted on the multilayer wiring board of the present invention. In addition, the concave hole of the via hole has a tapered shape that gradually becomes smaller from the flip chip mounting side to the protective film side, so that the terminal portion of the flip chip can easily enter the concave hole. The task of chip mounting and the task of temporary mounting are simplified. Further, in the provisional mounting, the flip chip can be easily removed from the substrate. In addition, by reaching from the fine wiring portion of the via hole portion to the rigid wiring substrate region and being filled with the insulating layer for filling the via hole, the terminal portion of the flip chip is made of a solder ball or a conductive paste, When fitting the terminal part into the concave hole provided on the second surface side of the rigid wiring board, mounting, and then reflowing and connecting to the side wall of the concave hole, unnecessary by solder or paste Electrical connection can be prevented.
【００１２】そして、例えば、ベース基材の両面に銅箔
を積層した市販の両面銅張り積層板を用い、ベース基材
の両側の銅箔をエッチングすることにより、単層の配線
基板を作製し、これをリジット基板として用い、リジッ
ト基板の第１の面側のみに、微細配線部を形成してマル
チチップモジュール用多層基板としても良い。この場
合、リジット基板自体は、従来のビルトアップ多層配線
基板に比べ、バイアホールの数を低減化でき、設計ルー
ルを単純化でき、基板サイズの縮小が可能となる。これ
により、リジット基板の縮小による材料、製造コストの
低減化が可能となる。更にこの場合、多層配線基板とし
ては、比較的簡単な構成となり、従来のビルトアップ多
層配線基板に比べ、配線長の均一化が容易なことから、
高速周波数対応、即ち高性能化を可能としている。結
局、従来のビルトアップ多層配線基板より、少ない配線
層数もしくは、小基板面積で、回路を実現でき、製品の
小型化と低コスト化も実現できる。Then, for example, using a commercially available double-sided copper-clad laminate in which copper foil is laminated on both sides of the base material, the copper foil on both sides of the base material is etched to produce a single-layer wiring board. This may be used as a rigid substrate, and a fine wiring portion may be formed only on the first surface side of the rigid substrate to form a multilayer substrate for a multichip module. In this case, the rigid substrate itself can reduce the number of via holes, simplify the design rule, and reduce the substrate size, as compared with a conventional built-up multilayer wiring substrate. This makes it possible to reduce materials and manufacturing costs by reducing the size of the rigid substrate. Further, in this case, the multilayer wiring board has a relatively simple configuration, and the wiring length can be easily made uniform as compared with the conventional built-up multilayer wiring board.
It is compatible with high-speed frequencies, that is, high performance is possible. As a result, a circuit can be realized with a smaller number of wiring layers or a smaller board area than the conventional built-up multilayer wiring board, and the product can be reduced in size and cost.
【００１３】尚、微細配線部を多層配線とすることによ
り、更に高密度化を達成できる。また、フリップチップ
の端子部としては、半田ボールあるいは導電性ペースト
からなるものが挙げられるが、これに限定はされない。
また、バイアホール充填用絶縁層と保護膜層とを同じ材
質とする必要はないが、後述する製造方法（図５に示す
工程の製造方法）からは、バイアホール充填用絶縁層と
保護膜層とを同じ材質で作製することができる。[0013] It is to be noted that a higher density can be achieved by forming the fine wiring portion as a multilayer wiring. In addition, as a terminal portion of the flip chip, a terminal portion made of a solder ball or a conductive paste may be used, but the terminal portion is not limited thereto.
Further, the insulating material for filling the via hole and the protective film layer do not need to be made of the same material, but the manufacturing method described below (the manufacturing method of the process shown in FIG. And can be made of the same material.
【００１４】[0014]
【発明の実施の形態】本発明のフリップチップ搭載用基
板の実施の形態を挙げ、図に基づいて説明する。図１
（ａ）は本発明のフリップチップ搭載用基板の実施の形
態の第１の例を示した概略断面図で、図１（ｂ）はその
一部拡大図（図１（ａ）のＡ０部に相当）で、図２は、
図１の第１の例にフリップチップを実装した概略断面図
で、図３（ａ）は本発明のフリップチップ搭載用基板の
実施の形態の第２の例の特徴部の拡大図で、図３（ｂ）
は本発明のフリップチップ搭載用基板の実施の形態の第
３の例の特徴部の拡大図で、図４（ａ）は第１の例の基
板にフリップチップを仮実装した状態を示した一部拡大
断面図で、図４（ｂ）は第１の例の基板にフリップチッ
プを実装した状態を示した一部拡大断面図で、図５は第
１の例の製造工程を示した断面図てある。尚、図３
（ａ）、図３（ｂ）は図１（ｂ）に相当する部分を示し
たものである。図１〜図５中、１００は多層配線基板、
１１０はリジッド配線基板、１１０Ａは第１の面、１１
０Ｂは第２の面、１１０Ｈは貫通孔、１１１は絶縁層、
１１５、１１６、１１７は配線、１２０は微細配線部、
１２１は絶縁層（層間絶縁層）、１２３は孔部、１２５
は配線（微細配線）、１３０は保護膜層、１３５はバイ
アホール充填用絶縁層、１６０はバイアホール、１６１
は凹状の孔、１６２は側壁、１６３は孔（底部孔）、１
６６、１６７は導電性層（めっき銅）、１８０はフリッ
プチップ（単にチップとも言う）、１８５は端子部、２
１０はリジッド配線基板、２１１は絶縁層、、２１５、
２１６は配線、２２０は微細配線部、２２１は絶縁層
（層間絶縁層）、２２５、２２６は配線（微細配線）、
２３０は保護膜層、２３５はバイアホール充填用絶縁
層、、２６０はバイアホール、２６１は凹状の孔、２６
２は側壁、２６３は孔（底部孔）、２６６、２６７は導
電性層（めっき銅）、３１０はリジッド配線基板、３１
１、３１２は絶縁層、、３１５、３１６、３１７は配
線、３２０は微細配線部、３２１は絶縁層（層間絶縁
層）、３２５は配線（微細配線）、３３０は保護膜層、
３３５はバイアホール充填用絶縁層、３６０はバイアホ
ール、３６１は凹状の孔、３６２は側壁、３６３は孔
（底部孔）、３６６、３６７は導電性層（めっき銅）で
ある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a flip chip mounting substrate of the present invention will be described with reference to the drawings. FIG.
FIG. 1A is a schematic cross-sectional view showing a first example of an embodiment of a flip-chip mounting substrate according to the present invention, and FIG. 1B is a partially enlarged view thereof (a part A0 in FIG. 1A). FIG. 2 shows that
FIG. 3A is a schematic cross-sectional view in which a flip chip is mounted on the first example of FIG. 1, and FIG. 3A is an enlarged view of a characteristic portion of a second example of the embodiment of the flip chip mounting board of the present invention. 3 (b)
FIG. 4A is an enlarged view of a characteristic portion of a third example of the embodiment of the flip-chip mounting substrate of the present invention, and FIG. 4A shows a state where the flip chip is temporarily mounted on the substrate of the first example. FIG. 4B is a partially enlarged cross-sectional view showing a state where a flip chip is mounted on the substrate of the first example, and FIG. 5 is a cross-sectional view showing a manufacturing process of the first example. It is. FIG.
(A) and FIG. 3 (b) show a portion corresponding to FIG. 1 (b). 1 to 5, 100 is a multilayer wiring board,
110 is a rigid wiring board, 110A is a first surface, 11
0B is the second surface, 110H is a through hole, 111 is an insulating layer,
115, 116, 117 are wirings, 120 is a fine wiring portion,
121 is an insulating layer (interlayer insulating layer), 123 is a hole, 125
Is a wiring (fine wiring), 130 is a protective film layer, 135 is an insulating layer for filling a via hole, 160 is a via hole, 161
Is a concave hole, 162 is a side wall, 163 is a hole (bottom hole), 1
66 and 167 are conductive layers (plated copper); 180 is a flip chip (also simply referred to as a chip); 185 is a terminal portion;
10 is a rigid wiring board, 211 is an insulating layer, 215,
216 is a wiring, 220 is a fine wiring portion, 221 is an insulating layer (interlayer insulating layer), 225 and 226 are wiring (fine wiring),
230 is a protective film layer, 235 is an insulating layer for filling a via hole, 260 is a via hole, 261 is a concave hole, 26
2 is a side wall, 263 is a hole (bottom hole), 266 and 267 are conductive layers (plated copper), 310 is a rigid wiring board, 31
1, 312 are insulating layers, 315, 316, 317 are wirings, 320 is a fine wiring portion, 321 is an insulating layer (interlayer insulating layer), 325 is a wiring (fine wiring), 330 is a protective film layer,
335 is an insulating layer for filling via holes, 360 is a via hole, 361 is a concave hole, 362 is a side wall, 363 is a hole (bottom hole), 366 and 367 are conductive layers (plated copper).
【００１５】先ず、本発明のフリップチップ搭載用基板
の実施の形態の第１の例を図１に基づいて説明する。第
１の例は、凹状の孔１６１をフリップチップ１８０を搭
載する側に設けたバイアホール１６０を備え、該凹状の
孔１６１にフリップチップ１８０の端子部１８５の少な
くとも一部を嵌合して、フリップチップ１８０の端子部
１８５と凹状の孔１６１の側壁１６２（側面部）とを電
気的に接続した状態でフリップチップ１８０を搭載す
る、複数のフリップチップ１８０を搭載するための多層
配線基板、即ちマルチチップモジュール用の多層配線基
板である。そして、フリップチップ１８０は、図２に示
すように実装される。本例は、ガラスクロスをその中に
含んだ絶縁性のエポキシ樹脂基板を絶縁層１１１とし、
その両面に配線層１１５、１１６を設けた単層のリジッ
ド基板１１０の第１の面１１０Ａ上に、１層の金属薄膜
からなる微細配線１２５を絶縁層１２１を介して積層し
た微細配線部１２０を設け、且つ、リジッド配線基板１
１０と微細配線部１２０全体を貫くバイアホール１６０
を介して、リジッド配線基板１１０の各配線１１５、１
１６および微細配線部１２０の配線１２５を、それぞ
れ、導通させている。そして、バイアホール１６０部
は、搭載するフリップチップの端子部の少なくとも一部
を嵌合させ、その側面位置にて端子部を保持できる凹状
の孔１６１をリジッド配線基板１１０の第１の面１１０
Ａに対向する第２の面１１０Ｂ側に設け、且つ、その微
細配線部１２０領域からリジット配線基板１１０にまで
達する部分は、バイアホール充填用絶縁層１３５で埋め
られており、微細配線部１２０を覆う保護膜層１３０を
設けている。第１の例は、リジッド配線基板１１０の第
１の面１１０Ａ側にフリップチップを搭載するものであ
る。First, a first embodiment of the flip-chip mounting board according to the present invention will be described with reference to FIG. The first example includes a via hole 160 provided with a concave hole 161 on the side on which the flip chip 180 is mounted, and at least a part of the terminal portion 185 of the flip chip 180 is fitted into the concave hole 161. A multilayer wiring board for mounting a plurality of flip chips 180, that is, mounting the flip chips 180 in a state in which the terminal portions 185 of the flip chips 180 and the side walls 162 (side surfaces) of the concave holes 161 are electrically connected. It is a multilayer wiring board for a multichip module. Then, the flip chip 180 is mounted as shown in FIG. In this example, an insulating epoxy resin substrate containing a glass cloth therein is used as the insulating layer 111,
On a first surface 110A of a single-layer rigid substrate 110 provided with wiring layers 115 and 116 on both surfaces thereof, a fine wiring portion 120 formed by laminating a fine wiring 125 made of a single-layer metal thin film via an insulating layer 121 is formed. Provided and rigid wiring board 1
10 and via hole 160 penetrating the entire fine wiring portion 120
Through the wirings 115, 1 of the rigid wiring board 110
16 and the wiring 125 of the fine wiring section 120 are electrically connected to each other. The via hole 160 has at least a part of the terminal portion of the flip chip to be mounted fitted therein, and a concave hole 161 capable of holding the terminal portion at the side surface position is formed in the first surface 110 of the rigid wiring board 110.
A portion provided on the second surface 110B side facing A and reaching the rigid wiring board 110 from the region of the fine wiring portion 120 is buried with the insulating layer 135 for filling the via hole. A covering protective layer 130 is provided. In the first example, a flip chip is mounted on the first surface 110A side of the rigid wiring board 110.
【００１６】図１（ｂ）に示すように、配線１１５、配
線１１６、および配線１２５は、バイアホール１６０を
介して、それぞれ、導通がとられている。バイアホール
１６０は、リジット配線基板１１０部分よりも微細配線
部１２０の方が、孔サイズが小であり、バイアホール１
６０の凹状の孔１６１の孔形状は、フリップチップ搭載
側（リジッド配線基板の第１の面１１０Ａ側）から、保
護膜層１３０側（リジッド配線基板１１０の第２の面１
１０Ｂ側）に向けて漸次小となるテーパー形状である。
バイアホール１６０部は、凹状の孔１６１をリジッド配
線基板１１０の第１の面１１０Ａ側に設けられ、該バイ
アホール１６０の凹状の孔１６１の側壁１６２に、フリ
ップチップの端子部の少なくとも一部を嵌合させ、且つ
該側壁１６２位置にて端子部を保持できるように形成さ
れている。図４（ａ）は、第１の例の多層配線基板１０
０にフリップチップ１８０を仮実装した状態を示した一
部拡大図であるが、フリップチップ１８０を多層配線基
板に置いた状態で、図４（ａ）に示すように、フリップ
チップ１８０の端子部１８５の一部が凹状の孔１６１に
嵌合し、取りはずし可能で保持される。ここでは、この
ように、フリップチップ１８０の端子部１８５を凹状の
孔１５１に取り外し可能に嵌合させ、その側壁１５２と
電気的に接続させた状態を、フリップチップを仮実装さ
せた状態と言っている。本例の多層配線基板１００にお
いては、フリップチップを仮実装させた状態で固定でき
るため、仮実装状態でチップの欠陥検査を容易に行うこ
とができる。As shown in FIG. 1B, the wiring 115, the wiring 116, and the wiring 125 are electrically connected to each other via the via hole 160. The via hole 160 has a smaller hole size in the fine wiring portion 120 than in the rigid wiring substrate 110 portion.
The shape of the 60 concave holes 161 is from the flip chip mounting side (the first surface 110A side of the rigid wiring board) to the protective film layer 130 side (the second surface 1 of the rigid wiring board 110).
10B side).
The via hole 160 is provided with a concave hole 161 on the first surface 110A side of the rigid wiring board 110, and at least a part of the terminal portion of the flip chip is formed on a side wall 162 of the concave hole 161 of the via hole 160. It is formed so as to be fitted and to hold the terminal portion at the position of the side wall 162. FIG. 4A shows a multilayer wiring board 10 of the first example.
FIG. 4A is a partially enlarged view showing a state in which the flip chip 180 is temporarily mounted on the flip chip 180 as shown in FIG. 4A with the flip chip 180 placed on a multilayer wiring board. A portion of 185 fits into recessed hole 161 and is removably held. Here, a state in which the terminal portion 185 of the flip chip 180 is detachably fitted to the concave hole 151 and electrically connected to the side wall 152 is referred to as a state in which the flip chip is temporarily mounted. ing. In the multilayer wiring board 100 of this example, the flip chip can be fixed in a temporarily mounted state, so that the chip can be easily inspected for defects in the temporarily mounted state.
【００１７】そして、バイアホール１６０部は、バイア
ホール充填用絶縁層１３５にて、その底部１６３と、そ
のリジッド配線基板１１０領域の一部とが、埋められて
いる。尚、本例では、バイアホール充填用絶縁層１３５
は保護膜層１３０と同じ材質である。これにより、図４
（ａ）に示す仮実装の状態で、熱をかけると、フリップ
チップ１８０の端子部１８５の半田ボールないし導電性
ペーストが溶け出す（リフロー状態）となり、図４
（ｂ）に示すように、バイアホール充填用絶縁層１３５
により、保持され凹状の孔１６１内で接着固定される。
即ち、フリップチップ１８０の端子部１８５がバイアホ
ール１６０の側壁１６２とリフロー接合する際に、端子
部１８５が接続すべきでない他の配線と電気的に接続す
ることをバイアホール充填用絶縁層１３５にて防止でき
る。The bottom portion 163 and a part of the region of the rigid wiring board 110 are buried in the via hole 160 with an insulating layer 135 for filling the via hole. In this example, the insulating layer 135 for filling the via hole is used.
Is the same material as the protective film layer 130. As a result, FIG.
When heat is applied in the temporary mounting state shown in FIG. 4A, the solder balls or the conductive paste of the terminal portions 185 of the flip chip 180 melt (reflow state), and FIG.
As shown in (b), the insulating layer 135 for filling the via hole is formed.
As a result, it is held and adhered and fixed in the concave hole 161.
That is, when the terminal portion 185 of the flip chip 180 is reflow-bonded to the side wall 162 of the via hole 160, the via hole filling insulating layer 135 is instructed to electrically connect the terminal portion 185 to another wiring that should not be connected. Can be prevented.
【００１８】本例のリジッド配線基板１１０の絶縁層１
１１としては、前述の通り、ガラスクロスをその中に含
んだ絶縁性のエポキシ樹脂基板（従来のプリント基板の
材質に相当し、熱膨張率が１７ｐｐｍ程度のもの）を用
いたものであるが、他の有機材質でも良い。この従来の
プリント基板に用いられるガラスクロス入りのエポキシ
樹脂の熱膨張係数は１７ｐｐｍ程度で、銅とほぼ同じで
あり、好ましい。本例の場合、絶縁層（絶縁層１１１に
対応）の両面に銅箔を積層した、市販の積層板を用い、
両側の銅箔をそれぞれエッチングして、配線１１５、配
線を設けたもので、リジッド配線基板１１０は両面配線
を有する単層の配線基板である。The insulating layer 1 of the rigid wiring board 110 of this embodiment
As described above, 11 is an insulating epoxy resin substrate containing a glass cloth therein (corresponding to the material of a conventional printed circuit board and having a coefficient of thermal expansion of about 17 ppm). Other organic materials may be used. The epoxy resin containing glass cloth used for this conventional printed circuit board has a thermal expansion coefficient of about 17 ppm, which is almost the same as that of copper and is preferable. In the case of this example, a commercially available laminated plate in which copper foil is laminated on both sides of an insulating layer (corresponding to the insulating layer 111) is used,
The wiring 115 and the wiring are provided by etching the copper foils on both sides, respectively. The rigid wiring board 110 is a single-layer wiring board having double-sided wiring.
【００１９】絶縁層（層間絶縁層）１２１は、フィルム
状でリジッド配線基板１１０の第２の面１１０Ｂ側に貼
りつけ、あるいは液状で該第２の面１１０Ｂ側に塗布し
乾燥したものでも良い。絶縁層（層間絶縁層）１２１の
材質として、熱硬化性樹脂ないし熱可塑性樹脂がをその
まま用いてリジッド配線基板１１０の第２面１１０Ｂ側
に接着することが好ましいが、場合によっては、接着剤
層（図示していない）を介して接着しても良い。尚、熱
硬化性樹脂としては、エポキシ、フェノール、メラミン
ポリエステル、シリコーン等がある。それぞれ、必要に
応じ、硬化剤、変成剤、充填剤等を、適宜選んで使用す
る。熱可塑性樹脂としては、ポリイミド樹脂、シリコン
含有ポリイミド樹脂、ポリエーテルイミド樹脂、アクリ
ル樹脂、ポリエステル樹脂、ポリブタジエン樹脂、ポリ
ウレタン樹脂、セルロース系、ポリスチレン系が挙げら
れ、特にポリエーテルイミド、ポリアミドイミド、アル
キル鎖含有ポリイミド等のポリイミド樹脂が、絶縁性、
耐熱性性の点で好ましい。また、絶縁性を確保するため
にフッ素樹脂、シリコーン等を樹脂中に混入しても良
い。The insulating layer (interlayer insulating layer) 121 may be a film that is attached to the second surface 110B of the rigid wiring board 110, or may be a liquid that is applied to the second surface 110B and dried. As a material of the insulating layer (interlayer insulating layer) 121, it is preferable to use a thermosetting resin or a thermoplastic resin as it is and adhere it to the second surface 110 </ b> B side of the rigid wiring board 110. (Not shown). Incidentally, examples of the thermosetting resin include epoxy, phenol, melamine polyester, and silicone. As needed, a curing agent, a denaturing agent, a filler and the like are appropriately selected and used. Examples of the thermoplastic resin include a polyimide resin, a silicon-containing polyimide resin, a polyetherimide resin, an acrylic resin, a polyester resin, a polybutadiene resin, a polyurethane resin, a cellulose resin, and a polystyrene resin, particularly, a polyetherimide, a polyamideimide, and an alkyl chain. Polyimide resin such as containing polyimide, insulating,
It is preferable in terms of heat resistance. Further, a fluorine resin, silicone, or the like may be mixed in the resin in order to secure insulation.
【００２０】配線１２５は、蒸着、スパッタ、あるいは
めっき形成され金属薄膜を、フォトリソグラフィーを用
い、エッチングにより金属薄膜配線とした、あるいは、
直接めっき形成して金属薄膜配線としたもので、微細な
配線ができる。微細配線部１２０は、絶縁層（層間絶縁
層）１２１と配線１２５とからなり、、例えば、リジッ
ド配線基板１１０の第２の面１１０Ｂ上に、絶縁層（層
間絶縁層）１２１形成後、該絶縁層（層間絶縁層）１２
１上に、配線１２５を形成して作成される。この場合、
絶縁層（層間絶縁層）１２１としては、上記熱硬化性樹
脂が用いられる。あるいはまた、別個に上記熱可塑性樹
脂からなる絶縁性のフィルム状の一面に金属薄膜配線
（配線１２５に相当）を形成しておき、これをリジッド
配線基板１１０の第２の面１１０Ｂ側に接着して、絶縁
層（層間絶縁層）１２１と配線１２５の形成を同時に行
って微細配線部１２０を形成する。The wiring 125 is formed by vapor deposition, sputtering or plating to form a metal thin film by photolithography and etching to form a metal thin film, or
A metal thin film wiring is formed by direct plating, and fine wiring can be formed. The fine wiring section 120 includes an insulating layer (interlayer insulating layer) 121 and a wiring 125. For example, after forming the insulating layer (interlayer insulating layer) 121 on the second surface 110 </ b> B of the rigid wiring board 110, Layer (interlayer insulating layer) 12
1 is formed by forming a wiring 125 thereon. in this case,
As the insulating layer (interlayer insulating layer) 121, the above-described thermosetting resin is used. Alternatively, a metal thin-film wiring (corresponding to the wiring 125) is separately formed on one surface of an insulating film made of the thermoplastic resin, and this is adhered to the second surface 110B side of the rigid wiring substrate 110. Then, the insulating layer (interlayer insulating layer) 121 and the wiring 125 are simultaneously formed to form the fine wiring portion 120.
【００２１】保護膜層１３０としては、熱可塑性のポリ
イミドフィルム等が用いられるが、これに限定はされな
い。本例では、第２の絶縁層１３５は、保護膜層１３０
と同じ材質からなり、且つ、図１（ｂ）に拡大して示す
ように、バイアホール１６０部の第２面側の孔（底部
孔）１６３により連なっている。これは、図５に示す製
造工程で後述するが、本例においては、熱可塑性のポリ
イミドフィルム等からなる保護膜層１３０を熱圧着して
設ける際、保護膜層１３０の一部がバイアホール１６０
部のフリップチップ１８０搭載側でない底部側の孔（図
５（ｆ）の１６３）からリジッド配線基板１１０の第１
面１１０Ａ側に溶けて通り抜けて、第２の絶縁層１３５
を形成するためである。As the protective film layer 130, a thermoplastic polyimide film or the like is used, but it is not limited to this. In this example, the second insulating layer 135 is formed of the protective film layer 130.
1B, and are connected by a hole (bottom hole) 163 on the second surface side of the via hole 160 as shown in an enlarged manner in FIG. 1B. Although this will be described later in the manufacturing process shown in FIG. 5, in this example, when the protective film layer 130 made of a thermoplastic polyimide film or the like is provided by thermocompression bonding, a part of the protective film layer 130 is
Of the rigid wiring board 110 from the bottom hole (163 in FIG. 5F) that is not the flip chip 180 mounting side.
The second insulating layer 135 melts and passes through the surface 110A side.
Is formed.
【００２２】導電性層１６６、１６７は、いずれもアデ
ィティブ法によりめっき形成されたもので、めっき銅か
らなる。通常は、無電解めっきにて、あるいは、無電解
めっきの後に必要に応じ電解めっきを施してめっき銅を
めっき形成してから、これをフォトリソグラフィー法を
用いたエッチング方法により所定の形状に形成する。即
ち、導電性層１６６、１６７は、通常のスルーホールの
形成と同様に行う。Each of the conductive layers 166 and 167 is formed by plating by an additive method and is made of plated copper. Usually, by electroless plating or after electroless plating, if necessary, electrolytic plating is applied to form plated copper, and then formed into a predetermined shape by an etching method using a photolithography method. . That is, the conductive layers 166 and 167 are formed in the same manner as the formation of a normal through hole.
【００２３】次に、本発明のフリップチップ搭載用基板
の実施の形態の第２の例を図３（ａ）に基づいて説明す
る。第２の例も、第１の例と同様で、リジット配線基板
２１０、微細配線部２２０を有し、且つリジット配線基
板２１０と微細配線部２２０全体を貫くバイアホール２
６０で各配線層を電気的に接続する多層配線基板で、複
数のフリップチップを搭載するための多層配線基板、即
ちマルチチップモジュール用の多層配線基板である。そ
して、バイアホール２６０は、凹状の孔２６１をフリッ
プチップを搭載する側（リジット配線基板２１０の第１
の面２１０Ａ側）に設け、該凹状の孔２６１にフリップ
チップの端子部の少なくとも一部を嵌合して、フリップ
チップの端子部と凹状の孔２６１の側壁３６２（側面
部）とを電気的に接続した状態でフリップチップを搭載
するものである。第２の例も、ガラスクロスをその中に
含んだ絶縁性のエポキシ樹脂基板を絶縁層２１１とした
もので、図３（ａ）に示すように、リジット配線基板２
１０は絶縁層２１１と配線１１５、１１６からなり、リ
ジット配線基板２１０のフリップチップを搭載する側の
第１の面２１０Ａに配線２１５を、第１の面２１０Ａと
対向する第２の面２１０Ｂに配線２１６を設け、更に、
配線２１６が設けられたリジット配線基板２１０の第２
の面２１０Ｂ側に、絶縁層（層間絶縁層）２２１を介し
て、順に、金属薄膜配線からなる微細な配線２２５、２
２６を積層した微細配線部２２０を設けている。そし
て、第１の例と同様、微細配線部２２０を覆う保護膜層
２３０を設けている。そしてまた、第１の例と同様、リ
ジット配線基板２１０全部と微細配線部２２０全部を貫
くバイアホール２６０を介して、それぞれ、配線２１
５、配線２１６、配線２２５、２２６が、それぞれ電気
的に接続している。Next, a second embodiment of the flip-chip mounting substrate according to the present invention will be described with reference to FIG. Similarly to the first example, the second example has the rigid wiring substrate 210 and the fine wiring portion 220, and the via hole 2 penetrates the entire rigid wiring substrate 210 and the fine wiring portion 220.
A multilayer wiring board for electrically connecting the wiring layers at 60 is a multilayer wiring board for mounting a plurality of flip chips, that is, a multilayer wiring board for a multi-chip module. The via hole 260 is formed with the concave hole 261 on the side on which the flip chip is mounted (the first hole of the rigid wiring substrate 210).
Surface 210A), and at least a part of the terminal portion of the flip chip is fitted into the concave hole 261 to electrically connect the terminal portion of the flip chip and the side wall 362 (side surface portion) of the concave hole 261. The flip chip is mounted in a state where the flip chip is connected. In the second example, an insulating epoxy resin substrate containing a glass cloth therein is used as the insulating layer 211, and as shown in FIG.
Reference numeral 10 denotes an insulating layer 211 and wirings 115 and 116. Wiring 215 is provided on the first surface 210A of the rigid wiring substrate 210 on which the flip chip is mounted, and wiring is provided on the second surface 210B opposite to the first surface 210A. 216, and
The second of the rigid wiring board 210 provided with the wiring 216
Wirings 225, 2 formed of a metal thin-film wiring in this order on the surface 210B side of the substrate through an insulating layer (interlayer insulating layer) 221.
26 are provided. Then, similarly to the first example, a protective film layer 230 covering the fine wiring portion 220 is provided. Further, similarly to the first example, each of the wirings 21 is formed via a via hole 260 penetrating the entire rigid wiring substrate 210 and the entire fine wiring portion 220.
5, the wiring 216, and the wirings 225 and 226 are electrically connected to each other.
【００２４】第２の例は、第１の例の、１層の配線１２
５を有する微細配線部１２０に代え、２層の配線２２
５、２２６を有する微細配線部２２０にに置き換えたも
ので、他の部分については第１の例と基本的に、構造は
同じで、対応する材質も同じである。配線２２５の形
成、配線２２６の形成は、第１の例の配線１２５の形成
と同様に行う。その他の点については、第１の例と基本
的に同じである。第２の例は、このようにすることによ
り、第１の例に比べ、配線の高密度化を可能としてい
る。The second example is a one-layer wiring 12 of the first example.
5 instead of the fine wiring portion 120 having
5 and 226, and the other portions are basically the same in structure and corresponding materials as those in the first example. The formation of the wiring 225 and the formation of the wiring 226 are performed in the same manner as the formation of the wiring 125 of the first example. The other points are basically the same as the first example. In the second example, by doing so, the density of the wiring can be increased as compared with the first example.
【００２５】次に、本発明のフリップチップ搭載用基板
の実施の形態の第３の例を図３（ｂ）に基づいて説明す
る。第３の例も、第１の例、第２の例と同様で、リジッ
ト配線基板３１０、微細配線部３２０を有し、且つリジ
ット配線基板３１０と微細配線部３２０全体を貫くバイ
アホール３６０で各配線層を電気的に接続する多層配線
基板で、複数のフリップチップを搭載するための多層配
線基板、即ちマルチチップモジュール用の多層配線基板
である。そして、バイアホール３６０は、凹状の孔３６
１をフリップチップを搭載する側（リジット配線基板３
１０の第１の面１１０Ａ側）に設け、該凹状の孔３６１
にフリップチップの端子部の少なくとも一部を嵌合し
て、フリップチップの端子部と凹状の孔３６１の側壁３
６２（側面部）とを電気的に接続した状態でフリップチ
ップを搭載するものである。第３の例は、簡単には、第
１の例において、単層のリジッド配線基板１１０に代
え、配線３１５、絶縁層３１１、配線３１７、絶縁層３
１２、配線３１６をこの順に積層した、多層基板からな
るリジッド配線基板３１０を用いたものである。その他
の点については、第１の例と基本的に同じである。Next, a third embodiment of the flip-chip mounting board according to the present invention will be described with reference to FIG. Similarly to the first and second examples, the third example also includes a rigid wiring substrate 310 and a fine wiring portion 320, and each of the via holes 360 penetrates the entirety of the rigid wiring substrate 310 and the fine wiring portion 320. A multilayer wiring board for electrically connecting wiring layers, which is a multilayer wiring board for mounting a plurality of flip chips, that is, a multilayer wiring board for a multi-chip module. Then, the via hole 360 is formed in the concave hole 36.
1 is the flip chip mounting side (rigid wiring board 3
10 on the first surface 110A side), and the concave hole 361
And at least a part of the terminal portion of the flip chip is fitted to the terminal portion of the flip chip and the side wall 3 of the concave hole 361.
The flip chip is mounted in a state where the flip chip is electrically connected to the flip chip 62 (side surface portion). In the third example, the wiring 315, the insulating layer 311, the wiring 317, and the insulating layer 3 are replaced with the single-layer rigid wiring board 110 in the first example.
12, a rigid wiring board 310 composed of a multi-layer board in which wirings 316 are stacked in this order. The other points are basically the same as the first example.
【００２６】（変形例）上記第１の例〜第３の例におい
て、凹状の孔（図１の１６１、図３（ａ）の２６１、図
３（ｂ）の３６１）の形状を他の形状としても良い。例
えば段付きで、フリップチップ搭載側から微細配線部に
かけて孔サイズを小としても良い。(Modification) In the first to third examples, the shape of the concave holes (161 in FIG. 1, 261 in FIG. 3A, 361 in FIG. 3B) is changed to another shape. It is good. For example, the hole size may be small from the flip chip mounting side to the fine wiring portion with a step.
【００２７】次に、本発明のフリップチップ搭載用配線
基板の実施の形態の第１の例の製造方法の１例を図５に
基づいて説明する。まず、絶縁層１１１の両面に銅箔を
積層した、市販の積層板を用い、両側の銅箔をそれぞれ
フォトレジストを用い、製版、エッチングして、所望の
第１の配線１１５、第２の配線１１６を含む、所定の形
状１１５ａ、１１６ａに形成しておく。（図５（ａ）） 本例では、絶縁層１１１として従来のプリント基板に用
いられるガラスクロス入りのエポキシ樹脂で熱膨張係数
は１７ｐｐｍ程度のものを挙げたが、これに限定はさな
い。ＭＩＬ規格、ＦＲ−４ないしＦＲ−５のものが好ま
しい。フォトレジストとしては、特に限定はされない
が、処理性が良く、解像性の良いものが好ましい。例え
ばＯＭＲ−８３（東京応化株式会社製）等が使用され
る。この処理後、所定の剥離液で除去し、表面を洗浄し
ておく。銅箔は、エッチング後の解像性の面から薄いも
のが好ましい。現在では、市販で１０μｍ程度の薄さの
ものも出ている。Next, one example of a method of manufacturing the first embodiment of the flip-chip mounting wiring board of the present invention will be described with reference to FIG. First, using a commercially available laminate in which copper foils are laminated on both sides of the insulating layer 111, the copper foils on both sides are subjected to plate making and etching using a photoresist, respectively, to obtain desired first wirings 115 and second wirings. It is formed in predetermined shapes 115a and 116a including 116. (FIG. 5A) In this example, the insulating layer 111 is a glass cloth-containing epoxy resin having a thermal expansion coefficient of about 17 ppm, which is used for a conventional printed circuit board, but is not limited thereto. Those of MIL standard, FR-4 to FR-5 are preferable. The photoresist is not particularly limited, but a photoresist having good processability and good resolution is preferable. For example, OMR-83 (manufactured by Tokyo Ohka Co., Ltd.) is used. After this treatment, the surface is removed with a predetermined stripper and the surface is washed. The copper foil is preferably thin from the viewpoint of resolution after etching. At present, some products having a thickness of about 10 μm are commercially available.
【００２８】次いで、バイアホールを形成するための貫
通孔１１０Ｈを開ける。フリップチップを搭載する第１
の面１１０Ａ側の開口が第２の面１１０Ｂ側の開口より
も大きくなるように、所定形状にフォトレジスト製版し
て、エッチング液を用いた浸漬エッチングや反応性のガ
スを用いたプラズマエッチングにより貫通孔１１０Ｈを
開ける。（図５（ｂ）） この場合のフォトレジストとしては、エッチング処理に
耐え、処理性の良いものが好ましいが、特に限定はされ
ない。貫通孔１１０Ｈの形成方法としては、他に、レー
ザ照射による方法も適用可能である。尚、絶縁層１１１
であるガラスクロス入りのエポキシ樹脂の浸漬エッチン
グ用のエッチング液としては過マンガン酸カリウム、等
が挙げられる。最表層の銅箔にバイアホールを形成する
部分のみ選択的に開口部を形成し、銅箔をエッチングマ
スクとして用いる。ここで、絶縁層１１１と配線１１
５、１１６を合わせてリジット配線基板１１０となる。Next, a through hole 110H for forming a via hole is formed. No.1 with flip chip
The photoresist plate is formed into a predetermined shape such that the opening on the surface 110A side of the first surface is larger than the opening on the second surface 110B side, and the plate is penetrated by immersion etching using an etchant or plasma etching using a reactive gas. Open the hole 110H. (FIG. 5B) As the photoresist in this case, a photoresist that resists the etching process and has good processability is preferable, but is not particularly limited. As a method for forming the through hole 110H, a method using laser irradiation is also applicable. The insulating layer 111
Examples of the etchant for immersion etching of the epoxy resin containing glass cloth include potassium permanganate. An opening is selectively formed only in a portion where a via hole is formed in the outermost copper foil, and the copper foil is used as an etching mask. Here, the insulating layer 111 and the wiring 11
5 and 116 are combined to form a rigid wiring board 110.
【００２９】次いで、公知のスルホールめっき処理を行
い、導電性層１６６を貫通孔１１０Ｈの側面部に形成
し、絶縁層１１１の両面の所定の配線１１５、１１６を
導通させる。フォトレジストで所定の部分のみを露出し
た状態で、通常の無電解銅めっき、を行い、導電性層１
６６を形成する。（図５（ｃ）） この場合のフォトレジストとしては、耐めっき性のもの
であれば、特に限定はされない。例えば、日本合成化学
工業株式会社製、ＴＨＢ−５２５等が挙げられる。無電
解銅めっきは、金、白金、パラジウムを活性化された触
媒として貫通孔１１０Ｈの側面に付与しておき、所定の
無電解銅浴に浸漬して行う。この処理後、所定の剥離液
でフォトレジスト除去し、表面を洗浄しておく。Next, a known through-hole plating process is performed to form a conductive layer 166 on the side surface of the through hole 110H, and predetermined wirings 115 and 116 on both sides of the insulating layer 111 are made conductive. In a state where only a predetermined portion is exposed with the photoresist, normal electroless copper plating is performed to form the conductive layer 1.
66 is formed. (FIG. 5C) The photoresist in this case is not particularly limited as long as it has plating resistance. For example, THB-525 manufactured by Nippon Synthetic Chemical Industry Co., Ltd. may be mentioned. The electroless copper plating is performed by applying gold, platinum, and palladium to the side surface of the through-hole 110H as an activated catalyst, and immersing it in a predetermined electroless copper bath. After this treatment, the photoresist is removed with a predetermined stripper, and the surface is washed.
【００３０】次いで、リジット基板１１０の第２面１１
０Ｂ側に絶縁層（層間絶縁層）１２１を形成する。（図
５（ｄ）） 絶縁層（層間絶縁層）１２１の形成には、熱可塑性のフ
ィルム状の絶縁層を熱をかけて貼り付けても良いし、液
状の熱硬化型の絶縁性樹脂を塗布し硬化させて形成して
も良い。次いで、ＣＯ2 等のレーザを照射し、絶縁層
（層間絶縁層）１２１の、ベース基材１１０の貫通孔１
１０Ｈを塞いでいる箇所を孔開けして孔１２３を形成す
る。（図５（ｅ））Next, the second surface 11 of the rigid substrate 110
An insulating layer (interlayer insulating layer) 121 is formed on the 0B side. (FIG. 5D) In forming the insulating layer (interlayer insulating layer) 121, a thermoplastic film-shaped insulating layer may be attached by applying heat, or a liquid thermosetting insulating resin may be used. It may be formed by coating and curing. Next, a laser such as CO 2 is irradiated to form a through hole 1 in the base material 110 of the insulating layer (interlayer insulating layer) 121.
A hole 123 is formed by making a hole at a position blocking 10H. (FIG. 5 (e))
【００３１】次いで、導電性層１６６の形成と同様にし
て、導電性層１６７および配線層１２５を形成する。
（図５（ｆ））Next, a conductive layer 167 and a wiring layer 125 are formed in the same manner as the formation of the conductive layer 166.
(FIG. 5 (f))
【００３２】次いで、熱可塑性の保護膜層１３０を、絶
縁層（層間絶縁層）１２１、配線１２５を覆うように、
熱をかけて圧着貼り付ける。これにより、保護膜層１３
０の溶けた部分が孔１６３を通り、貫通孔１１０Ｈを塞
ぐようになり、バイアホール充填用絶縁層が形成され
る。（図５（ｇ）） このようにして、図１に示す、第１の例のフリップチッ
プ搭載用多層基板１００が形成される。Next, a thermoplastic protective film layer 130 is formed so as to cover the insulating layer (interlayer insulating layer) 121 and the wiring 125.
Apply heat and apply pressure. Thereby, the protective film layer 13
The melted portion of 0 passes through the hole 163 and closes the through hole 110H, thereby forming a via hole filling insulating layer. (FIG. 5 (g)) Thus, the flip-chip mounting multilayer substrate 100 of the first example shown in FIG. 1 is formed.
【００３３】[0033]
【実施例】更に、実施例を挙げて本発明を説明する。実
施例は、図１に示す第１の例のフリップチップ搭載用多
層基板１００で、図５に示す製造方法にて製造した。図
１、図５に基づいて、その製造方法およびフリップチッ
プ搭載用多層基板を説明する。厚さ０．２ｍｍのＦＲ−
４（ＭＩＬ規格）のエポキシ含浸のガラス樹脂（絶縁層
１１１に相当）で、両面銅張りの積層板を用い、エッチ
ング加工した（図５（ａ））後、バイアホール形成用の
貫通孔１１０Ｈをエッチング形成した。（図５（ｂ）） 銅箔の厚さは両面とも１２μｍであった。エポキシ含浸
のガラス樹脂（絶縁層１１１に相当）のエッチング液と
しては−過マンガン酸カリウムを用いた。次いで、スル
ーホールめっきを行い、導電性層１６６を貫通孔１１０
Ｈの側面部に形成し、絶縁層１１１の両面の所定の配線
を導通させた。（図５（ｃ）） フォトレジストで所定の部分のみを露出した状態で、通
常の無電解銅めっきを行い、導電性層１６６を形成し
た。フォトレジストとしては、めっきレジストを用い
た。無電解銅めっきは、パラジウムを活性化された触媒
として貫通孔１１０Ｈの側面に付与しておいた後、以下
の無電解銅めっき浴に浸漬して行った。 （無電解銅めっき浴組成） Ｃｕ2 ＳＯ4 ・５Ｈ2 Ｏ ５〜１０ ｇ／ｌ ＥＤＴＡ・２Ｈ2 Ｏ ５〜２５ ｇ／ｌ ホルムアルデヒド（３７％） ５〜１５ ｍｇ／ｌ 水酸化ナトリウム １０〜２０ ｇ／ｌ シアン化合物 １〜１０ ｐｐｍ 添加剤 ５０〜２００ ｐｐｍThe present invention will be further described with reference to examples. In the example, the flip-chip mounting multilayer substrate 100 of the first example shown in FIG. 1 was manufactured by the manufacturing method shown in FIG. The manufacturing method and the flip-chip mounting multilayer substrate will be described with reference to FIGS. FR-0.2mm thick
4 (MIL standard) epoxy-impregnated glass resin (corresponding to the insulating layer 111), using a double-sided copper-clad laminate, etching (FIG. 5 (a)), and then forming a via hole forming through hole 110H. Etching was formed. (FIG. 5 (b)) The thickness of the copper foil was 12 μm on both sides. Potassium permanganate was used as an etchant for epoxy-impregnated glass resin (corresponding to the insulating layer 111). Next, through-hole plating is performed to form the conductive layer 166 into the through-hole 110.
H was formed on the side surface, and predetermined wiring on both surfaces of the insulating layer 111 was conducted. (FIG. 5 (c)) In a state where only a predetermined portion was exposed with the photoresist, ordinary electroless copper plating was performed to form a conductive layer 166. A plating resist was used as the photoresist. In the electroless copper plating, palladium was applied to the side surface of the through hole 110H as an activated catalyst, and then immersed in the following electroless copper plating bath. (Electroless copper plating bath composition) Cu 2 SO 4 .5H 2 O 5 to 10 g / l EDTA.2H 2 O 5 to 25 g / l Formaldehyde (37%) 5 to 15 mg / l Sodium hydroxide 10 to 20 g / l Cyanide 1-10 ppm Additive 50-200 ppm
【００３４】次いで、リジッド配線基板１１０の第１面
１１０Ａ側に厚さ８０μｍの熱可塑性の液晶ポリマーフ
ィルムを熱圧着して絶縁層（層間絶縁層）１２１として
形成した。（図５（ｄ）） この後、ＣＯ2 レーザを照射し、絶縁層（層間絶縁層）
１２１の、貫通孔１１０Ｈを塞いでいる箇所を孔開けし
た。（図５（ｅ）） 次いで、導電性層１６６の形成と同様にして、無電解銅
めっきにより、導電性層１６７および配線層１２５を約
３μｍの厚さに形成した。（図５（ｆ））Next, a thermoplastic liquid crystal polymer film having a thickness of 80 μm was thermocompression-bonded to the first surface 110A side of the rigid wiring board 110 to form an insulating layer (interlayer insulating layer) 121. (FIG. 5D) After that, irradiation with a CO 2 laser is performed, and the insulating layer (interlayer insulating layer) is formed.
A portion of 121 that closes the through hole 110H was opened. (FIG. 5E) Next, similarly to the formation of the conductive layer 166, the conductive layer 167 and the wiring layer 125 were formed to a thickness of about 3 μm by electroless copper plating. (FIG. 5 (f))
【００３５】次いで、厚さ３０μｍの熱可塑性の液晶ポ
リマーフィルムからなる保護膜層１３０を、絶縁層（層
間絶縁層）１２１、配線１２５を覆うように、熱をかけ
て圧着貼り付けた。これにより、保護膜層１３０の溶け
た部分が孔１６３を通り、貫通孔１１０Ｈを塞ぎ、第２
の絶縁層１３５が形成された。（図５（ｇ）） このようにして、図１に示す、第１の例のフリップチッ
プ搭載用多層基板１００を実際に作製した。尚、これを
用いてマルチチップモジュールを作製してみたが、チッ
プ搭載の作業が容易で、品質特に問題も無く、実用に耐
えるものであった。Next, a protective film layer 130 made of a thermoplastic liquid crystal polymer film having a thickness of 30 μm was bonded by applying heat so as to cover the insulating layer (interlayer insulating layer) 121 and the wiring 125. As a result, the melted portion of the protective film layer 130 passes through the hole 163 and closes the through hole 110H.
The insulating layer 135 was formed. (FIG. 5 (g)) In this way, the flip-chip mounting multilayer substrate 100 of the first example shown in FIG. 1 was actually manufactured. A multi-chip module was manufactured using this, but the chip mounting operation was easy, the quality was not particularly problematic, and the module was practical.
【００３６】[0036]
【発明の効果】本発明は、上記のように、従来のプリン
ト基板用の基板材あるいは他の有機材をベース基板材と
したマルチチップモジュール用の多層配線基板であっ
て、高密度化に対応でき、品質的にも対応できるもの
で、且つ、簡単にチップの欠陥検査を実施することがて
きるフリップチップ搭載用の多層配線基板の提供を可能
とした。As described above, the present invention is a multi-layer wiring board for a multi-chip module using a conventional printed circuit board material or another organic material as a base substrate material, and is adapted to high density. It is possible to provide a multilayer wiring board for mounting a flip chip, which is capable of responding in terms of quality and capable of easily performing a defect inspection of a chip.
【図１】本発明のフリップチップ搭載用多層配線基板の
実施の形態の第１の例を示した図FIG. 1 is a diagram showing a first example of an embodiment of a multilayer wiring board for mounting a flip chip according to the present invention;
【図２】実施の形態の第１の例のフリップチップ搭載用
多層配線基板に、フリップチプを実装した状態の概略図FIG. 2 is a schematic diagram showing a state in which a flip chip is mounted on the flip-chip mounting multilayer wiring board of the first example of the embodiment;
【図３】図３（ａ）、図３（ｂ）は、それぞれ、本発明
のフリップチップ搭載用多層配線基板の実施の形態の第
２の例、第３の例の一部拡大断面図FIGS. 3A and 3B are partially enlarged cross-sectional views of a second example and a third example of the flip-chip mounting multilayer wiring board according to the present invention, respectively.
【図４】フリップチップの仮実装状態を説明するための
断面図FIG. 4 is a cross-sectional view for explaining a temporary mounting state of the flip chip.
【図５】本発明のフリップチップ搭載用多層配線基板の
実施の形態の第１の例の製造工程を示した図FIG. 5 is a diagram showing a manufacturing process of a first example of the embodiment of the multilayer wiring board for mounting a flip chip according to the present invention;
１００ 多層配線基板 １１０ リジッド配線基板 １１０Ａ 第１の面 １１０Ｂ 第２の面 １１０Ｈ 貫通孔 １１１ 絶縁層 １１５、１１６、１１７ 配線 １２０ 微細配線部 １２１ 絶縁層（層間絶縁層） １２３ 孔部 １２５ 配線（微細配線） １３０ 保護膜層 １３５ バイアホール充填用絶縁層 １６０ バイアホール １６１ 凹状の孔 １６２ 側壁 １６３ 孔（底部孔） １６６、１６７ 導電性層（めっき銅） １８０ フリップチップ（単にチッ
プとも言う） １８５ 端子部 ２１０ リジッド配線基板 ２１０Ａ 第１の面 ２１０Ｂ 第２の面 ２１１ 絶縁層 ２１５、２１６ 配線 ２２０ 微細配線部 ２２１ 絶縁層（層間絶縁層） ２２５、２２６ 配線（微細配線） ２３０ 保護膜層 ２３５ バイアホール充填用絶縁層 ２６０ バイアホール ２６１ 凹状の孔 ２６２ 側壁 ２６３ 孔（底部孔） ２６６、２６７ 導電性層（めっき銅） ３１０ リジッド配線基板 ３１０Ａ 第１の面 ３１０Ｂ 第２の面 ３１１、３１２ 絶縁層 ３１５、３１６、３１７ 配線 ３２０ 微細配線部 ３２１ 絶縁層（層間絶縁層） ３２５ 配線（微細配線） ３３０ 保護膜層 ３３５ バイアホール充填用絶縁層 ３６０ バイアホール ３６１ 凹状の孔 ３６２ 側壁 ３６３ 孔（底部孔） ３６６、３６７ 導電性層（めっき銅）REFERENCE SIGNS LIST 100 multilayer wiring board 110 rigid wiring board 110A first surface 110B second surface 110H through hole 111 insulating layer 115, 116, 117 wiring 120 fine wiring section 121 insulating layer (interlayer insulating layer) 123 hole section 125 wiring (fine wiring) ) 130 Protective film layer 135 Insulating layer for filling via hole 160 Via hole 161 Concave hole 162 Side wall 163 Hole (bottom hole) 166,167 Conductive layer (plated copper) 180 Flip chip (also simply referred to as chip) 185 Terminal section 210 Rigid wiring board 210A First surface 210B Second surface 211 Insulating layer 215, 216 Wiring 220 Fine wiring portion 221 Insulating layer (interlayer insulating layer) 225, 226 Wiring (fine wiring) 230 Protective film layer 235 Insulation for filling via holes Layer 260 Via Hole 261 Concave Hole 2 62 Side wall 263 Hole (bottom hole) 266, 267 Conductive layer (plated copper) 310 Rigid wiring board 310A First surface 310B Second surface 311, 312 Insulating layer 315, 316, 317 Wiring 320 Fine wiring portion 321 Insulating layer (Interlayer insulating layer) 325 Wiring (fine wiring) 330 Protective film layer 335 Insulating layer for filling via hole 360 Via hole 361 Concave hole 362 Side wall 363 Hole (bottom hole) 366, 367 Conductive layer (plated copper)
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E346 AA02 AA06 AA12 AA15 AA17 AA42 AA43 BB01 BB16 CC02 CC08 CC31 CC40 DD02 DD03 DD16 DD17 DD22 DD23 DD32 DD33 DD47 DD48 EE31 EE33 FF02 FF13 FF45 GG15 GG17 GG19 GG28 HH22 HH25 HH26 HH31 HH40 5F044 KK07 KK10 KK11 KK23 LL01 QQ01 ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) 5F044 KK07 KK10 KK11 KK23 LL01 QQ01
Claims (8)
に設けたバイアホールを備え、該凹状の孔にフリップチ
ップの端子部の少なくとも一部を嵌合して、フリップチ
ップの端子部と該凹状の孔の側面部とを電気的に接続し
た状態でフリップチップを搭載する、複数のフリップチ
ップを搭載するための多層配線基板であって、配線層と
絶縁層とを交互に積層し、且つ、少なくともその両面に
配線層を設けた、単層ないし多層のリジッド配線基板の
第１の面上に、１層以上の金属薄膜からなる微細配線層
を、順次、絶縁層を介して積層した微細配線部を設け、
リジッド配線基板と微細配線部全体を貫くバイアホール
を介して、リジッド配線基板の各配線、および各微細配
線層を、それぞれ、導通させており、前記バイアホール
部は、搭載するフリップチップの端子部の少なくとも一
部を嵌合させ、その側面位置にて端子部を保持できる凹
状の孔を、リジッド配線基板の第１の面に対向する第２
の面側に設けていることを特徴とするフリップチップ搭
載用基板。A via hole provided with a concave hole on a side on which a flip chip is mounted, wherein at least a part of a terminal portion of the flip chip is fitted into the concave hole, and a terminal portion of the flip chip is formed. A multilayer wiring board for mounting a plurality of flip chips, wherein the wiring layers and the insulating layers are alternately stacked, wherein the flip chips are mounted in a state in which the side surfaces of the concave holes are electrically connected, and A fine wiring layer composed of one or more metal thin films sequentially laminated via an insulating layer on a first surface of a single-layer or multilayer rigid wiring substrate having wiring layers provided on at least both surfaces thereof; Wiring part is provided,
Each wiring of the rigid wiring substrate and each fine wiring layer are electrically connected to each other through via holes penetrating the rigid wiring substrate and the entire fine wiring portion, and the via hole portion is a terminal portion of a flip chip to be mounted. And a recessed hole capable of holding the terminal portion at the side surface position thereof is formed in the second surface facing the first surface of the rigid wiring board.
A flip-chip mounting substrate, which is provided on a surface side of a flip-chip.
保護膜層を設けことを特徴とするフリップチップ搭載用
基板。2. The flip-chip mounting substrate according to claim 1, wherein a protective film layer is provided outside the fine wiring portion.
ル部の微細配線部領域からリジット基板にまで達する部
分は、バイアホール充填用絶縁層で埋められていること
を特徴とするフリップチップ搭載用基板。3. A flip chip mounting substrate according to claim 1, wherein a portion extending from the fine wiring portion region of the via hole portion to the rigid substrate is filled with an insulating layer for filling the via hole. .
絶縁層が保護膜層と同じ材質からなることを特徴とする
フリップチップ搭載用基板。4. The flip chip mounting substrate according to claim 3, wherein the via hole filling insulating layer is made of the same material as the protective film layer.
ルは、リジット配線基板部分よりも微細配線部の方が、
孔サイズが小であることを特徴とするフリップチップ搭
載用基板。5. The method according to claim 1, wherein the via hole is formed in the fine wiring portion more than the rigid wiring substrate portion.
A flip chip mounting substrate characterized by having a small hole size.
ルの凹状の孔の孔形状は、リジット配線基板の第２の面
側から、保護膜層側にかけて漸次小となるテーパー形状
であることを特徴とするフリップチップ搭載用基板。6. The method according to claim 1, wherein the shape of the concave hole of the via hole is a tapered shape that becomes gradually smaller from the second surface side of the rigid wiring board to the protective film layer side. Flip chip mounting substrate.
が、金属薄膜をフォトリソ法によりエッチングして得ら
れた、あるいは直接めっき形成して得られた金属薄膜配
線層であることを特徴とするフリップチップ搭載用基
板。7. The metal wiring layer according to claim 1, wherein the fine wiring layer is a metal thin film wiring layer obtained by etching a metal thin film by a photolithography method or by directly plating. Substrate for flip chip mounting.
田ボールあるいは導電性ペーストからなるフリップチッ
プを搭載するものための配線基板であることを特徴とす
るフリップチップ搭載用基板。8. The flip chip mounting board according to claim 1, wherein the terminal portion is a wiring board for mounting a flip chip made of a solder ball or a conductive paste.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10329870A JP2000156432A (en) | 1998-11-19 | 1998-11-19 | Substrate for mounting flip chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10329870A JP2000156432A (en) | 1998-11-19 | 1998-11-19 | Substrate for mounting flip chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000156432A true JP2000156432A (en) | 2000-06-06 |
Family
ID=18226173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10329870A Withdrawn JP2000156432A (en) | 1998-11-19 | 1998-11-19 | Substrate for mounting flip chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000156432A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019430A (en) * | 2005-07-11 | 2007-01-25 | Sharp Corp | Semiconductor device |
| JP2007227586A (en) * | 2006-02-23 | 2007-09-06 | Cmk Corp | Substrate incorporating semiconductor element, and method of manufacturing same |
| JP2008118030A (en) * | 2006-11-07 | 2008-05-22 | Yamaha Corp | Surface mount semiconductor package, and terminal board |
| US7615707B2 (en) | 2005-02-04 | 2009-11-10 | Lite-On Technology Corp. | Printed circuit board and forming method thereof |
-
1998
- 1998-11-19 JP JP10329870A patent/JP2000156432A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615707B2 (en) | 2005-02-04 | 2009-11-10 | Lite-On Technology Corp. | Printed circuit board and forming method thereof |
| JP2007019430A (en) * | 2005-07-11 | 2007-01-25 | Sharp Corp | Semiconductor device |
| JP4680703B2 (en) * | 2005-07-11 | 2011-05-11 | シャープ株式会社 | Semiconductor device |
| JP2007227586A (en) * | 2006-02-23 | 2007-09-06 | Cmk Corp | Substrate incorporating semiconductor element, and method of manufacturing same |
| JP2008118030A (en) * | 2006-11-07 | 2008-05-22 | Yamaha Corp | Surface mount semiconductor package, and terminal board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101134714B1 (en) | A method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method | |
| US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
| JP4767269B2 (en) | Method for manufacturing printed circuit board | |
| US7381587B2 (en) | Method of making circuitized substrate | |
| JP2003209366A (en) | Flexible multilayer wiring board and manufacturing method therefor | |
| KR20110003453A (en) | Structure of circuit board and method for fabricating the same | |
| KR20020083437A (en) | Semiconductor package | |
| JP2003046022A (en) | Electronic apparatus | |
| JP2522869B2 (en) | Method for manufacturing multilayer circuit device | |
| US6838314B2 (en) | Substrate with stacked vias and fine circuits thereon, and method for fabricating the same | |
| JP3577421B2 (en) | Package for semiconductor device | |
| JP2001036253A (en) | Multi-layered wiring circuit board and its manufacture | |
| JP2002313996A (en) | Substrate for semiconductor package, and its manufacturing method | |
| JPH07283539A (en) | Build-up multilayered printed wiring board | |
| JP2000156432A (en) | Substrate for mounting flip chip | |
| US20050106854A1 (en) | Process for manufacturing a wiring substrate | |
| US20050102831A1 (en) | Process for manufacturing a wiring substrate | |
| JP2002252436A (en) | Double-sided laminate and its manufacturing method | |
| US20040036158A1 (en) | Tab tape, method of making same and semiconductor device | |
| JP4589519B2 (en) | Manufacturing method of semiconductor circuit components | |
| JP2002043754A (en) | Printed circuit board and manufacturing method | |
| JP2001308484A (en) | Circuit board and manufacturing method therefor | |
| JP2007150111A (en) | Wiring board | |
| JPH05175659A (en) | Multilayer thin film wiring board and module using said board | |
| JPH118473A (en) | Printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |