JP2000155302A - Test method and test device for liquid crystal display device - Google Patents

Test method and test device for liquid crystal display device

Info

Publication number
JP2000155302A
JP2000155302A JP10331818A JP33181898A JP2000155302A JP 2000155302 A JP2000155302 A JP 2000155302A JP 10331818 A JP10331818 A JP 10331818A JP 33181898 A JP33181898 A JP 33181898A JP 2000155302 A JP2000155302 A JP 2000155302A
Authority
JP
Japan
Prior art keywords
gate
potential
wiring
pixel
side inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10331818A
Other languages
Japanese (ja)
Other versions
JP4128677B2 (en
Inventor
Shinichi Hoshino
真一 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP33181898A priority Critical patent/JP4128677B2/en
Publication of JP2000155302A publication Critical patent/JP2000155302A/en
Application granted granted Critical
Publication of JP4128677B2 publication Critical patent/JP4128677B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable displaying red, green, and blue and to improve test and detection capability for defect caused by patterns of each pixel constitution, wirings, and the like even when pixel electrodes are arranged in delta arrangement in a test method for a liquid crystal display device. SOLUTION: The device is provided with a first gate side test wiring G1 connected to gate wirings 2 to which a gate potential of each switching element 4 of odd rows in arrangement of pixels is respectively applied and a second gate side test wiring G2 connected to gate wirings 2 to which a gate potential of each switching element 4 of even rows is respectively applied, and the device performs display by a drive potential to the first gate side test wiring G1 and a drive potential to source side test wirings S1-S3 and display by a drive potential to the second gate side test wiring G2 and a drive potential to source side test wirings S1-S3. By this method, even if pixel electrodes of red, green, blue are arranged in delta arrangement, display of red, green, blue can be performed, a simple picture test can be realized, and a test having high detecting capability for defect can be performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶表示装置の検査方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for testing an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】近年、文字や情報を表示する表示装置と
して、大きさや低消費電力の点から液晶表示装置が注目
されている。その中でも応答が早く、動画を鮮明に表示
させるために、各画素にTFT(薄膜トランジスタ)に
代表されるスイッチング素子を接続したアクティブマト
リクス方式の液晶表示装置が注目されている。
2. Description of the Related Art In recent years, a liquid crystal display device has attracted attention as a display device for displaying characters and information because of its size and low power consumption. Among them, an active matrix type liquid crystal display device in which a switching element typified by a TFT (thin film transistor) is connected to each pixel in order to provide a quick response and a clear display of a moving image has attracted attention.

【0003】アクティブマトリクス方式の液晶表示装置
には、赤,緑,青色を表示する画素電極をデルタ配列に
配置したものとストライプ配列に配置したものがある。
画素電極をデルタ配列とした液晶表示装置の構成を図1
3と図14に示す。図13はデルタ配列とした液晶表示
装置の平面図、図14(a)は図13に示したA−A’
線に沿う断面図、図14(b)は図13に示したB−
B’線に沿う断面図である。
Active matrix liquid crystal display devices include those in which pixel electrodes for displaying red, green, and blue are arranged in a delta arrangement and those in which they are arranged in a stripe arrangement.
FIG. 1 shows a configuration of a liquid crystal display device in which pixel electrodes are arranged in a delta arrangement.
3 and FIG. FIG. 13 is a plan view of a liquid crystal display device having a delta arrangement, and FIG. 14A is an AA ′ shown in FIG.
FIG. 14B is a cross-sectional view taken along the line.
It is sectional drawing which follows the B 'line.

【0004】赤を表示させる画素電極1rと緑を表示さ
せる画素電極1gと青を表示させる画素電極1bはデル
タ配列に配置されている。すなわち、横方向の奇数行に
赤、緑、青の3色の画素電極1が周期的に繰り返して配
列され、偶数行には前記奇数行と同じ配列が1.5画素
分だけ横方向にずらして配置されている。
The pixel electrode 1r for displaying red, the pixel electrode 1g for displaying green, and the pixel electrode 1b for displaying blue are arranged in a delta arrangement. That is, pixel electrodes 1 of three colors, red, green and blue, are periodically and repeatedly arranged in odd rows in the horizontal direction, and the same arrangement as the odd rows is shifted in the horizontal direction by 1.5 pixels in even rows. It is arranged.

【0005】そして、これら画素電極1の間を縫ってゲ
ート配線2とソース配線3が配置されている。上記のよ
うにデルタ配列では、同色の画素電極1はゲート配線2
の1配線毎に同列に配置される。ゲート配線2とソース
配線3との交点には、前記TFTに代表されるスイッチ
ング素子4が配置されており、ゲート配線2に印加され
る電位により赤画素電極1r、緑画素電極1g、および
青画素電極1bとソース配線3とが電気的に接続または
遮断される。また、画素電極1には画素電極1と対向電
極8の電位を保持するための蓄積容量9が1本手前のゲ
ート線2(スイッチング素子4のゲートに電位を印加す
るゲート配線2に隣接する他のゲート配線)によって接
続されている。
[0005] A gate line 2 and a source line 3 are arranged between these pixel electrodes 1. As described above, in the delta arrangement, the pixel electrodes 1 of the same color
Are arranged in the same column for each wiring. A switching element 4 typified by the TFT is disposed at the intersection of the gate line 2 and the source line 3, and the red pixel electrode 1 r, the green pixel electrode 1 g, and the blue pixel The electrode 1b and the source wiring 3 are electrically connected or disconnected. In addition, the pixel electrode 1 has a storage capacitor 9 for holding the potentials of the pixel electrode 1 and the counter electrode 8, which is adjacent to the gate line 2 (which is adjacent to the gate line 2 that applies a potential to the gate of the switching element 4). Gate wiring).

【0006】また、このデルタ配列では、1つのソース
配線3にはスイッチング素子4を介して、1行毎に異な
る2色の画素電極1、すなわち奇数行ごとに同列な画素
の画素電極1と偶数行ごとに同列で前記奇数行の列から
0.5画素分横方向にずれた画素の画素電極1が接続さ
れている。たとえば赤画素電極1rと緑画素電極1gと
が接続されている。緑画素電極1gと青画素電極1b、
青画素電極1bと赤画素電極1rについても同様であ
る。
In this delta arrangement, two source pixel electrodes 1 of two colors different for each row, that is, a pixel electrode 1 of a pixel in the same column for each odd line and an even number are connected to one source line 3 via a switching element 4. The pixel electrode 1 of a pixel which is shifted in the horizontal direction by 0.5 pixel from the column of the odd-numbered row in the same column for each row is connected. For example, the red pixel electrode 1r and the green pixel electrode 1g are connected. A green pixel electrode 1g and a blue pixel electrode 1b,
The same applies to the blue pixel electrode 1b and the red pixel electrode 1r.

【0007】図13において、5はゲート配線2に駆動
電位を印加するゲート駆動回路、6はソース配線3に駆
動電位を印加するソース駆動回路、7は対向電極8に駆
動電位を印加する対向電極駆動回路であり、ゲート駆動
回路5、ソース駆動回路6、および対向電極駆動回路7
は画面の外側に配置されている。
In FIG. 13, reference numeral 5 denotes a gate drive circuit for applying a drive potential to the gate wiring 2, reference numeral 6 denotes a source drive circuit for applying a drive potential to the source wiring 3, and reference numeral 7 denotes a counter electrode for applying a drive potential to the counter electrode 8. A gate drive circuit 5, a source drive circuit 6, and a counter electrode drive circuit 7
Are located outside the screen.

【0008】図14に示すように、画素電極1は液晶1
0を挟んで対向電極8と対向し、画素電極1と対向電極
8との電位差により透過光の割合を変化させて文字や情
報を表示する。
[0008] As shown in FIG.
Characters and information are displayed by opposing the opposing electrode 8 with 0 interposed therebetween and changing the ratio of transmitted light by the potential difference between the pixel electrode 1 and the opposing electrode 8.

【0009】また、画素電極をストライプ配列に配置し
た液晶表示装置の構成および検査配線の構成を図15に
示す。図15は完成前の検査の状況を示している。図1
5に示すように、横方向の行には、赤を表示させる画素
電極1rと緑を表示させる画素電極1gと青を表示させ
る画素電極1bが周期的に繰り返して配列され、縦方向
の列には同色の画素電極1が配列されている。
FIG. 15 shows a configuration of a liquid crystal display device in which pixel electrodes are arranged in a stripe arrangement and a configuration of inspection wiring. FIG. 15 shows the state of inspection before completion. FIG.
As shown in FIG. 5, in a horizontal row, a pixel electrode 1r for displaying red, a pixel electrode 1g for displaying green, and a pixel electrode 1b for displaying blue are periodically and repeatedly arranged. Have pixel electrodes 1 of the same color.

【0010】従来の液晶表示装置の検査方法において
は、液晶表示装置を歩留まり良く生産するために、ゲー
ト駆動回路5とソース駆動回路6と対向電極駆動回路7
を、それぞれすべてのゲート配線2とソース配線3と対
向電極8に接続して電位を印加し、白,黒,赤,緑およ
び青の画面を表示させる不良検出検査を行っていた。
In the conventional method of inspecting a liquid crystal display device, in order to produce the liquid crystal display device with a high yield, the gate drive circuit 5, the source drive circuit 6, and the counter electrode drive circuit 7
Is connected to all the gate lines 2, the source lines 3, and the counter electrode 8 to apply a potential to perform a defect detection inspection for displaying white, black, red, green, and blue screens.

【0011】この不良検出検査では、検査回路とゲート
配線2およびソース配線3との接続にはプローブが主に
使用されるが、液晶表示装置が小型、高精細になるとプ
ローブの作成が困難もしくは作製不可能となる。
In this defect detection inspection, a probe is mainly used to connect the inspection circuit to the gate wiring 2 and the source wiring 3. However, if the liquid crystal display device is small and high definition, it is difficult or difficult to manufacture the probe. Impossible.

【0012】画素電極1がストライプ配列に配置された
液晶表示装置では、これらの不都合を解消するために、
図15に示すように全てのゲート配線2に接続されたゲ
ート側検査配線Gと、赤に対応するソース配線3のすべ
てに接続したソース側検査配線S1と、緑に対応するソ
ース配線3のすべてに接続したソース側検査配線S2
と、青に対応するソース配線3のすべてに接続したソー
ス側検査配線S3と、対向電極8に接続した対向電極側
検査配線Cとによる合計5本の検査配線を設け、前記各
検査配線と前記検査回路とを接続して検査した後、前記
検査配線を切断部Tで切断するようにした簡易検査構成
が採用されている。
In a liquid crystal display device in which the pixel electrodes 1 are arranged in a stripe arrangement, in order to eliminate these disadvantages,
As shown in FIG. 15, the gate-side inspection lines G connected to all the gate lines 2, the source-side inspection lines S1 connected to all of the source lines 3 corresponding to red, and all of the source lines 3 corresponding to green. Inspection wiring S2 connected to the source
, And a total of five inspection wirings including a source-side inspection wiring S3 connected to all of the source wirings 3 corresponding to blue and a counter electrode-side inspection wiring C connected to the counter electrode 8 are provided. A simple inspection configuration is adopted in which the inspection wiring is cut at a cutting portion T after the inspection wiring is connected and inspected.

【0013】[0013]

【発明が解決しようとする課題】しかし、このような従
来の液晶表示装置の検査方法では、スイッチング素子4
を常に導通状態で検査する必要があり、スイッチング素
子4の開閉に起因する不良、およびスイッチング素子4
の特性的不良に起因による不良を検出できないという問
題があった。
However, in such a conventional inspection method for a liquid crystal display device, the switching element 4 is not provided.
Must always be inspected in a conductive state, and a defect caused by the opening and closing of the switching element 4 and the switching element 4
However, there is a problem that a defect caused by the characteristic defect cannot be detected.

【0014】さらに、画素電極1がデルタ配列に配置さ
れた液晶表示装置においては、1つのソース配線3に2
色の画素電極1が接続されているため、赤,緑,青を単
色で表示できず、検査検出力が低下するという問題があ
った。
Further, in a liquid crystal display device in which the pixel electrodes 1 are arranged in a delta arrangement, two
Since the color pixel electrodes 1 are connected, there is a problem that red, green, and blue cannot be displayed in a single color, and the inspection detection power is reduced.

【0015】本発明は、このような液晶表示装置の検査
方法において、プローブを使用しなくても不良検査で
き、しかも画素電極がデルタ配列に配置された場合で
も、赤,緑,青の表示を可能とし、かつ各画素構成およ
び前記各配線などのパターンに起因する不良の検査検出
力を向上させることを目的とする。
According to the present invention, in such a method of inspecting a liquid crystal display device, a defect can be inspected without using a probe, and even when pixel electrodes are arranged in a delta arrangement, display of red, green, and blue is performed. It is an object of the present invention to make it possible to improve the inspection detection power of a defect caused by a pattern of each pixel configuration and each wiring.

【0016】また、画素電極がストライプ配列に配置さ
れた場合においても、スイッチング素子に起因する不
良、およびスイッチング素子の特性的不良に起因する不
良、および画素電位の保持特性のバラツキによる不良、
かつ各画素構成および前記各配線のパターンに起因する
不良の検査検出力を向上させることを目的とする。
Further, even when the pixel electrodes are arranged in a stripe arrangement, a defect due to the switching element, a defect due to a characteristic defect of the switching element, a defect due to a variation in retention characteristics of the pixel potential,
Further, it is an object of the present invention to improve the inspection detection power of a defect caused by each pixel configuration and each wiring pattern.

【0017】[0017]

【課題を解決するための手段】本発明の液晶表示装置の
検査方法においては、各画素の画素電極の画素電位を保
持するための蓄積容量が、前記画素のスイッチング素子
のゲートに電位を印加するゲート配線に隣接する他のゲ
ート配線に接続されたアクティブマトリクス方式の液晶
表示装置の検査方法であって、奇数行の各画素のスイッ
チング素子のゲートに電位を印加するゲート配線に接続
した第1ゲート側検査配線と、偶数行の前記スイッチン
グ素子のゲートに電位を印加するゲート配線に接続した
第2ゲート側検査配線とを設け、前記第1ゲート側検査
配線と第2ゲート側検査配線に印加する駆動電位によ
り、奇数行の画素と偶数行の画素とを分離して駆動させ
ることを特徴としたものである。
In the method of testing a liquid crystal display device according to the present invention, a storage capacitor for holding a pixel potential of a pixel electrode of each pixel applies a potential to a gate of a switching element of the pixel. An inspection method of an active matrix type liquid crystal display device connected to another gate line adjacent to a gate line, wherein a first gate connected to a gate line for applying a potential to a gate of a switching element of each pixel in an odd row Side inspection wiring and a second gate inspection wiring connected to a gate wiring for applying a potential to the gates of the switching elements in the even-numbered rows, and the second inspection wiring is applied to the first gate inspection wiring and the second gate inspection wiring. It is characterized in that odd-numbered rows of pixels and even-numbered rows of pixels are separately driven by a drive potential.

【0018】この本発明によれば、プローブを使用しな
くても不良検査でき、しかも画素電極がデルタ配列に配
置された場合でも、赤,緑,青の表示を可能とし、かつ
各画素構成および前記各配線などのパターンに起因する
不良の検査検出力を向上させる液晶表示装置の検査方法
が得られる。
According to the present invention, defect inspection can be performed without using a probe, and even when pixel electrodes are arranged in a delta arrangement, red, green, and blue can be displayed. A method of inspecting a liquid crystal display device that improves the inspection detection power of a defect caused by the pattern of each wiring or the like can be obtained.

【0019】[0019]

【発明の実施の形態】本発明の請求項1に記載の発明
は、各画素の画素電極の画素電位を保持するための蓄積
容量が、前記画素のスイッチング素子のゲートに電位を
印加するゲート配線に隣接する他のゲート配線に接続さ
れたアクティブマトリクス方式の液晶表示装置の検査方
法であって、奇数行の各画素のスイッチング素子のゲー
トに電位を印加するゲート配線に接続した第1ゲート側
検査配線と、偶数行の前記スイッチング素子のゲートに
電位を印加するゲート配線に接続した第2ゲート側検査
配線とを設け、前記第1ゲート側検査配線と第2ゲート
側検査配線に印加する駆動電位により、奇数行の画素と
偶数行の画素とを分離して駆動させることを特徴とした
ものであり、蓄積容量の付加構成が隣接するゲート線に
蓄積容量を接続している液晶表示装置において、赤画素
電極と緑画素電極と青画素電極とがデルタ配列に配置さ
れ、スイッチング素子を介して1つのソース配線に2色
の画素電極が接続されていても、画素電極がストライプ
配列に配置されている液晶表示装置と同様に、簡易画像
検査を実現できるという作用を有する。
DETAILED DESCRIPTION OF THE INVENTION According to the first aspect of the present invention, a storage capacitor for holding a pixel potential of a pixel electrode of each pixel includes a gate wiring for applying a potential to a gate of a switching element of the pixel. A method for testing an active matrix type liquid crystal display device connected to another gate line adjacent to a first gate side, the first gate side test being connected to a gate line for applying a potential to the gate of a switching element of each pixel in an odd row. A wiring, and a second gate-side inspection wiring connected to a gate wiring for applying a potential to the gates of the switching elements in the even-numbered rows, and a driving potential applied to the first gate-side inspection wiring and the second gate-side inspection wiring Thus, the pixels of the odd-numbered rows and the pixels of the even-numbered rows are separated and driven, and the additional configuration of the storage capacitor connects the storage capacitor to the adjacent gate line. In a liquid crystal display device, a red pixel electrode, a green pixel electrode, and a blue pixel electrode are arranged in a delta arrangement, and even if two color pixel electrodes are connected to one source line via a switching element, As in the case of the liquid crystal display devices arranged in a stripe arrangement, an effect is obtained that a simple image inspection can be realized.

【0020】請求項2に記載の発明は、各画素の画素電
極の画素電位を保持するための蓄積容量が、前記画素の
スイッチング素子のゲートに電位を印加するゲート配線
に隣接する他のゲート配線に接続されたアクティブマト
リクス方式の液晶表示装置の検査方法であって、赤,
緑,青の色別の画素を配列した列のソース配線に接続し
た各色別の3本のソース側検査配線、または列における
奇数行の画素の色と偶数行の画素の色との組み合わせが
同一なソース配線に接続した3本のソース側検査配線を
設け、奇数行の各画素のスイッチング素子のゲートに電
位を印加するゲート配線に接続した第1ゲート側検査配
線と、偶数行の前記スイッチング素子のゲートに電位を
印加するゲート配線に接続した第2ゲート側検査配線と
を設け、前記各画素の画素電極が液晶を挟んで対向する
ように設けられた対向電極に接続した対向電極側検査配
線を設け、前記第1ゲート側検査配線への印加電位によ
り、ゲートが第1ゲート側検査配線に接続されたスイッ
チング素子をオフ状態から所定期間オン状態としたのち
オフ状態とし、その所定期間中は前記第2ゲート側検査
配線より、前記ゲートが第1ゲート側検査配線に接続さ
れているスイッチング素子を介した画素電極の画素電位
に、蓄積容量を介して印加する動作を動作1とし、前記
第2ゲート側検査配線への印加電位により、ゲートが第
2ゲート側検査配線に接続されたスイッチング素子をオ
フ状態から所定期間オン状態としたのちオフ状態とし、
その所定期間中は前記第1ゲート側検査配線より、前記
ゲートが第2ゲート側検査配線に接続されているスイッ
チング素子を介した画素電極の画素電位に蓄積容量を介
して印加する動作を動作2とし、第1ゲート側検査配線
と第2ゲート側検査配線への印加電位により前記スイッ
チング素子をいずれもオフ状態とする動作を動作3とし
たとき、動作1,動作2,動作3,動作2,動作1,動
作3の順序にて一連の動作を繰り返して、選択された色
に応じて赤,緑,青それぞれの前記ソース側検査配線に
データ信号を印加し、白,黒,赤,緑および青色のカラ
ー単色画面を表示させて検査を行うことを特徴としたも
のであり、画素電極と対向電極の電位を保持する蓄積容
量が隣接するゲート線に接続されている液晶表示装置に
おいて、赤画素電極と緑画素電極と青画素電極とがデル
タ配列に配置され、スイッチング素子を介して1つのソ
ース配線に2色の画素電極が接続されていても、液晶表
示装置の完了前の検査にて簡易画像検査することが可能
で、液晶駆動回路形成時の駆動画面と比較して液晶表示
装置の不良視認の相関性が高いという作用を有し、また
ソース,ゲート配線が各検査配線と短絡していることに
より、静電気によるスイッチング素子の破壊、スイッチ
ング特性不良を防止できるという作用を有する。
According to a second aspect of the present invention, the storage capacitor for holding the pixel potential of the pixel electrode of each pixel includes another gate wiring adjacent to the gate wiring for applying a potential to the gate of the switching element of the pixel. A method for testing an active matrix type liquid crystal display device connected to
Three source-side inspection wires of each color connected to the source wires of the column in which pixels of green and blue are arranged, or the combination of the colors of the pixels of the odd-numbered rows and the colors of the pixels of the even-numbered rows in the column are the same A first gate-side inspection line connected to a gate line for applying a potential to a gate of a switching element of each pixel in an odd-numbered row; and the switching elements in an even-numbered row. A second gate-side inspection line connected to a gate line for applying a potential to the gate of the pixel, and a counter electrode-side inspection line connected to a counter electrode provided so that the pixel electrodes of the respective pixels are opposed to each other with a liquid crystal interposed therebetween. The switching element whose gate is connected to the first gate-side inspection wiring is turned on from the off-state for a predetermined period of time by the potential applied to the first gate-side inspection wiring, and then turned off. During a predetermined period, the second gate-side inspection line applies an operation via a storage capacitor to the pixel potential of the pixel electrode via a switching element connected to the first gate-side inspection line via a storage capacitor. The gate is turned on from the off state for a predetermined period of time from the off state by the potential applied to the second gate side inspection wiring, and then turned off,
During the predetermined period, the operation of applying the gate to the pixel potential of the pixel electrode via the switching element connected to the second gate-side inspection wiring via the storage capacitor is performed by the first gate-side inspection wiring. When the operation of turning off the switching elements by the potentials applied to the first gate-side inspection wiring and the second gate-side inspection wiring is set to operation 3, operation 1, operation 2, operation 3, operation 2, A series of operations is repeated in the order of operation 1 and operation 3, and a data signal is applied to each of the source side inspection wirings of red, green and blue according to the selected color, and white, black, red, green and It is characterized by performing inspection by displaying a blue color monochromatic screen, and in a liquid crystal display device in which a storage capacitor that holds the potential of a pixel electrode and a counter electrode is connected to an adjacent gate line, a red pixel Electric , A green pixel electrode and a blue pixel electrode are arranged in a delta arrangement, and even if two color pixel electrodes are connected to one source line via a switching element, a simple image is obtained by inspection before completion of the liquid crystal display device. Inspection is possible, and has the effect that the correlation of the visual recognition of the defect of the liquid crystal display device is higher than that of the driving screen when the liquid crystal driving circuit is formed, and the source and gate wirings are short-circuited with the respective inspection wirings. This has the effect of preventing the destruction of the switching element and defective switching characteristics due to static electricity.

【0021】請求項3に記載の発明は、上記請求項1ま
たは請求項2に記載の発明であって、第1ゲート側検査
配線または第2ゲート側検査配線への印加電位によりス
イッチング素子をオン状態とする所定の期間を、前記ス
イッチング素子をオフとする電位をVoff、前記スイ
ッチング素子をオンとする電位をVonとしたとき、液
晶表示装置内のゲート配線の電位がVoff電位の状態
からVon電位を印加して{0.9×(Von―Vof
f)+Voff}となる立ち上がり期間と、前記スイッ
チング素子を介して画素電極にソース配線からデータ信
号を書き込むのに必要な期間と、前記ゲート配線の電位
がVonの状態からVoff電位を印加して{0.9×
(Voff―Von)+Von}となる立ち下がり期間
とを加算した期間以上であり、かつ液晶表示装置内のゲ
ート配線の電位がVoffの状態からVon電位を印加
してVonとなる立ち上がり期間と、前記スイッチング
素子を介して画素電極にソース配線からデータを書き込
むのに要する期間と、液晶表示装置内のゲート配線の電
位がVonの状態からVoff電位を印加してVoff
となる立ち下がり期間とを加算した期間未満とすること
を特徴としたものであり、液晶表示装置の完了前の検査
で、液晶駆動回路形成時の駆動画面と比較して液晶表示
装置の不良視認の相関性、一致性が高められるという作
用を有する。
The invention according to claim 3 is the invention according to claim 1 or 2, wherein the switching element is turned on by a potential applied to the first gate-side inspection wiring or the second gate-side inspection wiring. When a potential for turning off the switching element is Voff and a potential for turning on the switching element is Von during a predetermined period of the state, the potential of the gate wiring in the liquid crystal display device is changed from the Voff potential to the Von potential. {0.9 × (Von-Vof
f) a rising period of + Voff}, a period required to write a data signal from the source line to the pixel electrode via the switching element, and a Voff potential from the state where the potential of the gate line is Von. 0.9 ×
(Voff-Von) + Von}, which is equal to or longer than the sum of the falling period, and the rising period in which the potential of the gate wiring in the liquid crystal display device is Von from the state of Voff and Von potential is applied; A Voff potential is applied by applying a Voff potential from a period required for writing data from a source wiring to a pixel electrode via a switching element and a potential of a gate wiring in the liquid crystal display device being Von.
In the inspection before the completion of the liquid crystal display device, the defect of the liquid crystal display device is visually recognized as compared with the driving screen at the time of forming the liquid crystal driving circuit. Has the effect of increasing the correlation and consistency.

【0022】請求項4に記載の発明は、請求項1〜請求
項3のいずれかに記載の発明であって、動作1および動
作2の期間は、スイッチング素子をオン状態とした前記
所定期間の2倍以上の期間とすることを特徴としたもの
であり、スイッチング素子のゲート電位をオフとし切ら
ない間にソース配線の駆動電位の切り替わり時の電位が
画素に書き込まれる恐れが回避され、ソース配線からの
データ信号を前記画素電極に書き込む動作が適切かつ確
実に行われるという作用を有する。
A fourth aspect of the present invention is the invention according to any one of the first to third aspects, wherein the period of the operation 1 and the period of the operation 2 are the same as the predetermined period when the switching element is turned on. This is characterized in that the period is twice or more, and the possibility that the potential at the time of switching of the drive potential of the source wiring is written to the pixel while the gate potential of the switching element is not completely turned off is avoided. The operation of writing the data signal from the pixel electrode to the pixel electrode is performed appropriately and reliably.

【0023】請求項5に記載の発明は、請求項1〜請求
項4のいずれかに記載の発明であって、第1ゲート側検
査配線および第2ゲート側検査配線への印加電位により
各スイッチング素子をオフ状態である期間が長短2種類
存在し、そのうち長い方の期間を液晶表示装置内の画素
が書き込んだ電位を保持できる期間と等しくしたことを
特徴としたものであり、液晶表示装置の完了前の検査
で、画素電位の保持特性のバラツキによる点欠陥が認識
可能となり、液晶駆動回路形成時の駆動画面と比較して
液晶表示装置の不良視認の相関性、一致性が高められる
という作用を有する。
The invention according to claim 5 is the invention according to any one of claims 1 to 4, wherein each switching is performed by applying a potential to the first gate-side inspection wiring and the second gate-side inspection wiring. There are two types of long and short periods in which the element is in the off state, and the longer period is set equal to the period in which the pixel in the liquid crystal display device can hold the written potential. In the inspection before completion, it is possible to recognize a point defect due to the variation in the holding characteristic of the pixel potential, and it is possible to enhance the correlation and the consistency of the visual recognition failure of the liquid crystal display device as compared with the driving screen when the liquid crystal driving circuit is formed. Having.

【0024】請求項6に記載の発明は、請求項1〜請求
項5のいずれかに記載の発明であって、前記各配線およ
び前記各検査配線の抵抗および容量に応じて、前記2本
のゲート側検査配線と前記3本のソース側検査配線から
印加する、前記スイッチング素子をオン状態およびオフ
状態とする駆動電位と、画素電極に書き込むデータ信号
を時間的に遅らせる、または早めるようにしたことを特
徴としたものであり、液晶表示装置の完了前の検査で、
ソース配線からのデータ信号をスイッチング素子を通し
て画素電極に書き込むとき、前記スイッチング素子のゲ
ートしきい値に対してマージンを保たせて、ソース配線
からのデータ信号を前記画素電極に書き込む動作を適切
かつ確実に行うことができるという作用を有する。
The invention according to claim 6 is the invention according to any one of claims 1 to 5, wherein the two wirings and the inspection wirings are connected in accordance with the resistance and the capacitance of each of the inspection wirings. The driving potential applied from the gate-side inspection wiring and the three source-side inspection wirings to turn the switching element on and off, and the data signal written to the pixel electrode are temporally delayed or advanced. In the inspection before the completion of the liquid crystal display device,
When writing a data signal from a source line to a pixel electrode through a switching element, a margin is maintained for a gate threshold value of the switching element, and an operation of writing a data signal from a source line to the pixel electrode is appropriately and reliably performed. It has the effect that it can be performed.

【0025】請求項7に記載の発明の液晶表示装置の検
査装置は、各画素の画素電極の画素電位を保持するため
の蓄積容量が、前記画素のスイッチング素子のゲートに
電位を印加するゲート配線に隣接する他のゲート配線に
接続されたアクティブマトリクス方式の液晶表示装置の
検査装置であって、赤,緑,青の色別の画素を配列した
列のソース配線に接続した各色別の3本のソース側検査
配線、または列における奇数行の画素の色と偶数行の画
素の色との組み合わせが同一なソース配線に接続した3
本のソース側検査配線を設け、奇数行の各画素のスイッ
チング素子のゲートに電位を印加するゲート配線に接続
した第1ゲート側検査配線と、偶数行の前記スイッチン
グ素子のゲートに電位を印加するゲート配線に接続した
第2ゲート側検査配線とを設け、前記各画素の画素電極
のすべてが液晶を挟んで対向するように設けられた対向
電極に接続した対向電極側検査配線を設け、検査する色
を選択する選択手段を設け、前記選択手段により選択さ
れた色に応じた駆動電位を、前記3本のソース側検査配
線、第1,第2ゲート側検査配線、および対向電極側検
査配線へ印加する信号発生手段を設けたことを特徴とす
るものであり、赤画素電極と緑画素電極と青画素電極と
がデルタ配列に配置され、前記スイッチング素子を介し
て1つのソース配線に2色の画素電極が接続されていて
も、画素電極がストライプ配列に配置されている液晶表
示装置と同様に、簡易画像検査を実現でき、また画素電
極の配置がデルタ配列であるかストライプ配列であるか
に関係なく、液晶駆動回路形成時の実際の駆動画面との
相関性を高めた検査をすることができるという作用を有
する。
According to a seventh aspect of the present invention, in the inspection apparatus for a liquid crystal display device, the storage capacitor for holding the pixel potential of the pixel electrode of each pixel includes a gate wiring for applying a potential to the gate of the switching element of the pixel. An inspection device for an active matrix type liquid crystal display device connected to another gate line adjacent to the device, comprising three lines for each color connected to a source line of a column in which pixels of red, green, and blue are arranged. Of the source-side inspection wiring or the combination of the color of the pixel of the odd-numbered row and the color of the pixel of the even-numbered row in the column connected to the same source wiring.
A source-side inspection line is provided, a first gate-side inspection line connected to a gate line for applying a potential to the gate of a switching element of each pixel in an odd-numbered row, and a potential is applied to a gate of the switching element in an even-numbered row. A second gate-side inspection line connected to the gate line; and a counter-electrode-side inspection line connected to a counter electrode provided so that all of the pixel electrodes of each of the pixels are opposed to each other with the liquid crystal interposed therebetween. A selection means for selecting a color is provided, and a drive potential corresponding to the color selected by the selection means is supplied to the three source-side inspection wirings, the first and second gate-side inspection wirings, and the counter electrode-side inspection wiring. Signal generating means for applying a signal, wherein a red pixel electrode, a green pixel electrode, and a blue pixel electrode are arranged in a delta arrangement, and one source arrangement is provided via the switching element. Even if two-color pixel electrodes are connected, simple image inspection can be realized in the same manner as in a liquid crystal display device in which the pixel electrodes are arranged in a stripe arrangement, and the arrangement of the pixel electrodes is a delta arrangement or a stripe arrangement. Irrespective of the above, there is an effect that the inspection can be performed with an increased correlation with the actual driving screen when the liquid crystal driving circuit is formed.

【0026】以下、本発明の実施の形態における液晶表
示装置の検査方法およびその装置を図面に基づいて説明
する。なお、従来例の図13〜図15に示した構成要素
と同一の構成要素には同一の番号を付して詳細な説明を
省略する。
Hereinafter, a method for testing a liquid crystal display device and an apparatus thereof according to an embodiment of the present invention will be described with reference to the drawings. The same components as those of the conventional example shown in FIGS. 13 to 15 are denoted by the same reference numerals, and detailed description is omitted.

【0027】図1は本実施の形態における液晶表示装置
の検査方法を使用する液晶表示装置および検査配線を示
す平面図であり、画素電極1と対向電極8間の電位を保
持するための蓄積容量9が1本手前のゲート線2によっ
て接続されている。
FIG. 1 is a plan view showing a liquid crystal display device and a test wiring using the method for testing a liquid crystal display device according to the present embodiment, and shows a storage capacitor for holding a potential between a pixel electrode 1 and a counter electrode 8. 9 are connected by the immediately preceding gate line 2.

【0028】本実施の形態における液晶表示装置および
検査配線と、従来例の構成と異なる点は、ゲート配線2
に係わる検査配線を第1ゲート側検査配線G1と第2ゲ
ート側検査配線の2本とし、計6本の検査配線を設けた
ことにある。
The difference between the liquid crystal display device and the inspection wiring according to the present embodiment and the structure of the conventional example is that the gate wiring 2
In this case, the inspection wirings related to (1) are two of the first gate-side inspection wiring G1 and the second gate-side inspection wiring, and a total of six inspection wirings are provided.

【0029】図1に示すように、液晶表示装置の検査装
置として、ソース側検査配線S1、ソース側検査配線S
2、ソース側検査配線S3、第1ゲート側検査配線G
1、第2ゲート側検査配線G2、および対向電極側検査
配線Cの計6本の検査配線が液晶表示装置の表示範囲の
外部に引き出して画素電極1が形成されたガラス基板の
上に形成されている。第1ゲート側検査配線G1は、ゲ
ート配線2に沿って配列された第1行目、第3行目、第
5行目…のように奇数行のすべてのゲート配線2に接続
され、一方、第2ゲート側検査配線G2は、ゲート配線
2に沿って配列された第2行目、第4行目、第6行目…
のように偶数行のすべてのゲート配線2に接続されてい
る。
As shown in FIG. 1, a source-side inspection wiring S1 and a source-side inspection wiring S
2. Source side inspection wiring S3, first gate side inspection wiring G
A total of six test wirings, ie, the first, second gate-side test wiring G2 and the counter electrode-side test wiring C, are drawn out of the display range of the liquid crystal display device and formed on the glass substrate on which the pixel electrodes 1 are formed. ing. The first gate-side inspection wiring G1 is connected to all the gate wirings 2 in the odd-numbered rows such as the first row, the third row, the fifth row,... Arranged along the gate wiring 2. The second gate-side inspection lines G2 are arranged in the second row, the fourth row, the sixth row,.
Are connected to all the gate lines 2 in the even-numbered rows as shown in FIG.

【0030】ソース側検査配線S1は、ソース配線3の
うちの赤画素電極1rと緑画素電極1gがスイッチング
素子4を介して接続されているソース配線3のすべてに
接続されている。ソース側検査配線S2は、ソース配線
3のうちの緑画素電極1gと青画素電極1bとがスイッ
チング素子4を介して接続されているソース配線3のす
べてに接続されている。ソース側検査配線S3は、ソー
ス配線3のうちの青画素電極1bと赤画素電極1rとが
スイッチング素子4を介して接続されているソース配線
3のすべてに接続されている。また、対向電極側検査配
線Cは対向電極8に接続されている。
The source side inspection wiring S1 is connected to all of the source wirings 3 of the source wiring 3 where the red pixel electrode 1r and the green pixel electrode 1g are connected via the switching element 4. The source-side inspection wiring S2 is connected to all of the source wirings 3 of the source wiring 3 where the green pixel electrode 1g and the blue pixel electrode 1b are connected via the switching element 4. The source-side inspection wiring S3 is connected to all the source wirings 3 of the source wiring 3 where the blue pixel electrode 1b and the red pixel electrode 1r are connected via the switching element 4. The counter electrode side inspection wiring C is connected to the counter electrode 8.

【0031】図12に、上記検査配線がガラス基板の上
に形成された液晶表示装置の検査配線G1,G2,S
1,S2,S3,Cへ検査用の駆動電位を印加する検査
装置の構成図を示す。
FIG. 12 shows test lines G1, G2, S of a liquid crystal display device in which the test lines are formed on a glass substrate.
1 shows a configuration diagram of an inspection apparatus that applies a driving potential for inspection to 1, S2, S3, and C.

【0032】液晶表示装置の検査装置11は、上記検査
配線G1,G2,S1,S2,S3,Cへ検査用の駆動
電位を出力する信号発生手段12と、液晶表示装置に表
示させる色、すなわち白,黒,赤,緑および青を選択す
る選択スイッチ(選択手段の一例)13と、信号発生手
段12と上記検査配線G1,G2,S1,S2,S3,
C間を電気的に接続する配線ケーブル14から構成さ
れ、この検査装置11より、検査員がスイッチ13によ
り選択した色に応じた前記駆動電位が配線ケーブル14
を介して上記検査配線G1,G2,S1,S2,S3,
Cへ印加される。
The inspection device 11 of the liquid crystal display device includes signal generation means 12 for outputting a driving potential for inspection to the inspection lines G1, G2, S1, S2, S3, and C, and a color to be displayed on the liquid crystal display device, that is, A selection switch (an example of a selection unit) 13 for selecting white, black, red, green, and blue; a signal generation unit 12; and the inspection wirings G1, G2, S1, S2, S3.
C is electrically connected to each other, and the driving potential corresponding to the color selected by the inspector by the switch 13 is transmitted from the inspection device 11 to the wiring cable 14.
Through the inspection wirings G1, G2, S1, S2, S3
C is applied.

【0033】この検査装置11において、白,黒,赤,
緑および青を表示させる検査方法における動作について
図面を参照しながら説明する。図2は白表示、図3は黒
表示、図4は赤表示、図5は緑表示、図6は青表示の検
査における、上記検査装置11より出力される駆動信号
の駆動電位を示す波形図である。図7〜図11は、図2
〜図6に示した検査のための駆動電位を印加した場合の
液晶電位の波形図である。図7は白表示、図8は黒表
示、図9は赤表示、図10は緑表示、図11は青表示の
時の関係を示している。
In this inspection device 11, white, black, red,
The operation in the inspection method for displaying green and blue will be described with reference to the drawings. 2 is a white display, FIG. 3 is a black display, FIG. 4 is a red display, FIG. 5 is a green display, and FIG. 6 is a waveform diagram showing a driving potential of a driving signal output from the inspection apparatus 11 in an inspection of a blue display. It is. FIG. 7 to FIG.
FIG. 7 is a waveform diagram of the liquid crystal potential when the driving potential for inspection shown in FIGS. 7 shows the relationship when white display, FIG. 8 shows black display, FIG. 9 shows red display, FIG. 10 shows green display, and FIG. 11 shows the relationship when blue display is performed.

【0034】図2〜図6において、第1ゲート側検査配
線G1、第2ゲート側検査配線G2、ソース側検査配線
S1,S2,S3、対向電極側検査配線Cに印加される
駆動電位をそれぞれVg1,Vg2,Vs1,Vs2,
Vs3,Vcとしている。また、各スィチング素子4を
電気的に開閉させるに十分な駆動電位をVon電位とV
off電位とする。さらに、1本手前のゲート配線2に
蓄積容量9を介して、スイッチング素子4がオン状態で
画素電極1が所定の電位に到達してから、オフ状態に遷
移する際、スイッチング素子4のゲート・ドレイン間に
存在する寄生容量により、画素電極1の画素電位に生じ
る画素電極1の画素電位変動分をキャンセルし、かつ同
時に画素電極1の画素電位のレベルを制御して、液晶を
駆動させる駆動電位を制御する駆動電位を、Ve+電
位,Ve−電位とする。また、駆動電位Vs1,Vs
2,Vs3における方形波のセンター電位をVsc電位
とし、駆動電位VcにおけるDC波レベル値をVcc電
位とする。なお、Vsc電位とVcc電位は同一の電位
とする。
In FIGS. 2 to 6, the driving potentials applied to the first gate-side inspection wiring G1, the second gate-side inspection wiring G2, the source-side inspection wirings S1, S2, S3, and the counter electrode-side inspection wiring C are respectively shown. Vg1, Vg2, Vs1, Vs2,
Vs3 and Vc. Further, a drive potential sufficient to electrically open and close each switching element 4 is Von potential and V
off potential. Further, when the pixel electrode 1 reaches a predetermined potential while the switching element 4 is turned on and the pixel electrode 1 is turned on via the storage capacitor 9 to the immediately preceding gate wiring 2, the gate of the switching element 4 is turned off. The drive potential for driving the liquid crystal by canceling the fluctuation of the pixel potential of the pixel electrode 1 caused by the pixel potential of the pixel electrode 1 due to the parasitic capacitance existing between the drains and simultaneously controlling the level of the pixel potential of the pixel electrode 1 Are set to Ve + potential and Ve- potential. Further, the driving potentials Vs1, Vs
2, the center potential of the square wave at Vs3 is Vsc potential, and the DC wave level value at the driving potential Vc is Vcc potential. Note that the Vsc potential and the Vcc potential are the same potential.

【0035】また図7〜図11において、第1ゲート側
検査配線G1に接続された奇数行の赤画素電極1r,緑
画素電極1g,青画素電極1bのそれぞれの液晶電位を
V1r,V1g,V1bとし、第2ゲート側検査配線G
2に接続された偶数行の緑画素電極1g,青画素電極1
b,赤画素電極1rのそれぞれの液晶電位をV1g,V
1b,V1rとしている。
7 to 11, the liquid crystal potentials of the odd-numbered red pixel electrode 1r, green pixel electrode 1g, and blue pixel electrode 1b connected to the first gate-side inspection wiring G1 are represented by V1r, V1g, and V1b. And the second gate side inspection wiring G
2, the green pixel electrode 1g and the blue pixel electrode 1 in the even-numbered rows.
b, the liquid crystal potential of the red pixel electrode 1r is V1g, V
1b and V1r.

【0036】図2〜図6における「動作1」「動作2」
「動作3」のゲート側検査配線G1,G2の駆動電位V
g1,Vg2の状態について説明する。 <動作1>第1ゲート側検査配線G1の駆動電位Vg1
が、Voff電位もしくはVe+電位もしくはVe−電
位の状態から、Von電位を1度印加させたのち、Ve
+電位もしくはVe−電位を印加し、その期間中は第2
ゲート側検査配線G2にはVe+電位もしくはVe−電
位が印加されている状態とする。
[Operation 1] and [Operation 2] in FIGS.
The driving potential V of the gate-side inspection wires G1 and G2 in “operation 3”
The states of g1 and Vg2 will be described. <Operation 1> Drive potential Vg1 of first gate side inspection wiring G1
Is applied from the state of Voff potential or Ve + potential or Ve- potential once, and then Ve potential is applied.
+ Potential or Ve- potential is applied, and the second
It is assumed that Ve + potential or Ve- potential is applied to the gate-side inspection wiring G2.

【0037】この動作1により、第1ゲート側検査配線
G1への印加電位により、ゲートが第1ゲート側検査配
線G1に接続されているスイッチング素子4はオフ状態
から所定期間オン状態となったのちオフ状態となる。
According to this operation 1, the switching element 4 whose gate is connected to the first gate-side inspection wiring G1 is turned on from the off state for a predetermined period by the potential applied to the first gate-side inspection wiring G1. It turns off.

【0038】その所定期間中、第2ゲート側検査配線G
2への印加電位により、前記スイッチング素子4がオフ
状態で、かつスイッチング素子4がオン状態で画素電極
1が所定の電位に到達してから、オフ状態に遷移する
際、スイッチング素子4のゲート・ドレイン間に存在す
る寄生容量により、画素電極1の画素電位に生じる画素
電極の画素電位変動分をキャンセルし、かつ同時に画素
電極の画素電位のレベルを制御して液晶10を駆動させ
る駆動電位を制御する電位を、ゲートが第1ゲート側検
査配線G1に接続されているスイッチング素子4を介し
た画素電極1の画素電位に蓄積容量9を介して印加す
る。 <動作2>第2ゲート側検査配線G2の駆動電位Vg2
が、Voff電位もしくはVe+電位もしくはVe−電
位の状態から、Von電位を1度印加させたのち、Ve
+電位もしくはVe−電位を印加し、この期間中は第1
ゲート側検査配線G1にはVe+もしくはVe−電位が
印加されている状態とする。
During the predetermined period, the second gate-side inspection wiring G
When the switching element 4 is turned off by the potential applied to the pixel element 2 and the pixel electrode 1 reaches a predetermined potential after the switching element 4 is turned on and the pixel electrode 1 reaches a predetermined potential, the gate of the switching element 4 The parasitic capacitance existing between the drains cancels the variation in the pixel potential of the pixel electrode caused by the pixel potential of the pixel electrode 1, and simultaneously controls the driving potential for driving the liquid crystal 10 by controlling the level of the pixel potential of the pixel electrode. The potential to be applied is applied via the storage capacitor 9 to the pixel potential of the pixel electrode 1 via the switching element 4 whose gate is connected to the first gate-side inspection wire G1. <Operation 2> Drive potential Vg2 of second gate-side inspection wiring G2
Is applied from the state of Voff potential or Ve + potential or Ve- potential once, and then Ve potential is applied.
+ Potential or Ve- potential is applied.
It is assumed that Ve + or Ve− potential is applied to the gate-side inspection wiring G1.

【0039】この動作2により、第2ゲート側検査配線
G2への印加電位により、ゲートが第2ゲート側検査配
線G2に接続されているスイッチング素子4はオフ状態
から所定期間オン状態となったのちオフ状態となる。
By the operation 2, the switching element 4 whose gate is connected to the second gate-side inspection line G2 is turned on from the off state for a predetermined period by the potential applied to the second gate-side inspection line G2. It turns off.

【0040】その所定期間中、第1ゲート側検査配線G
1への印加電位により、前記スイッチング素子4がオフ
状態でかつ、スイッチング素子4がオン状態で画素電極
が所定の電位に到達してから、オフ状態に遷移する際、
スイッチング素子4のゲート・ドレイン間に存在する寄
生容量により、画素電極の画素電位に生じる画素電極の
画素電位変動分をキャンセルし、かつ同時に画素電極の
画素電位のレベルを制御して液晶10を駆動させる駆動
電位を制御する電位を、ゲートが第2ゲート側検査配線
に接続されているスイッチング素子4を介した画素電極
の画素電位に蓄積容量9を介して印加する。 <動作3>第1ゲート側検査配線G1と第2ゲート側検
査配線G2のいずれにもVoff電位が印加されている
状態とする。
During the predetermined period, the first gate side inspection wiring G
When the switching element 4 is turned off by the applied potential to 1 and the pixel electrode reaches a predetermined potential while the switching element 4 is turned on,
The parasitic capacitance existing between the gate and the drain of the switching element 4 cancels the fluctuation of the pixel potential of the pixel electrode caused by the pixel potential of the pixel electrode, and simultaneously drives the liquid crystal 10 by controlling the level of the pixel potential of the pixel electrode. A potential for controlling the driving potential to be applied is applied to the pixel potential of the pixel electrode via the switching element 4 whose gate is connected to the second gate side inspection wiring via the storage capacitor 9. <Operation 3> It is assumed that the Voff potential is applied to both the first gate-side inspection wiring G1 and the second gate-side inspection wiring G2.

【0041】なお動作1および動作2の周期をτa、駆
動電位Vg1および駆動電位Vg2におけるVonの期
間をτbとする。この液晶表示装置は、画素電極1と対
向電極8との間の電位差が小さい時に赤,緑,青を表示
し、電位差が大きいときに黒を表示するものであり、液
晶10はスイッチング素子4が遮断されてからつぎに導
電されるまでの間は、蓄積容量9により画素電極1と対
向電極8との電位差を維持するものとする。
Note that the period of the operation 1 and the operation 2 is τa, and the period of Von in the driving potential Vg1 and the driving potential Vg2 is τb. The liquid crystal display device displays red, green, and blue when the potential difference between the pixel electrode 1 and the counter electrode 8 is small, and displays black when the potential difference is large. The potential difference between the pixel electrode 1 and the counter electrode 8 is maintained by the storage capacitor 9 from the time when the current is cut off until the time when the next conduction is performed.

【0042】上記動作1,動作2,動作3,動作2,動
作1,動作3の順序にて一連の動作を繰り返し、選択ス
イッチ13により選択される色に応じて、赤,緑,青そ
れぞれのソース側検査配線S1,S2,S3に図2〜図
6に示すデータ信号Vs1,Vs2,Vs3を印加す
る。これにより、白,黒,赤,緑および青色のカラー単
色画面が表示される。
A series of operations is repeated in the order of operation 1, operation 2, operation 3, operation 2, operation 1, and operation 3, and each of red, green, and blue is selected according to the color selected by the selection switch 13. The data signals Vs1, Vs2, Vs3 shown in FIGS. 2 to 6 are applied to the source side inspection wirings S1, S2, S3. Thus, a single color screen of white, black, red, green and blue is displayed.

【0043】この表示されたカラー単色画面により検査
員は液晶表示装置の検査を行う。検査完了後は図1に示
す一点鎖線で示した切断部Tに沿ってレーザー光を照射
して配線パターンの一部を溶断し、前記各ソース側検査
配線S1,S2,S3とそれぞれに接続されたすべての
前記ソース配線3との接続、第1ゲート側検査配線G1
および第2ゲート側検査配線G2とそれぞれに接続され
たすべての前記ゲート配線2との接続、および対向電極
側検査配線Cと前記対向電極8との接続を切断し、ゲー
ト駆動回路5,ソース駆動回路6,対向電極駆動回路7
を形成して製品に仕上げられる。なお、前記各検査配線
とソース配線3、ゲート配線2、対向電極8の間の電気
接続を切断するまでは、短絡による電荷分散効果によ
り、静電気によるスイッチング素子4の破壊、およびス
イッチング特性不良の防止効果が期待できる。
The inspector inspects the liquid crystal display device on the displayed color monochromatic screen. After the inspection is completed, a part of the wiring pattern is blown by irradiating a laser beam along a cut portion T shown by a dashed line in FIG. 1 and connected to the source side inspection wirings S1, S2, S3 respectively. Connection with all the source lines 3, the first gate side inspection line G1
The connection between all the gate lines 2 connected to the first and second gate-side inspection lines G2 and the connection between the counter-electrode-side inspection line C and the counter electrode 8 are cut off, and the gate drive circuit 5 and the source drive Circuit 6, counter electrode drive circuit 7
To form a finished product. Until the electrical connection between each inspection wiring and the source wiring 3, the gate wiring 2, and the counter electrode 8 is cut off, the charge dispersing effect due to the short circuit prevents the switching element 4 from being damaged by static electricity and the switching characteristics from being defective. The effect can be expected.

【0044】このように、ゲート配線2に接続される検
査配線を第1ゲート側検査配線G1と第2ゲート側検査
配線G2の2本とし、第1ゲート側検査配線G1と第2
ゲート側検査配線G2に印加するVon電位を所定のタ
イミングで切り替えて印加することにより、白,黒,
赤,緑,青の表示が可能であり、簡易検査を実現するこ
とができる。
As described above, the inspection lines connected to the gate line 2 are the first inspection line G1 and the second inspection line G2, and the first inspection line G1 and the second inspection line G2 are connected to each other.
By switching and applying the Von potential applied to the gate side inspection wiring G2 at a predetermined timing, white, black,
Red, green, and blue can be displayed, and a simple inspection can be realized.

【0045】また、奇数行のゲート配線2と偶数行のゲ
ート配線2とを区別して接続する構成とし、各画素電極
1の蓄積容量9が1本手前のゲート配線2に接続された
場合、ソース配線3より各画素電極1へデータ信号を書
き込む時の画素電極1と対向電極8との間の電位状態を
考慮した第1ゲート側検査配線G1と第2ゲート側検査
配線G2に印加するVon電位のタイミングにより、第
1ゲート側検査配線G1に接続されたゲート配線2のラ
インの画素群と、第2ゲート側検査配線G2に接続され
たゲート配線2のライン画素群との輝度差、すなわちゲ
ート奇数行の画素電位とゲート偶数行の画素電位におけ
るフィードスルー電位差を解消するのに役たてることが
できる。フィードスルー電位差とは、ゲートパルスがオ
ンの時に液晶容量および蓄積容量9に充電された電荷
が、スイッチング素子4のソースとゲートとの間の寄生
容量の影響でゲートパルスがオフになった瞬間にそれぞ
れの容量に再分配されることにより発生する電位差を言
う。これによりフリッカ、すなわち画面のぱたつきを抑
えられ、垂直周期(フィールド周期)、すなわち、ある
画素にデータが書き込まれてから次に書き込まれるまで
の期間を24Hz以上においてフリッカのない画面表示
を可能としている。
Further, the gate lines 2 in the odd rows and the gate lines 2 in the even rows are separately connected to each other. When the storage capacitor 9 of each pixel electrode 1 is connected to the immediately preceding gate line 2, the source Von potential applied to the first gate-side inspection wiring G1 and the second gate-side inspection wiring G2 in consideration of the potential state between the pixel electrode 1 and the counter electrode 8 when a data signal is written from the wiring 3 to each pixel electrode 1 , The luminance difference between the pixel group of the line of the gate line 2 connected to the first gate-side inspection line G1 and the line pixel group of the gate line 2 connected to the second gate-side inspection line G2, that is, the gate This can be used to eliminate a feedthrough potential difference between the pixel potential of the odd-numbered row and the pixel potential of the even-numbered row. The feedthrough potential difference is defined as the moment when the charge stored in the liquid crystal capacitor and the storage capacitor 9 when the gate pulse is on is turned off due to the influence of the parasitic capacitance between the source and the gate of the switching element 4. The potential difference generated by redistribution to each capacitor. As a result, flicker, that is, flapping of the screen, can be suppressed, and a vertical cycle (field cycle), that is, a period from the time when data is written to a certain pixel to the time when the next data is written to the next pixel can be displayed at a frequency of 24 Hz or more. I have.

【0046】なお、本実施の形態では動作上、図2〜図
6からわかるように、長短2種類の垂直周期が存在する
が、上記24Hz以上とは長い方の垂直周期を指すもの
としている。
In this embodiment, there are two types of vertical periods, long and short, as shown in FIGS. 2 to 6 in terms of operation. However, 24 Hz or more refers to the longer vertical period.

【0047】また、従来画素電極1と対向電極8との間
に存在する液晶10の駆動電圧を各ソース側検査配線S
1,S2,S3を介してソース配線3より印加される駆
動電位Vs1,Vs2,Vs3の2分の1振幅値でけで
はなく、各ゲート側検査配線G1,G2を介してゲート
配線2に印可される駆動電位Vg1,Vg2の蓄積容量
9を介して画素電極1の電位を対向電極の電位に対して
より電位差を生じさせる、もしくは電位差をなくすとい
ったVe+,Ve−電位によって、画素電極1と対向電
極8との間に存在する液晶10の駆動電圧を稼いでいる
ため、ソース電位の振幅値のみ、またはソース電位の振
幅値と対向電極電位の振幅値によって液晶の駆動電圧を
稼ぐ駆動のときと比較して、液晶表示装置に輝点の点欠
陥不良があった場合、より前記輝点の点欠陥不良を視認
性の面で際立たせる効果が生まれる。
Further, the drive voltage of the liquid crystal 10 existing between the pixel electrode 1 and the counter electrode 8 in the related art is applied to each source side inspection wiring S
1, S2, and S3, the driving potentials Vs1, Vs2, and Vs3 applied from the source wiring 3 are not only applied to the gate wiring 2 through the gate-side inspection wirings G1 and G2, but are not applied to the half amplitude value. The pixel electrode 1 is opposed to the pixel electrode 1 by the Ve + and Ve− potentials that cause a potential difference between the potential of the pixel electrode 1 and the potential of the counter electrode via the storage capacitors 9 of the driven potentials Vg1 and Vg2. Since the drive voltage of the liquid crystal 10 existing between the electrode 8 and the electrode 8 is obtained, the drive voltage of the liquid crystal 10 is increased only by the amplitude value of the source potential or the amplitude value of the source potential and the counter electrode potential. In comparison, when there is a bright point defect in the liquid crystal display device, the effect of making the bright point defect more noticeable in terms of visibility is produced.

【0048】例を挙げれば、ソース電位の振幅値のみ、
またはソース電位の振幅値と対向電極電位の振幅値によ
って液晶の駆動電圧を稼ぐ駆動による黒表示画面では、
微妙な中間調な輝点でしか見えないが、本発明の駆動に
よる黒表示画面では、完全な輝点と視認することがで
き、検査見逃しによる生産ロス低減を図ることができ
る。
To give an example, only the amplitude value of the source potential,
Alternatively, in a black display screen by driving to increase the driving voltage of the liquid crystal by the amplitude value of the source potential and the amplitude value of the counter electrode potential,
Although it can be seen only at a delicate halftone luminescent spot, it can be visually recognized as a perfect luminescent spot on the black display screen driven by the present invention, and a reduction in production loss due to missed inspection can be achieved.

【0049】さらに、ゲート配線2に接続される第1ゲ
ート側検査配線G1と第2ゲート側検査配線G2の両方
にVoff電位が印加される期間、すなわち動作3の期
間を、液晶表示装置に液晶駆動回路を形成したときの実
際の駆動における画素電極1と対向電極8との間の電位
差を維持する期間と等しくする。この場合、本発明の検
査方法では上記のように長短2種類の垂直周期が存在す
るため、長い方のVoff電位の期間を、液晶表示装置
に液晶駆動回路を形成したときの実際の駆動における画
素電極1と対向電極8との間の電位差を維持する期間と
等しくする。
Further, a period in which the Voff potential is applied to both the first gate-side inspection wiring G1 and the second gate-side inspection wiring G2 connected to the gate wiring 2, that is, a period of the operation 3, is set to the liquid crystal display device. This period is set to be equal to the period for maintaining the potential difference between the pixel electrode 1 and the counter electrode 8 in the actual driving when the driving circuit is formed. In this case, in the inspection method of the present invention, since there are two types of vertical periods, which are long and short, as described above, the longer Voff potential period is set to the pixel in actual driving when the liquid crystal driving circuit is formed in the liquid crystal display device. The period is set equal to the period during which the potential difference between the electrode 1 and the counter electrode 8 is maintained.

【0050】その理由は本実施の形態の検査方法による
検査は液晶表示装置製造過程における中間検査とする位
置づけであるため、画素電位の保持特性に起因する不良
の過剰検査を避けるためである。これにより画素電位の
保持特性ばらつきによる点欠陥が認識可能となる。な
お、保持特性は、スイッチング素子のオフ電流、画素容
量および液晶抵抗を通じてのリーク電流などに依存す
る。
The reason for this is that the inspection by the inspection method of the present embodiment is positioned as an intermediate inspection in the process of manufacturing the liquid crystal display device, and is therefore to avoid an excessive inspection of defects due to the retention characteristics of the pixel potential. This makes it possible to recognize a point defect due to a variation in the holding characteristic of the pixel potential. Note that the retention characteristics depend on the off current of the switching element, the pixel capacitance, the leak current through the liquid crystal resistance, and the like.

【0051】またスイッチング素子4を第1ゲート側検
査配線G1または第2ゲート側検査配線G2への印加電
位によりオンとする期間τbは、液晶表示装置内におけ
るゲート配線2の電位がVoff電位の状態から第ゲー
ト側検査配線G1または第2ゲート側検査配線G2にV
on電位を印加してゲート配線2の電位が{0.9×
(Von−Voff)+Voff}となる時の立ち上が
り期間と、スイッチング素子4を通して画素電極1にソ
ース配線3からのデータ信号を書き込むのに必要な期間
と、液晶表示装置内のゲート配線2の電位がVon電位
の状態からに第1ゲート側検査配線G1または第2ゲー
ト側検査配線G2にVoff電位を印加してゲート配線
2の電位が{0.9×(Voff−Von)+Von}
となる時の立ち下がり期間とを加算した期間以上であ
り、かつ液晶表示装置内のゲート配線2の電位がVof
f電位の状態から第1ゲート側検査配線G1,第2ゲー
ト側検査配線G2にVon電位を印加してゲート配線2
の電位がVon電位となるときの立ち上がり期間と、上
記スイッチング素子4を通して画素電極1にソース配線
3からのデータ信号を書き込むのに必要な期間と、液晶
表示装置内のゲート配線2の電位がVon電位の状態か
ら第1ゲート側検査配線G1または第2ゲート側検査配
線G2にVoff電位を印加してゲート配線2の電位が
Voffとなるときの立ち下がり期間とを加算した期間
未満とする。
During the period τb during which the switching element 4 is turned on by the potential applied to the first gate-side inspection wiring G1 or the second gate-side inspection wiring G2, the potential of the gate wiring 2 in the liquid crystal display device is at the Voff potential. From V to the second gate-side inspection wiring G1 or the second gate-side inspection wiring G2.
The on potential is applied, and the potential of the gate wiring 2 becomes {0.9 ×
(Von−Voff) + Voff}, a period required for writing a data signal from the source line 3 to the pixel electrode 1 through the switching element 4, and a potential of the gate line 2 in the liquid crystal display device. From the state of the Von potential, the Voff potential is applied to the first gate-side inspection wiring G1 or the second gate-side inspection wiring G2, and the potential of the gate wiring 2 becomes {0.9 × (Voff−Von) + Von}.
Is equal to or longer than the sum of the falling period and the potential of the gate line 2 in the liquid crystal display device.
The Von potential is applied to the first gate-side inspection wiring G1 and the second gate-side inspection wiring G2 from the state of the f potential to form the gate wiring 2
, The period required to write the data signal from the source line 3 to the pixel electrode 1 through the switching element 4, and the potential of the gate line 2 in the liquid crystal display device being Von. The period is set to be less than the sum of the falling period when the potential Voff is applied to the first gate-side inspection wiring G1 or the second gate-side inspection wiring G2 from the potential state and the potential of the gate wiring 2 becomes Voff.

【0052】ゲート配線2に印加される駆動電位Vg1
および駆動電位Vg2は、第1ゲート側検査配線G1お
よび第2ゲート側検査配線G2とゲート配線2が有する
抵抗および容量により遅延を生じる。スイッチング素子
4をオンとする時間が長過ぎると、Von電位からVo
ff電位へ変化させる波形に遅延が生じることにより、
スイッチング素子4を所定のタイミングで遮断できなく
なり、スイッチング素子4に起因する不良が検出できな
い恐れがある。上記期間τbの設定によりスイッチング
素子4のスイッチング特性のバラツキによる点欠陥、特
に輝点に対して液晶駆動回路形成時の駆動画面との相関
性、つまり輝点の視認性が一致することになる。
Drive potential Vg1 applied to gate wiring 2
The drive potential Vg2 is delayed due to the resistance and capacitance of the first and second gate-side inspection lines G1 and G2 and the gate line 2. If the time for turning on the switching element 4 is too long, Vo from the Von potential
Due to the delay in the waveform changing to the ff potential,
The switching element 4 cannot be cut off at a predetermined timing, and a failure due to the switching element 4 may not be detected. By setting the period τb, the correlation between the point defect due to the variation of the switching characteristics of the switching element 4, particularly the luminous point, and the driving screen at the time of forming the liquid crystal driving circuit, that is, the visibility of the luminous point coincides.

【0053】動作1および動作2の動作期間にあたる期
間τaは、Von電位を印加する期間τbの2倍以上に
する必要がある。前述のようにゲート配線2に印加され
る駆動電位Vg1および駆動電位Vg2は、第1ゲート
側検査配線G1,第2ゲート側検査配線G2およびゲー
ト配線2が持つ抵抗および容量により遅延を生じる。そ
のため、スイッチング素子4のゲート電位をオフとし切
らない間にソース配線3の駆動電位Vs1〜Vs3の切
り替わり時の電位が画素に書き込まれる恐れがある。そ
のため動作期間τaはVon電位を印加する期間τbの
2倍以上にして十分な時間を確保する必要がある。
The period τa corresponding to the operation period of the operations 1 and 2 needs to be at least twice as long as the period τb for applying the Von potential. As described above, the driving potential Vg1 and the driving potential Vg2 applied to the gate wiring 2 are delayed due to the resistance and capacitance of the first gate-side inspection wiring G1, the second gate-side inspection wiring G2, and the gate wiring 2. Therefore, the potential at the time of switching of the driving potentials Vs1 to Vs3 of the source line 3 may be written to the pixel while the gate potential of the switching element 4 is not turned off. Therefore, the operation period τa needs to be at least twice as long as the period τb for applying the Von potential to secure a sufficient time.

【0054】また、各配線および各検査配線の抵抗およ
び容量に応じて、2本のゲート側検査配線G1,G2と
3本のソース側検査配線S1,S2,S3から印加す
る、スイッチング素子4をオン状態およびオフ状態とす
る駆動電位Vg1,Vg2と、画素電極1に書き込むデ
ータ信号(駆動電位Vs1〜Vs3)を時間的に遅らせ
る、または早めるようにしている。その理由は、液晶表
示装置の完了前の検査で、ソース配線3からのデータ信
号をスイッチング素子4を通して画素電極1に書き込む
とき、スイッチング素子4のゲートしきい値に対してマ
ージンを保たせて、ソース配線3からのデータ信号を画
素電極1に書き込む動作を適切かつ確実に行わせるため
である。
The switching element 4 applied from the two gate-side inspection lines G1 and G2 and the three source-side inspection lines S1, S2 and S3 according to the resistance and capacitance of each line and each inspection line. The drive potentials Vg1 and Vg2 to be turned on and off and the data signals (drive potentials Vs1 to Vs3) written to the pixel electrode 1 are temporally delayed or advanced. The reason is that in the inspection before the completion of the liquid crystal display device, when the data signal from the source line 3 is written to the pixel electrode 1 through the switching element 4, a margin is maintained for the gate threshold value of the switching element 4. This is because the operation of writing the data signal from the source line 3 to the pixel electrode 1 is appropriately and reliably performed.

【0055】また、第1ゲート側検査配線G1と第2ゲ
ート側検査配線G2のように2本設けた場合、第1ゲー
ト側検査配線G1に接続される奇数行のゲート配線2の
駆動電位Vg1の振幅と、第2ゲート側検査配線G2に
接続される偶数行のゲート配線2に印加される駆動電位
Vg2の振幅とを同一にし、ゲート配線2に接続された
同色の各画素の画素電極1における液晶電圧を奇数行と
偶数行とに係わらず同一にする必要がある。そのため、
各ゲート配線2は第1ゲート側検査配線G1または第2
ゲート側検査配線G2のどちらかに接続するとともに、
他方の第2ゲート側検査配線G2または第1ゲート側検
査配線G1とは配線パターン上で交差する構造とし、2
本の第1ゲート側検査配線G1と第2ゲート側検査配線
G2に生じる抵抗、容量を同一にさせるようにしてい
る。
When two lines are provided like the first gate-side inspection line G1 and the second gate-side inspection line G2, the drive potential Vg1 of the odd-numbered row of gate lines 2 connected to the first gate-side inspection line G1 is provided. And the amplitude of the driving potential Vg2 applied to the even-numbered row of gate wirings 2 connected to the second gate-side inspection wiring G2, and the pixel electrode 1 of each pixel of the same color connected to the gate wiring 2 , It is necessary to make the liquid crystal voltage the same regardless of the odd and even rows. for that reason,
Each gate line 2 is connected to the first gate side inspection line G1 or the second gate side inspection line G1.
Connect to either of the gate side inspection wirings G2,
The other second gate-side inspection wiring G2 or the first gate-side inspection wiring G1 has a structure crossing on the wiring pattern.
The first gate-side inspection wiring G1 and the second gate-side inspection wiring G2 have the same resistance and capacitance.

【0056】なお、本実施の形態では、画素電極1がデ
ルタ配列に配置された液晶表示装置を例に挙げて説明し
たが、画素電極1をストライプ配列に配置した液晶表示
装置に対しても有効であって、ゲート配線2に接続され
る検査配線を2本にし、その2本のゲート側検査配線G
1と第2ゲート側検査配線G2に印加するVon電位を
本実施の形態で説明したようなタイミングにて印加し、
ソース側検査配線S1,S2,S3に白,黒,赤,緑,
青を表示させるようなデータ信号の電位を印加して画像
検査することにより、スイッチング素子4の開閉に起因
する不良、スイッチング素子4の特性的不良に起因する
不良、および画素電位の保持特性のばらつきによる不良
を検出することができ、かつ点欠陥の不良視認性が向上
しており、検査見逃しによる生産ロス低減を図ることが
できる。
In this embodiment, the liquid crystal display device in which the pixel electrodes 1 are arranged in a delta arrangement has been described as an example. However, the present invention is also applicable to a liquid crystal display device in which the pixel electrodes 1 are arranged in a stripe arrangement. And two inspection lines connected to the gate line 2 and the two gate-side inspection lines G
1 and the Von potential applied to the second gate-side inspection wiring G2 are applied at the timing described in the present embodiment,
White, black, red, green,
By applying a potential of a data signal for displaying blue to perform image inspection, a defect caused by opening / closing of the switching element 4, a defect caused by a characteristic defect of the switching element 4, and a variation in retention characteristics of pixel potentials Defect can be detected, and the visibility of the point defect is improved, thereby reducing the production loss due to missed inspection.

【0057】[0057]

【発明の効果】以上のように本発明によれば、蓄積容量
の付加構成が1本手前のゲート線に蓄積容量を接続して
ある液晶表示装置において、赤画素電極と緑画素電極と
青画素電極とがデルタ配列に配置され、前記スイッチン
グ素子を介して1つのソース配線に2色の画素電極が接
続されていても、画素電極がストライプ配列に配置され
ている液晶表示装置と同様に、簡易画像検査を実現でき
る。
As described above, according to the present invention, in a liquid crystal display device in which a storage capacitor is connected to the immediately preceding gate line, a red pixel electrode, a green pixel electrode, and a blue pixel are added. The electrodes are arranged in a delta arrangement, and even if two color pixel electrodes are connected to one source line via the switching element, the pixel electrodes are arranged in a simple manner as in a liquid crystal display device arranged in a stripe arrangement. Image inspection can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態における液晶表示装置の検
査方法を実現する液晶表示装置および検査配線の構成を
示す平面図である。
FIG. 1 is a plan view showing a configuration of a liquid crystal display device and a test wiring for realizing a liquid crystal display device test method according to an embodiment of the present invention.

【図2】同液晶表示装置における白表示の場合の駆動電
位を示す波形図である。
FIG. 2 is a waveform chart showing a driving potential in the case of white display in the liquid crystal display device.

【図3】同液晶表示装置における黒表示の場合の駆動電
位を示す波形図である。
FIG. 3 is a waveform chart showing a driving potential in the case of black display in the liquid crystal display device.

【図4】同液晶表示装置における赤表示の場合の駆動電
位を示す波形図である。
FIG. 4 is a waveform diagram showing a driving potential in the case of red display in the liquid crystal display device.

【図5】同液晶表示装置における緑表示の場合の駆動電
位を示す波形図である。
FIG. 5 is a waveform chart showing a driving potential in the case of green display in the liquid crystal display device.

【図6】同液晶表示装置における青表示の場合の駆動電
位を示す波形図である。
FIG. 6 is a waveform chart showing driving potentials in the case of blue display in the liquid crystal display device.

【図7】同液晶表示装置における白表示の場合の画素ご
との液晶電位を示す波形図である。
FIG. 7 is a waveform chart showing a liquid crystal potential for each pixel in the case of white display in the liquid crystal display device.

【図8】同液晶表示装置における黒表示の場合の画素ご
との液晶電位を示す波形図である。
FIG. 8 is a waveform chart showing a liquid crystal potential of each pixel in the case of black display in the liquid crystal display device.

【図9】同液晶表示装置における赤表示の場合の画素ご
との液晶電位を示す波形図である。
FIG. 9 is a waveform diagram showing a liquid crystal potential for each pixel in the case of red display in the liquid crystal display device.

【図10】同液晶表示装置における緑表示の場合の画素
ごとの液晶電位を示す波形図である。
FIG. 10 is a waveform diagram showing a liquid crystal potential for each pixel in the case of green display in the liquid crystal display device.

【図11】同液晶表示装置における青表示の場合の画素
ごとの液晶電位を示す波形図である。
FIG. 11 is a waveform chart showing a liquid crystal potential for each pixel in the case of blue display in the liquid crystal display device.

【図12】同液晶表示装置へ駆動電荷を印加する装置の
構成図である。
FIG. 12 is a configuration diagram of a device for applying a driving charge to the liquid crystal display device.

【図13】画素電極がデルタ配列に配置された従来の液
晶表示装置の構成を示す平面図である。
FIG. 13 is a plan view showing a configuration of a conventional liquid crystal display device in which pixel electrodes are arranged in a delta arrangement.

【図14】同従来の液晶表示装置の構成を示す断面図で
ある。
FIG. 14 is a cross-sectional view showing a configuration of the conventional liquid crystal display device.

【図15】画素電極がストライプ配列に配置された従来
の液晶表示装置および検査配線の構成を示す平面図であ
る。
FIG. 15 is a plan view showing a configuration of a conventional liquid crystal display device in which pixel electrodes are arranged in a stripe array and a configuration of a test wiring.

【符号の説明】[Explanation of symbols]

1 画素電極 1r 赤画素電極 1g 緑画素電極 1b 青画素電極 2 ゲート配線 3 ソース配線 4 スイッチング素子 5 ゲート駆動回路 6 ソース駆動回路 7 対向電極駆動回路 8 対向電極 9 蓄積容量 10 液晶 11 検査装置 12 信号発生手段 13 選択スイッチ 14 配線ケーブル C 対向電極側検査配線 G ゲート側検査配線 G1 第1ゲート側検査配線 G2 第2ゲート側検査配線 S1,S2,S3 ソース側検査配線 T 切断部 Vg1,Vg2,Vs1,Vs2,Vs3,Vc 駆動
電位 V1r,V1g,V1b 液晶電位 τa 動作1の期間 τb スイッチング素子をオンとする期間
REFERENCE SIGNS LIST 1 pixel electrode 1r red pixel electrode 1g green pixel electrode 1b blue pixel electrode 2 gate wiring 3 source wiring 4 switching element 5 gate drive circuit 6 source drive circuit 7 counter electrode drive circuit 8 counter electrode 9 storage capacitor 10 liquid crystal 11 inspection device 12 signal Generation means 13 Selection switch 14 Wiring cable C Counter electrode side inspection wiring G Gate side inspection wiring G1 First gate side inspection wiring G2 Second gate side inspection wiring S1, S2, S3 Source side inspection wiring T Cut section Vg1, Vg2, Vs1 , Vs2, Vs3, Vc Drive potential V1r, V1g, V1b Liquid crystal potential τa Period of operation 1 τb Period of turning on switching element

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 各画素の画素電極の画素電位を保持する
ための蓄積容量が、前記画素のスイッチング素子のゲー
トに電位を印加するゲート配線に隣接する他のゲート配
線に接続されたアクティブマトリクス方式の液晶表示装
置の検査方法であって、 奇数行の各画素のスイッチング素子のゲートに電位を印
加するゲート配線に接続した第1ゲート側検査配線と、
偶数行の前記スイッチング素子のゲートに電位を印加す
るゲート配線に接続した第2ゲート側検査配線とを設
け、 前記第1ゲート側検査配線と第2ゲート側検査配線に印
加する駆動電位により、奇数行の画素と偶数行の画素と
を分離して駆動させることを特徴とする液晶表示装置の
検査方法。
1. An active matrix system in which a storage capacitor for holding a pixel potential of a pixel electrode of each pixel is connected to another gate line adjacent to a gate line for applying a potential to a gate of a switching element of the pixel. A first gate-side inspection wiring connected to a gate wiring for applying a potential to a gate of a switching element of each pixel in an odd-numbered row;
A second gate-side inspection wiring connected to a gate wiring for applying a potential to the gates of the switching elements in the even-numbered rows; an odd number is determined by a driving potential applied to the first gate-side inspection wiring and the second gate-side inspection wiring; An inspection method for a liquid crystal display device, wherein pixels in a row and pixels in an even row are separately driven.
【請求項2】 各画素の画素電極の画素電位を保持する
ための蓄積容量が、前記画素のスイッチング素子のゲー
トに電位を印加するゲート配線に隣接する他のゲート配
線に接続されたアクティブマトリクス方式の液晶表示装
置の検査方法であって、 赤,緑,青の色別の画素を配列した列のソース配線に接
続した各色別の3本のソース側検査配線、または列にお
ける奇数行の画素の色と偶数行の画素の色との組み合わ
せが同一なソース配線に接続した3本のソース側検査配
線を設け、 奇数行の各画素のスイッチング素子のゲートに電位を印
加するゲート配線に接続した第1ゲート側検査配線と、
偶数行の前記スイッチング素子のゲートに電位を印加す
るゲート配線に接続した第2ゲート側検査配線とを設
け、 前記各画素の画素電極が液晶を挟んで対向するように設
けられた対向電極に接続した対向電極側検査配線を設
け、 前記第1ゲート側検査配線への印加電位により、ゲート
が第1ゲート側検査配線に接続されたスイッチング素子
をオフ状態から所定期間オン状態としたのちオフ状態と
し、その所定期間中は前記第2ゲート側検査配線より、
前記ゲートが第1ゲート側検査配線に接続されているス
イッチング素子を介した画素電極の画素電位に、蓄積容
量を介して印加する動作を動作1とし、 前記第2ゲート側検査配線への印加電位により、ゲート
が第2ゲート側検査配線に接続されたスイッチング素子
をオフ状態から所定期間オン状態としたのちオフ状態と
し、その所定期間中は前記第1ゲート側検査配線より、
前記ゲートが第2ゲート側検査配線に接続されているス
イッチング素子を介した画素電極の画素電位に蓄積容量
を介して印加する動作を動作2とし、 第1ゲート側検査配線と第2ゲート側検査配線への印加
電位により前記スイッチング素子をいずれもオフ状態と
する動作を動作3としたとき、 動作1,動作2,動作3,動作2,動作1,動作3の順
序にて一連の動作を繰り返して、選択された色に応じて
赤,緑,青それぞれの前記ソース側検査配線にデータ信
号を印加し、白,黒,赤,緑および青色のカラー単色画
面を表示させて検査を行うことを特徴とする液晶表示装
置の検査方法。
2. An active matrix system in which a storage capacitor for holding a pixel potential of a pixel electrode of each pixel is connected to another gate line adjacent to a gate line for applying a potential to a gate of a switching element of the pixel. The method for inspecting a liquid crystal display device according to any one of claims 1 to 3, wherein three source-side inspection wires for each color connected to source wires of a column in which pixels for each color of red, green, and blue are arranged, or pixels of an odd-numbered row in a column. Three source-side inspection wirings connected to the same source wiring with the same combination of the color and the color of the pixel in the even-numbered row are provided, and the third inspection wiring is connected to the gate wiring that applies a potential to the gate of the switching element of each pixel in the odd-numbered row. 1 gate side inspection wiring,
A second gate-side inspection wiring connected to a gate wiring for applying a potential to the gates of the switching elements in an even-numbered row; and a pixel electrode of each pixel connected to a counter electrode provided so as to face a liquid crystal therebetween. A counter electrode side inspection wiring is provided, and a switching element whose gate is connected to the first gate side inspection wiring is turned on from a off state for a predetermined period by an applied potential to the first gate side inspection wiring, and then turned off. During the predetermined period, the second gate side inspection wiring
The operation of applying, via a storage capacitor, the pixel potential of the pixel electrode via a switching element in which the gate is connected to the first gate-side inspection line is referred to as operation 1, and the potential applied to the second gate-side inspection line. Accordingly, the switching element whose gate is connected to the second gate-side inspection wiring is turned on from the off state for a predetermined period, and then turned off.
The operation in which the gate applies the pixel potential of the pixel electrode via the storage element via the switching element connected to the second gate-side inspection line via the storage capacitor is referred to as operation 2, and the first gate-side inspection line and the second gate-side inspection When the operation of turning off all of the switching elements by the potential applied to the wiring is operation 3, a series of operations is repeated in the order of operation 1, operation 2, operation 3, operation 2, operation 1, and operation 3. In accordance with the selected color, a data signal is applied to each of the source side inspection wirings of red, green, and blue, and the inspection is performed by displaying a white, black, red, green, and blue color single color screen. Characteristic inspection method of liquid crystal display device.
【請求項3】 第1ゲート側検査配線または第2ゲート
側検査配線への印加電位によりスイッチング素子をオン
状態とする所定の期間を、 前記スイッチング素子をオフとする電位をVoff、前
記スイッチング素子をオンとする電位をVonとしたと
き、液晶表示装置内のゲート配線の電位がVoff電位
の状態からVon電位を印加して{0.9×(Von―
Voff)+Voff}となる立ち上がり期間と、前記
スイッチング素子を介して画素電極にソース配線からデ
ータ信号を書き込むのに必要な期間と、前記ゲート配線
の電位がVonの状態からVoff電位を印加して
{0.9×(Voff―Von)+Von}となる立ち
下がり期間とを加算した期間以上であり、 かつ液晶表示装置内のゲート配線の電位がVoffの状
態からVon電位を印加してVonとなる立ち上がり期
間と、前記スイッチング素子を介して画素電極にソース
配線からデータを書き込むのに要する期間と、液晶表示
装置内のゲート配線の電位がVonの状態からVoff
電位を印加してVoffとなる立ち下がり期間とを加算
した期間未満とすることを特徴とする請求項1または請
求項2に記載の液晶表示装置の検査方法。
3. A predetermined period in which a switching element is turned on by a potential applied to a first gate-side inspection wiring or a second gate-side inspection wiring, a potential for turning off the switching element is Voff, and the switching element is turned off. When the potential to be turned on is set to Von, the potential of the gate wiring in the liquid crystal display device is set to the potential Voff, and the potential Von is applied to obtain a voltage of 0.9 × (Von−
(Voff) + Voff}, a period required for writing a data signal from the source line to the pixel electrode via the switching element, and a Voff potential from the state where the potential of the gate line is Von. It is equal to or longer than a period obtained by adding a fall period of 0.9 × (Voff−Von) + Von}, and a rise in which the potential of the gate wiring in the liquid crystal display device becomes Von by applying the Von potential from the state of Voff. A period required for writing data from the source line to the pixel electrode via the switching element, and a period in which the potential of the gate line in the liquid crystal display device is changed from Von to Voff.
3. The inspection method for a liquid crystal display device according to claim 1, wherein the period is set to be less than a period obtained by adding a falling period that becomes Voff by applying a potential.
【請求項4】 動作1および動作2の期間は、スイッチ
ング素子をオン状態とした前記所定期間の2倍以上の期
間とすることを特徴とする請求項1〜請求項3のいずれ
かに記載の液晶表示装置の検査方法。
4. The operation according to claim 1, wherein the period of the operation 1 and the operation 2 is a period that is at least twice as long as the predetermined period in which the switching element is turned on. Inspection method for liquid crystal display.
【請求項5】 第1ゲート側検査配線および第2ゲート
側検査配線への印加電位により各スイッチング素子をオ
フ状態である期間が長短2種類存在し、そのうち長い方
の期間を液晶表示装置内の画素が書き込んだ電位を保持
できる期間と等しくしたことを特徴とする請求項1〜請
求項4のいずれかに記載の液晶表示装置の検査方法。
5. There are two types of periods in which each switching element is in an off state depending on the potential applied to the first gate-side inspection wiring and the second gate-side inspection wiring, and the longer one of the periods is set in the liquid crystal display device. 5. The method according to claim 1, wherein the period is equal to a period during which the pixel can hold the written potential.
【請求項6】 前記各配線および前記各検査配線の抵抗
および容量に応じて、前記2本のゲート側検査配線と前
記3本のソース側検査配線から印加する、前記スイッチ
ング素子をオン状態およびオフ状態とする駆動電位と、
画素電極に書き込むデータ信号を時間的に遅らせる、ま
たは早めるようにしたことを特徴とする請求項1〜請求
項5のいずれかに記載の液晶表示装置の検査方法。
6. An on-state and an off-state of said switching element applied from said two gate-side inspection wirings and said three source-side inspection wirings according to the resistance and capacitance of each said wiring and each said inspection wiring. Driving potential to be in a state,
6. The method according to claim 1, wherein a data signal to be written to the pixel electrode is delayed or advanced in time.
【請求項7】 各画素の画素電極の画素電位を保持する
ための蓄積容量が、前記画素のスイッチング素子のゲー
トに電位を印加するゲート配線に隣接する他のゲート配
線に接続されたアクティブマトリクス方式の液晶表示装
置の検査装置であって、 赤,緑,青の色別の画素を配列した列のソース配線に接
続した各色別の3本のソース側検査配線、または列にお
ける奇数行の画素の色と偶数行の画素の色との組み合わ
せが同一なソース配線に接続した3本のソース側検査配
線を設け、 奇数行の各画素のスイッチング素子のゲートに電位を印
加するゲート配線に接続した第1ゲート側検査配線と、
偶数行の前記スイッチング素子のゲートに電位を印加す
るゲート配線に接続した第2ゲート側検査配線とを設
け、 前記各画素の画素電極のすべてが液晶を挟んで対向する
ように設けられた対向電極に接続した対向電極側検査配
線を設け、 検査する色を選択する選択手段を設け、 前記選択手段により選択された色に応じた駆動電位を、
前記3本のソース側検査配線、第1,第2ゲート側検査
配線、および対向電極側検査配線へ印加する信号発生手
段を設けたことを特徴とする液晶表示装置の検査装置。
7. An active matrix system in which a storage capacitor for holding a pixel potential of a pixel electrode of each pixel is connected to another gate line adjacent to a gate line for applying a potential to a gate of a switching element of the pixel. In the inspection device for a liquid crystal display device, three source-side inspection wires of each color connected to source wires of a column in which pixels of red, green, and blue are arranged, or pixels of an odd-numbered row in a column. Three source-side inspection wirings connected to the same source wiring with the same combination of the color and the color of the pixel in the even-numbered row are provided, and the third inspection wiring is connected to the gate wiring that applies a potential to the gate of the switching element of each pixel in the odd-numbered row. 1 gate side inspection wiring,
A second gate-side inspection wiring connected to a gate wiring for applying a potential to the gates of the switching elements in the even-numbered rows; and a counter electrode provided so that all of the pixel electrodes of each pixel face each other with a liquid crystal interposed therebetween. Is provided, and a selecting means for selecting a color to be inspected is provided, and a driving potential according to the color selected by the selecting means is provided.
An inspection apparatus for a liquid crystal display device, further comprising signal generation means for applying the three source-side inspection wirings, the first and second gate-side inspection wirings, and the counter electrode-side inspection wirings.
JP33181898A 1998-11-24 1998-11-24 Inspection method for liquid crystal display devices Expired - Fee Related JP4128677B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33181898A JP4128677B2 (en) 1998-11-24 1998-11-24 Inspection method for liquid crystal display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33181898A JP4128677B2 (en) 1998-11-24 1998-11-24 Inspection method for liquid crystal display devices

Publications (2)

Publication Number Publication Date
JP2000155302A true JP2000155302A (en) 2000-06-06
JP4128677B2 JP4128677B2 (en) 2008-07-30

Family

ID=18247995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33181898A Expired - Fee Related JP4128677B2 (en) 1998-11-24 1998-11-24 Inspection method for liquid crystal display devices

Country Status (1)

Country Link
JP (1) JP4128677B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258231A (en) * 2001-02-27 2002-09-11 Matsushita Electric Ind Co Ltd Liquid crystal display board, information terminal apparatus, apparatus and method for inspecting liquid crystal displaying board and program
KR20040016209A (en) * 2002-08-16 2004-02-21 주식회사 엘리아테크 Method for manufacturing Organic Electro Luminescent Display Device for measuring light emitting property of pixel
WO2005034584A1 (en) * 2003-10-03 2005-04-14 Ifire Technology Corp. Electrode arrangement for testing electroluminescent display
KR100699996B1 (en) 2004-09-02 2007-03-26 삼성에스디아이 주식회사 OLED and fabricating method of the same having circuit measuring pad
KR100864488B1 (en) * 2001-12-14 2008-10-20 삼성전자주식회사 a liquid crystal display
US7796203B2 (en) 2007-02-08 2010-09-14 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device
US10216051B2 (en) 2014-04-10 2019-02-26 Samsung Display Co., Ltd. Liquid crystal display and a method of measuring a capacitance of a liquid crystal display

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258231A (en) * 2001-02-27 2002-09-11 Matsushita Electric Ind Co Ltd Liquid crystal display board, information terminal apparatus, apparatus and method for inspecting liquid crystal displaying board and program
KR100864488B1 (en) * 2001-12-14 2008-10-20 삼성전자주식회사 a liquid crystal display
KR20040016209A (en) * 2002-08-16 2004-02-21 주식회사 엘리아테크 Method for manufacturing Organic Electro Luminescent Display Device for measuring light emitting property of pixel
WO2005034584A1 (en) * 2003-10-03 2005-04-14 Ifire Technology Corp. Electrode arrangement for testing electroluminescent display
JP2007507836A (en) * 2003-10-03 2007-03-29 アイファイアー・テクノロジー・コープ Equipment for testing electroluminescent displays
US7497755B2 (en) 2003-10-03 2009-03-03 Ifire Ip Corporation Apparatus for testing electroluminescent display
JP4943152B2 (en) * 2003-10-03 2012-05-30 アイファイアー・アイピー・コーポレーション Equipment for testing electroluminescent displays
KR100699996B1 (en) 2004-09-02 2007-03-26 삼성에스디아이 주식회사 OLED and fabricating method of the same having circuit measuring pad
US7796203B2 (en) 2007-02-08 2010-09-14 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device
US10216051B2 (en) 2014-04-10 2019-02-26 Samsung Display Co., Ltd. Liquid crystal display and a method of measuring a capacitance of a liquid crystal display

Also Published As

Publication number Publication date
JP4128677B2 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
US7612750B2 (en) Liquid crystal display device
US5825196A (en) Method for detecting defects in an active matrix liquid crystal display panel
US5532615A (en) Inspecting method, inspecting apparatus, and defect correcting method
JPH01130131A (en) Driver-containing active matrix panel
JP4795548B2 (en) Liquid crystal display board inspection method
JP4128677B2 (en) Inspection method for liquid crystal display devices
JP2003157053A (en) Liquid crystal display device, and inspection method and device therefor
JP3177702B2 (en) Inspection method of liquid crystal display
JPH07199872A (en) Liquid crystal display device
JP3290602B2 (en) Liquid crystal display device inspection method and liquid crystal display device
JPH05307167A (en) Active matrix panel
JPH0682817A (en) Method for inspecting liquid crystal display device
JP3492203B2 (en) Liquid crystal display
JP2001033813A (en) Method for inspecting liquid crystal display device
JP3302623B2 (en) Inspection method for active matrix type liquid crystal panel
JPH0349438B2 (en)
JP3428317B2 (en) Inspection method of liquid crystal panel
JPH02113294A (en) Liquid crystal display device
KR100206568B1 (en) Lcd device with gate line defect discrimination sensing method
JP3179319B2 (en) Defect detection method for matrix type display device
JPH05313196A (en) Active matrix type display device
JPS63289589A (en) Inspection of active matrix panel
JPH01217397A (en) Method for inspecting performance of liquid crystal display panel
JPH1114556A (en) Method and apparatus for inspection of tft liquid-crystal panel
JPH11133370A (en) Matrix type liquid crystal display device and its short-circuit defect inspecting method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051006

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees