JPH05313196A - Active matrix type display device - Google Patents

Active matrix type display device

Info

Publication number
JPH05313196A
JPH05313196A JP12077392A JP12077392A JPH05313196A JP H05313196 A JPH05313196 A JP H05313196A JP 12077392 A JP12077392 A JP 12077392A JP 12077392 A JP12077392 A JP 12077392A JP H05313196 A JPH05313196 A JP H05313196A
Authority
JP
Japan
Prior art keywords
signal lines
signal
lines
driver
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12077392A
Other languages
Japanese (ja)
Inventor
Yumiko Matsuzawa
由美子 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12077392A priority Critical patent/JPH05313196A/en
Publication of JPH05313196A publication Critical patent/JPH05313196A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the active matrix type display device which is decreased in defect and improved in yield and can easily specify and correct the defect. CONSTITUTION:Field effect transistors (FRT) 71-7m and 81-8m are connected between connection parts between X drivers 3a and 3b which use 2m signal lines X1-X2m and (n) scanning lines Y1-Yn and drive the signal lines X1-X2m and the signal lines X1-X2m, and terminals of the odd-numbered and even- numbered signal lines X1-X2m. The signal lines X1-X2m and the FETs 71-7m and 81-8m are mutually compatible, so a spot defect and a line defect are easily corrected. The even-numbered or odd-numbered lines of the signal lines X1-X2m can indpendently be selected by the FETs 71-7m, and 81-8m and the places of the defect parts can easily be specified. The line defect due to a disconnection of the signal lines X1-X2m on the FETs 81-8m at the terminals of the signal lines X1-X2m.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、各画素電極に対応して
アクティブ素子を接続したアクティブマトリクス型表示
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type display device in which an active element is connected to each pixel electrode.

【0002】[0002]

【従来の技術】液晶表示装置は、軽量、低消費電力の特
徴を生かして、種々の分野で利用されるようになってき
ており、中でも多階調表示可能な液晶表示装置はテレビ
あるいはパーソナルコンピュータなどのディスプレイと
して注目を集めている。
2. Description of the Related Art Liquid crystal display devices have come to be used in various fields by taking advantage of their light weight and low power consumption. Among them, liquid crystal display devices capable of multi-gradation display are televisions or personal computers. Has attracted attention as a display.

【0003】たとえば各画素電極に薄膜トランジスタな
どのアクティブスイッチング素子が設けられたアクティ
ブマトリクス型表示装置は、走査線数の多い表示に対し
ても隣接電極間でのクロストークのない表示が可能であ
ることから、近年注目されるようになってきており、た
とえば図4に示すような構成が採られている。
For example, an active matrix type display device in which each pixel electrode is provided with an active switching element such as a thin film transistor is capable of displaying without crosstalk between adjacent electrodes even with a display having a large number of scanning lines. Therefore, in recent years, it has come to be noticed, and for example, the configuration shown in FIG. 4 is adopted.

【0004】そして、図示しない絶縁基板に、図4に示
すように、m本の信号線X1 〜Xmが複数平行に設けら
れ、これら信号線X1 〜Xm に対して垂直にn本の走査
線Y1 〜Yn が複数平行に設けられ、マトリクス状に設
置されている。また、信号線X1 〜Xm と走査線Y1
n との各交点にはスイッチング素子としての薄膜トラ
ンジスタからなる電界効果トランジスタ111〜1mnが形
成され、これら電界効果トランジスタ111〜1mnには、
それぞれ画素電極211〜2mnが接続され、第1の電極基
板を形成している。また、この第1の電極基板に対向し
て、図示しない対向共通電極が設置された第2の電極基
板が設けられ、これら第1の電極基板および第2の電極
基板によって、液晶組成物が挟持され、液晶セルを構成
している。
As shown in FIG. 4, a plurality of m signal lines X 1 to X m are provided in parallel on an insulating substrate (not shown), and n signal lines X 1 to X m are perpendicular to the signal lines X 1 to X m . The scanning lines Y 1 to Y n are provided in parallel and arranged in a matrix. In addition, the signal lines X 1 to X m and the scanning lines Y 1 to
Field effect transistors 11 1 to 1 mn, which are thin film transistors as switching elements, are formed at the respective intersections with Y n, and these field effect transistors 1 11 to 1 mn include:
The pixel electrodes 2 11 to 2 mn are connected to each other to form a first electrode substrate. Further, a second electrode substrate having a counter common electrode (not shown) is provided facing the first electrode substrate, and the liquid crystal composition is sandwiched between the first electrode substrate and the second electrode substrate. And constitutes a liquid crystal cell.

【0005】また、この液晶セルの各信号線X1 〜Xm
には駆動電圧を印加するXドライバ3が接続され、走査
線Y1 〜Yn には駆動電圧を印加するYドライバ4が接
続され、これらXドライバ3およびYドライバ4には制
御回路5が接続され、この制御回路5により制御駆動さ
れるようになっている。
Further, each signal line X 1 to X m of this liquid crystal cell is
Is connected to an X driver 3 for applying a drive voltage, scan lines Y 1 to Y n are connected to a Y driver 4 for applying a drive voltage, and a control circuit 5 is connected to these X driver 3 and Y driver 4. The control circuit 5 is controlled and driven.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記図
4に示すアクティブマトリクス型表示装置においては、
画面の高精細化、画面サイズの大型化に伴い、大面積に
百万〜数百万個ものアクティブ素子および同数の交点を
持つ信号線および走査線が形成されるため、線欠陥、点
欠陥が多くなり、歩留まりが低下する。
However, in the active matrix type display device shown in FIG.
As the screen becomes finer and the screen size becomes larger, millions to millions of active elements and signal lines and scanning lines having the same number of intersections are formed in a large area. And the yield is reduced.

【0007】また、線欠陥あるいは点欠陥が生じた場合
には、線欠陥あるいは点欠陥を特定することが容易では
ない問題を有している。
Further, when a line defect or a point defect occurs, it is not easy to identify the line defect or the point defect.

【0008】本発明は、上記問題点に鑑みなされたもの
で、欠陥が減少して歩留まりが向上し、さらに、欠陥を
容易に特定でき修正が可能なアクティブマトリクス型表
示装置を提供することを目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide an active matrix type display device in which defects are reduced and yield is improved, and furthermore, defects can be easily identified and repaired. And

【0009】[0009]

【課題を解決するための手段】請求項1記載のアクティ
ブマトリクス型表示装置は、複数の信号線とこの信号線
に直交する複数の走査線とを備え、これら信号線および
走査線の各交点に配置されたアクティブ素子および画素
電極が形成された基板を有するアクティブマトリクス型
表示装置において、前記信号線は2m本とし、前記走査
線はn本とし、前記画素電極をm×n個とし、前記各画
素電極に一方の主電極を共通にして2個のアクティブ素
子を接続し、この2個のアクティブ素子の制御電極を共
通の前記走査線に接続し、前記2個のアクティブ素子の
他方の主電極を隣接する2本の前記信号線にそれぞれ接
続し、前記信号線にこれら信号線を駆動するドライバを
接続し、このドライバと前記信号線との接続部および奇
数番目と偶数番目の前記信号線の終端間の少なくともい
ずれか一方にスイッチング素子を備えたものである。
An active matrix type display device according to claim 1 is provided with a plurality of signal lines and a plurality of scanning lines orthogonal to the signal lines, and at each intersection of these signal lines and the scanning lines. In an active matrix type display device having a substrate on which active elements and pixel electrodes are arranged, the number of signal lines is 2 m, the number of scanning lines is n, and the number of pixel electrodes is m × n. Two active elements are connected to the pixel electrode with one main electrode in common, the control electrodes of the two active elements are connected to the common scanning line, and the other main electrode of the two active elements is connected. Are respectively connected to the two adjacent signal lines, a driver for driving these signal lines is connected to the signal lines, and a connection portion between the driver and the signal lines and an odd number and an even number Those having a switching element to at least one end-to-end of the signal line.

【0010】請求項2記載のアクティブマトリクス型表
示装置は、請求項1記載のアクティブマトリクス型表示
装置において、複数の信号線には、所定本数ごとに交互
に正極性の信号電圧と不極性の信号電圧とが交互に印加
されるものである。
The active matrix type display device according to a second aspect is the active matrix type display device according to the first aspect, wherein a plurality of signal lines are alternately provided with a positive polarity signal voltage and a non-polarity signal for every predetermined number. The voltage and the voltage are alternately applied.

【0011】[0011]

【作用】請求項1記載のアクティブマトリクス型表示装
置は、信号線を2m本とし、走査線をn本とし信号線を
駆動するドライバと信号線との接続部および奇数番目と
偶数番目の信号線の終端間の少なくともいずれか一方に
スイッチング素子を備えたため、信号線とスイッチング
素子の双方に互換性があるため、点欠陥および線欠陥の
修正が容易であり、信号線の偶数番目または奇数番目を
信号線のスイッチング素子により独立に選択でき、欠陥
部の場所を容易に特定でき、信号線の断線による線欠陥
は、信号線の終端のスイッチング素子を閉じると自動的
に解消する。
According to the first aspect of the present invention, in the active matrix type display device, the number of signal lines is 2 m, the number of scanning lines is n, the connection portion between the driver for driving the signal lines and the signal lines, and the odd-numbered and even-numbered signal lines. Since the switching element is provided on at least one of the ends of the signal line, the signal line and the switching element are compatible with each other, so that it is easy to correct point defects and line defects. It can be independently selected by the switching element of the signal line, the location of the defective portion can be easily specified, and the line defect due to the disconnection of the signal line is automatically resolved when the switching element at the end of the signal line is closed.

【0012】請求項2記載のアクティブマトリクス型表
示装置は、請求項1記載のアクティブマトリクス型表示
装置において、複数の信号線には、所定本数ごとに交互
に正極性の信号電圧と不極性の信号電圧とが交互に印加
されるため、正極性と負極性の信号電圧が印加される信
号線の数をほぼ等しくすることにより、走査線の電圧の
極性が反対となり打ち消され、走査線の電位変動を無視
でき、表示品質が向上する。
The active matrix type display device according to a second aspect is the active matrix type display device according to the first aspect, in which a plurality of signal lines are alternately provided with a positive polarity signal voltage and a non-polarity signal for every predetermined number. Since the voltage is applied alternately, by making the number of signal lines to which the positive and negative signal voltages are applied substantially equal, the polarities of the voltage of the scanning lines are reversed and cancelled, and the potential fluctuation of the scanning lines changes. Can be ignored and the display quality is improved.

【0013】[0013]

【実施例】以下、本発明のアクティブマトリクス型表示
装置の一実施例を図面を参照して説明する。なお、図4
に示す従来例に対応する部分には、同一符号を付して説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the active matrix type display device of the present invention will be described below with reference to the drawings. Note that FIG.
The parts corresponding to those of the conventional example shown in FIG.

【0014】図示しない絶縁基板に、図1に示すよう
に、2m本の信号線X1 〜X2mが複数平行に設けられ、
これら信号線X1 〜X2mに対して垂直に、n本の走査線
1 〜Yn が複数平行に設けられ、マトリクス状に設置
されている。また、これら信号線X1 〜X2mと走査線Y
1 〜Yn との各交点には、スイッチング素子としての薄
膜トランジスタからなる電界効果トランジスタ111〜1
2mn が形成され、これら電界効果トランジスタ111〜1
mnには、それぞれ隣り合う電界効果トランジスタ111
mnのドレインを共通にして、それぞれ画素電極211
mnの一端が接続され、第1の電極基板を形成してい
る。また、この第1の電極基板に対向して、図示しない
対向共通電極が設置された第2の電極基板が設けられ、
これら第1の電極基板および第2の電極基板によって、
液晶組成物が挟持され、液晶セルを構成している。
As shown in FIG. 1, a plurality of 2m signal lines X 1 to X 2m are provided in parallel on an insulating substrate (not shown),
A plurality of n scanning lines Y 1 to Y n are provided in parallel to each other in a direction perpendicular to the signal lines X 1 to X 2m and are arranged in a matrix. In addition, these signal lines X 1 to X 2m and the scanning line Y
At each intersection with 1 to Y n , a field effect transistor 11 1 to 1 1 which is a thin film transistor as a switching element.
2mn are formed, and these field effect transistors 11 1 to 1
mn are field effect transistors 1 11 to 11 which are adjacent to each other.
Pixel electrodes 2 11 to each having a common drain of 1 mn
One end of 2 mn is connected to form a first electrode substrate. Further, a second electrode substrate on which a not-shown common electrode is provided is provided to face the first electrode substrate,
By these first electrode substrate and second electrode substrate,
The liquid crystal composition is sandwiched to form a liquid crystal cell.

【0015】さらに、この液晶セルの各信号線X1 〜X
2mの基端側にはそれぞれスイッチング素子としての薄膜
トランジスタからなる電界効果トランジスタ71 〜7m
のソース・ドレインを介して駆動電圧を印加するXドラ
イバ3aおよびXドライバ3bが接続され、これらXドライ
バ3a,3bは、それぞれシフトレジスタ3a1 ,3b1 とサン
プルホールド回路3a2 ,3b2 とから構成されている。そ
して、Xドライバ3aはそのまま、Xドライバ3bは信号極
性を反転させるインバータ回路9を介して制御回路5が
接続され、この制御回路5により制御駆動されるように
なっている。
Further, each signal line X 1 to X of this liquid crystal cell is
Field-effect transistors 7 1 to 7 m each composed of a thin film transistor as a switching element on the base end side of 2 m.
An X driver 3a and an X driver 3b for applying a driving voltage are connected through the source and drain of the X driver 3a and 3b. The X drivers 3a and 3b are composed of shift registers 3a1 and 3b1 and sample and hold circuits 3a2 and 3b2, respectively. .. The X driver 3a is directly connected to the control circuit 5 via the inverter circuit 9 for inverting the signal polarity, and the X driver 3b is controlled and driven by the control circuit 5.

【0016】また、走査線Y1 〜Yn には駆動電圧を印
加するYドライバ4が接続されている。
A Y driver 4 for applying a driving voltage is connected to the scanning lines Y 1 to Y n .

【0017】さらに、奇数番号の信号線X1 〜X2m-1
それぞれ隣り合う偶数番号の信号線X2 〜Xm のそれぞ
れの終端間には、スイッチング素子としての薄膜トラン
ジスタからなる電界効果トランジスタ81 〜8m のソー
ス・ドレイン間が接続されている。
Further, a field effect transistor 8 formed of a thin film transistor as a switching element is provided between the ends of the odd-numbered signal lines X 1 to X 2m-1 and the even-numbered signal lines X 2 to X m adjacent to each other. The source and drain of 1 to 8 m are connected.

【0018】そして、電界効果トランジスタ71 〜7m
および電界効果トランジスタ81 〜8m のゲートには、
これら電界効果トランジスタ71 〜7m および電界効果
トランジスタ81 〜8m をオンオフ制御するバスライン
B1,B2,B3が順次隣り合うものに接続されている。
The field effect transistors 7 1 to 7 m
And the gates of the field effect transistors 8 1 to 8 m ,
A bus line for on / off controlling these field effect transistors 7 1 to 7 m and field effect transistors 8 1 to 8 m
B1, B2, and B3 are connected to the adjacent ones in sequence.

【0019】また、各画素電極211〜2mnの他端は、対
向共通電極10a ,10b を介して、Vcom 駆動回路11に接
続されている。
The other ends of the pixel electrodes 2 11 to 2 mn are connected to the Vcom driving circuit 11 via the counter common electrodes 10a and 10b.

【0020】次に、上記実施例の動作について説明す
る。
Next, the operation of the above embodiment will be described.

【0021】まず、画像表示を行なう場合には、バスラ
インB1,B2,B3をすべてハイレベルにし、電界効果トラ
ンジスタ71 〜7m および電界効果トランジスタ81
mをすべてオン状態にしておき、隣接する信号線X1
とX2 、X3 とX4 ,……,X2m-1とX2mにはそれぞれ
同一の信号を与える。したがって、これらの隣接する信
号線X1 とX2 、X3 とX4 ,……,X2m-1とX2mの終
端は、電界効果トランジスタ81 〜8m で短絡されてい
る。すなわち、隣り合う一対の信号線X1 とX2 、X3
とX4 ,……,X2m-1とX2mで1か所のみ断線が生じた
場合でも線欠陥は生じない。また、隣り合う電界効果ト
ランジスタ111〜12mn の奇数番目および偶数番目のい
ずれか一方が不良を生じても、奇数番目および偶数番目
のいずれか他方が正常であれば、点欠陥も生じない。
First, when displaying an image, all of the bus lines B1, B2, B3 are set to a high level, and the field effect transistors 7 1 to 7 m and the field effect transistor 8 1 to
Keep all 8 m in the ON state and set the adjacent signal line X 1
And X 2 , X 3 and X 4 , ..., X 2m-1 and X 2m are given the same signal. Therefore, the terminal ends of these adjacent signal lines X 1 and X 2 , X 3 and X 4 , ..., X 2m-1 and X 2m are short-circuited by the field effect transistors 8 1 to 8 m . That is, a pair of adjacent signal lines X 1 , X 2 , X 3
And X 4 , ..., X 2m-1 and X 2m , even if the wire breaks only at one place, no line defect occurs. Moreover, even if one odd and even one of the field-effect transistor 1 11 to 1 2mn adjacent occurs a failure, if odd and even other one is normal, does not occur point defects.

【0022】しかし、電界効果トランジスタ71 〜7m
および電界効果トランジスタ81 〜8m とXドライバ3
a,3bとの配線間の短絡がある場合には、そのままでは
線欠陥や点欠陥を生じるが、電界効果トランジスタ71
〜7m および電界効果トランジスタ81 〜8m とXドラ
イバ3a,3bとの短絡場所を探し、その短絡部分をレーザ
ーなどで切断すれば、線欠陥や点欠陥をなくすことがで
きる。すなわち、隣接する一対の信号線X1 とX2 、X
3 とX4 ,……,X2m-1とX2m上において、2か所以上
の断線および短絡が生じたり、隣り合う電界効果トラン
ジスタ111〜12m n の奇数番目と偶数番目が2つとも不
良を生じる確率は非常に低いので無欠陥で、高い歩留ま
り液晶表示装置を作ることができる。
However, the field effect transistors 7 1 to 7 m
And field effect transistors 8 1 to 8 m and X driver 3
a, when there is a short circuit between wirings and 3b is the intact cause line defects and point defects, the field effect transistor 7 1
To 7-m and the field effect transistor 8 1 to 8 m and X driver 3a, locate the short circuit location between 3b, if cleavage of the short circuit portion lasers, etc., can be eliminated line defect and a point defect. That is, a pair of adjacent signal lines X 1 and X 2 , X
3 and X 4 , ..., X 2m-1 and X 2m , disconnection and short circuit occur at two or more places, and adjacent field effect transistors 1 11 to 12m n have two odd and even numbers. In addition, since the probability of causing defects is extremely low, a defect-free liquid crystal display device with a high yield can be manufactured.

【0023】次に、欠陥部分の検出方法について説明す
る。
Next, a method of detecting a defective portion will be described.

【0024】まず、バスラインB1,B3をローレベルに、
バスラインB2をハイレベルにして、画像を表示した場
合、電界効果トランジスタ72 …がオン、電界効果トラ
ンジスタ71 …,81 …がオフ状態になり、偶数番目の
信号線X2 …のみがXドライバ3a,3bで駆動され、電界
効果トランジスタ121…を用いた偶数列の画素電極221
〜2mnのみで表示される。
First, the bus lines B1 and B3 are set to low level,
When the bus line B2 is set to the high level and an image is displayed, the field effect transistors 7 2 are turned on, the field effect transistors 7 1 ..., 8 1 ... are turned off, and only the even-numbered signal lines X 2 ... are turned on. The pixel electrodes 2 21 of even columns driven by the X drivers 3a and 3b and using the field effect transistors 1 21 ...
Only displayed in ~ 2 mn .

【0025】また、バスラインB1をハイレベルに、バス
ラインB2,B3をローレベルにして、画像を表示した場
合、電界効果トランジスタ71 …がオン、電界効果トラ
ンジスタ72 …,81 …がオフ状態になり、奇数番目の
信号線X1 のみがXドライバ3a,3bで駆動され、電界効
果トランジスタ111を用いた奇数列の画素電極211〜2
m-1nのみで表示される。そして、これら2つの表示した
画素電極211〜2mnの表示を比較することによって、電
界効果トランジスタ71 〜7m および電界効果トランジ
スタ81 〜8m や電界効果トランジスタ71 〜7m およ
び電界効果トランジスタ81 〜8m とXドライバ3a,3b
との配線間の短絡の場所を特定することができる。
[0025] In addition, the high level of the bus line B1, and the bus line B2, B3 to a low level, when you view the image, the field-effect transistor 7 1 ... is turned on, the field-effect transistor 7 2 ..., 8 1 ... is It is turned off, only the odd-numbered signal line X 1 is driven by the X drivers 3a and 3b, and the pixel electrodes 2 11 to 2 11 of the odd-numbered columns using the field effect transistor 11 1 are used.
Only displayed in m-1n . Then, by comparing the displays of these two displayed pixel electrodes 2 11 to 2 mn , the field effect transistors 7 1 to 7 m and the field effect transistors 8 1 to 8 m , the field effect transistors 7 1 to 7 m, and the electric field. Effect transistors 8 1 to 8 m and X drivers 3a and 3b
The location of the short circuit between the wiring and can be specified.

【0026】また、Xドライバ3a,3bを上下に配置した
のは、ドライバの実装ピッチを広げ実装部分の信頼性を
向上させるためであり、Xドライバ3a,3bを複数設けて
いるが、内蔵ドライバであればこの様に冗長性をもたせ
てもコストアップにならず、むしろ欠陥を修正・検索が
でき歩留まり向上につながる。
Further, the X drivers 3a and 3b are arranged above and below in order to widen the mounting pitch of the driver and improve the reliability of the mounting portion. Although a plurality of X drivers 3a and 3b are provided, the built-in driver In that case, even if such redundancy is provided, the cost does not increase, but rather, defects can be corrected and searched, which leads to an improvement in yield.

【0027】さらに、非反転状態の表示信号がXドライ
バ3aに加えられ、インバータ回路9を介して反転された
状態の表示信号がXドライバ3bに加えられ、1ライン分
セットし、Yドライバ4が走査線Y1 〜Yn に印加され
る電界効果トランジスタ111〜12mn のゲート電圧に対
応して、各Xドライバ3a,3bから同時に信号電圧を出力
する。この場合、Xドライバ3aから信号線X1 〜X2m
正極性の信号電圧を印加した時に、Xドライバ3bから信
号線X1 〜X2mに負極性の信号電圧が印加されることに
なり、印加される信号電圧の極性が信号線X1 〜X2m
2本毎に交互に反転されることになる。したがって、走
査線Y1 〜Yn と対向共通電極10a ,10b に誘起される
電圧の極性が反対となり打ち消されることにより、走査
線Y1 〜Yn と対向共通電極10a ,10b の電位変動を無
視でき、つまり液晶セルに所定の信号電圧を印加でき
る。なお、信号線X1 〜X2mに印加するデータ電圧の極
性は1フレーム期間中に所定周期で切り換える。
Further, the non-inverted display signal is applied to the X driver 3a, and the inverted display signal is applied to the X driver 3b via the inverter circuit 9 to set one line, and the Y driver 4 is set. Signal voltages are simultaneously output from the X drivers 3a and 3b corresponding to the gate voltages of the field effect transistors 11 1 to 12 mn applied to the scanning lines Y 1 to Y n . In this case, the X driver 3a when the positive signal voltage is applied to the signal lines X 1 to X 2m, that signal voltage of negative polarity from the X driver 3b to the signal lines X 1 to X 2m is applied, The polarity of the applied signal voltage is alternately inverted every two signal lines X 1 to X 2m . Therefore, ignoring the scan lines Y 1 to Y n and the counter common electrode 10a, by the polarity of the voltage induced in 10b is canceled becomes opposite, the scanning lines Y 1 to Y n and the counter common electrode 10a, a potential fluctuation of 10b That is, a predetermined signal voltage can be applied to the liquid crystal cell. The polarity of the data voltage applied to the signal lines X 1 to X 2m is switched in a predetermined cycle during one frame period.

【0028】また、図2は信号電圧による液晶の透過光
強度、すなわち輝度特性を示している。液晶材料にもよ
るが、一般に、輝度を変える信号電圧の範囲は2V程度
である。したがって、液晶がこのような特性をもつ時
に、サンプルホールド回路3a2,3b2 の出力オフセット
電圧のばらつきΔVが、100mV程度であっても、状
態によっては、透過光強度が10%程度異なり、図に示
すように人間の目にも識別できる輝度差を生じてしま
う。
FIG. 2 shows the intensity of transmitted light of the liquid crystal by the signal voltage, that is, the luminance characteristic. Although it depends on the liquid crystal material, the range of the signal voltage for changing the brightness is generally about 2V. Therefore, when the liquid crystal has such characteristics, even if the variation ΔV of the output offset voltage of the sample and hold circuits 3a2 and 3b2 is about 100 mV, the transmitted light intensity differs by about 10% depending on the state. As described above, a luminosity difference that can be recognized by human eyes is generated.

【0029】したがって、1組のシフトレジスタ3a1 ,
3b1 とサンプルホールド回路3a2 ,3b2 からなるXドラ
イバ3a,3bにおいて、Xドライバ3a,3b内のサンプルホ
ールド回路3a2 ,3b2 にオフセット電圧のばらつきがあ
るため、同一の画像情報を再現しようとしてもXドライ
バ3a,3bに対応した各画素電極211〜2mn毎にはオフセ
ットばらつきだけ異なった電圧が印加され輝度むらが生
じてしまう。このような輝度むらを解決するために、X
ドライバ3aに接続された信号線X1 ,X2 ,X5
6 ,……上の画素電極211〜2m-2nの対向共通電極10
a と、Xドライバ3bに接続された信号線X3 ,X4 ,X
7 ,X8 ,……上の画素電極231〜2mnの対向共通電極
10b の一対に、Xドライバ3a,3bのオフセットのばらつ
きを補正するようなレベル差のある電圧を印加する。
Therefore, one set of shift registers 3a1,
In the X drivers 3a and 3b composed of 3b1 and the sample and hold circuits 3a2 and 3b2, the sample and hold circuits 3a2 and 3b2 in the X drivers 3a and 3b have variations in offset voltage. 3a, occurs uneven brightness is different voltage applied for variations offsets for each pixel electrode 2 11 to 2 mn corresponding to 3b. In order to solve such uneven brightness, X
Signal line X1 which is connected to the driver 3a, X2, X 5,
X 6 , ..., the common electrode 10 facing the upper pixel electrodes 2 11 to 2 m-2n
a and the signal lines X 3 , X 4 , X connected to the X driver 3b
7, X 8, the counter common electrode of the pixel electrode 2 31 to 2 mn on ......
A voltage having a level difference that corrects the offset variation of the X drivers 3a and 3b is applied to the pair of 10b.

【0030】たとえば、Xドライバ3aがXドライバ3bよ
りも,オフセット電圧がΔVだけ低い場合、Xドライバ
3aにより作動する画素電極211〜2m-2nと、Xドライバ
3bにより作動する画素電極231〜2mnでは電位差ΔVに
応じた輝度差を生じてしまう。この場合Xドライバ3aに
対応する対向共通電極10a の電圧を、対向共通電極10b
に印加する電圧よりも電圧ΔVだけ低くすることによ
り、Xドライバ3aに対応する画素電極211〜2m-2nに印
加される電圧と、Xドライバ3bに対応する画素電極231
〜2mnに印加される電圧は同等になり、輝度むらのない
高画質が得られる。
For example, when the offset voltage of the X driver 3a is lower than that of the X driver 3b by ΔV, the X driver 3a
And the pixel electrode 2 11 ~2 m-2n operated by 3a, X driver
In the pixel electrodes 2 31 to 2 mn operated by 3b, a brightness difference corresponding to the potential difference ΔV occurs. In this case, the voltage of the counter common electrode 10a corresponding to the X driver 3a is set to the counter common electrode 10b.
The voltage applied to the pixel electrodes 2 11 to 2 m-2n corresponding to the X driver 3a and the pixel electrode 2 31 corresponding to the X driver 3b by lowering the voltage ΔV from the voltage applied to the X driver 3a.
The voltages applied to ˜2 mn are the same, and high image quality without uneven brightness can be obtained.

【0031】すなわち、対向共通電極10a ,10b を電気
的に全て共通とせず、Xドライバ3a,3b毎に共通とする
ことにより、Xドライバ3a,3bの出力オフセット電圧の
ばらつきを直流電位により補正し、輝度むらが生じない
ような電位を各対向共通電極10a ,10b に印加すること
により、Xドライバ3a,3bの出力オフセット電圧にばら
つきがあっても、各画素電極211〜2mnの液晶に印加さ
れる電圧のばらつきは軽減できる。
That is, by not making all the common electrodes 10a and 10b electrically common but making them common to each X driver 3a and 3b, the variation in the output offset voltage of the X drivers 3a and 3b is corrected by the DC potential. each counter common electrode 10a potential that does not cause brightness unevenness, by applying to 10b, X driver 3a, even if there are variations in the output offset voltage of 3b, the liquid crystal of each pixel electrode 2 11 to 2 mn The variation in applied voltage can be reduced.

【0032】次に、他の実施例を図3を参照して説明す
る。
Next, another embodiment will be described with reference to FIG.

【0033】この図3に示す実施例は、図1に示す実施
例において、カラー用に構成したもので、各Xドライバ
3a,3bを、それぞれ赤用、青用、緑用の3つのXドライ
バ3ar ,3br ,3ab ,3bb ,3ag ,3bg から構成し、赤
用、青用、緑用のXドライバ3br ,3bb ,3ag には、イ
ンバータ回路9r,9b,9gを介して制御回路5が接続して
いる。また、対向共通電極10は電気的に共通に接続した
ものである。
The embodiment shown in FIG. 3 is configured for color in the embodiment shown in FIG.
3a and 3b are composed of three X drivers 3ar, 3br, 3ab, 3bb, 3ag and 3bg for red, blue and green respectively, and X drivers 3br, 3bb and 3ag for red, blue and green. Is connected to the control circuit 5 via inverter circuits 9r, 9b, 9g. Further, the counter common electrode 10 is electrically connected in common.

【0034】そして、この図3に示す回路も、図1に示
す回路と同様に動作する。
The circuit shown in FIG. 3 also operates similarly to the circuit shown in FIG.

【0035】[0035]

【発明の効果】請求項1記載のアクティブマトリクス型
表示装置によれば、信号線を2m本とし、走査線をn本
とし信号線を駆動するドライバと信号線との接続部およ
び奇数番目と偶数番目の信号線の終端間の少なくともい
ずれか一方にスイッチング素子を備えたため、信号線と
スイッチング素子の双方に互換性があるため、点欠陥お
よび線欠陥の修正が容易であり、信号線の偶数番目また
は奇数番目を信号線のスイッチング素子により独立に選
択でき、欠陥部の場所を容易に特定でき、信号線の断線
による線欠陥は、信号線の終端のスイッチング素子を閉
じると自動的になくすことができる。
According to the active matrix type display device of the first aspect, the number of signal lines is 2 m, the number of scanning lines is n, the connection portion between the driver for driving the signal lines and the signal lines, and the odd number and the even number. Since the switching element is provided on at least one of the ends of the second signal line, the signal line and the switching element are compatible with each other, making it easy to correct point defects and line defects. Or the odd number can be selected independently by the switching element of the signal line, the location of the defective part can be easily specified, and the line defect due to the disconnection of the signal line can be automatically eliminated by closing the switching element at the end of the signal line. it can.

【0036】請求項2記載のアクティブマトリクス型表
示装置によれば、請求項1記載のアクティブマトリクス
型表示装置において、複数の信号線には、所定本数ごと
に交互に正極性の信号電圧と不極性の信号電圧とが交互
に印加されるため、正極性と負極性の信号電圧が印加さ
れる信号線の数をほぼ等しくすることにより、走査線の
電圧の極性が反対となり打ち消され、走査線の電位変動
を無視でき、表示品質が向上することができる。
According to the active matrix type display device of the second aspect, in the active matrix type display device of the first aspect, a plurality of signal lines are alternately provided with a positive polarity signal voltage and a non-polarity for every predetermined number. Since the signal voltage of the scanning line is applied alternately, the polarity of the voltage of the scanning line is reversed and canceled by making the number of signal lines to which the positive and negative signal voltages are applied almost equal. The potential fluctuation can be ignored, and the display quality can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のアクティブマトリクス型表示装置の一
実施例を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of an active matrix display device of the present invention.

【図2】同上信号電圧による液晶の透過光強度(輝度)
を示す電圧透過光強度特性図である。
[Fig. 2] Same as above Same as transmitted light intensity (luminance) of liquid crystal by signal voltage
FIG. 6 is a voltage transmitted light intensity characteristic diagram showing

【図3】他の実施例のアクティブマトリクス型表示装置
を示す回路図である。
FIG. 3 is a circuit diagram showing an active matrix display device of another embodiment.

【図4】従来のアクティブマトリクス型表示装置の回路
図である。
FIG. 4 is a circuit diagram of a conventional active matrix display device.

【符号の説明】[Explanation of symbols]

11〜1mn アクティブ素子としての電界効果トラン
ジスタ 211〜2mn 画素電極 3a,3b Xドライバ 71 〜7m スイッチング素子としての電界効果トラ
ンジスタ 81 〜8m スイッチング素子としての電界効果トラ
ンジスタ Y1 〜Yn 走査線 X1 〜X2m 信号線
1 11 to 1 mn field effect transistor Y 1 as field effect transistors 8 1 to 8 m switching elements as a field effect transistor 2 11 to 2 mn pixel electrodes 3a, 3b X driver 7 1 to 7-m switching element as an active element ~ Y n scanning line X 1 ~ X 2 m signal line

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の信号線とこの信号線に直交する複
数の走査線とを備え、これら信号線および走査線の各交
点に配置されたアクティブ素子および画素電極が形成さ
れた基板を有するアクティブマトリクス型表示装置にお
いて、 前記信号線は2m本とし、前記走査線はn本とし、前記
画素電極をm×n個とし、前記各画素電極に一方の主電
極を共通にして2個のアクティブ素子を接続し、この2
個のアクティブ素子の制御電極を共通の前記走査線に接
続し、前記2個のアクティブ素子の他方の主電極を隣接
する2本の前記信号線にそれぞれ接続し、前記信号線に
これら信号線を駆動するドライバを接続し、このドライ
バと前記信号線との接続部および奇数番目と偶数番目の
前記信号線の終端間の少なくともいずれか一方にスイッ
チング素子を備えたことを特徴とするアクティブマトリ
クス型表示装置。
1. An active device comprising a plurality of signal lines and a plurality of scanning lines orthogonal to the signal lines, and an active element disposed at each intersection of the signal lines and the scanning lines and a substrate on which pixel electrodes are formed. In the matrix-type display device, the number of signal lines is 2 m, the number of scanning lines is n, the number of pixel electrodes is m × n, and one main electrode is common to each pixel electrode. Connect the two
The control electrodes of the active elements are connected to the common scanning line, the other main electrodes of the two active elements are connected to the two adjacent signal lines, and these signal lines are connected to the signal lines. An active matrix display characterized in that a driver to be driven is connected, and a switching element is provided in at least one of a connecting portion between the driver and the signal line and an end of the odd-numbered and even-numbered signal lines. apparatus.
【請求項2】 複数の信号線には、所定本数ごとに交互
に正極性の信号電圧と不極性の信号電圧とが交互に印加
されることを特徴とする請求項1記載のアクティブマト
リクス型表示装置。
2. The active matrix type display according to claim 1, wherein a positive polarity signal voltage and a non-polarity signal voltage are alternately applied to the plurality of signal lines for every predetermined number. apparatus.
JP12077392A 1992-05-13 1992-05-13 Active matrix type display device Pending JPH05313196A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12077392A JPH05313196A (en) 1992-05-13 1992-05-13 Active matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12077392A JPH05313196A (en) 1992-05-13 1992-05-13 Active matrix type display device

Publications (1)

Publication Number Publication Date
JPH05313196A true JPH05313196A (en) 1993-11-26

Family

ID=14794648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12077392A Pending JPH05313196A (en) 1992-05-13 1992-05-13 Active matrix type display device

Country Status (1)

Country Link
JP (1) JPH05313196A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846206A (en) * 1994-07-29 1996-02-16 Hitachi Ltd Liquid crystal display
JP2007226177A (en) * 2006-02-24 2007-09-06 Genta Kagi Kogyo Kofun Yugenkoshi Thin film transistor array substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846206A (en) * 1994-07-29 1996-02-16 Hitachi Ltd Liquid crystal display
JP2007226177A (en) * 2006-02-24 2007-09-06 Genta Kagi Kogyo Kofun Yugenkoshi Thin film transistor array substrate

Similar Documents

Publication Publication Date Title
US8421724B2 (en) Liquid crystal display device
US5289174A (en) Liquid crystal display device
JP4006304B2 (en) Image display device
US20060119557A1 (en) System and method for driving an LCD
EP0875879A1 (en) Liquid crystal display device and method for driving the same with driving of both ends of display electrodes
JPH09265279A (en) Driving circuit for thin film transistor type liquid crystal display device
US7286107B2 (en) Liquid crystal display
CN112732109B (en) Display device
JPH01130131A (en) Driver-containing active matrix panel
JP4795548B2 (en) Liquid crystal display board inspection method
JP2001184012A (en) Matrix type display device
JP2003157053A (en) Liquid crystal display device, and inspection method and device therefor
JP4128677B2 (en) Inspection method for liquid crystal display devices
JPH05313196A (en) Active matrix type display device
JP3492203B2 (en) Liquid crystal display
JPH01130133A (en) Driver-containing active matrix panel
JPH02298915A (en) Liquid crystal display device
JP3177702B2 (en) Inspection method of liquid crystal display
JP3290602B2 (en) Liquid crystal display device inspection method and liquid crystal display device
JP3302623B2 (en) Inspection method for active matrix type liquid crystal panel
JP3179319B2 (en) Defect detection method for matrix type display device
JPH02136824A (en) Liquid crystal panel driving circuit
JP2001318356A (en) Liquid crystal display device and its inspecting method
JP3428317B2 (en) Inspection method of liquid crystal panel
JP2002023194A (en) Detection method of defect in active matrix liquid crystal panel