JPH1114556A - Method and apparatus for inspection of tft liquid-crystal panel - Google Patents
Method and apparatus for inspection of tft liquid-crystal panelInfo
- Publication number
- JPH1114556A JPH1114556A JP16823097A JP16823097A JPH1114556A JP H1114556 A JPH1114556 A JP H1114556A JP 16823097 A JP16823097 A JP 16823097A JP 16823097 A JP16823097 A JP 16823097A JP H1114556 A JPH1114556 A JP H1114556A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- test signal
- liquid crystal
- crystal substrate
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、スイッチング素子
にTFT(thin film transistor:薄膜トランジスタ)
を用いたアクティブマトリクス方式の液晶パネル(以
下、TFT液晶パネルと言う)の検査方法及びその装置
に関し、特に、ドライバICを取り付ける前の段階で行
われる“べた点灯検査”と呼ばれる検査方法及びその装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (TFT) for a switching element.
Inspection method and device for an active matrix type liquid crystal panel (hereinafter, referred to as TFT liquid crystal panel) using the method, and particularly, an inspection method called “solid lighting inspection” performed at a stage before mounting a driver IC and an apparatus therefor About.
【0002】TFT液晶パネルは、画素電極と対向電極
との間に挟み込まれた液晶の配向を、両電極間の容量に
書き込まれた電圧(以下、画素電圧と言う)で制御する
ことによって所望の表示階調を得るというものである。
TFTのスイッチング動作によって正確な画素電圧の書
き込みが可能で、微妙な中間調を表示できるという特長
があり、パーソナルコンピュータをはじめ様々な表示装
置に多用されている。しかし、一方でTFTの製造欠陥
に伴う歩留まりの低さという難点も持ち合わせており、
歩留まり改善に寄与する有益な技術の提供が求められて
いる。2. Description of the Related Art A TFT liquid crystal panel controls a liquid crystal sandwiched between a pixel electrode and a counter electrode by controlling a voltage (hereinafter referred to as a pixel voltage) written in a capacitor between the two electrodes. This is to obtain a display gradation.
It has a feature that accurate pixel voltage can be written by switching operation of a TFT and a delicate halftone can be displayed, and is widely used in various display devices including personal computers. However, on the other hand, it also has the disadvantage of low yield due to TFT manufacturing defects,
There is a need to provide useful technologies that contribute to yield improvement.
【0003】[0003]
【従来の技術】一般に、TFT液晶パネルの歩留まり
は、ドライバICを実装する前の工程のうちラビング工
程と貼り合わせ工程が支配的である。ラビング工程では
配向膜のこすり過ぎによって配向不良や光漏れを生じや
すく或いは摩耗帯電によってTFTや配向膜が破壊しや
すいからであり、また、貼り合わせ工程ではセル・ギャ
ップが不均一になって表示ムラが生じやすいからであ
る。ドライバICを実装する前の段階のTFT液晶パネ
ルを便宜的に液晶基板と称すると、この液晶基板の欠陥
は“べた点灯検査”と呼ばれる手法によってスクリーニ
ングされていた。2. Description of the Related Art In general, the yield of a TFT liquid crystal panel is dominated by a rubbing step and a bonding step among the steps before mounting a driver IC. This is because in the rubbing process, the alignment film is easily rubbed, which may cause poor alignment or light leakage, or the TFT or the alignment film is liable to be broken by abrasion charging. Is likely to occur. If the TFT liquid crystal panel before the driver IC is mounted is referred to as a liquid crystal substrate for the sake of convenience, defects in the liquid crystal substrate have been screened by a technique called "solid lighting inspection".
【0004】図8において、1は液晶基板である。液晶
基板1は2枚のガラス板の一方にゲートバスラインとデ
ータバスラインを交差配列すると共に各交差点にTFT
と液晶電極を形成し、他方のガラス板に共通電極を形成
した構造を有しており、図では各々一つのデータバスラ
イン2、ゲートバスライン3、TFT4及び液晶電極5
を代表的に示してある。液晶基板1の少なくとも2辺に
はそれぞれゲートバスラインとデータバスラインの先端
が露出している。この露出部分にTAB(tapeautomate
d bonding)によってドライバICを実装することにな
るが、現段階ではまだドライバICは取り付けられてい
ない。In FIG. 8, reference numeral 1 denotes a liquid crystal substrate. The liquid crystal substrate 1 has a gate bus line and a data bus line intersectingly arranged on one of two glass plates and a TFT at each intersection.
And a liquid crystal electrode are formed, and a common electrode is formed on the other glass plate. In the figure, one data bus line 2, one gate bus line 3, a TFT 4, and a liquid crystal electrode 5 are provided.
Are representatively shown. The ends of the gate bus lines and the data bus lines are exposed on at least two sides of the liquid crystal substrate 1, respectively. TAB (tapeautomate
d bonding), and the driver IC is not yet mounted at this stage.
【0005】従来のべた点灯検査は、全てのゲートバス
ラインに共通のTFTオン試験信号Sgを加えながら、
全てのデータバスラインに共通の表示試験信号Sdを加
えるというものである。なお、共通電極の電位(Vco
m)は省略してある。Sgの1周期Tgは当該液晶基板
1の水平走査周波数の周期にほぼ相当し、例えば60H
zの表示画像であればTgは16.6msになる。Sg
のアクティブ期間のレベルはTFT4のしきい値を十分
に超える大きさに設定されており、このアクティブ期間
でTFT4がオンするようになっている。一方、Sdは
任意の一つの表示階調(典型的には黒レベル又は白レベ
ル)に対応した電位レベルに設定されており、且つ、液
晶劣化防止のために、Vcomを中心にTgの周期で正
負交互に交流駆動されている。In the conventional solid lighting test, a common TFT ON test signal Sg is applied to all the gate bus lines,
A common display test signal Sd is applied to all data bus lines. Note that the potential of the common electrode (Vco
m) is omitted. One cycle Tg of Sg substantially corresponds to the cycle of the horizontal scanning frequency of the liquid crystal substrate 1, for example, 60H
For a display image of z, Tg is 16.6 ms. Sg
Is set to a level sufficiently exceeding the threshold value of the TFT 4, and the TFT 4 is turned on during this active period. On the other hand, Sd is set to a potential level corresponding to any one display gradation (typically, a black level or a white level), and at a period of Tg around Vcom to prevent liquid crystal deterioration. AC drive is performed alternately for positive and negative.
【0006】Sdの階調を黒レベルにすると液晶基板1
の全面が黒表示になり、逆に白レベルにすると液晶基板
1の全面が白表示になる。したがって、前者では欠陥画
素が白く見え、後者では欠陥画素が黒く見えるから、欠
陥の程度によって液晶基板1の良・不良を判定できる。When the gradation of Sd is set to the black level, the liquid crystal substrate 1
The entire surface of the liquid crystal substrate 1 is displayed in black, and when the white level is set, the entire surface of the liquid crystal substrate 1 is displayed in white. Therefore, the defective pixel looks white in the former case and the defective pixel looks black in the latter case, so that the quality of the liquid crystal substrate 1 can be determined based on the degree of the defect.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、かかる
従来のべた点灯検査にあっては、TFTのオフ欠陥(不
完全なオフ状態;具体的にはソース−ドレイン間が小さ
な抵抗値でつながった状態)があった場合、液晶基板1
の表示状態からはこの欠陥を見つけ出すことができない
という問題点があった。However, in such a conventional solid lighting inspection, the off defect of the TFT (incomplete off state; specifically, a state in which the source and drain are connected with a small resistance value). If there is, the liquid crystal substrate 1
There is a problem that this defect cannot be found from the display state of (1).
【0008】すなわち、正常なTFTの場合はSgのア
クティブ期間でオン状態となってSdのレベルを画素電
極5に書き込み、Sgの立ち下がりと同時にオフ状態と
なって次回のSgの立ち上がりまでの間その書き込み電
位を保持するが、オフ欠陥を生じたTFTの場合はSg
が立ち下がってもオフ状態にならないため、Sdが継続
的に液晶電極5に書き込まれてしまう。何れの場合も液
晶基板1の表示状態はまったく同じであり、正常なTF
Tとオフ欠陥を生じたTFTの見分けが付かない。That is, in the case of a normal TFT, the TFT is turned on during the active period of Sg, the level of Sd is written to the pixel electrode 5, and turned off simultaneously with the fall of Sg until the next rise of Sg. The write potential is maintained, but in the case of a TFT having an off defect, Sg
Does not enter the off state even if falls, so that Sd is continuously written to the liquid crystal electrode 5. In each case, the display state of the liquid crystal substrate 1 is exactly the same, and the normal TF
It is indistinguishable between T and a TFT having an off defect.
【0009】なお、TFTのオフ欠陥は、全てのゲート
バスラインに一度にSgを与えるのではなく、ゲートバ
スラインを線順次に選択しながらSgを順番に与えるこ
とによって識別できる。例えば、i行目のゲートバスラ
インにSgを与えたときに、i行目以外の画素が表示
(Sdのレベル)された場合は、その画素のTFTにオ
フ欠陥が生じていることを識別できる。The off-defect of a TFT can be identified by applying Sg sequentially while selecting gate bus lines line by line instead of applying Sg to all gate bus lines at once. For example, when Sg is applied to the gate bus line in the i-th row and a pixel other than the i-th row is displayed (Sd level), it can be identified that the TFT of the pixel has an off defect. .
【0010】但し、そのためには、液晶基板1のゲート
バスラインの一本一本と電気的なコンタクトをとる必要
があるが、ゲートバスラインのピッチはきわめて狭いた
め、コンタクト用治具の工作精度や位置合わせ精度を十
分なものにしなければならず、結局、検査コストのアッ
プにつながってしまう。そこで、本発明は、ドライバI
Cを取り付ける前のべた点灯検査において、簡単な工夫
でTFTのオフ欠陥を識別することを目的とする。However, for this purpose, it is necessary to make electrical contact with each of the gate bus lines of the liquid crystal substrate 1. However, since the pitch of the gate bus lines is extremely narrow, the machining accuracy of the contact jig is required. In addition, the alignment accuracy must be sufficient, which ultimately leads to an increase in inspection cost. Therefore, the present invention provides a driver I
An object of the present invention is to identify an off defect of a TFT by a simple device in a solid lighting inspection before attaching C.
【0011】[0011]
【課題を解決するための手段】本発明は、液晶基板の短
辺側に露出した全てのゲートバスラインに共通のTFT
オン試験信号を印加しながら、前記液晶基板の長辺側に
露出した全てのデータバスラインに共通の表示試験信号
を印加して、前記液晶基板の全ての画素の表示状態を検
査する際に、前記表示試験信号のレベルを前記TFTオ
ン試験信号のアクティブ期間とインアクティブ期間とで
異ならせたことを特徴とするものである。The present invention provides a TFT common to all gate bus lines exposed on the short side of a liquid crystal substrate.
When applying a common display test signal to all data bus lines exposed on the long side of the liquid crystal substrate while applying the ON test signal, when inspecting the display state of all the pixels of the liquid crystal substrate, The level of the display test signal is different between the active period and the inactive period of the TFT ON test signal.
【0012】説明の都合上、TFTオン試験信号のアク
ティブ期間における表示試験信号のレベルをVa、TF
Tオン試験信号のインアクティブ期間における表示試験
信号のレベルをVbとすると、正常なTFTの場合は、
TFTオン試験信号のアクティブ期間に書き込まれた画
素電圧(Va)をTFTオン試験信号のインアクティブ
期間の間保持するため、画面の表示レベルはVaに対応
したものになるが、オフ欠陥を生じたTFTの場合は、
TFTオン試験信号のインアクティブ期間になると画素
電圧がVbに書き換えられてしまうために、画面の表示
レベルがVaからVbへと変化する。したがって、この
変化を目視確認することにより、欠陥画素を容易に識別
できる。For convenience of explanation, the levels of the display test signal during the active period of the TFT ON test signal are represented by Va and TF.
Assuming that the level of the display test signal during the inactive period of the T-on test signal is Vb, in the case of a normal TFT,
Since the pixel voltage (Va) written during the active period of the TFT-on test signal is maintained during the inactive period of the TFT-on test signal, the display level of the screen corresponds to Va, but an off defect occurs. In the case of TFT,
Since the pixel voltage is rewritten to Vb in the inactive period of the TFT ON test signal, the display level of the screen changes from Va to Vb. Therefore, by visually confirming this change, a defective pixel can be easily identified.
【0013】[0013]
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図1、図2は本発明に係るTFT液晶
パネルの検査方法及びその装置の一実施例を示す図であ
る。図1において、10はドライバICを取り付ける前
の液晶基板(従来の液晶基板1に相当)であり、11は
液晶基板10の長辺側10aに露出した全てのデータバ
スラインに電気的に接続するデータ用コンタクト、12
は液晶基板10の短辺側10bに露出した全てのゲート
バスラインに電気的に接続するゲート用コンタクトであ
る。なお、データ用コンタクト11及びゲート用コンタ
クト12は液晶基板10から離れているが、これは図示
の都合である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 and FIG. 2 are views showing one embodiment of a method and an apparatus for inspecting a TFT liquid crystal panel according to the present invention. In FIG. 1, reference numeral 10 denotes a liquid crystal substrate (corresponding to a conventional liquid crystal substrate 1) before a driver IC is mounted, and reference numeral 11 denotes an electrical connection to all data bus lines exposed on the long side 10a of the liquid crystal substrate 10. Data contacts, 12
Is a gate contact electrically connected to all gate bus lines exposed on the short side 10b of the liquid crystal substrate 10. Although the data contact 11 and the gate contact 12 are separated from the liquid crystal substrate 10, this is convenient for illustration.
【0014】13はゲート用信号発生器、14はデータ
用信号発生器である。これらの信号発生器13、14
は、所定のタイミング信号(液晶基板10の表示信号に
対応した水平垂直同期信号やクロック信号など)に同期
した試験信号を発生してゲート用コンタクト11やデー
タ用コンタクト12に印加するためのものであり、ゲー
ト用信号発生器13とゲート用コンタクト12は一体と
して特許請求の範囲に記載の“第1の手段”を構成し、
また、データ用信号発生器14とデータ用コンタクト1
1は一体として特許請求の範囲に記載の“第2の手段”
及び“第3の手段”を構成する。Reference numeral 13 denotes a gate signal generator, and reference numeral 14 denotes a data signal generator. These signal generators 13, 14
Is for generating a test signal synchronized with a predetermined timing signal (horizontal / vertical synchronizing signal or clock signal corresponding to the display signal of the liquid crystal substrate 10) and applying it to the gate contact 11 and the data contact 12. Yes, the gate signal generator 13 and the gate contact 12 integrally constitute "first means" described in the claims,
Also, the data signal generator 14 and the data contact 1
1 is an integral part of the "second means" described in the claims.
And "third means".
【0015】ゲート用信号発生器13からゲート用コン
タクト12に印加されるTFTオン試験信号Sgは従来
例と同様であるが、データ用信号発生器14からデータ
用コンタクト11に印加される表示用試験信号Sd’
は、以下の点で従来例と相違する。すなわち、図2は本
実施例のSg及びSd’の波形図であり、Sgは、従来
例と同様に一つの周期Tgにアクティブ期間(TFTの
しきい値を上回るレベルの期間)とインアクティブ期間
(TFTのしきい値を下回るレベルの期間)を含むが、
Sd’は、Sgのアクティブ期間のレベル(便宜的にV
a)と同インアクティブ期間のレベル(便宜的にVb)
とで異なっている。なお、液晶の劣化防止のために交流
駆動を行うのは当然であり、本実施例のVa及びVbも
comを中心にしてTgの周期で正負(Va、Vbの後
のマイナス記号は負極性を表わしている)に振ってい
る。The TFT on test signal Sg applied from the gate signal generator 13 to the gate contact 12 is the same as that of the conventional example, but the display test applied from the data signal generator 14 to the data contact 11 is performed. Signal Sd '
Differs from the conventional example in the following points. That is, FIG. 2 is a waveform diagram of Sg and Sd 'of the present embodiment. In the same manner as in the conventional example, Sg represents an active period (a period of a level exceeding the threshold value of the TFT) and an inactive period in one cycle Tg. (Period below the threshold of TFT)
Sd ′ is the level of the active period of Sg (for convenience, V
Level of inactive period same as a) (Vb for convenience)
And are different. It is natural that AC driving is performed to prevent the deterioration of the liquid crystal. Va and Vb in this embodiment are also positive and negative with a cycle of Tg around com (a minus sign after Va and Vb indicates a negative polarity). (Representing).
【0016】このような構成において、正常なTFTの
場合は、Sgのアクティブ期間でオン状態となってVa
を画素電極に書き込んだ後、Sgのインアクティブ期間
でオフ状態となって書き込まれたVaをそのまま保持す
る。このため、Sgのインアクティブ期間におけるVb
は何ら表示に影響しない。例えば、Vaを黒レベルとす
れば、画面表示は黒のままである。In such a configuration, in the case of a normal TFT, the TFT is turned on during the active period of Sg and becomes Va.
Is written to the pixel electrode and then turned off during the inactive period of Sg, and the written Va is held as it is. Therefore, Vb during the inactive period of Sg
Has no effect on the display. For example, if Va is a black level, the screen display remains black.
【0017】これに対して、オフ欠陥を生じたTFTの
場合は、Sgのインアクティブ期間で完全なオフ状態と
ならないため、この欠陥TFTを通して画素電圧がVa
からVb(又はVbに近いレベル)へと書き換えられて
しまう。したがって、例えば、Vaを黒レベル、Vbを
白レベルとすれば、画面表示が当該欠陥部分で黒から白
に変化するので、容易に欠陥を識別できる。On the other hand, in the case of a TFT having an off defect, the pixel is not completely turned off during the inactive period of Sg.
To Vb (or a level close to Vb). Therefore, for example, if Va is a black level and Vb is a white level, the screen display changes from black to white at the defective portion, so that the defect can be easily identified.
【0018】なお、図2の例では、Sgのアクティブ期
間のSd’をVa、インアクティブ期間のSd’をVb
とし、且つ、Va>Vb>Vcom(負極性側ではVa
<Vb<Vcom)としているが、これに限らない。要
は、Sgのアクティブ期間のSd’のレベルVaとイン
アクティブ期間のSd’のレベルVbとを異ならせれば
よく、例えば、図3に示すように、Va>Vb=Vco
m(負極性側ではVa<Vb=Vcom)としてもよい
し、図4に示すように、VaとVbを入れ替え(すなわ
ちSgのアクティブ期間のSd’をVb、インアクティ
ブ期間のSd’をVa)てもよいし、図5に示すよう
に、Va>Vb=Vcom(負極性側ではVa<Vb=
Vcom)としてもよい。あるいは、液晶の劣化を無視
できる程度に検査時間が短い場合は、図6や図7に示す
ように、交流駆動を行わず全ての周期でVa>Vb>V
com又はVa>Vb=Vcom(図7ではVa(-) <
Vb (-) <Vcom又はVa(-) <Vb(-) =Vco
m)としてもよい。In the example of FIG. 2, the active period of Sg
Sd 'during the period of Va, and Sd' during the inactive period as Vb.
And Va> Vb> Vcom (Va on the negative polarity side
<Vb <Vcom), but is not limited to this. Required
Is equal to the level Va of Sd 'during the active period of Sg.
If the level Vb of Sd 'during the active period is different
For example, as shown in FIG. 3, Va> Vb = Vco
m (Va <Vb = Vcom on the negative polarity side)
Then, as shown in FIG. 4, Va and Vb are exchanged (that is,
Sd 'during the active period of Sg is Vb,
Va) may be used for Sd 'in the active period, or as shown in FIG.
Va> Vb = Vcom (Va <Vb = on the negative polarity side)
Vcom). Or ignore the degradation of the liquid crystal
If the inspection time is as short as possible, see Fig. 6 and Fig. 7
Thus, Va> Vb> V in all the cycles without performing the AC drive.
com or Va> Vb = Vcom (Va in FIG. 7)(-)<
Vb (-)<Vcom or Va(-)<Vb(-)= Vco
m).
【0019】また、VaやVbに対応する階調レベル
も、大きなコントラスト比を得るという観点から当然、
一方を最大の階調レベル、他方を最小の階調レベルとす
べきであるが、十分な識別性能が得られるのであれば、
適宜の中間調をVaやVbに割当てても構わない。Also, from the viewpoint of obtaining a large contrast ratio, the gradation levels corresponding to Va and Vb are naturally
One should be the maximum gradation level and the other should be the minimum gradation level, but if sufficient discrimination performance can be obtained,
An appropriate halftone may be assigned to Va or Vb.
【0020】[0020]
【発明の効果】本発明によれば、全てのデータバスライ
ンに印加する表示試験信号のレベルを、TFTオン試験
信号のアクティブ期間とインアクティブ期間とで異なら
せるという簡単な工夫だけで、オフ欠陥を生じたTFT
の画素を間違いなく識別することができ、不良の液晶基
板をべた点灯検査の段階で確実にスクリーニングでき
る。According to the present invention, the off-defects can be obtained simply by making the level of the display test signal applied to all the data bus lines different between the active period and the inactive period of the TFT-on test signal. TFT that caused
Pixel can be identified without fail, and a defective liquid crystal substrate can be reliably screened at the solid lighting inspection stage.
【0021】そして、このことにより、ドライバICの
無用な破棄を回避して製造コストを大幅に抑制できると
いうTFT液晶パネルの分野にとってきわめて有益な効
果が得られる。その理由は、従来技術では、ドライバI
Cを取り付けた後の検査でしかオフ欠陥を生じたTFT
を見つけ出すことができなかったからであり、一旦取り
付けたドライバICを取り外すには相応の手間とコスト
がかかるため、不本意ながら液晶ユニット全体を破棄せ
ざるを得なかったからである。As a result, an extremely advantageous effect can be obtained in the field of TFT liquid crystal panels that the manufacturing cost can be largely suppressed by avoiding unnecessary disposal of the driver IC. The reason is that in the prior art, the driver I
TFT with off-defect only in inspection after attaching C
The reason for this is that it was not possible to find out, and it took considerable time and effort to remove the driver IC once attached, so that the entire liquid crystal unit had to be discarded unwillingly.
【図1】一実施例の概念的な構成図である。FIG. 1 is a conceptual configuration diagram of one embodiment.
【図2】一実施例の信号波形図である。FIG. 2 is a signal waveform diagram of one embodiment.
【図3】一実施例の他の信号波形図(その1)である。FIG. 3 is another signal waveform diagram of the embodiment (part 1).
【図4】一実施例の他の信号波形図(その2)である。FIG. 4 is another signal waveform diagram of the embodiment (part 2).
【図5】一実施例の他の信号波形図(その3)である。FIG. 5 is another signal waveform diagram of the embodiment (part 3).
【図6】一実施例の他の信号波形図(その4)である。FIG. 6 is another signal waveform diagram of the embodiment (part 4).
【図7】一実施例の他の信号波形図(その5)である。FIG. 7 is another signal waveform diagram (part 5) of the embodiment.
【図8】従来のべた点灯検査の概念図である。FIG. 8 is a conceptual diagram of a conventional solid lighting inspection.
Sg:TFTオン試験信号 Sd’:表示試験信号 2:データバスライン 3:ゲートバスライン 10:液晶基板 10a:長辺側 10b:短辺側 11:データ用コンタクト(第2の手段。第3の手段) 12:ゲート用コンタクト(第1の手段) 13:ゲート用信号発生器(第1の手段) 14:データ用信号発生器(第2の手段。第3の手段) Sg: TFT ON test signal Sd ': Display test signal 2: Data bus line 3: Gate bus line 10: Liquid crystal substrate 10a: Long side 10b: Short side 11: Data contact (second means. Means 12: Gate contact (first means) 13: Gate signal generator (first means) 14: Data signal generator (second means; third means)
フロントページの続き (51)Int.Cl.6 識別記号 FI G09F 9/35 302 G09F 9/35 302 Continued on the front page (51) Int.Cl. 6 Identification symbol FI G09F 9/35 302 G09F 9/35 302
Claims (2)
バスラインに共通のTFTオン試験信号を印加しなが
ら、前記液晶基板の長辺側に露出した全てのデータバス
ラインに共通の表示試験信号を印加して、前記液晶基板
の全ての画素の表示状態を検査する方法において、前記
表示試験信号のレベルを前記TFTオン試験信号のアク
ティブ期間とインアクティブ期間とで異ならせたことを
特徴とするTFT液晶パネルの検査方法。1. A display common to all data bus lines exposed on the long side of the liquid crystal substrate while applying a common TFT ON test signal to all gate bus lines exposed on the short side of the liquid crystal substrate. In a method of applying a test signal and inspecting a display state of all pixels on the liquid crystal substrate, a level of the display test signal is made different between an active period and an inactive period of the TFT-on test signal. Inspection method for TFT liquid crystal panel.
バスラインに共通のTFTオン試験信号を印加するため
の第1の手段と、前記液晶基板の長辺側に露出した全て
のデータバスラインに共通の表示試験信号を印加するた
めの第2の手段と、前記表示試験信号のレベルを前記T
FTオン試験信号のアクティブ期間とインアクティブ期
間とで異ならせるための第3の手段と、を備えたことを
特徴とするTFT液晶パネルの検査装置。2. A first means for applying a common TFT on test signal to all gate bus lines exposed on the short side of the liquid crystal substrate, and all data exposed on the long side of the liquid crystal substrate. A second means for applying a common display test signal to a bus line;
3. A TFT liquid crystal panel inspection apparatus, comprising: third means for making an active period and an inactive period of an FT-on test signal different.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16823097A JPH1114556A (en) | 1997-06-25 | 1997-06-25 | Method and apparatus for inspection of tft liquid-crystal panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16823097A JPH1114556A (en) | 1997-06-25 | 1997-06-25 | Method and apparatus for inspection of tft liquid-crystal panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1114556A true JPH1114556A (en) | 1999-01-22 |
Family
ID=15864197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16823097A Pending JPH1114556A (en) | 1997-06-25 | 1997-06-25 | Method and apparatus for inspection of tft liquid-crystal panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1114556A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000054099A1 (en) * | 1999-03-08 | 2000-09-14 | Seiko Epson Corporation | Liquid crystal device and its production method |
CN100430972C (en) * | 2002-04-16 | 2008-11-05 | 精工爱普生株式会社 | Picture signal providing circuit and electrooptical panel |
KR100931598B1 (en) | 2007-03-20 | 2009-12-14 | 가부시키가이샤 니혼 마이크로닉스 | Probe Unit and Inspection Device |
-
1997
- 1997-06-25 JP JP16823097A patent/JPH1114556A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000054099A1 (en) * | 1999-03-08 | 2000-09-14 | Seiko Epson Corporation | Liquid crystal device and its production method |
US6894758B1 (en) | 1999-03-08 | 2005-05-17 | Seiko Epson Corporation | Liquid crystal device and manufacturing method thereof |
CN100430972C (en) * | 2002-04-16 | 2008-11-05 | 精工爱普生株式会社 | Picture signal providing circuit and electrooptical panel |
KR100931598B1 (en) | 2007-03-20 | 2009-12-14 | 가부시키가이샤 니혼 마이크로닉스 | Probe Unit and Inspection Device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9389245B2 (en) | Switch control unit, test apparatus and method for liquid crystal cell | |
KR20010078029A (en) | Liquid crystal display device and method of driving the same | |
JP2000267068A (en) | Liquid crystal display device | |
KR20010040146A (en) | Active-matrix liquid crystal display apparatus and method for driving the same and for manufacturing the same | |
KR100676478B1 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
US7091966B2 (en) | Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus | |
US7145539B2 (en) | Liquid crystal display device and method of testing the same | |
CN108694922B (en) | Common voltage driving method and device and display device | |
US7427739B2 (en) | Electro-optical device and electronic apparatus | |
JP2002303881A (en) | Electrode substrate, display panel, and repairing method therefor | |
JP4795548B2 (en) | Liquid crystal display board inspection method | |
JPH1114556A (en) | Method and apparatus for inspection of tft liquid-crystal panel | |
US6344842B1 (en) | Liquid crystal display device and a driving method therefor | |
JP4128677B2 (en) | Inspection method for liquid crystal display devices | |
JP2001305500A (en) | Method of repairing liquid crystal panel | |
JP3898037B2 (en) | Lighting display inspection method and lighting display inspection device for liquid crystal display panel | |
JP2001337307A (en) | Redundancy circuit, electrode substrate, and its repairing method | |
JP3239644B2 (en) | Defect correction method and device for liquid crystal display element | |
JPH07333577A (en) | Liquid crystal display device | |
JP2002350810A (en) | Liquid crystal display device and driving method therefor, and image display application equipment | |
JP2004109823A (en) | Leakage inspecting apparatus and leakage inspection method | |
JP3302623B2 (en) | Inspection method for active matrix type liquid crystal panel | |
JP3062552B2 (en) | Liquid crystal display device and inspection method thereof | |
KR101258262B1 (en) | Liquid crystal display and driving method thereof | |
JP3428317B2 (en) | Inspection method of liquid crystal panel |