JP3177702B2 - Inspection method of liquid crystal display - Google Patents

Inspection method of liquid crystal display

Info

Publication number
JP3177702B2
JP3177702B2 JP13745298A JP13745298A JP3177702B2 JP 3177702 B2 JP3177702 B2 JP 3177702B2 JP 13745298 A JP13745298 A JP 13745298A JP 13745298 A JP13745298 A JP 13745298A JP 3177702 B2 JP3177702 B2 JP 3177702B2
Authority
JP
Japan
Prior art keywords
gate
potential
side inspection
wiring
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13745298A
Other languages
Japanese (ja)
Other versions
JPH11316388A (en
Inventor
真一 星野
誠一郎 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP13745298A priority Critical patent/JP3177702B2/en
Publication of JPH11316388A publication Critical patent/JPH11316388A/en
Application granted granted Critical
Publication of JP3177702B2 publication Critical patent/JP3177702B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶表示装置の検査方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for testing an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】近年、文字や情報を表示する表示装置と
して、大きさや低消費電力の点から液晶表示装置が注目
されている。その中でも応答が早く、動画を鮮明に表示
させるために、各画素にTFT(薄膜トランジスタ)に
代表されるスイッチング素子を接続したアクティブマト
リクス方式の液晶表示装置が注目されている。このアク
ティブマトリクス方式の液晶表示装置には、赤,緑,青
を表示する画素電極をデルタ配列に配置したものとスト
ライプ配列に配置したものとがある。
2. Description of the Related Art In recent years, a liquid crystal display device has attracted attention as a display device for displaying characters and information because of its size and low power consumption. Among them, an active matrix type liquid crystal display device in which a switching element typified by a TFT (thin film transistor) is connected to each pixel in order to provide a quick response and a clear display of a moving image has attracted attention. In the active matrix type liquid crystal display device, there are a device in which pixel electrodes for displaying red, green, and blue are arranged in a delta array and a device in which pixel electrodes are arranged in a stripe array.

【0003】図12は画素電極をデルタ配列とした液晶
表示装置の構成を示す平面図、図13は同断面図であ
る。図において、赤を表示させる赤画素電極1r と、緑
を表示させる緑画素電極1g と、青を表示させる青画素
電極1b とからなる画素電極1を備え、赤画素電極1r
と緑画素電極1g と青画素電極1b とはデルタ配列に配
置され、これら画素電極1の間を縫ってゲート配線2と
ソース配線3とが配置されている。ゲート配線2とソー
ス配線3との交点には、前記TFTに代表されるスイッ
チング素子4が配置され、ゲート配線2に印加される電
位により赤画素電極1r ,緑画素電極1g 、および青画
素電極1b とソース配線3とが電気的に接続または遮断
される。同色の画素電極1はゲート配線2の1配線置き
に同列に配置され、ゲート配線2を介して隣接される同
色の画素電極1は1.5画素ずつずれて配置されてい
る。
FIG. 12 is a plan view showing the structure of a liquid crystal display device in which pixel electrodes are arranged in a delta arrangement, and FIG. 13 is a sectional view of the same. In the figure, a pixel electrode 1 comprising a red pixel electrode 1r for displaying red, a green pixel electrode 1g for displaying green, and a blue pixel electrode 1b for displaying blue is provided.
, A green pixel electrode 1g and a blue pixel electrode 1b are arranged in a delta arrangement, and a gate line 2 and a source line 3 are arranged so as to sew between the pixel electrodes 1. A switching element 4 typified by the TFT is disposed at the intersection of the gate line 2 and the source line 3, and a red pixel electrode 1 r, a green pixel electrode 1 g, and a blue pixel electrode 1 b depending on the potential applied to the gate line 2. And the source wiring 3 are electrically connected or disconnected. Pixel electrodes 1 of the same color are arranged in the same column every other wiring of the gate wiring 2, and pixel electrodes 1 of the same color adjacent via the gate wiring 2 are arranged shifted by 1.5 pixels.

【0004】また、このデルタ配列では、1つのソース
配線3にはスイッチング素子4を介して1行ごとに異な
る2色の画素電極1、たとえば赤画素電極1r と緑画素
電極1g とが接続されている。緑画素電極1g と青画素
電極1b 、青画素電極1b と赤画素電極1r についても
同様である。5はゲート配線2に駆動電位を印加するゲ
ート駆動回路、6はソース配線3に駆動電位を印加する
ソース駆動回路、7は対向電極8に駆動電位を印加する
対向電極駆動回路であり、ゲート駆動回路5,ソース駆
動回路6、および対向電極駆動回路7は画面の外側に配
置されている。図13(a)は図12に示したA−A'
線に沿う断面図、図13(b)は図12に示したB−
B' 線に沿う断面図である。画素電極1は液晶9を挟ん
で対向電極8と対向し、画素電極1と対向電極8との電
位差により透過光の割合を変化させて文字や情報を表示
する。
In this delta arrangement, one source line 3 is connected via a switching element 4 to pixel electrodes 1 of two different colors per row, for example, a red pixel electrode 1r and a green pixel electrode 1g. I have. The same applies to the green pixel electrode 1g and the blue pixel electrode 1b, and the blue pixel electrode 1b and the red pixel electrode 1r. Reference numeral 5 denotes a gate drive circuit that applies a drive potential to the gate wiring 2, 6 denotes a source drive circuit that applies a drive potential to the source wiring 3, and 7 denotes a counter electrode drive circuit that applies a drive potential to the counter electrode 8. The circuit 5, the source drive circuit 6, and the counter electrode drive circuit 7 are arranged outside the screen. FIG. 13A shows AA ′ shown in FIG.
FIG. 13B is a sectional view taken along the line, and FIG.
It is sectional drawing which follows the B 'line. The pixel electrode 1 faces the counter electrode 8 with the liquid crystal 9 interposed therebetween, and displays characters and information by changing the ratio of transmitted light according to the potential difference between the pixel electrode 1 and the counter electrode 8.

【0005】なお、図14は画素電極1をストライプ配
列に配置した液晶表示装置および検査配線の構成を示す
平面図であり、完成前の検査の状況を示している。
FIG. 14 is a plan view showing a configuration of a liquid crystal display device in which the pixel electrodes 1 are arranged in a stripe arrangement and inspection wiring, and shows a state of inspection before completion.

【0006】液晶表示装置を歩留まり良く生産するため
に、従来、ゲート駆動回路5とソース駆動回路6と対向
電極駆動回路7を、それぞれすべてのゲート配線2とソ
ース配線3と対向電極8に接続して電位を印加し、白,
黒,赤,緑および青の画面を表示させる不良検出検査を
行っていた。この不良検出検査では、検査回路とゲート
配線2およびソース配線3との接続にはプローブが主に
使用されるが、液晶表示装置が小型,高精細になると前
記プローブの作成が困難、あるいは作製不可能となる。
画素電極1がストライプ配列に配置された液晶表示装置
では、これらの不都合を解消するために、図14に示し
たように、すべてのゲート配線2に接続したゲート側検
査配線Gと、赤に対応するソース配線3のすべてに接続
したソース側検査配線S1 と、緑に対応するソース配線
3のすべてに接続したソース側検査配線S2 と、青に対
応するソース配線3のすべてに接続したソース側検査配
線S3 と、対向電極8に接続した対向電極側検査配線C
とによる合計5本の検査配線を設け、前記各検査配線と
前記検査回路とを接続して検査した後、前記各検査配線
を切断部Tで切断するようにした簡易検査構成が採用さ
れている。
Conventionally, in order to produce a liquid crystal display device with a high yield, a gate drive circuit 5, a source drive circuit 6, and a counter electrode drive circuit 7 are connected to all the gate lines 2, source lines 3, and counter electrodes 8, respectively. To apply a potential,
A defect detection inspection for displaying black, red, green and blue screens has been performed. In this defect detection inspection, a probe is mainly used to connect the inspection circuit to the gate wiring 2 and the source wiring 3. However, if the liquid crystal display device is small and high definition, it is difficult or impossible to manufacture the probe. It becomes possible.
In the liquid crystal display device in which the pixel electrodes 1 are arranged in a stripe arrangement, in order to solve these disadvantages, as shown in FIG. Source-side inspection lines S1 connected to all of the source lines 3 to be connected, source-side inspection lines S2 connected to all of the source lines 3 corresponding to green, and source-side inspection lines connected to all of the source lines 3 corresponding to blue. Wiring S3 and counter electrode side inspection wiring C connected to counter electrode 8
A total of five inspection wirings are provided, and the inspection wirings are connected to the inspection circuit to perform an inspection, and then the inspection wirings are cut at the cutting portion T, thereby adopting a simple inspection configuration. .

【0007】[0007]

【発明が解決しようとする課題】このような従来の液晶
表示装置の検査方法では、スイッチング素子4を常に導
通状態で検査する必要があり、スイッチング素子4の開
閉に起因する不良、およびスイッチング素子4の特性的
不良に起因による不良を検出することができないと言う
問題がある。さらに、画素電極1がデルタ配列に配置さ
れた液晶表示装置においては、1つのソース配線3に2
色の画素電極1が接続されているため、赤,緑,青を単
色で表示できず、検査検出力が低下すると言う問題があ
る。
In such a conventional method for inspecting a liquid crystal display device, it is necessary to always inspect the switching element 4 in a conductive state. However, there is a problem that it is not possible to detect a defect caused by the characteristic defect described above. Further, in a liquid crystal display device in which the pixel electrodes 1 are arranged in a delta arrangement, two
Since the color pixel electrodes 1 are connected, there is a problem that red, green, and blue cannot be displayed in a single color, and the inspection detection power decreases.

【0008】本発明は前記の課題を解決するもので、プ
ローブを使用しなくても不良検査でき、しかも画素電極
1がデルタ配列に配置された場合でも、赤,緑,青の表
示を可能として検査検出力を向上させた液晶表示装置の
検査方法を実現することを目的とする。
The present invention has been made to solve the above-mentioned problems, and can perform defect inspection without using a probe, and can display red, green, and blue even when the pixel electrodes 1 are arranged in a delta arrangement. An object of the present invention is to realize a method of inspecting a liquid crystal display device with improved inspection detection power.

【0009】また、画素電極1がストライプ配列に配置
された場合においても、スイッチング素子4に起因する
不良、およびスイッチング素子4の特性的不良に起因す
る不良、および画素電位の保持特性のばらつきによる不
良を検出できる液晶表示装置の検査方法を実現すること
を目的とする。
Further, even when the pixel electrodes 1 are arranged in a stripe arrangement, a defect caused by the switching element 4, a defect caused by a characteristic defect of the switching element 4, and a defect caused by variation in holding characteristics of the pixel potential. It is an object of the present invention to realize a method of inspecting a liquid crystal display device capable of detecting a liquid crystal display device.

【0010】[0010]

【課題を解決するための手段】本発明の液晶表示装置の
検査方法は、行ごとのゲート配線に接続する検査配線を
第1ゲート側検査配線と第2ゲート側検査配線との2本
とし、ゲート配線を1行置きに第1ゲート側検査配線と
第2ゲート側検査配線に交互に接続し、第1ゲート側検
査配線への印加電位により前記スイッチング素子をオフ
状態から所定期間オン状態としたのちオフ状態とし、そ
の所定期間中は第2ゲート側検査配線への印加電位によ
り前記スイッチング素子をオフ状態とする動作を動作1
と定義し、第2ゲート側検査配線への印加電位により前
記スイッチング素子をオフ状態から所定期間オン状態と
したのちオフ状態とし、その所定期間中は第1ゲート側
検査配線への印加電位により前記スイッチング素子をオ
フ状態とする動作を動作2と定義し、第1ゲート側検査
配線と第2ゲート側検査配線への印加電位により各スイ
ッチング素子をオフ状態とする動作を動作3 と定義した
時、動作1 ,動作2,動作3 ,動作2 ,動作1 ,動作3
,・・・の順序の一連の動作を繰り返し行うことによ
り、白,黒,赤,緑,青のカラー単色画面を表示させて
検査するようにした検査方法である。
According to the present invention, there is provided an inspection method for a liquid crystal display device, wherein two inspection lines are connected to a gate line for each row: a first gate side inspection line and a second gate side inspection line. Gate wirings are alternately connected to the first gate-side inspection wiring and the second gate-side inspection wiring every other row, and the switching element is turned on from the off state for a predetermined period by a potential applied to the first gate-side inspection wiring. Thereafter, the switching element is turned off, and the switching element is turned off by a potential applied to the second gate-side inspection wiring during a predetermined period.
The switching element is turned on from the off state by a potential applied to the second gate-side inspection wiring for a predetermined period and then turned off, and during the predetermined period, the switching element is turned on by the potential applied to the first gate-side inspection wiring. When the operation of turning off the switching element is defined as operation 2 and the operation of turning off each switching element by the potential applied to the first gate-side inspection wiring and the second gate-side inspection wiring is defined as operation 3, Action 1, Action 2, Action 3, Action 2, Action 1, Action 3
,... Are repeatedly performed to display a single-color screen of white, black, red, green, and blue for inspection.

【0011】本発明により、画素電極がデルタ配列に配
置された場合でも、赤,緑,青のカラー単色表示が可能
になり、簡易検査が可能である。また、スイッチング素
子に起因する不良、およびスイッチング素子の特性的不
良に起因する不良、かつ画素電位の保持特性のばらつき
による不良を検出することができる。
According to the present invention, even when the pixel electrodes are arranged in a delta arrangement, a single color display of red, green, and blue can be performed, and a simple inspection can be performed. In addition, it is possible to detect a defect due to the switching element, a defect due to a characteristic defect of the switching element, and a defect due to a variation in pixel potential holding characteristics.

【0012】[0012]

【発明の実施の形態】請求項1に係わる本発明は、横方
向の行には赤,緑,青の3色の画素を周期的に繰り返し
て配列し、縦方向の列には同色の画素を配列した縦スト
ライプの画素配列構成を備え、前記列の各画素の画素電
極はそれぞれゲート電位によって制御されるスイッチン
グ素子を介して前記列ごとのソース配線に接続されたア
クティブマトリクス方式の液晶表示装置において、赤画
素を配した列のソース配線のすべてに接続した赤のソー
ス側検査配線と、緑画素を配列した列のソース配線のす
べてに接続した緑のソース側検査配線と、青画素を配列
した列のソース配線のすべてに接続した青のソース側検
査配線と、奇数行の前記スイッチング素子のゲートに電
位を与えるゲート配線のすべてに接続した第1ゲート側
検査配線と、偶数行の前記スイッチング素子のゲートに
電位を与えるゲート配線のすべてに接続した第2ゲート
側検査配線と、前記画素電極のすべてが液晶を挟んで対
向するように設けられた対向電極に接続した対向電極側
検査配線とを設け、前記第1ゲート側検査配線への印加
電位により前記スイッチング素子をオフ状態から所定期
間オン状態としたのちオフ状態とし、その所定期間中は
前記第2ゲート側検査配線への印加電位により前記スイ
ッチング素子をオフ状態とする動作を動作1 とし、前記
第2ゲート側検査配線への印加電位により前記スイッチ
ング素子をオフ状態から所定期間オン状態としたのちオ
フ状態とし、その所定期間中は第1ゲート側検査配線へ
の印加電位により前記スイッチング素子をオフ状態とす
る動作を動作2とし、第1ゲート側検査配線と第2ゲー
ト側検査配線への印加電位により前記スイッチング素子
をいずれもオフ状態とする動作を動作3 とした時、動作
1 ,動作2 ,動作3 ,動作2 ,動作1 ,動作3 の順序の
一連の動作を繰り返し行うことにより、白,黒,赤,緑
および青色のカラー単色画面を表示させて検査を行うと
ともに、前記検査後に、前記各ソース側検査配線とそれ
ぞれに接続されたすべての前記ソース配線との接続、第
1ゲート側検査配線および第2ゲート側検査配線とそれ
ぞれに接続されたすべての前記ゲート配線との接続、お
よび対向電極側検査配線と前記対向電極との接続を切断
するようにした液晶表示装置の検査方法である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS According to the first aspect of the present invention, pixels of three colors of red, green, and blue are periodically and repeatedly arranged in a horizontal row, and pixels of the same color are arranged in a vertical column. And an active matrix type liquid crystal display device in which pixel electrodes of each pixel in the column are connected to a source line in each column via a switching element controlled by a gate potential. In the above, the red source-side inspection wiring connected to all the source wirings in the column where the red pixels are arranged, the green source-side inspection wiring connected to all the source wirings in the column where the green pixels are arranged, and the blue pixels are arranged. A blue source-side inspection line connected to all of the source lines in the selected column, a first gate-side inspection line connected to all of the gate lines that apply a potential to the gates of the switching elements in odd-numbered rows, A second gate-side inspection line connected to all of the gate lines that apply a potential to the gate of the switching element; and a counter electrode side connected to a counter electrode provided so that all of the pixel electrodes face each other with a liquid crystal interposed therebetween. An inspection wiring, and the switching element is turned on from the off state by a potential applied to the first gate-side inspection wiring for a predetermined period and then turned off, and during the predetermined period, the switching element is connected to the second gate-side inspection wiring. The operation of turning off the switching element by the applied potential is referred to as an operation 1, and the switching element is turned on from the off state for a predetermined period by the applied potential to the second gate-side inspection wiring, and then turned off, and then is turned off for the predetermined period. During the operation, the operation of turning off the switching element by the potential applied to the first gate side inspection wiring is referred to as operation 2, and the operation of the first gate side inspection wiring is performed. When the operation 3 to operation of the both turned off the switching element by the wiring and the potential applied to the second gate side inspection line, operation
By repeating a series of operations in the order 1, 1, 2, 3, 2, 1, 3, the inspection is performed by displaying the white, black, red, green, and blue color monochrome screens. After the inspection, the connection between each of the source-side inspection wirings and all the source wirings respectively connected thereto, the first gate-side inspection wiring and the second gate-side inspection wiring, and all the gate wirings respectively connected thereto. And a connection between the counter electrode side inspection wiring and the counter electrode is disconnected.

【0013】本発明において、ストライプ配列に配置さ
れた液晶表示装置の完了前の検査にて簡易的にかつ均一
な画面を表示して検査することが可能で、液晶駆動回路
形成時の駆動画面と比較して液晶表示装置の不良視認の
相関性が非常に高いと言う作用を有する。
According to the present invention, it is possible to display and inspect a simple and uniform screen in the inspection before the completion of the liquid crystal display devices arranged in the stripe arrangement, and to inspect the driving screen at the time of forming the liquid crystal driving circuit. In comparison, the liquid crystal display device has an effect that the correlation of defective visual recognition is extremely high.

【0014】請求項2に係わる本発明は、横方向の奇数
行に赤,緑,青の3色の画素を周期的に繰り返して配列
し、偶数行には前記奇数行と同じ配列を1.5画素分だ
け横方向にずらして設けたデルタ配列の画素配列構成を
備え、奇数行ごとに同列な画素の画素電極と偶数行ごと
に同列で前記奇数行の列から0.5画素分横方向にずれ
た画素の画素電極とは、それぞれゲート電位によって制
御されるスイッチング素子を介して前記奇数行の列ごと
のソース配線に接続されたアクティブマトリクス方式の
液晶表示装置において、前記列における奇数行の画素の
色と偶数行の画素の色との組み合わせが同一な前記ソー
ス配線のすべてに接続したソース側検査配線を前記組み
合せごとに設けるとともに、奇数行の前記スイッチング
素子のゲートに電位を与えるゲート配線のすべてに接続
した第1ゲート側検査配線と、偶数行の前記スイッチン
グ素子のゲートに電位を与えるゲート配線のすべてに接
続した第2ゲート側検査配線と、前記各画素電極のすべ
てが液晶を挟んで対向するように設けられた対向電極に
接続した対向電極側検査配線とを備え、第1ゲート側検
査配線への印加電位により前記スイッチング素子をオフ
状態から所定期間オン状態としたのちオフ状態とし、そ
の所定期間中は第2ゲート側検査配線への印加電位によ
り前記スイッチング素子をオフ状態とする動作を動作1
とし、第2ゲート側検査配線への印加電位により前記ス
イッチング素子をオフ状態から所定期間オン状態とした
のちオフ状態とし、その所定期間中は第1ゲート側検査
配線への印加電位により前記スイッチング素子をオフ状
態とする動作を動作2 とし、第1ゲート側検査配線と第
2ゲート側検査配線への印加電位により前記スイッチン
グ素子をいずれもオフ状態とする動作を動作3 とした
時、動作1 ,動作2 ,動作3 ,動作2 ,動作1 ,動作3
の順序の一連の動作を繰り返し行うことにより、白,
黒,赤,緑,青のカラー単色画面を表示させて検査を行
うとともに、前記検査後に、前記3本のソース側検査配
線とそのそれぞれに接続されたすべての前記ソース配線
との接続、前記第1ゲート側検査配線および前記第2ゲ
ート側検査配線とそれぞれに接続されたすべての前記ゲ
ート配線との接続、および前記対向電極側検査配線と前
記対向電極との接続を切断するようにした液晶表示装置
の検査方法である。
According to a second aspect of the present invention, pixels of three colors of red, green, and blue are periodically and repeatedly arranged in odd rows in the horizontal direction, and the same arrangement as the odd rows is arranged in even rows. It has a pixel array configuration of a delta arrangement provided by being shifted by 5 pixels in the horizontal direction, and has pixel electrodes of pixels in the same column for every odd-numbered row and 0.5 pixels from the column of the odd-numbered row in the same column for every even-numbered row. In an active matrix type liquid crystal display device connected to a source line for each column of the odd-numbered row via a switching element controlled by a gate potential, a pixel electrode of a pixel shifted to A source-side inspection wiring connected to all of the source wirings having the same combination of the pixel color and the pixel color in the even-numbered row is provided for each combination, and the gate of the switching element in the odd-numbered row is electrically connected to the gate. A first gate-side inspection line connected to all of the gate lines that apply a voltage, a second gate-side inspection line connected to all of the gate lines that supply a potential to the gates of the switching elements in an even-numbered row, and all of the pixel electrodes And a counter electrode-side inspection wire connected to a counter electrode provided so as to face the liquid crystal, and the switching element is turned on from the off state for a predetermined period by a potential applied to the first gate-side inspection wire. Thereafter, the switching element is turned off, and the switching element is turned off by a potential applied to the second gate-side inspection wiring during a predetermined period.
The switching element is turned on from the off state by a potential applied to the second gate-side inspection wiring for a predetermined period and then turned off, and during the predetermined period, the switching element is turned on by the potential applied to the first gate-side inspection wiring. When the operation of turning off the switching element is an operation 2, and the operation of turning off both of the switching elements by the potential applied to the first gate-side inspection wiring and the second gate-side inspection wiring is an operation 3, Action 2, Action 3, Action 2, Action 1, Action 3
By repeating a series of operations in the order of
Inspection is performed by displaying a single color screen of black, red, green, and blue, and after the inspection, the connection between the three source-side inspection wirings and all the source wirings connected to the three source-side inspection wirings, A liquid crystal display that disconnects the connection between the first gate-side inspection wiring and the second gate-side inspection wiring and all of the gate wirings respectively connected thereto, and the connection between the counter electrode-side inspection wiring and the counter electrode. This is an inspection method of the apparatus.

【0015】本発明において、デルタ配列に配置された
液晶表示装置の完了前の検査にて簡易的にかつ均一な画
面を表示して検査することが可能で、液晶駆動回路形成
時の駆動画面と比較して液晶表示装置の不良視認の相関
性が非常に高いと言う作用を有する。
In the present invention, it is possible to easily and uniformly display and inspect a uniform screen in the inspection before the completion of the liquid crystal display devices arranged in the delta arrangement. In comparison, the liquid crystal display device has an effect that the correlation of defective visual recognition is extremely high.

【0016】請求項3に係わる本発明は、第1ゲート側
検査配線または第2ゲート側検査配線への印加電位によ
りスイッチング素子をオン状態とする所定期間として、
前記スイッチング素子をオフとする電位をVoff、前記
スイッチング素子をオンとする電位をVonとした時、液
晶表示装置内のゲート配線の電位がVoff電位の状態か
らVon電位を印加して0.9×(Von−Voff)+Voff
となる立ち上がり期間と、前記スイッチング素子を介し
て画素電極にソース配線からデータ信号を書き込むのに
要する期間と、前記ゲート配線の電位がVonの状態から
Voff電位を印加して0.9×(Voff−Von)+Vonと
なる立ち下がり期間とを加算した期間以上であり、かつ
液晶表示装置内のゲート配線の電位がVoffの状態から
Von電位を印加してVonとなる立ち上がり期間と、前記
スイッチング素子を介して画素電極にソース配線からデ
ータを書き込むのに要する期間と、液晶表示装置内のゲ
ート配線の電位がVonの状態からVoff電位を印加して
Voffとなる立ち下がり期間とを加算した期間未満とす
るようにした請求項1または請求項2のいずれかに係わ
る液晶表示装置の検査方法である。
According to a third aspect of the present invention, as the predetermined period in which the switching element is turned on by the potential applied to the first gate side inspection wiring or the second gate side inspection wiring,
When the potential for turning off the switching element is Voff and the potential for turning on the switching element is Von, the potential of the gate wiring in the liquid crystal display device is 0.9 × (Von-Voff) + Voff
, A period required to write a data signal from the source wiring to the pixel electrode via the switching element, and a potential Voff from the state where the potential of the gate wiring is Von is 0.9 × (Voff -Von) is equal to or longer than a period obtained by adding a falling period of + Von, and a rising period in which the potential of the gate line in the liquid crystal display device becomes Von by applying the Von potential from the state of Voff; A period required to write data from a source line to a pixel electrode via a pixel electrode, and a period obtained by adding a falling period in which the potential of the gate line in the liquid crystal display device becomes Voff by applying the Voff potential from the state of Von. A method for inspecting a liquid crystal display device according to claim 1 or claim 2.

【0017】本発明において、液晶表示装置の完了前の
検査で、液晶駆動回路形成時の駆動画面と比較して液晶
表示装置の不良視認の相関性,一致性を高めると言う作
用を有する。
In the present invention, the inspection before completion of the liquid crystal display device has an effect of improving the correlation and matching of the defective visual recognition of the liquid crystal display device as compared with the driving screen when the liquid crystal driving circuit is formed.

【0018】請求項4に係わる本発明は、動作1 および
動作2 の期間は、スイッチング素子をオン状態とした前
記所定期間の2倍以上の期間とするようにした請求項1
ないし請求項3のいずれかに係わる液晶表示装置の検査
方法である。
According to a fourth aspect of the present invention, the period of the operation 1 and the period of the operation 2 is set to be at least twice as long as the predetermined period when the switching element is turned on.
An inspection method for a liquid crystal display device according to any one of claims 3 to 3.

【0019】本発明において、液晶表示装置の完了前の
検査で、ソース配線からのデータ信号をスイッチング素
子を通して画素電極に書き込む時、前記スイッチング素
子のゲートしきい値に対してマージンを保たせて、ソー
ス配線からのデータ信号を前記画素電極に書き込む動作
を適切かつ確実に行う作用を有する。
In the present invention, in the inspection before completion of the liquid crystal display device, when writing a data signal from a source line to a pixel electrode through a switching element, a margin is maintained for a gate threshold value of the switching element. This has an operation of appropriately and reliably performing an operation of writing a data signal from a source wiring to the pixel electrode.

【0020】請求項5に係わる本発明は、第1ゲート側
検査配線および第2ゲート側検査配線への印加電位によ
り各スイッチング素子をオフ状態である期間が長短2種
類存在し、そのうち長い方の期間を液晶表示装置内の画
素が書き込んだ電位を保持できる期間と等しくなるよう
にした請求項1ないし請求項4のいずれかに係わる液晶
表示装置の検査方法である。
According to a fifth aspect of the present invention, there are two types of periods in which each switching element is in an off state depending on the potential applied to the first gate-side inspection wiring and the second gate-side inspection wiring. 5. A method for testing a liquid crystal display device according to claim 1, wherein a period is set to be equal to a period during which a pixel in the liquid crystal display device can hold a written potential.

【0021】本発明において、液晶表示装置の完了前の
検査で、液晶駆動回路形成時の駆動画面と比較して液晶
表示装置の不良視認の相関性,一致性を高めると言う作
用を有する。
In the present invention, the inspection before completion of the liquid crystal display device has an effect of increasing the correlation and consistency of the visual recognition of the defect of the liquid crystal display device as compared with the driving screen when the liquid crystal driving circuit is formed.

【0022】[0022]

【実施例】以下、本発明の液晶表示装置の検査方法の一
実施例について図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the method for inspecting a liquid crystal display device according to the present invention will be described below with reference to the drawings.

【0023】図1は本実施例における画素電極1がデル
タ配列に配置された液晶表示装置および検査配線を示す
平面図である。なお、図12〜図14に示した従来例と
同じ構成要素には同一番号を付与して詳細な説明を省略
する。本実施例の構成が従来例と異なる点は、ゲート配
線2に係わる検査配線を第1ゲート側検査配線G1 と第
2ゲート側検査配線G2 の2本とし、計6本の検査配線
を設けたことにある。
FIG. 1 is a plan view showing a liquid crystal display device in which pixel electrodes 1 in this embodiment are arranged in a delta arrangement and inspection wiring. The same components as those in the conventional example shown in FIGS. 12 to 14 are denoted by the same reference numerals, and detailed description is omitted. The configuration of the present embodiment is different from that of the conventional example in that the inspection wiring relating to the gate wiring 2 is two, that is, the first gate inspection wiring G1 and the second gate inspection wiring G2, and a total of six inspection wirings are provided. It is in.

【0024】図1において、ソース側検査配線S1 ,ソ
ース側検査配線S2 ,ソース側検査配線S3 ,第1ゲー
ト側検査配線G1 ,第2ゲート側検査配線G2 および対
向電極側検査配線Cの計6本の検査配線が液晶表示装置
の表示範囲の外部に引き出して画素電極1が形成された
ガラス基板の上に形成されている。第1ゲート側検査配
線G1 は、ゲート配線2に沿って配列された第1行目,
第3行目,第5行目,・・・のように奇数行のすべての
ゲート配線2に接続されている。一方、第2ゲート側検
査配線G2 は、ゲート配線2に沿って配列された第2行
目,第4行目,第6行目,・・・のように偶数行のすべ
てのゲート配線2に接続されている。
In FIG. 1, the source-side inspection wiring S1, the source-side inspection wiring S2, the source-side inspection wiring S3, the first gate-side inspection wiring G1, the second gate-side inspection wiring G2, and the counter electrode-side inspection wiring C have a total of six. The inspection wiring is drawn out of the display range of the liquid crystal display device and formed on the glass substrate on which the pixel electrode 1 is formed. The first gate-side inspection wiring G1 is arranged in the first row arranged along the gate wiring 2,
The third row, the fifth row,... Are connected to all the gate lines 2 in the odd rows. On the other hand, the second gate-side inspection wiring G2 is connected to all the gate wirings 2 in the even-numbered rows, such as the second row, the fourth row, the sixth row, ... arranged along the gate wiring 2. It is connected.

【0025】ソース側検査配線S1 は、ソース配線3の
うちの赤画素電極1r と緑画素電極1g とがスイッチン
グ素子4を介して接続されているソース配線3のすべて
に接続されている。ソース側検査配線S2 は、ソース配
線3のうちの緑画素電極1gと青画素電極1b とがスイ
ッチング素子4を介して接続されているソース配線3の
すべてに接続されている。ソース側検査配線S3 は、ソ
ース配線3のうちの青画素電極1b と赤画素電極1r と
がスイッチング素子4を介して接続されているソース配
線3のすべてに接続されている。また、対向電極側検査
配線Cは対向電極8に接続されている。
The source side inspection wiring S 1 is connected to all the source wirings 3 of the source wiring 3 where the red pixel electrode 1 r and the green pixel electrode 1 g are connected via the switching element 4. The source side inspection wiring S2 is connected to all of the source wirings 3 of the source wiring 3 where the green pixel electrode 1g and the blue pixel electrode 1b are connected via the switching element 4. The source side inspection wiring S3 is connected to all of the source wirings 3 of the source wiring 3 where the blue pixel electrode 1b and the red pixel electrode 1r are connected via the switching element 4. The counter electrode side inspection wiring C is connected to the counter electrode 8.

【0026】前記構成において、白,黒,赤,緑および
青を表示させる検査方法における動作について図面を参
照しながら説明する。図2は白表示、図3は黒表示、図
4は赤表示、図5は緑表示、図6は青表示における駆動
電位を示す波形図である。図において、第1ゲート側検
査配線G1 ,第2ゲート側検査配線G2 ,ソース側検査
配線S1 ,S2 ,S3 ,対向電極側検査配線Cに印加さ
れる駆動電位を、それぞれVg1,Vg2,Vs1,Vs2,V
s3,Vc としている。また、各スイッチング素子4を電
気的に開閉させるに十分な駆動電位Vg1および駆動電位
Vg2の電位をVon電位とVoff電位としている。
The operation of the inspection method for displaying white, black, red, green and blue in the above configuration will be described with reference to the drawings. 2 is a waveform diagram showing driving potentials in white display, FIG. 3 is black display, FIG. 4 is red display, FIG. 5 is green display, and FIG. 6 is a drive potential in blue display. In the figure, drive potentials applied to a first gate-side inspection wire G1, a second gate-side inspection wire G2, a source-side inspection wire S1, S2, S3, and a counter electrode-side inspection wire C are denoted by Vg1, Vg2, Vs1, respectively. Vs2, V
s3 and Vc. The driving potential Vg1 and the driving potential Vg2 sufficient to electrically open and close each switching element 4 are defined as Von potential and Voff potential.

【0027】また、第1ゲート側検査配線G1 の駆動電
位Vg1がVoff電位の状態からVon電位を一度印加させ
たのちVoff電位を印加し、その期間中は第2ゲート側
検査配線G2 にはVoff電位が印加されている状態を動
作1 とし、また、第2ゲート側検査配線G2 の駆動電位
Vg2がVoff電位の状態からVon電位を一度印加させた
のちVoff電位を印加し、この期間中は第1ゲート側検
査配線G1 にはVoff電位が印加されている状態を動作2
とし、また、第1ゲート側検査配線G1 と第2ゲート
側検査配線G2 のいずれにもVoff電位が印加されてい
る状態を動作3 とする。なお、動作1 および動作2 の周
期をτa、駆動電位Vg1および駆動電位Vg2におけるV
onの期間をτbとする。
The Von potential is applied once after the drive potential Vg1 of the first gate-side inspection wiring G1 is the Voff potential, and then the Voff potential is applied. During that period, the Voff potential is applied to the second gate-side inspection wiring G2. The state in which the potential is applied is referred to as operation 1, and the drive potential Vg2 of the second gate-side inspection wiring G2 is applied to the Voff potential once from the state of the Voff potential, and then the Voff potential is applied. Operate in a state where the Voff potential is applied to the gate side inspection wiring G1.
The state in which the Voff potential is applied to both the first gate-side inspection wiring G1 and the second gate-side inspection wiring G2 is referred to as operation 3. Note that the cycle of the operation 1 and the operation 2 is τa, and the driving potential Vg1 and the driving potential Vg2
The on period is τb.

【0028】この液晶表示装置は、画素電極1と対向電
極8との間の電位差が小さい時に赤,緑,青を表示し、
電位差が大きい時に黒を表示するものであり、液晶9は
スイッチング素子4が遮断されてからつぎに導電される
までの間は、画素電極1と対向電極8との電位差を維持
するものとする。
This liquid crystal display device displays red, green and blue when the potential difference between the pixel electrode 1 and the counter electrode 8 is small,
When the potential difference is large, black is displayed, and the liquid crystal 9 maintains the potential difference between the pixel electrode 1 and the counter electrode 8 from the time when the switching element 4 is cut off to the time when the liquid crystal 9 is next conducted.

【0029】図7〜図11は、図2〜図6に示した検査
のための駆動電位を印加した場合の、第1ゲート側検査
配線G1 に接続された奇数行における赤画素電極1r ,
緑画素電極1g ,青画素電極1b のそれぞれの液晶電位
V1r ,V1g ,V1b と、第2ゲート側検査配線G2 に
接続された偶数行の緑画素電極1g ,青画素電極1b,
赤画素電極1r のそれぞれの液晶電位V1g ,V1b ,V
1r を示す波形図であり、各画素電極ごとの表示色、お
よび画面全体の表示色の関係を合わせて示す。ここで、
図7は白表示、図8は黒表示、図9は赤表示、図10は
緑表示、図11は青表示の時の関係を示している。
FIGS. 7 to 11 show the red pixel electrodes 1r and 1r in the odd-numbered rows connected to the first gate-side inspection wiring G1 when the driving potential for the inspection shown in FIGS. 2 to 6 is applied.
The liquid crystal potentials V1r, V1g, V1b of the green pixel electrode 1g and the blue pixel electrode 1b, and the even-numbered green pixel electrode 1g and the blue pixel electrode 1b connected to the second gate-side inspection wiring G2, respectively.
The liquid crystal potentials V1g, V1b, V of the red pixel electrode 1r
FIG. 4 is a waveform diagram showing 1r, and also shows the relationship between the display color of each pixel electrode and the display color of the entire screen. here,
7 shows the relationship when white display, FIG. 8 shows black display, FIG. 9 shows red display, FIG. 10 shows green display, and FIG. 11 shows the relationship when blue display is performed.

【0030】このように、ゲート配線2に接続される検
査配線を第1ゲート側検査配線G1と第2ゲート側検査
配線G2 の2本とし、第1ゲート側検査配線G1 と第2
ゲート側検査配線G2 に印加するVon電位を所定のタイ
ミングで切り替えて印加することにより、白,黒,赤,
緑,青の表示が可能であり、簡易検査を実現することが
できる。なお、奇数行のゲート配線2と偶数行のゲート
配線2とを区別して接続する構成としたことにより、第
1ゲート側検査配線G1 に接続されたゲート配線2のラ
インの画素群と第2ゲート側検査配線G2 に接続された
ゲート配線2のラインの画素群との輝度差、すなわちゲ
ート奇数行の画素電位とゲート偶数行の画素電位におけ
るフィールドスルー電位差を解消するのに役立てること
ができる。フィールドスルー電位差とは、ゲートパルス
がオンの時に液晶容量および蓄積容量に充電された電荷
が、スイッチング素子4のソースとゲートとの間の寄生
容量の影響でゲートパルスがオフになった瞬間にそれぞ
れの容量に再分配されることにより発生する電位差を言
う。これによりフリッカー、すなわち画面のぱたつきを
抑えられ、垂直周期(フィールド周期)、すなわち、あ
る画素にデータが書き込まれてからつぎに書き込まれる
までの期間を24Hz以上においてフリッカーのない画
面表示を可能としている。なお、本実施例では動作上、
図2〜図6からわかるように、長短2種類の垂直周期が
存在するが、前記24Hz以上とは長い方の垂直周期を
指すものとしている。
As described above, the inspection lines connected to the gate line 2 are the first gate-side inspection line G1 and the second gate-side inspection line G2, and the first gate-side inspection line G1 and the second gate-side inspection line G2 are connected to each other.
By switching and applying the Von potential applied to the gate-side inspection wiring G2 at a predetermined timing, white, black, red,
Green and blue can be displayed, and a simple inspection can be realized. Since the odd-numbered gate wiring 2 and the even-numbered gate wiring 2 are connected separately, the pixel group of the line of the gate wiring 2 connected to the first gate-side inspection wiring G1 and the second gate This can be used to eliminate the luminance difference between the pixel group of the line of the gate line 2 connected to the side inspection line G2, that is, the field-through potential difference between the pixel potential of the odd gate row and the pixel potential of the even gate row. The field-through potential difference is defined as the electric charges charged in the liquid crystal capacitance and the storage capacitance when the gate pulse is turned on, respectively, at the moment when the gate pulse is turned off due to the influence of the parasitic capacitance between the source and the gate of the switching element 4. Is a potential difference generated by being redistributed into the capacitors. As a result, flicker, that is, flapping of the screen, can be suppressed, and a vertical cycle (field cycle), that is, a period from the time when data is written to a certain pixel to the time when the next data is written, becomes 24 Hz or more, enabling screen display without flicker. I have. Note that, in the present embodiment,
As can be seen from FIGS. 2 to 6, there are two types of vertical periods, long and short, but 24 Hz or more refers to the longer vertical period.

【0031】さらに、ゲート配線2に接続される第1ゲ
ート側検査配線G1 と第2ゲート側検査配線G2 の両方
にVoff電位が印加される期間、すなわち動作3 の期間
を、液晶表示装置に液晶駆動回路を形成した時の実際の
駆動における画素電極1と対向電極8との間の電位差を
維持する期間と等しくする。この場合、本発明の検査方
法では上記のように長短2種類の垂直周期が存在するた
め、長い方のVoff電位の期間を、液晶表示装置に液晶
駆動回路を形成した時の駆動における画素電極1と対向
電極8との間の電位差を維持する期間と等しくする。そ
の理由は、本実施例の検査方法による検査は液晶表示装
置の製造過程における中間検査とする位置づけであるた
め、画素電位の保持特性に起因する不良の過剰検査を避
けるためである。これにより画素電位の保持特性ばらつ
きによる点欠陥が認識可能となる。なお、保持特性は、
スイッチング素子のオフ電流,画素容量および液晶抵抗
を介してのリーク電流などに依存する。
Further, the period in which the Voff potential is applied to both the first gate-side inspection wiring G1 and the second gate-side inspection wiring G2 connected to the gate wiring 2, that is, the period of the operation 3, is set to the liquid crystal display device. The period is set to be equal to the period for maintaining the potential difference between the pixel electrode 1 and the counter electrode 8 in the actual driving when the driving circuit is formed. In this case, in the inspection method of the present invention, since there are two types of vertical periods, which are long and short, as described above, the longer period of the Voff potential corresponds to the pixel electrode 1 in driving when the liquid crystal driving circuit is formed in the liquid crystal display device. And a period during which the potential difference between the electrode and the counter electrode 8 is maintained. The reason is that the inspection according to the inspection method of the present embodiment is positioned as an intermediate inspection in the manufacturing process of the liquid crystal display device, and therefore, is to avoid an excessive inspection of defects due to the retention characteristics of the pixel potential. This makes it possible to recognize a point defect due to a variation in the holding characteristic of the pixel potential. The retention characteristics are as follows:
It depends on the off current of the switching element, the leak current through the pixel capacitance and the liquid crystal resistance, and the like.

【0032】スイッチング素子4を第1ゲート側検査配
線G1 または第2ゲート側検査配線G2 への印加電位に
よりオンとする期間τbは、液晶表示装置内におけるゲ
ート配線2の電位がVoff電位の状態から第1ゲート側
検査配線G1 または第2ゲート側検査配線G2 にVon電
位を印加してゲート配線2の電位が0.9×(Von−V
off)+Voffとなる時の立ち上がり期間と、スイッチン
グ素子4を通して画素電極1にソース配線3からのデー
タ信号を書き込むのに必要な期間と、液晶表示装置内の
ゲート配線2の電位がVon電位の状態から第1ゲート側
検査配線G1 または第2ゲート側検査配線G2 にVoff
電位を印加してゲート配線2の電位が0.9×(Voff
−Von)+Vonとなる時の立ち下がり期間とを加算した
期間以上、液晶表示装置内のゲート配線2の電位がVof
fの状態から第1ゲート側検査配線G1 ,第2ゲート側
検査配線G2 にVon電位を印加してゲート配線2の電位
がVon電位となる時の立ち上がり期間と、前記スイッチ
ング素子4を通して画素電極1にソース配線3からのデ
ータ信号を書き込むのに必要な期間と、液晶表示装置内
のゲート配線2の電位がVon電位の状態から第1ゲート
側検査配線G1 または第2ゲート側検査配線G2 にVof
f電位を印加してゲート配線2の電位がVoffとなる時の
立ち下がり期間とを加算した期間未満とする。
During the period τb during which the switching element 4 is turned on by the potential applied to the first gate-side inspection wiring G1 or the second gate-side inspection wiring G2, the potential of the gate wiring 2 in the liquid crystal display device is changed from the state of the Voff potential. A Von potential is applied to the first gate-side inspection wiring G1 or the second gate-side inspection wiring G2, and the potential of the gate wiring 2 becomes 0.9 × (Von−V
off) A rising period when the voltage becomes + Voff, a period required for writing a data signal from the source line 3 to the pixel electrode 1 through the switching element 4, and a state where the potential of the gate line 2 in the liquid crystal display device is the Von potential. From the first gate side inspection line G1 or the second gate side inspection line G2 to Voff
By applying a potential, the potential of the gate wiring 2 becomes 0.9 × (Voff
−Von) The potential of the gate line 2 in the liquid crystal display device is equal to or longer than the period obtained by adding the falling period when the voltage becomes + Von.
From the state of f, the Von potential is applied to the first gate-side inspection wiring G1 and the second gate-side inspection wiring G2, and the rising period when the potential of the gate wiring 2 becomes the Von potential, and the pixel electrode 1 through the switching element 4 The period required for writing the data signal from the source line 3 to the gate line 2 in the liquid crystal display device and the potential of the gate line 2 in the liquid crystal display device are set to Von potential.
The period is set to be less than the sum of the falling period when the potential of the gate wiring 2 becomes Voff by applying the f potential.

【0033】ゲート配線2に印加される駆動電位Vg1お
よび駆動電位Vg2は、第1ゲート側検査配線G1 および
第2ゲート側検査配線G2 とゲート配線2が持っている
抵抗および容量により遅延を生じる。スイッチング素子
4をオンとする時間が長過ぎると、Von電位からVoff
電位へ変化させる波形に遅延が生じることにより、スイ
ッチング素子4を所定のタイミングで遮断できなくな
り、スイッチング素子4に起因する不良を検出できない
恐れがある。これによりスイッチング素子4のスイッチ
ング特性のばらつきによる点欠陥、特に輝点に対して液
晶駆動回路形成時の実際の駆動画面との相関性、すなわ
ち輝点の視認性が一致することになる。
The drive potential Vg1 and the drive potential Vg2 applied to the gate line 2 are delayed due to the resistance and capacitance of the first and second gate-side test lines G1 and G2 and the gate line 2. If the time during which the switching element 4 is turned on is too long, the Von potential changes to Voff
When a delay occurs in the waveform to be changed to the potential, the switching element 4 cannot be cut off at a predetermined timing, and a failure due to the switching element 4 may not be detected. As a result, the correlation between the point defect due to the variation in the switching characteristics of the switching element 4, particularly the bright spot, and the actual driving screen at the time of forming the liquid crystal driving circuit, that is, the visibility of the bright spot coincides.

【0034】動作1 および動作2 の動作期間であるτa
は、Von電位を印加する期間τbの2倍以上である必要
がある。前述のように、ゲート配線2に印加される駆動
電位Vg1および駆動電位Vg2は、第1ゲート側検査配線
G1 ,第2ゲート側検査配線G2 およびゲート配線2が
持つ抵抗および容量により遅延を生じる。そのため、ス
イッチング素子4のゲート電位をオフとし切らない間に
ソース配線3の駆動電位Vs1〜Vs3の切り替わり時の電
位が画素に書き込まれる恐れがある。そのため動作期間
τaはVon電位を印加する期間τbの2倍以上にして十
分な時間を確保する必要がある。
Τa which is the operation period of operation 1 and operation 2
Needs to be at least twice the period τb during which the Von potential is applied. As described above, the drive potential Vg1 and the drive potential Vg2 applied to the gate line 2 are delayed due to the resistance and capacitance of the first gate-side inspection line G1, the second gate-side inspection line G2, and the gate line 2. Therefore, the potential at the time of switching the drive potentials Vs1 to Vs3 of the source line 3 may be written to the pixel while the gate potential of the switching element 4 is not turned off and turned off. Therefore, the operation period τa needs to be at least twice as long as the period τb for applying the Von potential to secure a sufficient time.

【0035】また、第1ゲート側検査配線G1 と第2ゲ
ート側検査配線G2 のように2本設けた場合、第1ゲー
ト側検査配線G1 に接続される奇数行のゲート配線2の
駆動電位Vg1の振幅と、第2ゲート側検査配線G2 に接
続される偶数行のゲート配線2に印加される駆動電位V
g2の振幅とを同一にし、ゲート配線2に接続された同色
の各画素の画素電極1における液晶電位を奇数行と偶数
行とに係わらず同一にする必要がある。そのため、各ゲ
ート配線2は第1ゲート側検査配線G1 または第2ゲー
ト側検査配線G2 のどちらかに接続するとともに、他方
の第2ゲート側検査配線G2 または第1ゲート側検査配
線G1 とは配線パターン上で交差する構造とし、2本の
第1ゲート側検査配線G1 と第2ゲート側検査配線G2
に生じる抵抗および容量を同一にさせるようにしてい
る。
When two lines are provided like the first gate-side inspection line G1 and the second gate-side inspection line G2, the drive potential Vg1 of the odd-numbered gate lines 2 connected to the first gate-side inspection line G1 is provided. And the drive potential V applied to the gate lines 2 in the even-numbered rows connected to the second gate-side inspection line G2.
It is necessary to make the amplitude of g2 the same and make the liquid crystal potential of the pixel electrode 1 of each pixel of the same color connected to the gate wiring 2 the same regardless of the odd-numbered row and the even-numbered row. Therefore, each gate line 2 is connected to either the first gate-side inspection line G1 or the second gate-side inspection line G2, and is connected to the other second gate-side inspection line G2 or the first gate-side inspection line G1. The first and second gate-side inspection lines G1 and G2 have a structure of intersecting on the pattern.
Are made to have the same resistance and capacitance.

【0036】検査完了後は図1に一点鎖線で示した切断
部Tに沿ってレーザー光を照射して配線パターンの一部
を溶断し、検査配線とソース配線3,ゲート配線2,対
向電極8の間の電気接続を切断し、ゲート駆動回路5,
ソース駆動回路6,対向電極駆動回路7を形成して製品
に仕上げる。
After the completion of the inspection, a part of the wiring pattern is blown by irradiating a laser beam along a cut portion T shown by a dashed line in FIG. The electrical connection between the gate drive circuits 5,
The source drive circuit 6 and the counter electrode drive circuit 7 are formed to finish the product.

【0037】なお、本実施例では、画素電極1がデルタ
配列に配置された液晶表示装置を例に説明したが、画素
電極1をストライプ配列に配置した液晶表示装置に対し
ても有効であって、ゲート配線2に接続する検査配線を
2本にし、その2本の第1ゲート側検査配線G1 と第2
ゲート側検査配線G2 に印加するVon電位を本実施例で
説明したようなタイミングで印加し、ソース側検査配線
S1 ,S2 ,S3 に白,黒,赤,緑,青を表示させるよ
うなデータ信号の電位を印加して画像検査することによ
り、スイッチング素子4の開閉に起因する不良、および
スイッチング素子4の特性的不良に起因する不良、かつ
画素電位の保持特性のばらつきによる不良を検出するこ
とができる。
In this embodiment, the liquid crystal display device in which the pixel electrodes 1 are arranged in a delta arrangement has been described as an example. However, the present invention is also effective for a liquid crystal display device in which the pixel electrodes 1 are arranged in a stripe arrangement. And two inspection lines connected to the gate line 2, and the two first gate side inspection lines G1 and the second
A Von potential applied to the gate-side inspection wiring G2 is applied at the timing described in this embodiment, and a data signal for displaying white, black, red, green, and blue on the source-side inspection wirings S1, S2, and S3. Of the switching element 4, a failure due to a characteristic failure of the switching element 4, and a failure due to a variation in the holding characteristic of the pixel potential. it can.

【0038】[0038]

【発明の効果】以上のように、本発明の液晶表示装置の
検査方法によれば、奇数行のスイッチング素子のゲート
配線に接続した第1ゲート側検査配線と偶数行のスイッ
チング素子のゲート配線に接続した第2ゲート側検査配
線とを設け、奇数行の画素と偶数行の画素とを分離して
駆動するようにしたことにより、赤画素電極と緑画素電
極と青画素電極とがデルタ配列に配置され、前記スイッ
チング素子を介して1つのソース配線に2色の画素電極
が接続されていても、画素電極がストライプ配列に配置
されている液晶表示装置と同様に、検査のための白,
黒,赤,緑,青のカラー単色表示が可能となり、簡易画
像検査が可能である液晶表示装置が実現できる。
As described above, according to the inspection method of the liquid crystal display device of the present invention, the first gate side inspection wiring connected to the gate wiring of the odd-numbered switching elements and the gate wiring of the even-numbered switching elements are connected. The connected second gate side inspection wiring is provided to drive the pixels in the odd-numbered rows and the pixels in the even-numbered rows separately, so that the red pixel electrode, the green pixel electrode, and the blue pixel electrode are arranged in a delta arrangement. Even if two color pixel electrodes are connected to one source line via the switching element, the white and white pixels for inspection are similar to the liquid crystal display device in which the pixel electrodes are arranged in a stripe array.
A single color display of black, red, green, and blue can be performed, and a liquid crystal display device that can perform simple image inspection can be realized.

【0039】また、画素電極の配置がデルタ配列である
かストライプ配列であるかに関係なく、スイッチング素
子の開閉に起因する不良、およびスイッチング素子の特
性的不良に起因する不良、かつ画素電位の保持特性のば
らつきによる不良を検出することができ、液晶駆動回路
形成時の実際の駆動画面との相関性を高めた検査をする
ことができる。
Further, irrespective of whether the pixel electrodes are arranged in a delta arrangement or a stripe arrangement, a defect caused by the opening and closing of the switching element, a defect caused by a characteristic defect of the switching element, and retention of the pixel potential. A defect due to variation in characteristics can be detected, and an inspection can be performed with improved correlation with an actual driving screen when a liquid crystal driving circuit is formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の液晶表示装置の検査方法の一実施例に
おける液晶表示装置および検査配線の構成を示す平面図
FIG. 1 is a plan view showing a configuration of a liquid crystal display device and a test wiring in one embodiment of a test method of a liquid crystal display device of the present invention.

【図2】同実施例における白表示の場合の駆動電位を示
す波形図
FIG. 2 is a waveform chart showing a driving potential in the case of white display in the embodiment.

【図3】同実施例における黒表示の場合の駆動電位を示
す波形図
FIG. 3 is a waveform chart showing a driving potential in the case of black display in the embodiment.

【図4】同実施例における赤表示の場合の駆動電位を示
す波形図
FIG. 4 is a waveform chart showing a driving potential in the case of red display in the embodiment.

【図5】同実施例における緑表示の場合の駆動電位を示
す波形図
FIG. 5 is a waveform chart showing a driving potential in the case of green display in the embodiment.

【図6】同実施例における青表示の場合の駆動電位を示
す波形図
FIG. 6 is a waveform chart showing a driving potential in the case of blue display in the embodiment.

【図7】同実施例における白表示の場合の画素ごとの液
晶電位を示す波形図
FIG. 7 is a waveform chart showing a liquid crystal potential for each pixel in the case of white display in the embodiment.

【図8】同実施例における黒表示の場合の画素ごとの液
晶電位を示す波形図
FIG. 8 is a waveform chart showing a liquid crystal potential of each pixel in the case of black display in the embodiment.

【図9】同実施例における赤表示の場合の画素ごとの液
晶電位を示す波形図
FIG. 9 is a waveform chart showing the liquid crystal potential of each pixel in the case of red display in the embodiment.

【図10】同実施例における緑表示の場合の画素ごとの
液晶電位を示す波形図
FIG. 10 is a waveform chart showing the liquid crystal potential of each pixel in the case of green display in the embodiment.

【図11】同実施例における青表示の場合の画素ごとの
液晶電位を示す波形図
FIG. 11 is a waveform chart showing the liquid crystal potential of each pixel in the case of blue display in the embodiment.

【図12】画素電極がデルタ配列に配置された従来の液
晶表示装置の構成を示す平面図
FIG. 12 is a plan view showing a configuration of a conventional liquid crystal display device in which pixel electrodes are arranged in a delta arrangement.

【図13】同従来の構成を示す断面図FIG. 13 is a cross-sectional view showing the conventional configuration.

【図14】画素電極がストライプ配列に配置された従来
の液晶表示装置および検査配線の構成を示す平面図
FIG. 14 is a plan view showing a configuration of a conventional liquid crystal display device in which pixel electrodes are arranged in a stripe array and a configuration of a test wiring.

【符号の説明】[Explanation of symbols]

1 画素電極 1r 赤画素電極 1g 緑画素電極 1b 青画素電極 2 ゲート配線 3 ソース配線 4 スイッチング素子 5 ゲート駆動回路 6 ソース駆動回路 7 対向電極駆動回路 8 対向電極 9 液晶 C 対向電極側検査配線 G ゲート側検査配線 G1 第1ゲート側検査配線 G2 第2ゲート側検査配線 S1,S2,S3 ソース側検査配線 T 切断部 Vg1,Vg2,Vs1,Vs2,Vs3,Vc 駆動電位 V1r,V1g,V1b 液晶電位 τa スイッチング素子をオンとする期間 τb 動作1の期間 DESCRIPTION OF SYMBOLS 1 pixel electrode 1r red pixel electrode 1g green pixel electrode 1b blue pixel electrode 2 gate wiring 3 source wiring 4 switching element 5 gate drive circuit 6 source drive circuit 7 counter electrode drive circuit 8 counter electrode 9 liquid crystal C counter electrode side inspection wiring G gate Side inspection wiring G1 First gate side inspection wiring G2 Second gate side inspection wiring S1, S2, S3 Source side inspection wiring T Cut section Vg1, Vg2, Vs1, Vs2, Vs3, Vc Drive potential V1r, V1g, V1b Liquid crystal potential τa Switching element ON period τb Operation 1 period

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/13 101 G02F 1/136 G02F 1/133 G09G 3/36 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/13 101 G02F 1/136 G02F 1/133 G09G 3/36

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 横方向の行には赤,緑,青の3色の画素
を周期的に繰り返して配列し、縦方向の列には同色の画
素を配列した縦ストライプの画素配列構成を備え、前記
列の各画素の画素電極はそれぞれゲート電位によって制
御されるスイッチング素子を介して前記列ごとのソース
配線に接続されたアクティブマトリクス方式の液晶表示
装置において、赤画素を配した列のソース配線のすべて
に接続した赤のソース側検査配線と、緑画素を配列した
列のソース配線のすべてに接続した緑のソース側検査配
線と、青画素を配列した列のソース配線のすべてに接続
した青のソース側検査配線と、奇数行の前記スイッチン
グ素子のゲートに電位を与えるゲート配線のすべてに接
続した第1ゲート側検査配線と、偶数行の前記スイッチ
ング素子のゲートに電位を与えるゲート配線のすべてに
接続した第2ゲート側検査配線と、前記画素電極のすべ
てが液晶を挟んで対向するように設けられた対向電極に
接続した対向電極側検査配線とを設け、前記第1ゲート
側検査配線への印加電位により前記スイッチング素子を
オフ状態から所定期間オン状態としたのちオフ状態と
し、その所定期間中は前記第2ゲート側検査配線への印
加電位により前記スイッチング素子をオフ状態とする動
作を動作1 とし、前記第2ゲート側検査配線への印加電
位により前記スイッチング素子をオフ状態から所定期間
オン状態としたのちオフ状態とし、その所定期間中は第
1ゲート側検査配線への印加電位により前記スイッチン
グ素子をオフ状態とする動作を動作2 とし、第1ゲート
側検査配線と第2ゲート側検査配線への印加電位により
前記スイッチング素子をいずれもオフ状態とする動作を
動作3 とした時、動作1 ,動作2 ,動作3 ,動作2 ,動
作1 ,動作3 の順序の一連の動作を繰り返し行うことに
より、白,黒,赤,緑および青色のカラー単色画面を表
示させて検査を行うとともに、前記検査後に、前記各ソ
ース側検査配線とそれぞれに接続されたすべての前記ソ
ース配線との接続、第1ゲート側検査配線および第2ゲ
ート側検査配線とそれぞれに接続されたすべての前記ゲ
ート配線との接続、および対向電極側検査配線と前記対
向電極との接続を切断するようにした液晶表示装置の検
査方法。
1. A horizontal row has pixels of three colors of red, green and blue periodically and repeatedly arranged, and a vertical column has a pixel array configuration of a vertical stripe in which pixels of the same color are arranged. In an active matrix type liquid crystal display device, a pixel electrode of each pixel of the column is connected to a source line of the column via a switching element controlled by a gate potential, a source line of a column where red pixels are arranged. , A green source-side test wire connected to all of the source wires in the column where the green pixels are arranged, and a blue wire connected to all of the source wires in the column where the blue pixels are arranged. Source-side inspection wiring, a first gate-side inspection wiring connected to all of the gate wirings that apply potentials to the gates of the odd-numbered switching elements, and a gate of the even-numbered switching elements. A second gate-side inspection line connected to all of the gate lines that apply a potential; and a counter electrode-side inspection line connected to a counter electrode provided so that all of the pixel electrodes face each other with a liquid crystal interposed therebetween. The switching element is turned on from the off state by a potential applied to the first gate-side inspection wiring for a predetermined period and then turned off, and during the predetermined period, the switching element is turned on by the potential applied to the second gate-side inspection wiring. The operation of turning off is referred to as operation 1, and the switching element is turned on from the off state for a predetermined period by the potential applied to the second gate-side inspection wiring, and then turned off, and during the predetermined period, the first gate-side inspection is performed. The operation of turning off the switching element in accordance with the potential applied to the wiring is referred to as operation 2, and the first gate-side inspection wiring and the second gate-side inspection wiring are marked. When the operation of turning off all of the switching elements by the applied potential is defined as an operation 3, by repeating a series of operations 1, 2, 3, 2, 1 and 3, Inspection is performed by displaying a single color screen of white, black, red, green and blue, and after the inspection, connection between each of the source side inspection wirings and all the source wirings connected thereto, a first gate Inspection method for a liquid crystal display device in which the connection between the side inspection wiring and the second gate-side inspection wiring and all the gate wirings connected thereto and the connection between the counter electrode-side inspection wiring and the counter electrode are cut off. .
【請求項2】 横方向の奇数行に赤,緑,青の3色の画
素を周期的に繰り返して配列し、偶数行には前記奇数行
と同じ配列を1.5画素分だけ横方向にずらして設けた
デルタ配列の画素配列構成を備え、奇数行ごとに同列な
画素の画素電極と偶数行ごとに同列で前記奇数行の列か
ら0.5画素分横方向にずれた画素の画素電極とは、そ
れぞれゲート電位によって制御されるスイッチング素子
を介して前記奇数行の列ごとのソース配線に接続された
アクティブマトリクス方式の液晶表示装置において、前
記列における奇数行の画素の色と偶数行の画素の色との
組み合わせが同一な前記ソース配線のすべてに接続した
ソース側検査配線を前記組み合せごとに設けるととも
に、奇数行の前記スイッチング素子のゲートに電位を与
えるゲート配線のすべてに接続した第1ゲート側検査配
線と、偶数行の前記スイッチング素子のゲートに電位を
与えるゲート配線のすべてに接続した第2ゲート側検査
配線と、前記各画素電極のすべてが液晶を挟んで対向す
るように設けられた対向電極に接続した対向電極側検査
配線とを備え、第1ゲート側検査配線への印加電位によ
り前記スイッチング素子をオフ状態から所定期間オン状
態としたのちオフ状態とし、その所定期間中は第2ゲー
ト側検査配線への印加電位により前記スイッチング素子
をオフ状態とする動作を動作1 とし、第2ゲート側検査
配線への印加電位により前記スイッチング素子をオフ状
態から所定期間オン状態としたのちオフ状態とし、その
所定期間中は第1ゲート側検査配線への印加電位により
前記スイッチング素子をオフ状態とする動作を動作2 と
し、第1ゲート側検査配線と第2ゲート側検査配線への
印加電位により前記スイッチング素子をいずれもオフ状
態とする動作を動作3 とした時、動作1 ,動作2 ,動作
3 ,動作2 ,動作1 ,動作3 の順序の一連の動作を繰り
返し行うことにより、白,黒,赤,緑,青のカラー単色
画面を表示させて検査を行うとともに、前記検査後に、
前記3本のソース側検査配線とそのそれぞれに接続され
たすべての前記ソース配線との接続、前記第1ゲート側
検査配線および前記第2ゲート側検査配線とそれぞれに
接続されたすべての前記ゲート配線との接続、および前
記対向電極側検査配線と前記対向電極との接続を切断す
るようにした液晶表示装置の検査方法。
2. Pixels of three colors of red, green, and blue are periodically and repeatedly arranged in odd-numbered rows in the horizontal direction, and the same arrangement as the odd-numbered rows is arranged in even-numbered rows by 1.5 pixels in the horizontal direction. It is provided with a pixel array configuration of a delta arrangement provided in a staggered manner, and a pixel electrode of a pixel arranged in the same column for every odd-numbered row and a pixel electrode of a pixel shifted in the horizontal direction by 0.5 pixel from the column of the odd-numbered row in the same column for every even-numbered row. In an active matrix type liquid crystal display device connected to source lines for each column of the odd-numbered row via a switching element controlled by a gate potential, the color of the pixel of the odd-numbered row in the column and the color of the even-numbered row Source-side inspection lines connected to all of the source lines having the same combination of pixel colors are provided for each of the combinations, and all of the gate lines that apply a potential to the gates of the switching elements in odd rows are provided. A first gate-side inspection line connected to all the gate electrodes, a second gate-side inspection line connected to all of the gate lines that apply a potential to the gates of the even-numbered switching elements, and all of the pixel electrodes sandwiching a liquid crystal. A counter electrode-side inspection wiring connected to a counter electrode provided so as to face the switching element, and the switching element is turned on from the off state for a predetermined period by an applied potential to the first gate-side inspection wiring, and then turned off. During the predetermined period, the operation of turning off the switching element by the potential applied to the second gate-side inspection wiring is referred to as operation 1, and the switching element is turned off by the potential applied to the second gate-side inspection wiring for a predetermined period of time. The switching element is turned off after being turned on, and during a predetermined period, the switching element is turned off by a potential applied to the first gate-side inspection wiring. The work and operation 2, when the work 3 operations to both turned off the switching element by applying potential to the first gate-side inspection line and the second gate side inspection line, the operation 1, operation 2, the operation
By repeating a series of operations in the order of 3, operation 2, operation 1, and operation 3, a white, black, red, green, and blue color single-color screen is displayed for inspection, and after the inspection,
Connection between the three source-side inspection lines and all the source lines connected thereto, and all of the gate lines respectively connected to the first gate-side inspection line and the second gate-side inspection line And a connection between the counter electrode side inspection wiring and the counter electrode is disconnected.
【請求項3】 第1ゲート側検査配線または第2ゲート
側検査配線への印加電位によりスイッチング素子をオン
状態とする所定期間として、前記スイッチング素子をオ
フとする電位をVoff、前記スイッチング素子をオンと
する電位をVonとした時、液晶表示装置内のゲート配線
の電位がVoff電位の状態からVon電位を印加して0.
9×(Von−Voff)+Voffとなる立ち上がり期間と、
前記スイッチング素子を介して画素電極にソース配線か
らデータ信号を書き込むのに要する期間と、前記ゲート
配線の電位がVonの状態からVoff電位を印加して0.
9×(Voff−Von)+Vonとなる立ち下がり期間とを
加算した期間以上であり、かつ液晶表示装置内のゲート
配線の電位がVoffの状態からVon電位を印加してVon
となる立ち上がり期間と、前記スイッチング素子を介し
て画素電極にソース配線からデータを書き込むのに要す
る期間と、液晶表示装置内のゲート配線の電位がVonの
状態からoff電位を印加してVoffとなる立ち下がり期間
とを加算した期間未満とするようにした請求項1または
請求項2のいずれかに記載の液晶表示装置の検査方法。
3. As a predetermined period in which the switching element is turned on by a potential applied to the first gate-side inspection wiring or the second gate-side inspection wiring, the potential for turning off the switching element is set to Voff, and the switching element is turned on. Is set to Von, the potential of the gate line in the liquid crystal display device is set to Voff potential from the state of Voff potential, and the potential of Von is set to 0.
A rising period of 9 × (Von−Voff) + Voff,
A period required to write a data signal from a source wiring to a pixel electrode via the switching element, and a Voff potential from a state where the potential of the gate wiring is Von to 0.
It is equal to or longer than a period obtained by adding a falling period of 9 × (Voff−Von) + Von, and when the potential of the gate line in the liquid crystal display device is Voff, the potential Von is applied and Von is applied.
And a period required to write data from the source wiring to the pixel electrode via the switching element, and a potential of the gate wiring in the liquid crystal display device becomes Voff by applying an off potential from the state of Von. 3. The method for inspecting a liquid crystal display device according to claim 1, wherein the period is set to be less than a period obtained by adding the falling period.
【請求項4】 動作1 および動作2 の期間は、スイッチ
ング素子をオン状態とした前記所定期間の2倍以上の期
間とするようにした請求項1ないし請求項3のいずれか
に記載の液晶表示装置の検査方法。
4. The liquid crystal display according to claim 1, wherein a period of the operation 1 and the operation 2 is a period that is at least twice as long as the predetermined period in which the switching element is turned on. Equipment inspection method.
【請求項5】 第1ゲート側検査配線および第2ゲート
側検査配線への印加電位により各スイッチング素子をオ
フ状態である期間が長短2種類存在し、そのうち長い方
の期間を液晶表示装置内の画素が書き込んだ電位を保持
できる期間と等しくなるようにした請求項1ないし請求
項4のいずれかに記載の液晶表示装置の検査方法。
5. There are two types of periods in which each switching element is in an off state depending on the potential applied to the first gate-side inspection wiring and the second gate-side inspection wiring, and the longer one of the periods is set in the liquid crystal display device. 5. The inspection method for a liquid crystal display device according to claim 1, wherein the period is set equal to a period during which the pixel can hold the written potential.
JP13745298A 1998-04-30 1998-04-30 Inspection method of liquid crystal display Expired - Fee Related JP3177702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13745298A JP3177702B2 (en) 1998-04-30 1998-04-30 Inspection method of liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13745298A JP3177702B2 (en) 1998-04-30 1998-04-30 Inspection method of liquid crystal display

Publications (2)

Publication Number Publication Date
JPH11316388A JPH11316388A (en) 1999-11-16
JP3177702B2 true JP3177702B2 (en) 2001-06-18

Family

ID=15198948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13745298A Expired - Fee Related JP3177702B2 (en) 1998-04-30 1998-04-30 Inspection method of liquid crystal display

Country Status (1)

Country Link
JP (1) JP3177702B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100535512C (en) * 2007-12-27 2009-09-02 上海交通大学 Optimizing and guiding system for coal-burned industrial boiler operation

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101581839B (en) 2008-05-12 2011-10-12 北京京东方光电科技有限公司 Thin film transistor primitive plate testing line and manufacturing method thereof
JP5585102B2 (en) * 2010-02-01 2014-09-10 カシオ計算機株式会社 Active matrix display panel substrate and liquid crystal display panel using the same
CN106531039B (en) * 2016-12-23 2019-07-16 深圳市华星光电技术有限公司 Display device and its pure color picture detection method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100535512C (en) * 2007-12-27 2009-09-02 上海交通大学 Optimizing and guiding system for coal-burned industrial boiler operation

Also Published As

Publication number Publication date
JPH11316388A (en) 1999-11-16

Similar Documents

Publication Publication Date Title
JP4006304B2 (en) Image display device
US5825196A (en) Method for detecting defects in an active matrix liquid crystal display panel
KR0125465B1 (en) Inspecting method and apparatus for an active matrix substrate
JP2001188217A (en) Active matrix liquid crystal display device, and driving method and manufacturing method therefor
JPH01130131A (en) Driver-containing active matrix panel
JP4795548B2 (en) Liquid crystal display board inspection method
JP2003157053A (en) Liquid crystal display device, and inspection method and device therefor
JP4128677B2 (en) Inspection method for liquid crystal display devices
JP3177702B2 (en) Inspection method of liquid crystal display
JP3968713B2 (en) Flat display device and testing method of flat display device
JP3290602B2 (en) Liquid crystal display device inspection method and liquid crystal display device
JP3492203B2 (en) Liquid crystal display
JPH01130133A (en) Driver-containing active matrix panel
JP2001033813A (en) Method for inspecting liquid crystal display device
JP3302623B2 (en) Inspection method for active matrix type liquid crystal panel
JPH09138422A (en) Liquic crystal display device and its inspecting method
JP3428317B2 (en) Inspection method of liquid crystal panel
JP3179319B2 (en) Defect detection method for matrix type display device
JP3898037B2 (en) Lighting display inspection method and lighting display inspection device for liquid crystal display panel
JPH05313196A (en) Active matrix type display device
KR100552288B1 (en) Thin Film Transistor Liquid Crystal Display
JP2002116425A (en) Liquid crystal display device
JPS63289589A (en) Inspection of active matrix panel
JPH01239531A (en) Active matrix array and liquid crystal display device
JPH05341263A (en) Liquid crystal display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees