JP2000151562A - 全二重同時メッセ―ジ伝送 - Google Patents
全二重同時メッセ―ジ伝送Info
- Publication number
- JP2000151562A JP2000151562A JP11281633A JP28163399A JP2000151562A JP 2000151562 A JP2000151562 A JP 2000151562A JP 11281633 A JP11281633 A JP 11281633A JP 28163399 A JP28163399 A JP 28163399A JP 2000151562 A JP2000151562 A JP 2000151562A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- peripheral device
- network
- data
- message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】ネットワーク上のステーション間の効率的な全
二重通信を可能とする。 【解決手段】ネットワークが複数の相互接続されたステ
ーションを持ち、各ステーションが、マイクロプロセッ
サー、メッセージ・データを記憶するデータ記憶手段及
び、周辺デバイスを持つ、通信ネットワークのステーシ
ョン間でのメッセージ・データの伝送方法が提供され
る。その方法は、マイクロプロセッサーと周辺デバイス
との間のトランザクションを開始する工程、マイクロプ
ロセッサーから周辺デバイスへ命令コード42を伝送する
工程、命令コードの受信に応じて周辺デバイスからマイ
クロプロセッサーへ状態信号54を送る工程、ネットワー
クへの出力のためにマイクロプロセッサーから周辺デバ
イスへ送信データ44, 46, 48を送る工程及び、周辺デバ
イスからマイクロプロセッサーへデータ記憶手段に記憶
されたデータ50, 52を送る工程、を含む。
二重通信を可能とする。 【解決手段】ネットワークが複数の相互接続されたステ
ーションを持ち、各ステーションが、マイクロプロセッ
サー、メッセージ・データを記憶するデータ記憶手段及
び、周辺デバイスを持つ、通信ネットワークのステーシ
ョン間でのメッセージ・データの伝送方法が提供され
る。その方法は、マイクロプロセッサーと周辺デバイス
との間のトランザクションを開始する工程、マイクロプ
ロセッサーから周辺デバイスへ命令コード42を伝送する
工程、命令コードの受信に応じて周辺デバイスからマイ
クロプロセッサーへ状態信号54を送る工程、ネットワー
クへの出力のためにマイクロプロセッサーから周辺デバ
イスへ送信データ44, 46, 48を送る工程及び、周辺デバ
イスからマイクロプロセッサーへデータ記憶手段に記憶
されたデータ50, 52を送る工程、を含む。
Description
【0001】
【発明の属する技術分野】本発明は、通信ネットワーク
により相互接続されたデジタル・データ処理ステーショ
ン間のメッセージ伝送に関する。より具体的には、本発
明はステーションのプロセッサーとステーションのイン
ターフェース構成部品との間の同時メッセージ転送の方
法を開示する。
により相互接続されたデジタル・データ処理ステーショ
ン間のメッセージ伝送に関する。より具体的には、本発
明はステーションのプロセッサーとステーションのイン
ターフェース構成部品との間の同時メッセージ転送の方
法を開示する。
【0002】
【従来の技術】マイクロプロセッサー・ベース・デバイ
スの飛躍的な利用増大は、通信ネットワークがその様な
多くのデバイスの間での相互接続を可能とし、デバイス
間の通信を実現することに、つながってきた。ローカル
・エリア・ネットワーク（LAN）の様な、典型的なネッ
トワークは、数多くの通信チャネル又はリンクにより相
互接続される多くのマイクロプロセッサー・デバイス又
はステーションを含む。デバイス又は「ステーション」
のあるものが、データの送信及び受信が可能であるが、
データの受信及び送信を同時に行なうことが出来ない事
を意味する「半二重」である場合がある。他のステーシ
ョンは、いかなる時にもデータを送信及び受信すること
が可能であるつまり同時にデータの送信及び受信が可能
である、「全二重」ステーションである。
スの飛躍的な利用増大は、通信ネットワークがその様な
多くのデバイスの間での相互接続を可能とし、デバイス
間の通信を実現することに、つながってきた。ローカル
・エリア・ネットワーク（LAN）の様な、典型的なネッ
トワークは、数多くの通信チャネル又はリンクにより相
互接続される多くのマイクロプロセッサー・デバイス又
はステーションを含む。デバイス又は「ステーション」
のあるものが、データの送信及び受信が可能であるが、
データの受信及び送信を同時に行なうことが出来ない事
を意味する「半二重」である場合がある。他のステーシ
ョンは、いかなる時にもデータを送信及び受信すること
が可能であるつまり同時にデータの送信及び受信が可能
である、「全二重」ステーションである。
【0003】ネットワークにより相互接続されたステーショ
ン間の通信は、周辺通信デバイスを介してなされるの
が、一般的である。このデバイスは、ステーションのホ
スト・マイクロプロセッサーとより大きな通信ネットワ
ークとの間のインターフェースとして機能する。ネット
ワークのプロトコルに応じて、このネットワーク上で通
信されるデータは、メッセージの形態を採ることがしば
しばある。通信インターフェースとして機能する周辺デ
バイスは、ネットワークからステーションへのメッセー
ジ・データを受信して記憶し、そして、ステーションか
らのメッセージ・データをネットワークへ送信すること
が出来なければならない。ネットワーク上で送信及び受
信される情報は全て、予め設定されたプロトコルに合致
していなければならない。メッセージは、統一フォーマ
ットのフレームで送信され、各フレームは、それぞれが
所定の位置と意味を持つ多くのフィールドを有する。
ン間の通信は、周辺通信デバイスを介してなされるの
が、一般的である。このデバイスは、ステーションのホ
スト・マイクロプロセッサーとより大きな通信ネットワ
ークとの間のインターフェースとして機能する。ネット
ワークのプロトコルに応じて、このネットワーク上で通
信されるデータは、メッセージの形態を採ることがしば
しばある。通信インターフェースとして機能する周辺デ
バイスは、ネットワークからステーションへのメッセー
ジ・データを受信して記憶し、そして、ステーションか
らのメッセージ・データをネットワークへ送信すること
が出来なければならない。ネットワーク上で送信及び受
信される情報は全て、予め設定されたプロトコルに合致
していなければならない。メッセージは、統一フォーマ
ットのフレームで送信され、各フレームは、それぞれが
所定の位置と意味を持つ多くのフィールドを有する。
【0004】
【発明が解決しようとする課題】ステーションのマイク
ロプロセッサーと周辺通信デバイスとの間のインターフ
ェースはしばしば、シリアル周辺インターフェース（se
rial peripheral interface略してSPI）を用いて実装さ
れる。ネットワーク・メッセージ・データの送信及び受
信を実行するために、SPIは一般的にマイクロプロセッ
サーと周辺通信デバイスとの間で４つの接続を用いてい
る。この構成は概して満足出来るものであるが、SPIを
補助するステーション・マイクロプロセッサーにより過
剰な時間が使われるために、その様な構成の効率は妥協
したものとなっている。従って、ステーション・マイク
ロプロセッサーとSPIとの間のメッセージ伝送を単純化
することにより、ネットワーク上のステーション間の効
率的な全二重通信を可能とする方法を提供することが、
多いに望ましいものとなっている。
ロプロセッサーと周辺通信デバイスとの間のインターフ
ェースはしばしば、シリアル周辺インターフェース（se
rial peripheral interface略してSPI）を用いて実装さ
れる。ネットワーク・メッセージ・データの送信及び受
信を実行するために、SPIは一般的にマイクロプロセッ
サーと周辺通信デバイスとの間で４つの接続を用いてい
る。この構成は概して満足出来るものであるが、SPIを
補助するステーション・マイクロプロセッサーにより過
剰な時間が使われるために、その様な構成の効率は妥協
したものとなっている。従って、ステーション・マイク
ロプロセッサーとSPIとの間のメッセージ伝送を単純化
することにより、ネットワーク上のステーション間の効
率的な全二重通信を可能とする方法を提供することが、
多いに望ましいものとなっている。
【0005】
【課題を解決するための手段】本発明は、上記問題の一
つ又はそれ以上を解消する意図でなされている。短く要
約すると、本発明の観点の一つによれば、通信ネットワ
ーク上のステーション間での効率的な全二重通信のため
の方法が設けられる。この方法は、単一シリアル伝送
で、記憶された受信ネットワーク・メッセージを周辺デ
バイスからマイクロプロセッサーへ読み出しながらの、
ステーション・マイクロプロセッサーから周辺デバイス
へのネットワーク・メッセージ送信の開始を可能とす
る。この方法は、ネットワーク上のステーション間での
メッセージの伝送中に起こるのが典型的である、いくつ
かの状況に、特に適用される。
つ又はそれ以上を解消する意図でなされている。短く要
約すると、本発明の観点の一つによれば、通信ネットワ
ーク上のステーション間での効率的な全二重通信のため
の方法が設けられる。この方法は、単一シリアル伝送
で、記憶された受信ネットワーク・メッセージを周辺デ
バイスからマイクロプロセッサーへ読み出しながらの、
ステーション・マイクロプロセッサーから周辺デバイス
へのネットワーク・メッセージ送信の開始を可能とす
る。この方法は、ネットワーク上のステーション間での
メッセージの伝送中に起こるのが典型的である、いくつ
かの状況に、特に適用される。
【0006】本発明は、効率的な全二重通信をもたらす。そ
れは、単一シリアル伝送で、記憶された受信ネットワー
ク・メッセージを周辺デバイスからマイクロプロセッサ
ーへ読み出しながらの、ステーション・マイクロプロセ
ッサーから周辺デバイスへのネットワーク・メッセージ
送信の開始を可能とする方法を、与える。それは、ステ
ーション・マイクロプロセッサーにより周辺デバイスを
補助するのに使われる時間の量を削減するネットワーク
通信方法を、与える。この方法は、一般に遭遇される４
つの状況に特に対応可能である。第１の状況は、ネット
ワークで受信したメッセージが周辺デバイスに記憶され
た状態で、トランザクションつまりネットワーク上の他
のステーションに向けられた送出メッセージが、ステー
ション・マイクロプロセッサーにより開始される際に、
起こる。第２の状況は、トランザクションが、周辺デバ
イスにネットワークで受信されたメッセージが記憶され
ることなしに、ステーション・マイクロプロセッサーに
より開始される時に、起こる。第３の状況は、ダミーの
メッセージ送信がステーション・マイクロプロセッサー
により開始され、ネットワークで受信されたメッセージ
が周辺デバイスに記憶される時に起こり、そして第４の
状況は、ダミー送信がステーション・プロセッサーによ
り開始され、ネットワークで受信されたメッセージは周
辺デバイスに記憶されていない時に、起こる。
れは、単一シリアル伝送で、記憶された受信ネットワー
ク・メッセージを周辺デバイスからマイクロプロセッサ
ーへ読み出しながらの、ステーション・マイクロプロセ
ッサーから周辺デバイスへのネットワーク・メッセージ
送信の開始を可能とする方法を、与える。それは、ステ
ーション・マイクロプロセッサーにより周辺デバイスを
補助するのに使われる時間の量を削減するネットワーク
通信方法を、与える。この方法は、一般に遭遇される４
つの状況に特に対応可能である。第１の状況は、ネット
ワークで受信したメッセージが周辺デバイスに記憶され
た状態で、トランザクションつまりネットワーク上の他
のステーションに向けられた送出メッセージが、ステー
ション・マイクロプロセッサーにより開始される際に、
起こる。第２の状況は、トランザクションが、周辺デバ
イスにネットワークで受信されたメッセージが記憶され
ることなしに、ステーション・マイクロプロセッサーに
より開始される時に、起こる。第３の状況は、ダミーの
メッセージ送信がステーション・マイクロプロセッサー
により開始され、ネットワークで受信されたメッセージ
が周辺デバイスに記憶される時に起こり、そして第４の
状況は、ダミー送信がステーション・プロセッサーによ
り開始され、ネットワークで受信されたメッセージは周
辺デバイスに記憶されていない時に、起こる。
【0007】この方法に付随するメッセージ・プロトコル
は、既存のSPIプロトコルに代わるものである。メッセ
ージのフォーマットはバイト志向であり、マイクロプロ
セッサーのメッセージの最初のバイトは命令信号を含
み、残りのバイトは送信データ又はダミー・データを含
む。ネットワークより受信されて周辺デバイス中に記憶
されたバイト志向メッセージは、状態信号を保持する最
初のバイトを受信データ又はダミー・データを含む残り
のバイトと共に含む。ネットワークより受信されたメッ
セージは、周辺デバイスとマイクロプロセッサーとの間
のメッセージの交換に用いられるメッセージ・プロトコ
ルへネットワーク・プロトコルから変換される。ダミー
・データは、周辺デバイスの状態を検証するのとその中
に記憶されたデータを引出すために、マイクロプロセッ
サーにより周期的に送信される。同じ様に、送信がマイ
クロプロセッサーにより開始され周辺デバイスに受信デ
ータが記憶されていない場合には、ダミー・データがマ
イクロプロセッサーへ送られる。
は、既存のSPIプロトコルに代わるものである。メッセ
ージのフォーマットはバイト志向であり、マイクロプロ
セッサーのメッセージの最初のバイトは命令信号を含
み、残りのバイトは送信データ又はダミー・データを含
む。ネットワークより受信されて周辺デバイス中に記憶
されたバイト志向メッセージは、状態信号を保持する最
初のバイトを受信データ又はダミー・データを含む残り
のバイトと共に含む。ネットワークより受信されたメッ
セージは、周辺デバイスとマイクロプロセッサーとの間
のメッセージの交換に用いられるメッセージ・プロトコ
ルへネットワーク・プロトコルから変換される。ダミー
・データは、周辺デバイスの状態を検証するのとその中
に記憶されたデータを引出すために、マイクロプロセッ
サーにより周期的に送信される。同じ様に、送信がマイ
クロプロセッサーにより開始され周辺デバイスに受信デ
ータが記憶されていない場合には、ダミー・データがマ
イクロプロセッサーへ送られる。
【0008】
【発明の効果】本発明は、効率的な全二重通信をもたら
す。それは、単一シリアル伝送で、記憶された受信ネッ
トワーク・メッセージを周辺デバイスからマイクロプロ
セッサーへ読み出しながらの、ステーション・マイクロ
プロセッサーから周辺デバイスへのネットワーク・メッ
セージ送信の開始を可能とする。
す。それは、単一シリアル伝送で、記憶された受信ネッ
トワーク・メッセージを周辺デバイスからマイクロプロ
セッサーへ読み出しながらの、ステーション・マイクロ
プロセッサーから周辺デバイスへのネットワーク・メッ
セージ送信の開始を可能とする。
【0009】これらの、目的、構成、効果などは、以下の詳
細な説明及び請求項を検討すること、そして、添付の図
面を参照することにより、より明確に理解されるであろ
う。
細な説明及び請求項を検討すること、そして、添付の図
面を参照することにより、より明確に理解されるであろ
う。
【0010】
【発明の実施の形態】図１乃至３を参照すると、複数の
相互接続されたステーション20を持つ、全体として符号
10で示される通信ネットワークが示される。各ステーシ
ョン20は、マイクロプロセッサー22を含むいくつかの機
能部品を含む。マイクロプロセッサー20は、CPU 24、メ
モリー26及び、ステーション20がそこに接続され得る種
々のデバイスを制御するのを可能とするシリアル周辺イ
ンターフェース（SPI）28を持つ。図示された部品に加
えて又はそれらに代えて、他の部品が含まれても良いこ
とを、理解すべきである。全体として、図２に表された
ハードウェア部品は、数多くの業者より容易に購入し得
る商業的に入手可能な電子デバイスを表している。
相互接続されたステーション20を持つ、全体として符号
10で示される通信ネットワークが示される。各ステーシ
ョン20は、マイクロプロセッサー22を含むいくつかの機
能部品を含む。マイクロプロセッサー20は、CPU 24、メ
モリー26及び、ステーション20がそこに接続され得る種
々のデバイスを制御するのを可能とするシリアル周辺イ
ンターフェース（SPI）28を持つ。図示された部品に加
えて又はそれらに代えて、他の部品が含まれても良いこ
とを、理解すべきである。全体として、図２に表された
ハードウェア部品は、数多くの業者より容易に購入し得
る商業的に入手可能な電子デバイスを表している。
【0011】ネットワーク10上で通信するために、ステーシ
ョン20は、周辺デバイス30の様な通信インターフェース
を必要とする。周辺デバイス30は、マイクロプロセッサ
ー22からネットワーク上へのネットワーク・プロトコル
に従うメッセージの送信と同じく、ネットワークに沿っ
て送られるメッセージ・データを受信し記憶することが
出来なければならない。SPI 28は、マイクロプロセッサ
ー22と周辺デバイス30との間の接続である。SPI 28は、
MOSI, MISO, SCLKそしてCSの４つの接続を用いるのが、
典型的である。MOSIは、マイクロプロセッサーから周辺
へのプロトコルである。MISOは、周辺からマイクロプロ
セッサーへのプロトコルである。SCLKはクロック信号で
あり、CSはチップ・イネーブルである。
ョン20は、周辺デバイス30の様な通信インターフェース
を必要とする。周辺デバイス30は、マイクロプロセッサ
ー22からネットワーク上へのネットワーク・プロトコル
に従うメッセージの送信と同じく、ネットワークに沿っ
て送られるメッセージ・データを受信し記憶することが
出来なければならない。SPI 28は、マイクロプロセッサ
ー22と周辺デバイス30との間の接続である。SPI 28は、
MOSI, MISO, SCLKそしてCSの４つの接続を用いるのが、
典型的である。MOSIは、マイクロプロセッサーから周辺
へのプロトコルである。MISOは、周辺からマイクロプロ
セッサーへのプロトコルである。SCLKはクロック信号で
あり、CSはチップ・イネーブルである。
【0012】ステーション20の通常機能は、ネットワークに
沿って送信されるメッセージを送りそして受けることで
ある。この通信は頻繁に、マイクロプロセッサー22と周
辺デバイス30との間での複数のデータ伝送を必要とす
る。一般的なシステムにおいて、送信がマイクロプロセ
ッサー22により開始される時に、送信データは周辺デバ
イス30へネットワーク上への出力のためにSPI 28を通っ
て伝送される。周辺デバイス30に記憶されているデータ
がある場合には、周辺デバイス30の状態若しくはマイク
ロプロセッサー22への受信データの伝送のいずれかを要
求するマイクロプロセッサー22から命令信号を受けるま
で、記憶データはマイクロプロセッサー22へ伝送されな
い。データが周辺デバイス30により受信される場合に
は、いかなる記憶されたネットワーク・データもマイク
ロプロセッサー22へ伝送されることを要求するマイクロ
プロセッサー22により命令信号が送られるまで、データ
は記憶される。これらのデータ伝送は、時間を浪費する
ものであり、終局的には、ネットワークに沿ってのメッ
セージ・データの送信及び受信を妨げる。
沿って送信されるメッセージを送りそして受けることで
ある。この通信は頻繁に、マイクロプロセッサー22と周
辺デバイス30との間での複数のデータ伝送を必要とす
る。一般的なシステムにおいて、送信がマイクロプロセ
ッサー22により開始される時に、送信データは周辺デバ
イス30へネットワーク上への出力のためにSPI 28を通っ
て伝送される。周辺デバイス30に記憶されているデータ
がある場合には、周辺デバイス30の状態若しくはマイク
ロプロセッサー22への受信データの伝送のいずれかを要
求するマイクロプロセッサー22から命令信号を受けるま
で、記憶データはマイクロプロセッサー22へ伝送されな
い。データが周辺デバイス30により受信される場合に
は、いかなる記憶されたネットワーク・データもマイク
ロプロセッサー22へ伝送されることを要求するマイクロ
プロセッサー22により命令信号が送られるまで、データ
は記憶される。これらのデータ伝送は、時間を浪費する
ものであり、終局的には、ネットワークに沿ってのメッ
セージ・データの送信及び受信を妨げる。
【0013】ネットワーク10に沿っての全二重通信は、本発
明の方法を用いて多いに進歩させることが出来る。本発
明の方法によれば、マイクロプロセッサー22によりトラ
ンザクションが開始される度に、マイクロプロセッサー
22は周辺デバイス30の状態を検証し、周辺デバイスに存
在する可能性のある記憶データのいかなるものも受信す
る。このタスクを実行するメッセージ・フォーマットが
図３に示されている。このフォーマットは、マイクロプ
ロセッサー22と周辺デバイス30との間のメッセージの交
換に用いられることに注意すべきである。周辺デバイス
30は、入力メッセージをネットワーク・プロトコル又は
フォーマットからメッセージ用に変換する。
明の方法を用いて多いに進歩させることが出来る。本発
明の方法によれば、マイクロプロセッサー22によりトラ
ンザクションが開始される度に、マイクロプロセッサー
22は周辺デバイス30の状態を検証し、周辺デバイスに存
在する可能性のある記憶データのいかなるものも受信す
る。このタスクを実行するメッセージ・フォーマットが
図３に示されている。このフォーマットは、マイクロプ
ロセッサー22と周辺デバイス30との間のメッセージの交
換に用いられることに注意すべきである。周辺デバイス
30は、入力メッセージをネットワーク・プロトコル又は
フォーマットからメッセージ用に変換する。
【0014】ネットワーク10上で通信するステーション20が
遭遇遭遇するのが一般的な状況が４つある。第１の状況
は、ネットワークで受信されたメッセージが周辺デバイ
ス30へ記憶されていて、ステーション・マイクロプロセ
ッサー22によりトランザクションが開始される時に、起
こる。第２の状況は、ネットワークで受信されたメッセ
ージが周辺デバイス30へ記憶されておらず、ステーショ
ン・マイクロプロセッサー22によりトランザクションが
開始される時に起こる。第３の状況は、ダミー・メッセ
ージの送信がマイクロプロセッサー22により開始され、
そしてネットワークで受信されたメッセージが周辺デバ
イス30に記憶されている時に起こり、第４の状況は、ダ
ミー送信がマイクロプロセッサー22により開始され、ネ
ットワークで受信されたメッセージが周辺デバイス30に
記憶されていない時に起こる。
遭遇遭遇するのが一般的な状況が４つある。第１の状況
は、ネットワークで受信されたメッセージが周辺デバイ
ス30へ記憶されていて、ステーション・マイクロプロセ
ッサー22によりトランザクションが開始される時に、起
こる。第２の状況は、ネットワークで受信されたメッセ
ージが周辺デバイス30へ記憶されておらず、ステーショ
ン・マイクロプロセッサー22によりトランザクションが
開始される時に起こる。第３の状況は、ダミー・メッセ
ージの送信がマイクロプロセッサー22により開始され、
そしてネットワークで受信されたメッセージが周辺デバ
イス30に記憶されている時に起こり、第４の状況は、ダ
ミー送信がマイクロプロセッサー22により開始され、ネ
ットワークで受信されたメッセージが周辺デバイス30に
記憶されていない時に起こる。
【0015】４つの状況についてのメッセージ・フォーマッ
トが図３に示されている。第１の状況において、メッセ
ージは、８ビット又はバイト長さのブロックの一連のも
のとして交換される。マイクロプロセッサー22により送
られる最初のバイトは、送信がマイクロプロセッサーに
より開始されたことを示す周辺デバイス30への送信命令
コードを含む。周辺デバイス30は、ネットワークから受
信されたメッセージ・データが記憶されていることを示
す状態信号を送る。マイクロプロセッサー22より周辺デ
バイス30へのデータ伝送のバイト2よりバイトnまでは、
ネットワーク10上への送信のための送信データを含む。
周辺デバイス30は、送信データをネットワーク上で認識
可能なフォーマットへと翻訳する。周辺デバイス30から
マイクロプロセッサー22へのデータ転送のバイト2より
バイトnまでは、ネットワーク・プロトコルによりフォ
ーマットされたメッセージ・データを含む。周辺デバイ
ス30により送られる状態信号は、マイクロプロセッサー
22により送られる送信命令コードと同じクロックサイク
ル中に送られる。それで、マイクロプロセッサー22から
周辺デバイス30へのメッセージ伝送は本質的に同時であ
る。
トが図３に示されている。第１の状況において、メッセ
ージは、８ビット又はバイト長さのブロックの一連のも
のとして交換される。マイクロプロセッサー22により送
られる最初のバイトは、送信がマイクロプロセッサーに
より開始されたことを示す周辺デバイス30への送信命令
コードを含む。周辺デバイス30は、ネットワークから受
信されたメッセージ・データが記憶されていることを示
す状態信号を送る。マイクロプロセッサー22より周辺デ
バイス30へのデータ伝送のバイト2よりバイトnまでは、
ネットワーク10上への送信のための送信データを含む。
周辺デバイス30は、送信データをネットワーク上で認識
可能なフォーマットへと翻訳する。周辺デバイス30から
マイクロプロセッサー22へのデータ転送のバイト2より
バイトnまでは、ネットワーク・プロトコルによりフォ
ーマットされたメッセージ・データを含む。周辺デバイ
ス30により送られる状態信号は、マイクロプロセッサー
22により送られる送信命令コードと同じクロックサイク
ル中に送られる。それで、マイクロプロセッサー22から
周辺デバイス30へのメッセージ伝送は本質的に同時であ
る。
【0016】第２の状況においては、ネットワークのデータ
が周辺デバイス30に残っていない。マイクロプロセッサ
ー22から周辺デバイス30へのデータ転送のバイト1は、
先の状況における様に、マイクロプロセッサー22により
送信が開始されたことを示す送信命令を含む。バイト2
からバイトnまでは、ネットワーク10上への送信のため
に、ネットワーク・プロトコルにより、フォーマットさ
れる。周辺デバイスからのバイト1は、受信メッセージ
を示す状態バイトである。周辺デバイス30からマイクロ
プロセッサー22へのデータ伝送のバイト2からバイトnま
では、その時点で周辺デバイスにデータが記憶されてい
ないので、ダミー・データを含む。
が周辺デバイス30に残っていない。マイクロプロセッサ
ー22から周辺デバイス30へのデータ転送のバイト1は、
先の状況における様に、マイクロプロセッサー22により
送信が開始されたことを示す送信命令を含む。バイト2
からバイトnまでは、ネットワーク10上への送信のため
に、ネットワーク・プロトコルにより、フォーマットさ
れる。周辺デバイスからのバイト1は、受信メッセージ
を示す状態バイトである。周辺デバイス30からマイクロ
プロセッサー22へのデータ伝送のバイト2からバイトnま
では、その時点で周辺デバイスにデータが記憶されてい
ないので、ダミー・データを含む。
【0017】状況3及び4は、マイクロプロセッサー22が周辺
デバイスに残っているデータがあるか判断する目的のみ
のトランザクションを開始する状況に、対応するプロト
コルを持つ。周辺デバイス30へのデータ伝送のバイト1
は、ダミー命令を含む。ダミー命令は、周辺デバイス30
からの状態信号の送信を開始し、それに、周辺デバイス
に記憶されているデータが続く。周辺デバイス30に記憶
されているデータが残っていなければ、追加のデータが
伝送されることはない。状態バイトが、周辺デバイス30
に記憶されているデータがnバイトあることを示す場合
には、nバイトのダミー・データがマイクロプロセッサ
ー22から伝送される。
デバイスに残っているデータがあるか判断する目的のみ
のトランザクションを開始する状況に、対応するプロト
コルを持つ。周辺デバイス30へのデータ伝送のバイト1
は、ダミー命令を含む。ダミー命令は、周辺デバイス30
からの状態信号の送信を開始し、それに、周辺デバイス
に記憶されているデータが続く。周辺デバイス30に記憶
されているデータが残っていなければ、追加のデータが
伝送されることはない。状態バイトが、周辺デバイス30
に記憶されているデータがnバイトあることを示す場合
には、nバイトのダミー・データがマイクロプロセッサ
ー22から伝送される。
【0018】更に図３を参照すると、多くのホスト／周辺イ
ンターフェース信号ラインが表され、ホストから周辺へ
のチップ・セレクト（CS）ライン32、ホストを源とする
シリアル・クロック・ライン（SCLK）34、ホストから周
辺への一方向データ・ライン（MOSI）36及び、周辺から
ホストへの一方向データ・ライン（MISO）38が、含まれ
る。これは、典型的なSPIインターフェースを表す。
ンターフェース信号ラインが表され、ホストから周辺へ
のチップ・セレクト（CS）ライン32、ホストを源とする
シリアル・クロック・ライン（SCLK）34、ホストから周
辺への一方向データ・ライン（MOSI）36及び、周辺から
ホストへの一方向データ・ライン（MISO）38が、含まれ
る。これは、典型的なSPIインターフェースを表す。
【0019】図３は、本発明のプロトコルに従って起こるデ
ータ伝送を表す。チップ・セレクト（CS）40がローへ変
化する時、つまり、チップ・セレクトが起動される時、
SPIの内部クロック34が起動される（この場合は8サイク
ルの間）。マイクロプロセッサーと周辺通信デバイスと
の間のメッセージ伝送の開始時に、CS信号がマイクロプ
ロセッサーにより送られる。クロック34の起動は、最初
のデータバイト、つまり命令バイト42の、マイクロプロ
セッサーから周辺デバイスへの送信を、開始させる。マ
イクロプロセッサーと周辺デバイスとの間の命令バイト
42の伝送と同時に、周辺デバイスは状態バイト54をマイ
クロプロセッサーへ送信する。状態バイトのビットD7
は、ネットワークで受信されたデータが周辺デバイスに
記憶されているかを、示す。
ータ伝送を表す。チップ・セレクト（CS）40がローへ変
化する時、つまり、チップ・セレクトが起動される時、
SPIの内部クロック34が起動される（この場合は8サイク
ルの間）。マイクロプロセッサーと周辺通信デバイスと
の間のメッセージ伝送の開始時に、CS信号がマイクロプ
ロセッサーにより送られる。クロック34の起動は、最初
のデータバイト、つまり命令バイト42の、マイクロプロ
セッサーから周辺デバイスへの送信を、開始させる。マ
イクロプロセッサーと周辺デバイスとの間の命令バイト
42の伝送と同時に、周辺デバイスは状態バイト54をマイ
クロプロセッサーへ送信する。状態バイトのビットD7
は、ネットワークで受信されたデータが周辺デバイスに
記憶されているかを、示す。
【0020】CS 40の立ち下げの後でマイクロプロセッサー
がダミー命令を送り、そして、受信した状態バイト54の
D7が周辺デバイスに受信メッセージがないことを示す場
合には、命令はチップ・セレクトを立上げることにより
終了させられる。
がダミー命令を送り、そして、受信した状態バイト54の
D7が周辺デバイスに受信メッセージがないことを示す場
合には、命令はチップ・セレクトを立上げることにより
終了させられる。
【0021】マイクロプロセッサーが送信命令42を送り、周
辺デバイスにネットワークで受信したメッセージが記憶
されていない場合には、マイクロプロセッサーは、周辺
デバイスからダミー・データ50, 52を同時に受信しなが
ら、全ての命令送信データ・バイト42, 44, 46及び48を
送り続ける。送られた各データ・バイトに対して、ダミ
ーの1バイトが返される。
辺デバイスにネットワークで受信したメッセージが記憶
されていない場合には、マイクロプロセッサーは、周辺
デバイスからダミー・データ50, 52を同時に受信しなが
ら、全ての命令送信データ・バイト42, 44, 46及び48を
送り続ける。送られた各データ・バイトに対して、ダミ
ーの1バイトが返される。
【0022】マイクロプロセッサーが受信メッセージ状態を
検証するためにダミー命令バイト42を送り、状態バイト
54のD7が、ネットワークで受信されたメッセージが残っ
ていることを示す場合には、周辺デバイスから受信メッ
セージが完全に読み出されるまで、マイクロプロセッサ
ーがn個のダミー命令バイトを送り続ける。伝送される
最初のバイトである状態バイト54は、そのビットD2, D1
及びD0において受信メッセージの長さを示す。
検証するためにダミー命令バイト42を送り、状態バイト
54のD7が、ネットワークで受信されたメッセージが残っ
ていることを示す場合には、周辺デバイスから受信メッ
セージが完全に読み出されるまで、マイクロプロセッサ
ーがn個のダミー命令バイトを送り続ける。伝送される
最初のバイトである状態バイト54は、そのビットD2, D1
及びD0において受信メッセージの長さを示す。
【0023】マイクロプロセッサーが送信命令42を送り、そ
して状態バイト54のD7がネットワークで受信されたメッ
セージが残っていないことを示す場合には、マイクロプ
ロセッサーは、周辺デバイスに記憶されたネットワーク
のメッセージを同時に受信しながら、ネットワーク10上
で送信されるべきメッセージの送信命令42と送信データ
・バイト44, 46及び48を完全に送信し続ける。受信メッ
セージの長さ（バイト数）が、状態バイト54として示さ
れる送信メッセージよりも長い場合には、マイクロプロ
セッサーは完全なメッセージが周辺デバイスより読み出
されるまで、送信メッセージの終わりにダミー・バイト
を添付する。命令バイト42は、実際のメッセージ中のバ
イト数とダミー・バイトがどこから始まるかを、周辺デ
バイスへ示す。ネットワークで受信されたメッセージ
が、バイト数により計測された通りに、送信メッセージ
よりも短い場合には、チップ・セレクト54を立ち上げる
ことにより最後の送信バイト48がSPI上で計時された後
で、マイクロプロセッサーがトランザクションを終了す
る。
して状態バイト54のD7がネットワークで受信されたメッ
セージが残っていないことを示す場合には、マイクロプ
ロセッサーは、周辺デバイスに記憶されたネットワーク
のメッセージを同時に受信しながら、ネットワーク10上
で送信されるべきメッセージの送信命令42と送信データ
・バイト44, 46及び48を完全に送信し続ける。受信メッ
セージの長さ（バイト数）が、状態バイト54として示さ
れる送信メッセージよりも長い場合には、マイクロプロ
セッサーは完全なメッセージが周辺デバイスより読み出
されるまで、送信メッセージの終わりにダミー・バイト
を添付する。命令バイト42は、実際のメッセージ中のバ
イト数とダミー・バイトがどこから始まるかを、周辺デ
バイスへ示す。ネットワークで受信されたメッセージ
が、バイト数により計測された通りに、送信メッセージ
よりも短い場合には、チップ・セレクト54を立ち上げる
ことにより最後の送信バイト48がSPI上で計時された後
で、マイクロプロセッサーがトランザクションを終了す
る。
【0024】本発明の本質は、マイクロプロセッサーが、周
辺デバイスのネットワーク受信バッファーを同時に読み
出し消去しながら、送信命令を周辺デバイスへ送ること
が出来るという、ことである。本発明の前には、命令が
ネットワークのメッセージ送信を開始するのに送られな
ければならなかったであろうし、そして、独立した命令
が周辺受信バッファを読み出すために送られなければな
らなかったであろう。本発明は、両方の動作が同時に起
こるのを許容する。
辺デバイスのネットワーク受信バッファーを同時に読み
出し消去しながら、送信命令を周辺デバイスへ送ること
が出来るという、ことである。本発明の前には、命令が
ネットワークのメッセージ送信を開始するのに送られな
ければならなかったであろうし、そして、独立した命令
が周辺受信バッファを読み出すために送られなければな
らなかったであろう。本発明は、両方の動作が同時に起
こるのを許容する。
【0025】通信ネットワークのステーション間でメッセー
ジ・データを伝送する方法が記載されており、その方法
において、通信ネットワークは複数の相互接続されたス
テーションを持ち、ステーションのそれぞれがマイクロ
プロセッサーと周辺デバイスを持つことを、理解するこ
とが出来る。その方法は、マイクロプロセッサーから周
辺デバイスへ制御信号を送ることにより、ステーション
の一つからネットワーク上への送信データの伝送を開始
する工程、周辺デバイスからマイクロプロセッサーまで
状態信号を送ることにより信号の受信を認識する工程及
び、周辺デバイスに記憶された受信データをマイクロプ
ロセッサーへの入力のために同時に伝送しながらマイク
ロプロセッサーから周辺デバイスへの送信データの伝送
をする工程、を含む。その方法は、ネットワークから受
信されたデータが周辺デバイスに記憶されているかを、
状態信号で示す工程、及び送信データと受信データを8
ビット・クロックで伝送する工程、を含む。
ジ・データを伝送する方法が記載されており、その方法
において、通信ネットワークは複数の相互接続されたス
テーションを持ち、ステーションのそれぞれがマイクロ
プロセッサーと周辺デバイスを持つことを、理解するこ
とが出来る。その方法は、マイクロプロセッサーから周
辺デバイスへ制御信号を送ることにより、ステーション
の一つからネットワーク上への送信データの伝送を開始
する工程、周辺デバイスからマイクロプロセッサーまで
状態信号を送ることにより信号の受信を認識する工程及
び、周辺デバイスに記憶された受信データをマイクロプ
ロセッサーへの入力のために同時に伝送しながらマイク
ロプロセッサーから周辺デバイスへの送信データの伝送
をする工程、を含む。その方法は、ネットワークから受
信されたデータが周辺デバイスに記憶されているかを、
状態信号で示す工程、及び送信データと受信データを8
ビット・クロックで伝送する工程、を含む。
【0026】この方法に付随するメッセージ・プロトコル
は、現存するいかなるSPIプロトコルの代わりとなる。
マイクロプロセッサーのメッセージの最初のバイトは命
令信号を含み、残りのバイトは送信データ又はダミー・
データを含む。ネットワークから受信された、周辺デバ
イスに記憶されたバイト志向メッセージは、状態信号を
保持する最初のバイトを含み、残りのバイトは受信デー
タ又はダミー・データを含む。ネットワークから受信さ
れたメッセージは、周辺でデバイスとマイクロプロセッ
サーとの間でメッセージを交換するのに用いられるメッ
セージ・プロトコルへネットワーク・プロトコルから翻
訳される。ダミー・データは、周辺デバイスの状態をチ
ェックしその中に記憶されたデータを引出すために、マ
イクロプロセッサーにより周期的に送信される。同様
に、送信がマイクロプロセッサーにより開始され、そし
て周辺デバイスに受信データが記憶されていない場合に
は、ダミー・データがマイクロプロセッサーへ送られ
る。
は、現存するいかなるSPIプロトコルの代わりとなる。
マイクロプロセッサーのメッセージの最初のバイトは命
令信号を含み、残りのバイトは送信データ又はダミー・
データを含む。ネットワークから受信された、周辺デバ
イスに記憶されたバイト志向メッセージは、状態信号を
保持する最初のバイトを含み、残りのバイトは受信デー
タ又はダミー・データを含む。ネットワークから受信さ
れたメッセージは、周辺でデバイスとマイクロプロセッ
サーとの間でメッセージを交換するのに用いられるメッ
セージ・プロトコルへネットワーク・プロトコルから翻
訳される。ダミー・データは、周辺デバイスの状態をチ
ェックしその中に記憶されたデータを引出すために、マ
イクロプロセッサーにより周期的に送信される。同様
に、送信がマイクロプロセッサーにより開始され、そし
て周辺デバイスに受信データが記憶されていない場合に
は、ダミー・データがマイクロプロセッサーへ送られ
る。
【0027】上述の説明から明らかな様に、発明の観点は、
示された例の特定の詳細に限られるものではなく、他の
変更及び用途を当業者が想到するであろうことが企図さ
れている。従って、特許請求の範囲は、発明の真の思想
及び範囲を逸脱するものでない様な全ての変更と応用
を、包含するものとして、意図されている。
示された例の特定の詳細に限られるものではなく、他の
変更及び用途を当業者が想到するであろうことが企図さ
れている。従って、特許請求の範囲は、発明の真の思想
及び範囲を逸脱するものでない様な全ての変更と応用
を、包含するものとして、意図されている。
【図１】複数の全二重ステーションを持つ通信ネットワ
ークの図である。
ークの図である。
【図２】単一の全二重ステーションを示す図である。
【図３】ステーション・マイクロプロセッサーとステー
ション周辺デバイスとの間のメッセージ送信のためのプ
ロトコルを図示する図である。
ション周辺デバイスとの間のメッセージ送信のためのプ
ロトコルを図示する図である。
10 通信ネットワーク 20 ステーション 22 マイクロプロセッサー 30 周辺デバイス 42 制御信号 54 状態信号 44, 46, 48送信データ 50, 52受信データ
Claims (1)
- 【請求項１】通信ネットワークのステーション間でメッ
セージ・データを伝送する方法であって、上記通信ネッ
トワークが複数の相互接続されたステーションを持ち、
該ステーションのそれぞれがマイクロプロセッサー及び
付随した周辺デバイスを持ち、 上記ステーションのマイクロプロセッサーから対応する
周辺デバイスへ制御信号を送ることにより、上記ステー
ションの一つから上記ネットワーク上への送信データの
伝送を開始する工程、 上記付随した周辺デバイスから上記ステーションのマイ
クロプロセッサーへ状態信号を送ることにより、上記信
号の受信を認識する工程、及び上記ステーションのマイ
クロプロセッサーから上記付随した周辺デバイスへ上記
ネットワーク上への出力のために上記送信データを伝送
し、上記付随した周辺デバイスに記憶された受信データ
を同時に伝送する工程、 を有する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/186,293 US6496487B2 (en) | 1998-11-05 | 1998-11-05 | Efficient full duplex simultaneous message transfer |
| US09/186293 | 1998-11-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000151562A true JP2000151562A (ja) | 2000-05-30 |
Family
ID=22684374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11281633A Ceased JP2000151562A (ja) | 1998-11-05 | 1999-10-01 | 全二重同時メッセ―ジ伝送 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6496487B2 (ja) |
| EP (1) | EP1011240A3 (ja) |
| JP (1) | JP2000151562A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008181309A (ja) * | 2007-01-24 | 2008-08-07 | Fuji Electric Retail Systems Co Ltd | データ授受システム |
| CN110008169A (zh) * | 2019-04-11 | 2019-07-12 | 北京智芯微电子科技有限公司 | 安全芯片的通信方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10123839A1 (de) * | 2001-05-16 | 2002-11-28 | Bosch Gmbh Robert | Verfahren zur Datenübertragung zwischen einem Master und wenigstens einem Slave |
| US7852822B2 (en) * | 2004-12-22 | 2010-12-14 | Qualcomm Incorporated | Wide area and local network ID transmission for communication systems |
| US8077625B1 (en) * | 2005-06-30 | 2011-12-13 | National Semiconductor Corporation | Apparatus and method for using a communication resource for performing a timing operation |
| US7761633B2 (en) * | 2007-01-29 | 2010-07-20 | Microsemi Corp. - Analog Mixed Signal Group Ltd. | Addressable serial peripheral interface |
| US20090138638A1 (en) | 2007-11-27 | 2009-05-28 | Microsoft Corporation | Serial Peripheral Interface for a Transceiver Integrated Circuit |
| DE102008062865B4 (de) * | 2008-05-30 | 2016-09-22 | Continental Teves Ag & Co. Ohg | Serial-Peripheral-Interface-Schnittstelle mit verminderter Verbindungsleitungsanzahl |
| FR2987528B1 (fr) * | 2012-02-28 | 2015-03-20 | Valeo Sys Controle Moteur Sas | Procede de communication periodique entre au moins un premier systeme et au moins un deuxieme systeme par l'intermediaire d'une liaison serie synchrone full duplex |
| US9471523B2 (en) | 2013-09-18 | 2016-10-18 | Infineon Technologies Ag | Serial interface systems and methods having multiple modes of serial communication |
| FR3026515B1 (fr) | 2014-09-26 | 2017-12-01 | Valeo Systemes Thermiques | Transmission de donnees synchrones par l'intermediaire d'un bus de donnees serie, notamment un bus spi |
| CN111130710B (zh) * | 2019-12-10 | 2022-03-08 | 常州新途软件有限公司 | 一种基于spi的双工通信方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1249886A (en) | 1986-05-02 | 1989-02-07 | Claude J. Champagne | Method of duplex data transmission using a send-and- wait protocol |
| US5007050A (en) * | 1987-03-27 | 1991-04-09 | Teletec Corporation | Bidirectional digital serial interface for communication digital signals including digitized audio between microprocessor-based control and transceiver units of two-way radio communications equipment |
| CH674113A5 (ja) | 1987-09-09 | 1990-04-30 | Willemin Electronic S A | |
| US5121382A (en) | 1989-10-11 | 1992-06-09 | Digital Equipment Corporation | Station-to-station full duplex communication in a communications network |
| US5233692A (en) | 1990-04-06 | 1993-08-03 | Micro Technology, Inc. | Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface |
| US5475860A (en) | 1992-06-15 | 1995-12-12 | Stratus Computer, Inc. | Input/output control system and method for direct memory transfer according to location addresses provided by the source unit and destination addresses provided by the destination unit |
| US5303227A (en) * | 1992-08-03 | 1994-04-12 | Motorola, Inc. | Method and apparatus for enhanced modes in SPI communication |
| US5797038A (en) * | 1996-09-09 | 1998-08-18 | Ford Motor Company | Method and system for serially based host/peripheral communication |
| US5928345A (en) * | 1996-09-30 | 1999-07-27 | Rosemont Inc. | Field instrument with data bus communications protocol |
-
1998
- 1998-11-05 US US09/186,293 patent/US6496487B2/en not_active Expired - Fee Related
-
1999
- 1999-10-01 JP JP11281633A patent/JP2000151562A/ja not_active Ceased
- 1999-11-03 EP EP99308734A patent/EP1011240A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008181309A (ja) * | 2007-01-24 | 2008-08-07 | Fuji Electric Retail Systems Co Ltd | データ授受システム |
| CN110008169A (zh) * | 2019-04-11 | 2019-07-12 | 北京智芯微电子科技有限公司 | 安全芯片的通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010043567A1 (en) | 2001-11-22 |
| US6496487B2 (en) | 2002-12-17 |
| EP1011240A3 (en) | 2003-03-19 |
| EP1011240A2 (en) | 2000-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896383A (en) | System and method for encoding instruction fields within data packets | |
| US4494194A (en) | Line support processor for data transfer system | |
| EP0117677B1 (en) | Data communication systems | |
| US5933435A (en) | Optimized method of data communication and system employing same | |
| JP2719522B2 (ja) | データリンク制御器 | |
| US5958024A (en) | System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver | |
| JPS5836049A (ja) | 情報通信方法および情報通信システム | |
| JPS63296540A (ja) | 単一集積回路マイクロ制御器におけるマルチプロトコル通信制御器 | |
| US5159684A (en) | Data communication interface integrated circuit with data-echoing and non-echoing communication modes | |
| US5524111A (en) | Method and apparatus for transmitting an unique high rate digital data flow over N multiple different independent digital communication channels between two different primary terminal adapters | |
| JP2000151562A (ja) | 全二重同時メッセ―ジ伝送 | |
| JP2717112B2 (ja) | 二重ポートタイミング制御器 | |
| US6002999A (en) | Interface apparatus and method between a selector and a plurality of vocoders in a mobile communication system | |
| US4637015A (en) | Packet transmission and reception via a shared DMA channel | |
| JPS639786B2 (ja) | ||
| US7876870B2 (en) | Data streaming for non-DMA digital computing devices | |
| US4455622A (en) | Bit-oriented line adapter system | |
| JP2000513516A (ja) | 多重通信インターフェース回路及び方法 | |
| JP2002521942A (ja) | メモリ装置およびメモリ装置の作動方法 | |
| JPH08503353A (ja) | 通信バスシステムとかかるシステムで使用されるステーション | |
| US6105081A (en) | UART character matching used for address matching on a register-by-register basis | |
| JPH11504741A (ja) | 送信パケットを重ねることによりインタフェース上の待ち時間を短縮するための方法および装置 | |
| EP0405041A1 (en) | Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames | |
| JPS60194642A (ja) | デ−タ伝送方式 | |
| KR100299572B1 (ko) | 버스트모드버스를탑재한마이크로프로세서와주변장치간인터페이스장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20091124 |