JP2000150908A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2000150908A
JP2000150908A JP37138599A JP37138599A JP2000150908A JP 2000150908 A JP2000150908 A JP 2000150908A JP 37138599 A JP37138599 A JP 37138599A JP 37138599 A JP37138599 A JP 37138599A JP 2000150908 A JP2000150908 A JP 2000150908A
Authority
JP
Japan
Prior art keywords
film
silicon film
silicon
silicon oxide
insulating surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP37138599A
Other languages
English (en)
Other versions
JP3320392B2 (ja
Inventor
Koyu Cho
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP37138599A priority Critical patent/JP3320392B2/ja
Publication of JP2000150908A publication Critical patent/JP2000150908A/ja
Application granted granted Critical
Publication of JP3320392B2 publication Critical patent/JP3320392B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 新規な半導体装置とその作製方法を提供する 【解決手段】 絶縁表面上方に活性層を有し、前記活性
層に接してゲート絶縁膜を有し、前記活性層は、結晶化
を助長する元素を用いて前記絶縁表面に平行に結晶成長
をした珪素膜のうち前記結晶成長の中間部分でなること
を特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、薄膜トランジスタ
(以下TFTという)に代表される半導体装置の絶縁膜
およびその作製方法に関する。
【0002】
【従来の技術】従来よりガラス基板上に集積化されたT
FTを用いた、液晶表示装置やイメージセンサ装置が知
られている。これらの装置におけるTFTとしては、薄
膜半導体を用いた絶縁ゲイト型電界効果半導体装置を利
用するのが一般的である。これらTFTのゲイト絶縁膜
としては、酸化珪素膜が用いられるのが普通である。
【0003】上記のような酸化珪素膜をゲイト絶縁膜と
して利用したTFTは、ゲイト絶縁膜におけるピンホー
ルに起因するリーク電流の問題や、ゲイト絶縁膜を厚く
できないという問題(ゲイト絶縁膜の容量は、膜厚と比
誘電率で決まる)、さらにはゲイト電極自体に緻密性が
足りず(即ち膜質が柔らかい)絶縁としての諸特性が不
安定であるという問題、さらにはゲイト絶縁膜中の固定
電荷(例えばNaイオン)の存在による問題、といった
ことが指摘されている。
【0004】
【発明が解決しようとする課題】本発明は、上記ゲイト
絶縁膜における問題点を解決し、高い特性を安定して得
ることのできるTFTを得ることを課題とする。
【0005】
【課題を解決するための手段】本発明は、半導体上に形
成される酸化珪素膜よりなる絶縁膜の表面に窒素イオン
を注入することによって、その表面を窒化し、絶縁膜の
膜質を緻密化すると同時に、その比誘電率を高くするこ
とを特徴とする。特に、TFTのゲイト絶縁膜として酸
化珪素膜を成膜した後に、窒素イオンをこの酸化珪素膜
表面に注入し、ゲイト絶縁膜を酸化窒化珪素とすること
を特徴とする。
【0006】
【作用】酸化珪素膜表面に窒化することで、 ・膜の緻密性を高めることができる。 ・比誘電率を高くすることができるので、膜厚を厚くで
きる。 ・総合的に絶縁膜としての特性を高くすることができ
る。
【0007】
【発明の実施の形態】
【0008】
【実施例】〔実施例1〕以下に示す実施例においては、
アクティブマトリックス型の液晶表示装置の画素電極部
分にNチャネル型TFTを形成する例を示すが、Pチャ
ネル型であってもよい。さらには、液晶表示装置の周辺
回路部分に形成されるTFTであっても基本的な構成は
同様である。また、イメージセンサやその他集積回路に
用いられるTFTであっても基本的な構成は同様であ
る。
【0009】図1、図2に本実施例の作製工程を示す。
図1において、ガラス基板11上に下地の酸化珪素膜
(図示せず)を2000Åの厚さにスパッタ法で形成す
る。そして、公知の非晶質珪素膜12をプラズマCVD
法で1000Åの厚さに形成する。そして500Å厚の
酸化珪素膜101でマスクを形成する。このマスクは、
14の部分で非晶質珪素膜12が露呈する構造となって
いる。
【0010】ここで、珪化ニッケル膜を20Åの厚さに
スパッタ法で形成する。この珪化ニッケル膜は、ニッケ
ルによって、非晶質珪素膜12の結晶化を助長させるた
めに導入されるもので、5〜200Åの厚さに形成され
る。ここでは、ニッケル(Ni)を用いたが、8族元素
であるFe、Co、Ru、Rh、Pd、Os、Ir、P
tを用いることができる。さらに3d元素であるSc、
Ti、V、Cr、Mn、Cu、Znを用いることもでき
る。Au、Agも利用できる。これらの元素の中で特に
良好な効果が得られるのが、Ni、Pd、Cu、Auで
ある。またその導入方法も、スパッタ法やプラズマ処理
(プラズマでスパッタする方法)やCVD法や蒸着法
で、非晶質珪素膜の上面または下面に薄膜として導入す
る方法、さらにはイオン注入法で直接非晶質珪素膜中に
これら結晶化を助長する元素を導入する方法でもよい。
【0011】そして、マスクである酸化珪素膜101を
取り除く。この状態で非晶質珪素膜12の表面には、1
4の領域だけに選択的に珪化ニッケル膜が成膜されてい
る。この後、赤外光(例えば波長1.3μm)の照射に
よって、非晶質珪素膜表面を短時間加熱し、14の領域
で非晶質珪素膜表面のニッケルを合金化、即ちニッケル
シリサイド化する。この工程は、後の加熱アニールによ
る結晶化工程において、ニッケルが非晶質珪素膜中に拡
散しやすくさせ、結晶化をさらに効果的に行うために有
用である。
【0012】そして、不活性雰囲気中で550度、4時
間の加熱アニールを行う。この加熱アニールによって、
非晶質珪素膜12を結晶化させる。この際、矢印10で
示すように、珪化ニッケル膜が成膜された以外の領域に
おいては、結晶化が基板に平行な方向に針状あるいは柱
状に行われる。この結晶成長の距離は、40μm以上に
渡って行われる。なお、結晶化の方法は上記方法に限定
されるものではなく、レーザー光の照射によるもの、公
知に熱アニール(600度、24時間以上)によるもの
でもよい。また非晶質のままでもよい。(図1(B))
【0013】次に、素子間分離を行い活性層領域を確定
する。活性層は、ソース/ドレイン領域、チャンネル形
成領域が形成される領域のことである。ここで、珪化ニ
ッケル膜としてニッケルが導入された14の領域と結晶
成長の終点(図でいうと珪素膜12の左端)の部分は、
ニッケル濃度が高いので、その部分はエッチングによっ
て取り除き、基板に平行に結晶成長した中間部分を活性
層として用いることが好ましい。
【0014】さらにゲイト絶縁膜となる酸化珪素膜13
を1500Åの厚さに形成する。この酸化珪素膜中に
は、塩素を含有させ、不純物イオンのゲッタリング効果
を得ることは有用である。
【0015】つぎに、図1(C)に示すように、酸化珪
素膜13に窒素イオンの注入を行う。この工程によっ
て、酸化珪素膜の表面を酸化窒化珪素とする。この工程
において、窒素イオンが酸化珪素膜13を突き抜けて、
活性層に進入することは避けなければならない。即ち、
酸化珪素膜13の表面近傍を窒化するようにすることが
重要である。
【0016】上記窒素イオンの注入によって、ゲイト絶
縁膜となる酸化窒化珪素膜13の比誘電率を4〜6とす
ることができ、酸化珪素膜の3.8〜4.0に比較し
て、大きくすることができ、さらに膜自体を固く緻密に
することができる。この結果、Naイオン等の不純物イ
オンのゲイト絶縁膜中での移動や、ピンホールに起因す
るリークの問題、耐圧の問題を解決することができる。
さらに、比誘電率が酸化珪素膜に比較して高いので、ゲ
イト絶縁膜の厚さを厚くすることができ、リーク電流や
ピンホールの問題に対して有利である。
【0017】このゲイト絶縁膜である酸化珪素膜13へ
の窒素イオン注入の後に、赤外光による光アニールを行
うことは有用である。特に1〜2μm程度の近赤外光を
利用した場合には、ガラス基板をそれ程加熱することな
しに、珪素膜12中の欠陥や不対結合手をアニールする
ことができ、同時にゲイト絶縁膜13と珪素膜12との
界面における準位を減少させることができるので、TF
Tの特性に大きな寄与を得ることができる。
【0018】そして、アルミニウム膜を6000Åの厚
さに形成し、パターニングを行うことによって、ゲイト
電極15を形成する。さらに陽極酸化工程によって、ゲ
イト電極15の表面を酸化し、酸化物層151を形成す
る。この酸化物層151は、後のイオン注入工程におい
て、オフセットゲイト構造を有せしめるために用いられ
るものであり、その厚さによってオフセットゲイト長が
決定される。ここではその厚さを2000Åとする。
(図1(D))
【0019】なお、ゲイト電極としては、公知の珪素を
主成分としたものであってもよい。
【0020】つぎに、図2(A)に示すように、P(り
ん)のイオン注入を行い、ソース/ドレイン領域16、
18とチャネル形成領域17とを自己整合的に形成す
る。そして、レーザー光あるいは赤外光の照射によっ
て、ソース/ドレイン領域のアニールを行う。
【0021】そして層間絶縁物19としてポリイミドを
形成する。さらに画素電極となるITO電極20を形成
する。そして、さらに穴明け工程を経て、ソース/ドレ
イン電極21、22を形成する。この際一方の電極22
は画素電極20にコンタクトし、TFTの出力が画素電
極に接続された構成とする。以上のようにして、図2
(B)に示す画素電極に設けられたNチャネル型TFT
を完成する。
【0022】上記のような構成のTFTは、基板に平行
に結晶成長した結晶性珪素膜の結晶成長方向にキャリア
が移動する構造であるので、キャリアが結晶粒界にそっ
て移動し、高移動度を得ることができる。
【0023】〔実施例2〕本実施例は、Pチャネル型T
FTとNチャネル型TFTとを相補型に設けた回路構成
に関するものである。本実施例の構成は、液晶表示装置
の周辺回路や画素部分、さらにはイメージセンサ等の集
積回路に利用することができる。
【0024】図3に本実施例の作製工程を示す。まずガ
ラス基板11上に下地膜(図示せず)として酸化珪素膜
を2000Åの厚さに成膜する。さらに非晶質珪素膜1
2をプラズマCVD法で形成し、600度、24時間の
加熱アニールによって結晶化させる。この加熱による結
晶化の後に、赤外光の照射によるアニールをさらに併用
することは非常に効果的である。この赤外光の照射によ
るアニールによって、珪素膜中の欠陥や不対結合手を減
少させることができ、さらに結晶性を上長させると同時
に膜を緻密にすることができる。特に1〜2μm程度の
赤外光は、珪素膜に選択的に吸収され、ガラス基板には
吸収されにくいので、ガラス基板をあまり加熱すること
なしに、珪素膜を800度程度に加熱することができ
る。
【0025】つぎに素子間分離を行い、島状の2つの活
性層を確定する。この2つの活性層は後にPTFT(P
チャネル型TFT)とNTFT(Nチャネル型TFT)
となる。つぎに、ゲイト絶縁膜となる酸化珪素膜13を
スパッタ法によって、1500Åの厚さに成膜する。そ
して、実施例1と同様に窒素イオンの注入を行い、ゲイ
ト絶縁膜13を酸化窒化珪素とする。(図3(B))
【0026】そして、さらにアルミニウム膜を6000
Åの厚さに成膜し、パターニングを行うことによって、
ゲイト電極31と33を形成する。そして、陽極酸化工
程によって、酸化物層32、34を形成する。さらに一
方の活性層領域をレジストでマウクして、PイオンとB
イオンとを交互に注入することで、35、37をP型化
し、38、40をN型化する。こうして、PTFTのソ
ース/ドレイン領域35、37、さらにはPTFTのチ
ャネル形成領域36と、NTFTのソース/ドレイン領
域38、40さらにはNTFTのチャネル形成領域39
とを自己整合的に形成する。この後、レーザー光あるい
は赤外光の照射によりソース/ドレイン領域のアニール
を行う。(図3(C))
【0027】そして、層間絶縁物41を酸化珪素、ある
いはポリイミドによって形成する。そして、穴明け工程
を経て電極42、43、44を形成する。ここで、PT
FTとNTFTの出力が電極43によって連結された構
造が実現される。(図3(D)
【0028】
【効果】ゲイト絶縁膜を酸化窒化珪素とすることで、・
ゲイト絶縁膜を緻密にすることができ、ゲイト絶縁膜で
の固定電荷の問題や静電破壊の問題、さらには、ピンホ
ールの問題を解決することができる。・ゲイト絶縁膜を
厚くすることができる。といった効果を得ることができ
る。
【図面の簡単な説明】
【図1】 実施例の作製工程を示す。
【図2】 実施例の作製工程を示す。
【図3】 実施例の作製工程を示す。
【符号の説明】
11・・・・ガラス基板 12・・・・珪素膜 101・・・酸化珪素膜 13・・・・酸化珪素膜 14・・・・ゲイト電極 151・・・酸化物層 16・・・・ソース/ドレイン領域 17・・・・チャネル形成領域 18・・・・ドレイン/ソース領域 19・・・・層間絶縁物 20・・・・ITO電極(画素電極) 21・・・・電極 22・・・・電極 31・・・・ゲイト電極 32・・・・酸化物層 33・・・・ゲイト電極 34・・・・酸化物層 35・・・・ソース/ドレイン電極 36・・・・チャネル形成領域 37・・・・ドレイン/ソース領域 38・・・・ドレイン/ソース領域 39・・・・チャネル形成領域 40・・・・ソース/ドレイン領域 43・・・・層間絶縁物 42・・・・電極 43・・・・電極 44・・・・電極

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 絶縁表面上方に活性層を有し、 前記活性層に接してゲート絶縁膜を有し、 前記活性層は、結晶化を助長する元素を用いて前記絶縁
    表面に平行に結晶成長をした珪素膜のうち前記結晶成長
    の中間部分でなることを特徴とする半導体装置。
  2. 【請求項2】 絶縁表面上方に活性層を有し、 前記活性層上方にゲート絶縁膜を有し、 前記活性層は、結晶化を助長する元素を用いて前記絶縁
    表面に平行に結晶成長をした珪素膜のうち前記結晶成長
    の中間部分でなることを特徴とする半導体装置。
  3. 【請求項3】 絶縁表面上方に活性層を有し、 前記活性層上方に塩素を含有するゲート絶縁膜を有し、 前記活性層は、結晶化を助長する元素を用いて前記絶縁
    表面に平行に結晶成長をした珪素膜のうち前記結晶成長
    の中間部分でなることを特徴とする半導体装置。
  4. 【請求項4】 請求項2又は請求項3において、前記ゲ
    ート絶縁膜の表面は窒化されていることを特徴とする半
    導体装置。
  5. 【請求項5】 絶縁表面上方に珪素膜を形成する工程
    と、 結晶化を助長する元素を前記珪素膜の一部分のみに接す
    る工程と、 前記珪素膜を結晶化して前記絶縁表面と平行な結晶成長
    をさせる工程と、 前記結晶化された珪素膜の前記結晶成長の終点部分を除
    去する工程と、を有することを特徴とする半導体装置の
    作製方法。
  6. 【請求項6】 絶縁表面上方に珪素膜を形成する工程
    と、 結晶化を助長する元素を前記珪素膜の一部分のみに接す
    る工程と、 前記珪素膜を結晶化して前記絶縁表面と平行な結晶成長
    をさせる工程と、 前記結晶化された珪素膜の前記結晶成長の終点部分を除
    去する工程と、 前記結晶化された珪素膜の上方に塩素を含む酸化珪素膜
    を形成する工程と、を有することを特徴とする半導体装
    置の作製方法。
  7. 【請求項7】 絶縁表面上方に珪素膜を形成する工程
    と、 結晶化を助長する元素を前記珪素膜の一部分のみに接す
    る工程と、 前記珪素膜を結晶化して前記絶縁表面と平行な結晶成長
    をさせる工程と、 前記結晶化された珪素膜の前記結晶成長の終点部分を除
    去する工程と、 前記結晶化された珪素膜の上方に酸化珪素膜を形成する
    工程と、 前記酸化珪素膜に光アニールをする工程と、を有するこ
    とを特徴とする半導体装置の作製方法。
  8. 【請求項8】 絶縁表面上方に珪素膜を形成する工程
    と、 結晶化を助長する元素を前記珪素膜の一部分のみに接す
    る工程と、 前記珪素膜を結晶化して前記絶縁表面と平行な結晶成長
    をさせる工程と、 前記結晶化された珪素膜の前記結晶成長の終点部分を除
    去する工程と、 前記結晶化された珪素膜の上方に塩素を含む酸化珪素膜
    を形成する工程と、 前記酸化珪素膜に光アニールをする工程と、を有するこ
    とを特徴とする半導体装置の作製方法。
  9. 【請求項9】 請求項5乃至請求項8のいずれか一項に
    おいて、前記酸化珪素膜の表面を窒化する工程を有する
    ことを特徴とする半導体装置の作製方法。
JP37138599A 1993-06-24 1999-12-27 半導体装置の作製方法 Expired - Fee Related JP3320392B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37138599A JP3320392B2 (ja) 1993-06-24 1999-12-27 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37138599A JP3320392B2 (ja) 1993-06-24 1999-12-27 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5177410A Division JPH0786593A (ja) 1992-08-27 1993-06-24 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2000150908A true JP2000150908A (ja) 2000-05-30
JP3320392B2 JP3320392B2 (ja) 2002-09-03

Family

ID=18498624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37138599A Expired - Fee Related JP3320392B2 (ja) 1993-06-24 1999-12-27 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3320392B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1593756A1 (en) * 2004-05-03 2005-11-09 Applied Materials, Inc. CVD process.
US7292428B2 (en) 2005-04-26 2007-11-06 Applied Materials, Inc. Electrostatic chuck with smart lift-pin mechanism for a plasma reactor
US7531469B2 (en) 2004-10-23 2009-05-12 Applied Materials, Inc. Dosimetry using optical emission spectroscopy/residual gas analyzer in conjunction with ion current
US7700465B2 (en) 2002-06-05 2010-04-20 Applied Materials, Inc. Plasma immersion ion implantation process using a plasma source having low dissociation and low minimum plasma voltage
US7713757B2 (en) 2008-03-14 2010-05-11 Applied Materials, Inc. Method for measuring dopant concentration during plasma ion implantation
US7767561B2 (en) 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US7871828B2 (en) 2007-02-06 2011-01-18 Applied Materials, Inc. In-situ dose monitoring using optical emission spectroscopy
US8058156B2 (en) 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700465B2 (en) 2002-06-05 2010-04-20 Applied Materials, Inc. Plasma immersion ion implantation process using a plasma source having low dissociation and low minimum plasma voltage
EP1593756A1 (en) * 2004-05-03 2005-11-09 Applied Materials, Inc. CVD process.
EP1593753A2 (en) * 2004-05-03 2005-11-09 Applied Materials, Inc. Method for ion implantation
EP1593753A3 (en) * 2004-05-03 2006-01-18 Applied Materials, Inc. Method for ion implantation
TWI398907B (zh) * 2004-05-03 2013-06-11 Applied Materials Inc 具獨立可變之化學氣相沉積層、同形性、應力及組成的極低溫化學氣相沉積製程
US7767561B2 (en) 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US8058156B2 (en) 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
US7531469B2 (en) 2004-10-23 2009-05-12 Applied Materials, Inc. Dosimetry using optical emission spectroscopy/residual gas analyzer in conjunction with ion current
US7292428B2 (en) 2005-04-26 2007-11-06 Applied Materials, Inc. Electrostatic chuck with smart lift-pin mechanism for a plasma reactor
US7871828B2 (en) 2007-02-06 2011-01-18 Applied Materials, Inc. In-situ dose monitoring using optical emission spectroscopy
US7713757B2 (en) 2008-03-14 2010-05-11 Applied Materials, Inc. Method for measuring dopant concentration during plasma ion implantation
US7977199B2 (en) 2008-03-14 2011-07-12 Applied Materials, Inc. Method for measuring dopant concentration during plasma ion implantation

Also Published As

Publication number Publication date
JP3320392B2 (ja) 2002-09-03

Similar Documents

Publication Publication Date Title
KR100285020B1 (ko) 반도체장치 제작방법
US5851860A (en) Semiconductor device and method for producing the same
KR0131062B1 (ko) 반도체장치 제작방법
US5595638A (en) Method for manufacturing a semiconductor device utilizing an anodic oxidation
US20010000154A1 (en) Thin film type monolithic semiconductor device
JPH05102483A (ja) 薄膜トランジスタ及びその製造方法
KR20040021758A (ko) 다결정 실리콘 박막트랜지스터 제조방법
JP3320392B2 (ja) 半導体装置の作製方法
JP3910229B2 (ja) 半導体薄膜の作製方法
KR20060062139A (ko) 이중 열처리에 의한 다결정 박막트랜지스터 제조방법
JP3342666B2 (ja) 半導体装置の作製方法
JPH09321305A (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JPH06232402A (ja) 薄膜半導体装置の製造方法
KR100543008B1 (ko) 평판 표시 장치 및 그의 제조 방법
KR100271082B1 (ko) 반도체장치 제작방법
JP2546524B2 (ja) 薄膜トランジスタの製造方法
JPH0590589A (ja) 薄膜トランジスタ及びその製造方法
JP3192555B2 (ja) 半導体装置の製造方法
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP2759411B2 (ja) 半導体装置およびその作製方法
JP2811763B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPH0786593A (ja) 半導体装置およびその作製方法
JP3765936B2 (ja) 半導体装置の作製方法
JP2921816B2 (ja) アクティブマトリクス基板およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100621

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110621

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130621

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20130621

LAPS Cancellation because of no payment of annual fees