JP2000150675A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法Info
- Publication number
- JP2000150675A JP2000150675A JP32794998A JP32794998A JP2000150675A JP 2000150675 A JP2000150675 A JP 2000150675A JP 32794998 A JP32794998 A JP 32794998A JP 32794998 A JP32794998 A JP 32794998A JP 2000150675 A JP2000150675 A JP 2000150675A
- Authority
- JP
- Japan
- Prior art keywords
- ground line
- semiconductor substrate
- memory
- ground
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011159 matrix material Substances 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 7
- 230000001186 cumulative effect Effects 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】精度よく多値データを検知することを課題とす
る。 【解決手段】基板10と、複数の第1のビット線と、複数
の第1のグランド線と、第1のビット線に接続したドレ
イン及び前記第1のグランド線に接続したソースを有す
るメモリトランジスタ1がマトリックス状に配列された
複数のメモリセルと、第1の選択トランジスタ2と、第
2の選択トランジスタ3と、複数のワード線4と、第2
のビット線5と、第2のグランド線6とを具備し、デー
タの読み出しは、前記メモリセルのうち1つのメモリセ
ルを選択し、このメモリセルからの出力信号ドレイン電
流の経時変化を読み、到達しきい値と累積ドレイン電流
値のマトリックス表から10条件10値レベルを認識す
ることにより行うことを特徴とする半導体記憶装置。
る。 【解決手段】基板10と、複数の第1のビット線と、複数
の第1のグランド線と、第1のビット線に接続したドレ
イン及び前記第1のグランド線に接続したソースを有す
るメモリトランジスタ1がマトリックス状に配列された
複数のメモリセルと、第1の選択トランジスタ2と、第
2の選択トランジスタ3と、複数のワード線4と、第2
のビット線5と、第2のグランド線6とを具備し、デー
タの読み出しは、前記メモリセルのうち1つのメモリセ
ルを選択し、このメモリセルからの出力信号ドレイン電
流の経時変化を読み、到達しきい値と累積ドレイン電流
値のマトリックス表から10条件10値レベルを認識す
ることにより行うことを特徴とする半導体記憶装置。
Description
【0001】
【発明の属する技術分野】本発明は半導体記憶装置及び
その製造方法に関し、特にしきい値とドレイン電流を検
知して10進法データ値を判断する多値MROMメモリ
セルを有した半導体記憶装置及びその製造方法に関す
る。
その製造方法に関し、特にしきい値とドレイン電流を検
知して10進法データ値を判断する多値MROMメモリ
セルを有した半導体記憶装置及びその製造方法に関す
る。
【0002】
【従来の技術】従来、一般的な読み出し専用記憶素子
(ROM)のメモリセルアレイは、MOSFETをマト
リックス状に配置し、各メモリセルのゲートを行方向に
複数のワード線に接続し、ソースとドレインを列方向の
複数のビット線に接続して構成されたフラットセルが知
られている。
(ROM)のメモリセルアレイは、MOSFETをマト
リックス状に配置し、各メモリセルのゲートを行方向に
複数のワード線に接続し、ソースとドレインを列方向の
複数のビット線に接続して構成されたフラットセルが知
られている。
【0003】通常のROMでは、1ビットのメモリセル
は1つのトランジスタで構成され、各メモリセルのデー
タは、そのトランジスタのしきい値電圧を高レベルと低
レベルの2値に設定して行っている。しかし、1つのメ
モリセルに1ビット分のデータしか記憶することができ
ないためにチップサイズが大きくなるという欠点があっ
た。
は1つのトランジスタで構成され、各メモリセルのデー
タは、そのトランジスタのしきい値電圧を高レベルと低
レベルの2値に設定して行っている。しかし、1つのメ
モリセルに1ビット分のデータしか記憶することができ
ないためにチップサイズが大きくなるという欠点があっ
た。
【0004】そこで、1つのメモリセルに複数のデータ
を記憶させる方式を採用したROM、いわゆる多値メモ
リROMが提案されている。その方式として、メモリセ
ルのトランジスタのゲート長やゲート幅、ゲート酸化膜
厚を変えることによって複数の異なった電流値を設定し
たり、あるいはイオン注入量を変えてしきい値を複数に
変える方式がある。
を記憶させる方式を採用したROM、いわゆる多値メモ
リROMが提案されている。その方式として、メモリセ
ルのトランジスタのゲート長やゲート幅、ゲート酸化膜
厚を変えることによって複数の異なった電流値を設定し
たり、あるいはイオン注入量を変えてしきい値を複数に
変える方式がある。
【0005】
【発明が解決しようとする課題】しかしながら、従来技
術によれば、1つのメモリセルに1ビット分のデータし
か記憶することができないため、大容量化するとチップ
サイズが大きくなるという欠点があった。また、多値メ
モリセルの場合、トランジスタのゲート長やゲート幅、
ゲート酸化膜厚を変えることによって複数の異なった電
流値を設定したり、あるいはイオン注入量を変えてしき
い値電圧を複数に変える方式があるが、読み出し検知方
法が困難である。
術によれば、1つのメモリセルに1ビット分のデータし
か記憶することができないため、大容量化するとチップ
サイズが大きくなるという欠点があった。また、多値メ
モリセルの場合、トランジスタのゲート長やゲート幅、
ゲート酸化膜厚を変えることによって複数の異なった電
流値を設定したり、あるいはイオン注入量を変えてしき
い値電圧を複数に変える方式があるが、読み出し検知方
法が困難である。
【0006】本発明はこうした事情を考慮してなされた
もので、時間経時変化を検知し、しきい値とドレイン電
流値のマトリックスを参照する構成とすることにより、
精度よく多値データを検出することができる半導体記憶
装置及びその製造方法を提供することを目的とする。
もので、時間経時変化を検知し、しきい値とドレイン電
流値のマトリックスを参照する構成とすることにより、
精度よく多値データを検出することができる半導体記憶
装置及びその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本願第1の発明は、半導
体基板と、前記半導体基板に形成された複数の第1のビ
ット線と、前記半導体基板に形成され、前記第1のビッ
ト線と交互に配列した複数の第1のグランド線と、前記
第1のビット線に接続したドレイン及び前記第1のグラ
ンド線に接続したソースを有するメモリトランジスタが
マトリックス状に配列された複数のメモリセルと、前記
半導体基板に形成され、前記第1のビット線に接続する
第1の選択トランジスタと、前記半導体基板に形成さ
れ、前記第1のグランド線に接続する第2の選択トラン
ジスタと、前記メモリトランジスタのゲートに接続さ
れ、前記第1のビット線及び前記第1のグランド線と交
差する複数のワード線と、前記第1のビット線が前記第
1の選択トランジスタを介して少なくとも3本接続され
た第2のビット線と、前記第1のグランド線が前記第2
の選択トランジスタを介して少なくとも2本接続された
第2のグランド線とを具備し、データの読み出しは、前
記メモリセルのうち1 つのメモリセルを選択し、このメ
モリセルからの出力信号ドレイン電流の経時変化を読
み、到達しきい値と累積ドレイン電流値の関係を示すマ
トリックス表から10条件10値レベルを認識すること
により行うことを特徴とする半導体記憶装置である。
体基板と、前記半導体基板に形成された複数の第1のビ
ット線と、前記半導体基板に形成され、前記第1のビッ
ト線と交互に配列した複数の第1のグランド線と、前記
第1のビット線に接続したドレイン及び前記第1のグラ
ンド線に接続したソースを有するメモリトランジスタが
マトリックス状に配列された複数のメモリセルと、前記
半導体基板に形成され、前記第1のビット線に接続する
第1の選択トランジスタと、前記半導体基板に形成さ
れ、前記第1のグランド線に接続する第2の選択トラン
ジスタと、前記メモリトランジスタのゲートに接続さ
れ、前記第1のビット線及び前記第1のグランド線と交
差する複数のワード線と、前記第1のビット線が前記第
1の選択トランジスタを介して少なくとも3本接続され
た第2のビット線と、前記第1のグランド線が前記第2
の選択トランジスタを介して少なくとも2本接続された
第2のグランド線とを具備し、データの読み出しは、前
記メモリセルのうち1 つのメモリセルを選択し、このメ
モリセルからの出力信号ドレイン電流の経時変化を読
み、到達しきい値と累積ドレイン電流値の関係を示すマ
トリックス表から10条件10値レベルを認識すること
により行うことを特徴とする半導体記憶装置である。
【0008】本願第2の発明は、半導体基板と、前記半
導体基板に形成された複数の第1のビット線と、前記半
導体基板に形成され、前記第1のビット線と交互に配列
した複数の第1のグランド線と、前記第1のビット線に
接続したドレイン及び前記第1のグランド線に接続した
ソースを有するメモリトランジスタがマトリックス状に
配列された複数のメモリセルと、前記半導体基板に形成
され、前記第1のビット線に接続する第1の選択トラン
ジスタと、前記半導体基板に形成され、前記第1のグラ
ンド線に接続する第2の選択トランジスタと、前記メモ
リトランジスタのゲートに接続され、前記第1のビット
線及び前記第1のグランド線と交差する複数のワード線
と、前記第1のビット線が前記第1の選択トランジスタ
を介して少なくとも3本接続された第2のビット線と、
前記第1のグランド線が前記第2の選択トランジスタを
介して少なくとも2本接続された第2のグランド線とを
具備した半導体記憶装置を製造する方法において、第1
のマスクを用いて第1のドーズ量を有するイオンを前記
半導体基板のメモリトランジスタのチャネル領域に注入
する工程と、第2のマスクを用いて第2のドーズ量を有
するイオンを前記チャネル領域に注入し、この第2のド
ーズ量のイオン注入を行わない場合、 第1のドーズ量の
イオン注入を行った場合、第2のドーズ量のイオン注入
を行った場合、及び第1と第2のドーズ量を重ねてイオ
ン注入を行った場合を任意に採用して10種類のしきい
値のいずれかを設定する工程とを具備することを特徴と
する半導体記憶装置の製造方法である。
導体基板に形成された複数の第1のビット線と、前記半
導体基板に形成され、前記第1のビット線と交互に配列
した複数の第1のグランド線と、前記第1のビット線に
接続したドレイン及び前記第1のグランド線に接続した
ソースを有するメモリトランジスタがマトリックス状に
配列された複数のメモリセルと、前記半導体基板に形成
され、前記第1のビット線に接続する第1の選択トラン
ジスタと、前記半導体基板に形成され、前記第1のグラ
ンド線に接続する第2の選択トランジスタと、前記メモ
リトランジスタのゲートに接続され、前記第1のビット
線及び前記第1のグランド線と交差する複数のワード線
と、前記第1のビット線が前記第1の選択トランジスタ
を介して少なくとも3本接続された第2のビット線と、
前記第1のグランド線が前記第2の選択トランジスタを
介して少なくとも2本接続された第2のグランド線とを
具備した半導体記憶装置を製造する方法において、第1
のマスクを用いて第1のドーズ量を有するイオンを前記
半導体基板のメモリトランジスタのチャネル領域に注入
する工程と、第2のマスクを用いて第2のドーズ量を有
するイオンを前記チャネル領域に注入し、この第2のド
ーズ量のイオン注入を行わない場合、 第1のドーズ量の
イオン注入を行った場合、第2のドーズ量のイオン注入
を行った場合、及び第1と第2のドーズ量を重ねてイオ
ン注入を行った場合を任意に採用して10種類のしきい
値のいずれかを設定する工程とを具備することを特徴と
する半導体記憶装置の製造方法である。
【0009】
【発明の実施の形態】以下、本発明の一実施例に係る多
値MROMメモリセルについて図面を参照して説明す
る。なお、下記に述べる実施例に記載された構成部材の
材質、 数値等は一例を示すもので、これによって本発明
を限定するものではない。
値MROMメモリセルについて図面を参照して説明す
る。なお、下記に述べる実施例に記載された構成部材の
材質、 数値等は一例を示すもので、これによって本発明
を限定するものではない。
【0010】図1は、本発明に係る多値MROMメモリ
セルの等価回路図を示す。また、図2は図1の要部の平
面図を示し、図3は図2のX部(メモリセル)の説明図
を示し、図4はメモリセルへのしきい値(Vth)注入方
式の説明図を示す。
セルの等価回路図を示す。また、図2は図1の要部の平
面図を示し、図3は図2のX部(メモリセル)の説明図
を示し、図4はメモリセルへのしきい値(Vth)注入方
式の説明図を示す。
【0011】半導体基板10には、複数の第1のビット
線(図示せず)と複数の第1のグランド線が交互に配列
して形成されている。前記ビット線やグランド線は、半
導体基板10表面に形成された拡散層で構成されてい
る。また、半導体基板10には、前記第1のビット線に
接続したドレイン及び前記第1のグランド線に接続した
ソースを有するメモリトランジスタ1がマトリックス状
に配列された複数のメモリセル(図示せず)が形成され
ている。更に、半導体基板10には、前記第1のビット
線に接続した第1の選択トランジスタ2、及び前記第1
のグランド線に接続した第2の選択トランジスタ3が形
成されている。
線(図示せず)と複数の第1のグランド線が交互に配列
して形成されている。前記ビット線やグランド線は、半
導体基板10表面に形成された拡散層で構成されてい
る。また、半導体基板10には、前記第1のビット線に
接続したドレイン及び前記第1のグランド線に接続した
ソースを有するメモリトランジスタ1がマトリックス状
に配列された複数のメモリセル(図示せず)が形成され
ている。更に、半導体基板10には、前記第1のビット
線に接続した第1の選択トランジスタ2、及び前記第1
のグランド線に接続した第2の選択トランジスタ3が形
成されている。
【0012】前記半導体基板10には、多結晶シリコン
からなる複数のワード線41 〜4nが前記第1のビット
線、第1のグランド線と交差するように形成されてい
る。前記半導体基板10上には、3本の第1のビット線
が前記第1の選択トランジスタ2を介して接続されたA
lからなる第2のビット線5が図示しない絶縁膜を介し
て形成されている。前記半導体基板10上には、3本の
第1のグランド線が前記第2の選択トランジスタ3を介
して接続されたAlからなる第2のグランド線6が絶縁
膜を介して形成されている。なお、図中の符番7a,7
b,7c,7d,7eは夫々多結晶シリコンからなるバ
ンク選択線を示す。
からなる複数のワード線41 〜4nが前記第1のビット
線、第1のグランド線と交差するように形成されてい
る。前記半導体基板10上には、3本の第1のビット線
が前記第1の選択トランジスタ2を介して接続されたA
lからなる第2のビット線5が図示しない絶縁膜を介し
て形成されている。前記半導体基板10上には、3本の
第1のグランド線が前記第2の選択トランジスタ3を介
して接続されたAlからなる第2のグランド線6が絶縁
膜を介して形成されている。なお、図中の符番7a,7
b,7c,7d,7eは夫々多結晶シリコンからなるバ
ンク選択線を示す。
【0013】図3に示すように、1つのメモリセルは、
例えばSi等の半導体基板10表面にソース領域11、
ドレイン領域12を形成するとともに,基板10上にゲ
ート酸化膜13を介してチャネル幅方向に沿って多結晶
シリコンからなるゲート電極14を設けた構成となって
いる。
例えばSi等の半導体基板10表面にソース領域11、
ドレイン領域12を形成するとともに,基板10上にゲ
ート酸化膜13を介してチャネル幅方向に沿って多結晶
シリコンからなるゲート電極14を設けた構成となって
いる。
【0014】また、図4において、符番15、15は多
結晶シリコンからなる配線を示す。これらの配線15の
一方には、フォトレジスト16を用いてしきい値調整用
のイオンが注入される。このとき、従来型では図5に示
すようにポリシリコン幅W分に穴からイオン注入する
が、本発明では図6に示すようにW/2幅のイオン注入
穴で注入することでトランジスタ2分割する。
結晶シリコンからなる配線を示す。これらの配線15の
一方には、フォトレジスト16を用いてしきい値調整用
のイオンが注入される。このとき、従来型では図5に示
すようにポリシリコン幅W分に穴からイオン注入する
が、本発明では図6に示すようにW/2幅のイオン注入
穴で注入することでトランジスタ2分割する。
【0015】具体的には、図8(A)〜(J)に示すよ
うに、イオン注入領域にはフォト2回とイオン注入強弱
1回(正確には高レベル注入2回、高レベル注入1回、
低レベル注入1回、無しも含めて4水準)に区分するこ
とで、メモリトランジスタを10条件10値レベルに区
別することができる。データの読み出し方法は、1つの
メモリセルを選択し、このメモリセルからの出力信号ド
レイン電流Id の経時変化を読み取り(図7参照)、到
達しきい値と、 累積ドレイン電流値の下記表1に示すマ
トリックス表から、10条件10値レベルを認識する。
なお、図7において、Vdsはソース・ドレイン間の電圧
を示し、Vgsはソース・ゲート間の電圧を示す。
うに、イオン注入領域にはフォト2回とイオン注入強弱
1回(正確には高レベル注入2回、高レベル注入1回、
低レベル注入1回、無しも含めて4水準)に区分するこ
とで、メモリトランジスタを10条件10値レベルに区
別することができる。データの読み出し方法は、1つの
メモリセルを選択し、このメモリセルからの出力信号ド
レイン電流Id の経時変化を読み取り(図7参照)、到
達しきい値と、 累積ドレイン電流値の下記表1に示すマ
トリックス表から、10条件10値レベルを認識する。
なお、図7において、Vdsはソース・ドレイン間の電圧
を示し、Vgsはソース・ゲート間の電圧を示す。
【0016】
【表1】
【0017】図9はメモリセルの時間tとVgsとの関係
を示す特性図、図10は時間tとVdsとの関係を示す特
性を示す。また、図11はメモリセルの時間tとドレイ
ン電流Id との関係を示す特性図であり、つまり出力電
流の時間変化を示す。図11の(A)〜(J)は各々図
8の(A)〜(J)に対応し、例えば図11(A)は条
件9=”9”と認識した場合を示す。なお、図11にお
いて、斜線部分は電流が階段状に上がることを示してい
る。
を示す特性図、図10は時間tとVdsとの関係を示す特
性を示す。また、図11はメモリセルの時間tとドレイ
ン電流Id との関係を示す特性図であり、つまり出力電
流の時間変化を示す。図11の(A)〜(J)は各々図
8の(A)〜(J)に対応し、例えば図11(A)は条
件9=”9”と認識した場合を示す。なお、図11にお
いて、斜線部分は電流が階段状に上がることを示してい
る。
【0018】図12は、本発明に係るメモリセルの多値
データを検知する場合の回路構成を示す。MROMのメ
モリ部分は、メモリセルアレイ21と、各メモリセルの
ゲートが共通に接続されるワード線を制御刷るローダコ
ーダ22と、ビット線を制御するカラムデコーダ23
と、ビット線がバイアスされるバイアス回路24を備え
ている。メモリ部分はセンスアンプ25に電気的に接続
されている。ここで、例えば4つの異なるしきい値電圧
をセンスするためには、3つのセンス増幅器が必要とな
る。各増幅器には、夫々1つずつ3つの異なるリファレ
ンスが入力される。前記センスアップ25には、3のセ
ンス増幅器の出力を2アドレスD0 ,D1に対応させる
論理回路26が電気的に接続されている。
データを検知する場合の回路構成を示す。MROMのメ
モリ部分は、メモリセルアレイ21と、各メモリセルの
ゲートが共通に接続されるワード線を制御刷るローダコ
ーダ22と、ビット線を制御するカラムデコーダ23
と、ビット線がバイアスされるバイアス回路24を備え
ている。メモリ部分はセンスアンプ25に電気的に接続
されている。ここで、例えば4つの異なるしきい値電圧
をセンスするためには、3つのセンス増幅器が必要とな
る。各増幅器には、夫々1つずつ3つの異なるリファレ
ンスが入力される。前記センスアップ25には、3のセ
ンス増幅器の出力を2アドレスD0 ,D1に対応させる
論理回路26が電気的に接続されている。
【0019】図12の回路構成により多値データを検知
する場合は次のように行う。即ち、力波形の立上り時間
と電圧、 電流値を経時的にモニタすることで、多値デー
タセルの各々の出力波形の違いを認識できる。多値デー
タを検出する場合は、立上り時間と最終電流値の組み合
わせで区別できる。
する場合は次のように行う。即ち、力波形の立上り時間
と電圧、 電流値を経時的にモニタすることで、多値デー
タセルの各々の出力波形の違いを認識できる。多値デー
タを検出する場合は、立上り時間と最終電流値の組み合
わせで区別できる。
【0020】上記実施例のMROM多値メモリセルで
は、図6に示すようにW/2幅のイオン注入穴で注入す
ることでトランジスタを2分割し、図8(A)〜(J)
に示すように、イオン注入領域にはフォト2回とイオン
注入強弱1回(正確には高レベル注入2回、高レベル注
入1回、 低レベル注入1回、無しも含めて4水準)に区
分することで、メモリトランジスタを10条件10値レ
ベルに区別することができる。そして、データの読み出
しは、1つのメモリセルを選択し、このメモリセルから
の出力信号ドレイン電流Id の経時変化を読み取り(図
7参照)、到達しきい値と、累積ドレイン電流値の上記
表1に示すマトリックス表から、10条件10値レベル
を認識することにより行う。従って、従来の1/0値
(2進法)記憶素子の場合と比べ、精度よく多値データ
を検出することができる。
は、図6に示すようにW/2幅のイオン注入穴で注入す
ることでトランジスタを2分割し、図8(A)〜(J)
に示すように、イオン注入領域にはフォト2回とイオン
注入強弱1回(正確には高レベル注入2回、高レベル注
入1回、 低レベル注入1回、無しも含めて4水準)に区
分することで、メモリトランジスタを10条件10値レ
ベルに区別することができる。そして、データの読み出
しは、1つのメモリセルを選択し、このメモリセルから
の出力信号ドレイン電流Id の経時変化を読み取り(図
7参照)、到達しきい値と、累積ドレイン電流値の上記
表1に示すマトリックス表から、10条件10値レベル
を認識することにより行う。従って、従来の1/0値
(2進法)記憶素子の場合と比べ、精度よく多値データ
を検出することができる。
【0021】また、上記実施例に係るMROM多値メモ
リセルの製造方法では、第1のマスクとしてのフォトレ
ジスト16を用いて第1のドーズ量を有するイオンを前
記半導体基板10のメモリトランジスタのチャネル領域
に注入した後、第2のマスクを用いて第2のドーズ量を
有するイオンを前記チャネル領域に注入し、この第2の
ドーズ量のイオン注入を行わない場合、第1のドーズ量
のイオン注入を行った場合、第2のドーズ量のイオン注
入を行った場合、及び第1と第2のドーズ量を重ねてイ
オン注入を行った場合を任意に採用して10種類のしき
い値のいずれかを設定することにより、上記と同様、従
来の1/0値(2進法)記憶素子の場合と比べ、精度よ
く多値データを検出することができる。
リセルの製造方法では、第1のマスクとしてのフォトレ
ジスト16を用いて第1のドーズ量を有するイオンを前
記半導体基板10のメモリトランジスタのチャネル領域
に注入した後、第2のマスクを用いて第2のドーズ量を
有するイオンを前記チャネル領域に注入し、この第2の
ドーズ量のイオン注入を行わない場合、第1のドーズ量
のイオン注入を行った場合、第2のドーズ量のイオン注
入を行った場合、及び第1と第2のドーズ量を重ねてイ
オン注入を行った場合を任意に採用して10種類のしき
い値のいずれかを設定することにより、上記と同様、従
来の1/0値(2進法)記憶素子の場合と比べ、精度よ
く多値データを検出することができる。
【0022】
【発明の効果】以上詳述したように本発明によれば、時
間経時変化を検知し、しきい値とドレイン電流値のマト
リックスを参照する構成とすることにより、精度よく多
値データを検出することができる半導体記憶装置及びそ
の製造方法を提供できる。
間経時変化を検知し、しきい値とドレイン電流値のマト
リックスを参照する構成とすることにより、精度よく多
値データを検出することができる半導体記憶装置及びそ
の製造方法を提供できる。
【図1】本発明の一実施例に係る多値MROMメモリセ
ルの回路図。
ルの回路図。
【図2】図1の要部の平面図。
【図3】図2のX部のメモリセルの説明図。
【図4】図1のメモリセルを構成する特定のトランジス
タメモリセルにしきい値調整用のイオン注入する場合の
説明図。
タメモリセルにしきい値調整用のイオン注入する場合の
説明図。
【図5】従来型のメモリセルのイオン注入の様子を示す
説明図。
説明図。
【図6】本発明型のメモリセルのイオン注入の様子を示
す説明図。
す説明図。
【図7】本発明におけるデータの読み出し方法の説明
図。
図。
【図8】本発明によるメモリセルにおけるしきい値調整
用イオン注入のパターンの説明図。
用イオン注入のパターンの説明図。
【図9】本発明による時間とゲート・ソース間電圧との
関係を示す特性図。
関係を示す特性図。
【図10】本発明による時間とソース・ドレイン間電圧
との関係を示す特性図。
との関係を示す特性図。
【図11】本発明による各々の条件下における時間とド
レイン電流との関係を示す特性図。
レイン電流との関係を示す特性図。
【図12】図1の多値MROMメモリセルの多値データ
を検知するための回路構成図。
を検知するための回路構成図。
1…メモリトランジスタ、 2…第1の選択トランジスタ、 3…第2の選択トランジスタ、 41 、42 、43 …ワード線、 5…第2のビット線、 6…第2のグランド線、 7a、7b、7c…バンク選択線、 10…半導体基板、 21…メモリセルアレイ、 22…ローダコーダ、 23…カラムデコーダ、 24…バイアス回路、 25…センスアンプ、 26…論理回路。
Claims (2)
- 【請求項1】 半導体基板と、前記半導体基板に形成さ
れた複数の第1のビット線と、前記半導体基板に形成さ
れ、前記第1のビット線と交互に配列した複数の第1の
グランド線と、前記第1のビット線に接続したドレイン
及び前記第1のグランド線に接続したソースを有するメ
モリトランジスタがマトリックス状に配列された複数の
メモリセルと、前記半導体基板に形成され、前記第1の
ビット線に接続する第1の選択トランジスタと、前記半
導体基板に形成され、前記第1のグランド線に接続する
第2の選択トランジスタと、前記メモリトランジスタの
ゲートに接続され、前記第1のビット線及び前記第1の
グランド線と交差する複数のワード線と、前記第1のビ
ット線が前記第1の選択トランジスタを介して少なくと
も3本接続された第2のビット線と、前記第1のグラン
ド線が前記第2の選択トランジスタを介して少なくとも
2本接続された第2のグランド線とを具備し、 データの読み出しは、前記メモリセルのうち1 つのメモ
リセルを選択し、このメモリセルからの出力信号ドレイ
ン電流の経時変化を読み、到達しきい値と累積ドレイン
電流値の関係を示すマトリックス表から10条件10値
レベルを認識することにより行うことを特徴とする半導
体記憶装置。 - 【請求項2】 半導体基板と、前記半導体基板に形成さ
れた複数の第1のビット線と、前記半導体基板に形成さ
れ、前記第1のビット線と交互に配列した複数の第1の
グランド線と、前記第1のビット線に接続したドレイン
及び前記第1のグランド線に接続したソースを有するメ
モリトランジスタがマトリックス状に配列された複数の
メモリセルと、前記半導体基板に形成され、前記第1の
ビット線に接続する第1の選択トランジスタと、前記半
導体基板に形成され、前記第1のグランド線に接続する
第2の選択トランジスタと、前記メモリトランジスタの
ゲートに接続され、前記第1のビット線及び前記第1の
グランド線と交差する複数のワード線と、前記第1のビ
ット線が前記第1の選択トランジスタを介して少なくと
も3本接続された第2のビット線と、前記第1のグラン
ド線が前記第2の選択トランジスタを介して少なくとも
2本接続された第2のグランド線とを具備した半導体記
憶装置を製造する方法において、 第1のマスクを用いて第1のドーズ量を有するイオンを
前記半導体基板のメモリトランジスタのチャネル領域に
注入する工程と、第2のマスクを用いて第2のドーズ量
を有するイオンを前記チャネル領域に注入し、この第2
のドーズ量のイオン注入を行わない場合、 第1のドーズ
量のイオン注入を行った場合、第2のドーズ量のイオン
注入を行った場合、及び第1と第2のドーズ量を重ねて
イオン注入を行った場合を任意に採用して10種類のし
きい値のいずれかを設定する工程とを具備することを特
徴とする半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32794998A JP2000150675A (ja) | 1998-11-18 | 1998-11-18 | 半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32794998A JP2000150675A (ja) | 1998-11-18 | 1998-11-18 | 半導体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000150675A true JP2000150675A (ja) | 2000-05-30 |
Family
ID=18204823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32794998A Pending JP2000150675A (ja) | 1998-11-18 | 1998-11-18 | 半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000150675A (ja) |
-
1998
- 1998-11-18 JP JP32794998A patent/JP2000150675A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7006379B2 (en) | Semiconductor memory | |
US5627779A (en) | Non-volatile semiconductor memory having an array of non-volatile memory cells and method for driving the same | |
US6788573B2 (en) | Non-volatile semiconductor memory and method of operating the same | |
EP0627742B1 (en) | Semiconductor memory device | |
JP3906177B2 (ja) | 不揮発性半導体記憶装置 | |
JPH02118997A (ja) | フラッシュEEpromメモリシステムとその使用方法 | |
US5257230A (en) | Memory device including redundancy cells with programmable fuel elements and process of manufacturing the same | |
US6317362B1 (en) | Semiconductor memory device | |
US5556800A (en) | Method of manufacturing a mask read only memory (ROM) for storing multi-value data | |
KR100379553B1 (ko) | 플래쉬 메모리 셀의 어레이 및 이를 이용한 데이터프로그램방법 및 소거방법 | |
US9390799B2 (en) | Non-volatile memory cell devices and methods, having a storage cell with two sidewall bit cells | |
KR100794482B1 (ko) | 극후반 프로그래밍 롬 및 제조 방법 | |
EP0902478B1 (en) | Multi-level memory array with channel bias algorithm | |
JP2000163980A (ja) | 半導体記憶装置及びその製造方法 | |
JP2000150675A (ja) | 半導体記憶装置及びその製造方法 | |
JP2000188341A (ja) | 半導体記憶装置及びその製造方法 | |
JP2000164733A (ja) | 半導体記憶装置及びその製造方法 | |
JPH08180696A (ja) | ベリファイ機能を備えた不揮発性半導体装置 | |
US6545913B2 (en) | Memory cell of nonvolatile semiconductor memory device | |
US6819615B1 (en) | Memory device having resistive element coupled to reference cell for improved reliability | |
JPH11121706A (ja) | 集積回路メモリー | |
JP4074693B2 (ja) | 集積回路メモリ | |
JP2671263B2 (ja) | 不揮発性半導体メモリ | |
US5134450A (en) | Parallel transistor circuit with non-volatile function | |
JPH06223584A (ja) | 不揮発性半導体記憶装置 |