JP2000133762A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000133762A
JP2000133762A JP30707898A JP30707898A JP2000133762A JP 2000133762 A JP2000133762 A JP 2000133762A JP 30707898 A JP30707898 A JP 30707898A JP 30707898 A JP30707898 A JP 30707898A JP 2000133762 A JP2000133762 A JP 2000133762A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor chip
insulating
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30707898A
Other languages
Japanese (ja)
Other versions
JP3686267B2 (en
JP2000133762A5 (en
Inventor
Tomoko Tono
朋子 東野
Kazunari Suzuki
一成 鈴木
Hiroaki Tanaka
宏明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP30707898A priority Critical patent/JP3686267B2/en
Publication of JP2000133762A publication Critical patent/JP2000133762A/en
Publication of JP2000133762A5 publication Critical patent/JP2000133762A5/ja
Application granted granted Critical
Publication of JP3686267B2 publication Critical patent/JP3686267B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

PROBLEM TO BE SOLVED: To improve reliability, reduce a cost, and simplify a manufacturing process for a semiconductor device. SOLUTION: This device comprises a plurality of inner leads 4 which are electrically connected to a pad 1a of a semiconductor chip 1, white provided around the semiconductor chip 1, a metal plate 3 which is jointed to an end part 4a of the inner lead 4, while supporting the semiconductor chip 1 to allow heat radiation of it, an insulating bonding agent 7 coated on a chip-supporting surface 3a of the metal plate 3, a plurality of outer leads 5 which are connected to the inner lead 4, while being connected in electrical manner, and a mold part 2 formed by resin sealing the semiconductor chip 1. Here, the semiconductor chip 1 and the end part 4a of the inner lead 4 are jointed on the chip-supporting surface 3a of the metal plate 3 via insulating bonding agent 7 coated on it, with fixing of the semiconductor chip 1 and the inner lead 4 than by the insulating bonding agent 7 of a joint material of a single layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、低熱抵抗形の半導体装置の信頼性向上およ
び製造工程の簡略化に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to improvement in reliability and simplification of a manufacturing process of a low thermal resistance type semiconductor device.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.

【0003】半導体チップ(半導体素子)の高消費電力
化に伴って、銅製のリードフレームの採用やパッケージ
本体内への放熱板(ヒートスプレッダ)の設置などを行
い、これにより、低熱抵抗化への対策が図られている。
With the increase in power consumption of semiconductor chips (semiconductor elements), adoption of a copper lead frame, installation of a heat spreader (heat spreader) in a package body, and the like, thereby taking measures to reduce thermal resistance. Is planned.

【0004】低熱抵抗化を図った半導体装置では、イン
ナリードの変形や隣接するインナリード間の接触を阻止
するために、樹脂による絶縁性接着剤を塗布した金属板
にインナリードを予め接合(接着)し、さらに、この金
属板のチップ搭載箇所には、前記絶縁性接着剤とは異な
ったチップ固定用のダイボンド材を塗布し、これを硬化
させて半導体チップの搭載すなわちダイボンド(ぺ付け
ともいう)を行っている。
In a semiconductor device with low thermal resistance, in order to prevent deformation of the inner leads and contact between adjacent inner leads, the inner leads are previously bonded (bonded) to a metal plate coated with an insulating adhesive made of resin. Further, a die-bonding material for fixing the chip, which is different from the insulating adhesive, is applied to the chip mounting portion of the metal plate, and this is cured to mount the semiconductor chip, that is, die bonding (also referred to as bonding). )It is carried out.

【0005】なお、低熱抵抗形の半導体装置について
は、例えば、日経BP社、1993年5月31日発行、
香山晋、成瀬邦彦(監)、「実践講座VLSIパッケー
ジング技術(下)」、200〜205頁に記載されてい
る。
The low thermal resistance type semiconductor device is described in, for example, Nikkei BP, issued May 31, 1993.
Susumu Kayama and Kunihiko Naruse (supervisors), "Practical Course VLSI Packaging Technology (2)", pp. 200-205.

【0006】[0006]

【発明が解決しようとする課題】ところが、前記した技
術の低熱抵抗形の半導体装置では、その製造工程におい
て、まず、金属板に塗布された絶縁性接着剤に予めリー
ドフレームのインナリードを張り付け、さらに、チップ
固定用のダイボンド材を塗布/硬化する工程を加えてい
る。
However, in the low thermal resistance type semiconductor device of the above-mentioned technique, in the manufacturing process, first, the inner lead of the lead frame is previously attached to an insulating adhesive applied to a metal plate. Further, a step of applying / curing a die bonding material for fixing the chip is added.

【0007】その結果、製造工程が複雑になることが問
題とされている。
As a result, there is a problem that the manufacturing process becomes complicated.

【0008】また、インナリード固定用とチップ固定用
とで2種類の接合材を用いているため、2つの接合材の
材料相互の影響による信頼性低下が起こることが問題と
なる。
In addition, since two types of joining materials are used for fixing the inner lead and for fixing the chip, there is a problem that the reliability of the two joining materials is reduced due to the mutual influence of the materials.

【0009】これに対して前記信頼性低下を考慮する
と、両者の材料の選択範囲が限られるという問題が起こ
る。
On the other hand, in consideration of the above-mentioned reduction in reliability, there arises a problem that the selection range of both materials is limited.

【0010】本発明の目的は、信頼性の向上と原価低減
と製造工程の簡略化とを図る半導体装置およびその製造
方法を提供することにある。
An object of the present invention is to provide a semiconductor device and a method for manufacturing the same, which improve reliability, reduce costs and simplify the manufacturing process.

【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0013】すなわち、本発明による半導体装置は、半
導体チップの表面電極と電気的に接続され、前記半導体
チップの周囲に延在して配置された複数のインナリード
と、前記インナリードの端部と接合し、前記半導体チッ
プを支持して前記半導体チップが発する熱を放熱する金
属板と、前記金属板のチップ支持面に配置された絶縁性
接合材と、前記インナリードと電気的に接続されて設け
られた複数のアウタリードとを有し、前記半導体チップ
および前記インナリードが、前記絶縁性接合材によって
前記金属板の前記チップ支持面に接合されているもので
ある。
That is, a semiconductor device according to the present invention comprises: a plurality of inner leads electrically connected to a surface electrode of a semiconductor chip and arranged so as to extend around the semiconductor chip; A metal plate that joins and supports the semiconductor chip and radiates heat generated by the semiconductor chip; an insulating bonding material disposed on a chip supporting surface of the metal plate; and an electrical connection with the inner lead. A plurality of outer leads provided, wherein the semiconductor chip and the inner leads are joined to the chip supporting surface of the metal plate by the insulating joining material.

【0014】これにより、インナリード固定用とチップ
固定用とで接合材の統一化を図ることができる。
Thus, it is possible to unify the bonding material for fixing the inner lead and for fixing the chip.

【0015】したがって、前記接合材として使用する絶
縁性接合材が1種類だけであるため、2種類の接合材を
用いた際の材料相互の影響による信頼性低下を防ぐこと
が可能になる。
Therefore, since only one type of insulating bonding material is used as the bonding material, it is possible to prevent a decrease in reliability due to the mutual influence of materials when two types of bonding materials are used.

【0016】その結果、半導体装置の信頼性を向上でき
る。
As a result, the reliability of the semiconductor device can be improved.

【0017】また、本発明による半導体装置の製造方法
は、チップ支持面に予め絶縁性接合材が配置された金属
板を準備する工程と、前記絶縁性接合材によってリード
フレームのインナリードの端部と前記金属板とを接合す
る工程と、前記絶縁性接合材によって前記半導体チップ
と前記金属板とを接合して前記半導体チップを前記金属
板によって支持する工程と、前記半導体チップの表面電
極とこれに対応する前記リードフレームの前記インナリ
ードとを電気的に接続する工程と、前記半導体チップを
封止する工程と、前記リードフレームのアウタリードと
これを支持する前記リードフレームの枠部とを分離する
工程とを有するものである。
Further, according to the method of manufacturing a semiconductor device of the present invention, there is provided a step of preparing a metal plate on which an insulating bonding material is previously arranged on a chip supporting surface; Bonding the semiconductor chip and the metal plate with the insulating bonding material to support the semiconductor chip with the metal plate; and a surface electrode of the semiconductor chip and Electrically connecting the inner lead of the lead frame corresponding to the above, sealing the semiconductor chip, and separating the outer lead of the lead frame and the frame portion of the lead frame supporting the outer lead. And a process.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0019】図1は本発明による半導体装置の構造の実
施の形態の一例を示す断面図、図2は図1に示す半導体
装置の構造をモールド部を透過して示す平面図、図3
(a),(b),(c),(d)は図1に示す半導体装置の製
造手順の一例を示す断面図である。
FIG. 1 is a sectional view showing an embodiment of the structure of the semiconductor device according to the present invention, FIG. 2 is a plan view showing the structure of the semiconductor device shown in FIG.
(A), (b), (c), (d) is sectional drawing which shows an example of the manufacturing procedure of the semiconductor device shown in FIG.

【0020】本実施の形態の半導体装置は、主面である
回路形成面1bに半導体集積回路が形成された半導体チ
ップ1を有するものであり、かつこの半導体チップ1を
モールドによって樹脂封止した樹脂封止形のものであ
る。
The semiconductor device of the present embodiment has a semiconductor chip 1 having a semiconductor integrated circuit formed on a circuit forming surface 1b as a main surface, and a resin in which the semiconductor chip 1 is sealed with a resin. It is a sealed type.

【0021】さらに、半導体チップ1が高消費電力タイ
プのものであり、したがって、低熱抵抗形の多ピン構造
のものである。
Further, the semiconductor chip 1 is of a high power consumption type, and therefore has a low thermal resistance type multi-pin structure.

【0022】なお、本実施の形態では、前記低熱抵抗形
の多ピンの半導体装置の一例として図1および図2に示
すQFP(Quad Flat Package)を取り上げて説明する。
In this embodiment, a QFP (Quad Flat Package) shown in FIGS. 1 and 2 will be described as an example of the low thermal resistance type multi-pin semiconductor device.

【0023】前記QFPの構成は、半導体チップ1の表
面電極であるパッド1aと電気的に接続され、かつ半導
体チップ1の周囲に延在して配置された複数のインナリ
ード4と、インナリード4の端部4aと接合し、かつ半
導体チップ1を支持して半導体チップ1が発する熱を放
熱する金属板3と、金属板3のチップ支持面3aに塗布
(配置)された絶縁性接着剤7(絶縁性接合材)と、イ
ンナリード4と繋がり、かつこのインナリード4と電気
的に接続されて設けられた複数のアウタリード5と、半
導体チップ1を樹脂封止して形成されたモールド部2と
からなり、半導体チップ1およびインナリード4の端部
4aが、絶縁性接着剤7によって金属板3のチップ支持
面3aに接合されているものである。
The structure of the QFP includes a plurality of inner leads 4 which are electrically connected to the pads 1a which are surface electrodes of the semiconductor chip 1 and are arranged so as to extend around the semiconductor chip 1. A metal plate 3 which is joined to the end 4a of the metal plate 3 and supports the semiconductor chip 1 to radiate heat generated by the semiconductor chip 1; and an insulating adhesive 7 applied (disposed) on the chip supporting surface 3a of the metal plate 3. (Insulating bonding material), a plurality of outer leads 5 connected to the inner leads 4 and electrically connected to the inner leads 4, and a mold portion 2 formed by resin sealing the semiconductor chip 1. The semiconductor chip 1 and the end 4a of the inner lead 4 are joined to the chip supporting surface 3a of the metal plate 3 by an insulating adhesive 7.

【0024】すなわち、本実施の形態のQFPは、金属
板3のチップ支持面3aに、このチップ支持面3aに塗
布された絶縁性接着剤7を介して半導体チップ1とイン
ナリード4の端部4aとが接合されているものであり、
半導体チップ1の固定とインナリード4の固定とを一層
の接合材である絶縁性接着剤7が兼ねて行うものであ
る。
That is, the QFP according to the present embodiment is configured such that the end portions of the semiconductor chip 1 and the inner leads 4 are provided on the chip supporting surface 3a of the metal plate 3 via the insulating adhesive 7 applied to the chip supporting surface 3a. 4a are joined to each other,
The fixing of the semiconductor chip 1 and the fixing of the inner leads 4 are also performed by the insulating adhesive 7 as a one-layer bonding material.

【0025】したがって、半導体チップ1は、絶縁性接
着剤7を介して金属板3によって支持されており、さら
に、同じ絶縁性接着剤7を介して金属板3に複数のイン
ナリード4がその端部4aで接合されている。
Therefore, the semiconductor chip 1 is supported by the metal plate 3 via the insulating adhesive 7, and a plurality of inner leads 4 are attached to the metal plate 3 via the same insulating adhesive 7. They are joined at the portion 4a.

【0026】なお、このQFPは、複数のインナリード
4における各々の端部4aが金属板3上に絶縁性接着剤
7によって固定されているため、固定後、インナリード
4が変形したり、または、隣接するインナリード4同士
が相互に接触したりすることを防止する構造となってい
る。
In this QFP, since each end 4a of the plurality of inner leads 4 is fixed on the metal plate 3 by the insulating adhesive 7, the inner leads 4 are deformed after fixing, or The inner lead 4 is configured to prevent the adjacent inner leads 4 from contacting each other.

【0027】ここで、本実施の形態においては、絶縁性
接合材である絶縁性接着剤7として、熱硬化性と熱可塑
性との両方の特性を有する絶縁性接着剤7を用いた場合
を説明する。
Here, in the present embodiment, the case where the insulating adhesive 7 having both thermosetting properties and thermoplastic properties is used as the insulating adhesive 7 as the insulating bonding material will be described. I do.

【0028】例えば、絶縁性接着剤7を形成する絶縁性
の接着材料の一例としては、熱可塑性のポリイミド樹脂
と、半硬化(Bステージ)状態の熱硬化性のエポキシ樹
脂との混合物などを用いる。
For example, as an example of an insulating adhesive material forming the insulating adhesive 7, a mixture of a thermoplastic polyimide resin and a thermosetting epoxy resin in a semi-cured (B stage) state is used. .

【0029】これにより、絶縁性接着剤7に、熱硬化性
と熱可塑性との両方の特性を持たせることができる。
As a result, the insulating adhesive 7 can have both thermosetting and thermoplastic properties.

【0030】すなわち、一度加熱し、これにより、熱硬
化性を利用して金属板3とインナリード4とを固定し、
さらに、その後の工程で再び加熱し、これにより、熱可
塑性を利用して金属板3に半導体チップ1を固定するこ
とができる。
That is, heating is performed once, thereby fixing the metal plate 3 and the inner lead 4 using thermosetting properties.
Further, the semiconductor chip 1 is heated again in a subsequent step, so that the semiconductor chip 1 can be fixed to the metal plate 3 using thermoplasticity.

【0031】あるいは、半導体チップ1を固定し、その
後、インナリード4を固定することも可能である。
Alternatively, it is also possible to fix the semiconductor chip 1 and then fix the inner leads 4.

【0032】さらに、本実施の形態の絶縁性接着剤7
は、絶縁性のフィラを含有した有機材料である。
Further, the insulating adhesive 7 of the present embodiment
Is an organic material containing an insulating filler.

【0033】このフィラは、直径数μmから数百μm程
度の粒子であり、例えば、シリカの粒子などである。
The filler is a particle having a diameter of about several μm to several hundred μm, for example, silica particles.

【0034】したがって、絶縁性接着剤7がシリカなど
のフィラを含有していることにより、このフィラがスペ
ーサの役割を果たし、その結果、インナリード4と金属
板3の電気的ショートを防止することができる。
Therefore, since the insulating adhesive 7 contains a filler such as silica, the filler serves as a spacer, and as a result, it is possible to prevent an electrical short between the inner lead 4 and the metal plate 3. Can be.

【0035】すなわち、絶縁性接着剤7の絶縁性をさら
に高めることができる。
That is, the insulating property of the insulating adhesive 7 can be further enhanced.

【0036】なお、絶縁性接着剤7は、必ずしもフィラ
などを含有している必要はなく、絶縁性接着剤7として
無機材料を用いてもよい。
The insulating adhesive 7 does not necessarily need to contain a filler or the like, and an inorganic material may be used as the insulating adhesive 7.

【0037】また、本実施の形態のQFPにおける金属
板3は、半導体チップ1の放熱効果を高めるヒートスプ
レッダであり、半導体チップ1を支持するとともに、図
2に示すように、半導体チップ1の周囲にインナリード
4の端部4aを接合可能な大きさのチップ支持面3aを
有しており、銅板などによって形成されているものであ
る。
The metal plate 3 in the QFP according to the present embodiment is a heat spreader that enhances the heat dissipation effect of the semiconductor chip 1 and supports the semiconductor chip 1 and, as shown in FIG. It has a chip support surface 3a large enough to be able to join the end 4a of the inner lead 4, and is formed of a copper plate or the like.

【0038】これは、金属板3の放熱効果を高めて半導
体チップ1における放熱を促進させるためである。
This is to enhance the heat radiation effect of the metal plate 3 to promote heat radiation in the semiconductor chip 1.

【0039】ただし、金属板3は、銅板に限定されるも
のではなく、放熱性の高い材料によって形成されていれ
ば、銅板以外の板材であってもよい。
However, the metal plate 3 is not limited to a copper plate, and may be a plate material other than a copper plate as long as it is formed of a material having high heat dissipation.

【0040】また、インナリード4やアウタリード5を
有するリードフレーム8(図3(a)参照)は、金属板
3と同様に銅によって形成されているものが好ましい。
The lead frame 8 having the inner leads 4 and the outer leads 5 (see FIG. 3A) is preferably made of copper, like the metal plate 3.

【0041】すなわち、インナリード4の端部4aが金
属板3と接合されているため、半導体チップ1からの熱
を金属板3を介し、かつインナリード4とアウタリード
5とを通して外部に放つことができるため、放熱性の高
い材料である銅によって形成されていることが好まし
い。
That is, since the end 4 a of the inner lead 4 is joined to the metal plate 3, heat from the semiconductor chip 1 can be released to the outside through the metal plate 3 and through the inner lead 4 and the outer lead 5. For this reason, it is preferable to be formed of copper, which is a material having high heat dissipation.

【0042】ただし、放熱性を必要としない半導体装置
であれば、インナリード4とアウタリード5とを含むリ
ードフレーム8は、鉄とニッケルの合金などによって形
成されていてもよい。
However, as long as the semiconductor device does not require heat radiation, the lead frame 8 including the inner lead 4 and the outer lead 5 may be formed of an alloy of iron and nickel.

【0043】また、半導体チップ1のパッド1aは、こ
れに対応するインナリード4とボンディングワイヤ6に
よって電気的に接続されている。
The pads 1a of the semiconductor chip 1 are electrically connected to the corresponding inner leads 4 by bonding wires 6.

【0044】すなわち、半導体チップ1のパッド1aと
これに対応するインナリード4とがワイヤボンディング
によって電気的に接続されている。
That is, the pads 1a of the semiconductor chip 1 and the corresponding inner leads 4 are electrically connected by wire bonding.

【0045】なお、ワイヤボンディングで用いるボンデ
ィングワイヤ6は、例えば、金線などである。
The bonding wire 6 used in the wire bonding is, for example, a gold wire.

【0046】また、モールド部2は、封止用樹脂を用い
て半導体チップ1とインナリード4とボンディングワイ
ヤ6とを樹脂封止して形成したものであり、その際の前
記封止用樹脂としては、例えば、熱硬化性のエポキシ樹
脂などを用いる。
The molded part 2 is formed by resin-sealing the semiconductor chip 1, the inner leads 4, and the bonding wires 6 using a sealing resin. For example, a thermosetting epoxy resin or the like is used.

【0047】なお、本実施の形態の半導体装置は、QF
Pであるため、アウタリード5は、図2に示すように、
モールド部2からその4方向に向かって突出し、かつ、
それぞれのアウタリード5が、図1に示すように、ガル
ウィング状に曲げ成形されている。
It should be noted that the semiconductor device of the present embodiment has a QF
P, the outer lead 5 is, as shown in FIG.
Projecting from the mold part 2 toward the four directions, and
As shown in FIG. 1, each outer lead 5 is bent and formed in a gull wing shape.

【0048】次に、本実施の形態の半導体装置(QF
P)の製造方法について説明する。
Next, the semiconductor device (QF
The manufacturing method of P) will be described.

【0049】まず、半導体チップ1を支持可能な金属板
3のチップ支持面3aに絶縁性接着剤7(絶縁性接合
材)が塗布(配置)され、かつこの絶縁性接着剤7によ
ってインナリード4の端部4aと金属板3とが予め接合
された図3(a)に示すリードフレーム8を準備する。
First, an insulating adhesive 7 (insulating bonding material) is applied (arranged) on the chip supporting surface 3a of the metal plate 3 capable of supporting the semiconductor chip 1, and the inner leads 4 are formed by the insulating adhesive 7. A lead frame 8 shown in FIG. 3 (a) in which the end 4a of FIG.

【0050】すなわち、絶縁性接着剤7を介してインナ
リード4の端部4aによって金属板3が支持されたリー
ドフレーム8を準備する。
That is, a lead frame 8 in which the metal plate 3 is supported by the ends 4a of the inner leads 4 via the insulating adhesive 7 is prepared.

【0051】なお、この際のリードフレーム8は、1枚
のリードフレーム8から複数のQFPを製造可能な多連
のものであり、したがって、1枚のリードフレーム8に
は、複数のQFP領域が形成されている。
The lead frame 8 at this time is a multiple lead frame capable of manufacturing a plurality of QFPs from one lead frame 8, and therefore, a plurality of QFP regions are provided in one lead frame 8. Is formed.

【0052】また、金属板3に塗布された絶縁性接着剤
7は、熱可塑性のポリイミド樹脂と半硬化(Bステー
ジ)状態の熱硬化性のエポキシ樹脂との混合物であると
ともに、シリカなどのフィラを含有しているものであ
る。
The insulating adhesive 7 applied to the metal plate 3 is a mixture of a thermoplastic polyimide resin and a thermosetting epoxy resin in a semi-cured (B stage) state, and a filler such as silica. Is contained.

【0053】その後、図3(b)に示すように、絶縁性
接着剤7によって半導体チップ1と金属板3とを接着
(接合)して半導体チップ1を金属板3によって支持す
る。
After that, as shown in FIG. 3B, the semiconductor chip 1 and the metal plate 3 are bonded (joined) with an insulating adhesive 7 and the semiconductor chip 1 is supported by the metal plate 3.

【0054】すなわち、半導体チップ1を絶縁性接着剤
7によって金属板3のチップ支持面3aに搭載するダイ
ボンディング(ペレットボンディングともいう)を行
う。
That is, die bonding (also referred to as pellet bonding) for mounting the semiconductor chip 1 on the chip supporting surface 3a of the metal plate 3 with the insulating adhesive 7 is performed.

【0055】その際、半導体チップ1を熱圧着によって
金属板3に固定する(接着する)。ただし、熱圧着の際
に半導体チップ1に掛ける荷重は、数百グラム程度の小
さいものである。
At this time, the semiconductor chip 1 is fixed (bonded) to the metal plate 3 by thermocompression. However, the load applied to the semiconductor chip 1 during thermocompression bonding is as small as about several hundred grams.

【0056】なお、本実施の形態のQFPは、絶縁性接
着剤7によるインナリード4と金属板3との接合と、絶
縁性接着剤7による半導体チップ1と金属板3との接合
とを別々の工程で行って組み立てるものである。
In the QFP of the present embodiment, the bonding between the inner lead 4 and the metal plate 3 by the insulating adhesive 7 and the bonding between the semiconductor chip 1 and the metal plate 3 by the insulating adhesive 7 are separately performed. And assembling it.

【0057】そこで、まず、図3(a)に示すリードフ
レーム8は、これのインナリード4と金属板3とが予め
接合されたものであり、インナリード4と金属板3とを
接合する際に、絶縁性接着剤7は、一度加熱されてい
る。
Therefore, first, the lead frame 8 shown in FIG. 3A is one in which the inner lead 4 and the metal plate 3 are joined in advance, and when the inner lead 4 and the metal plate 3 are joined, In addition, the insulating adhesive 7 is once heated.

【0058】つまり、インナリード4と金属板3とを接
合する際に、一度加熱し、これにより、絶縁性接着剤7
が有する熱硬化性を利用して金属板3とインナリード4
とを固定する。
That is, when the inner lead 4 and the metal plate 3 are joined together, they are heated once, so that the insulating adhesive 7
Plate 3 and inner lead 4 utilizing the thermosetting property of
And fix.

【0059】その後、前記ダイボンディング工程で、再
び絶縁性接着剤7を加熱し、これにより、絶縁性接着剤
7が有する熱可塑性を利用して金属板3に半導体チップ
1を固定する。
Thereafter, in the die bonding step, the insulating adhesive 7 is heated again, whereby the semiconductor chip 1 is fixed to the metal plate 3 by utilizing the thermoplasticity of the insulating adhesive 7.

【0060】すなわち、本実施の形態の絶縁性接着剤7
は、2度の加熱に対して接着性を示すことが可能なもの
であり、これによって、リードフレーム8のインナリー
ド4に金属板3を固定した後の工程であっても、再び、
絶縁性接着剤7を加熱して金属板3に半導体チップ1を
固定することができる。
That is, the insulating adhesive 7 of the present embodiment
Is capable of exhibiting adhesiveness to two times of heating, so that even after the step of fixing the metal plate 3 to the inner leads 4 of the lead frame 8,
The semiconductor chip 1 can be fixed to the metal plate 3 by heating the insulating adhesive 7.

【0061】その後、図3(c)に示すように、半導体
チップ1のパッド1a(表面電極)とこれに対応するリ
ードフレーム8のインナリード4とを電気的に接続す
る。
Thereafter, as shown in FIG. 3C, the pads 1a (surface electrodes) of the semiconductor chip 1 and the corresponding inner leads 4 of the lead frame 8 are electrically connected.

【0062】すなわち、ワイヤボンディングを行って、
半導体チップ1のパッド1aとインナリード4とをボン
ディングワイヤ6によって接続する。
That is, by performing wire bonding,
The pads 1a of the semiconductor chip 1 and the inner leads 4 are connected by bonding wires 6.

【0063】その後、図3(d)に示すように、エポキ
シ系の熱硬化性の封止用樹脂を用いて、半導体チップ1
およびボンディングワイヤ6をモールドによって樹脂封
止し、これにより、モールド部2を形成する。
Thereafter, as shown in FIG. 3D, the semiconductor chip 1 is formed using an epoxy-based thermosetting sealing resin.
Then, the bonding wire 6 is resin-sealed with a mold, thereby forming the mold portion 2.

【0064】モールド終了後、切断・成形工程におい
て、モールド部2から突出する複数のアウタリード5と
これを支持するリードフレーム8の枠部とを分離すると
ともに、アウタリード5を所望の形状に曲げ成形する。
After completion of the molding, in a cutting / forming step, the plurality of outer leads 5 protruding from the mold section 2 and the frame of the lead frame 8 supporting the outer leads 5 are separated, and the outer leads 5 are bent and formed into a desired shape. .

【0065】すなわち、切断金型を用いてリードフレー
ム8の所定箇所を切断し、これにより、リードフレーム
8の枠部からアウタリード5を分離しつつ、分離後のア
ウタリード5を所望の形状(本実施の形態では、図1に
示すようなガルウィング状)に曲げ成形する。
That is, a predetermined portion of the lead frame 8 is cut using a cutting die, thereby separating the outer lead 5 from the frame portion of the lead frame 8 and forming the separated outer lead 5 into a desired shape (this embodiment). In the form (1), it is bent into a gull wing shape as shown in FIG.

【0066】これにより、図1に示すQFPを組み立て
ることができる。
Thus, the QFP shown in FIG. 1 can be assembled.

【0067】本実施の形態の半導体装置(QFP)およ
びその製造方法によれば、以下のような作用効果が得ら
れる。
According to the semiconductor device (QFP) and the method of manufacturing the same according to the present embodiment, the following operational effects can be obtained.

【0068】すなわち、金属板3に絶縁性接合材である
絶縁性接着剤7を配置(塗布)し、この絶縁性接着剤7
によってインナリード4の固定と半導体チップ1の固定
との両方を行うことにより、インナリード固定用とチッ
プ固定用とで接合材の統一化を図ることができる。
That is, the insulating adhesive 7 which is an insulating bonding material is arranged (applied) on the metal plate 3 and the insulating adhesive 7
By performing both the fixing of the inner lead 4 and the fixing of the semiconductor chip 1, the bonding material can be unified for fixing the inner lead and for fixing the chip.

【0069】したがって、前記接合材として使用する絶
縁性接着剤7が1種類だけであるため、2種類の接合材
を用いた際の材料相互の影響による信頼性低下を防ぐこ
とが可能になる。
Accordingly, since only one kind of the insulating adhesive 7 is used as the bonding material, it is possible to prevent a decrease in reliability due to mutual influence of materials when two types of bonding materials are used.

【0070】これにより、前記QFP(半導体装置)の
信頼性を向上できる。
Thus, the reliability of the QFP (semiconductor device) can be improved.

【0071】また、インナリード固定用とチップ固定用
とで絶縁性接着剤7を統一するため、この絶縁性接着剤
7の材料選択の範囲も広げることが可能になる。
Further, since the insulating adhesive 7 is unified for the inner lead fixing and the chip fixing, the range of material selection of the insulating adhesive 7 can be expanded.

【0072】さらに、インナリード固定用とチップ固定
用とで絶縁性接着剤7を統一するため、この絶縁性接着
剤7の金属板3への配置(塗布)回数を1回にすること
ができ、その結果、QFPの製造工程すなわち組み立て
工程の簡略化を図ることができる。
Further, since the insulating adhesive 7 is unified for fixing the inner lead and for fixing the chip, the number of times of disposing (applying) the insulating adhesive 7 to the metal plate 3 can be reduced to one. As a result, the manufacturing process of the QFP, that is, the assembly process can be simplified.

【0073】また、インナリード固定用とチップ固定用
とで絶縁性接着剤7を統一するため、接合材の種類が減
り、したがって、QFPの原価低減を図ることが可能に
なる。
Further, since the insulating adhesive 7 is unified for fixing the inner lead and for fixing the chip, the number of types of bonding materials is reduced, and therefore, the cost of the QFP can be reduced.

【0074】なお、絶縁性接合材として熱硬化性と熱可
塑性の両方の特性を有する絶縁性接着剤7を用いること
により、インナリード4の接合(固定)と半導体チップ
1の接合(固定)とを別々の工程すなわち2回に分けて
行うことができる。
By using an insulating adhesive 7 having both thermosetting and thermoplastic properties as an insulating bonding material, the bonding (fixing) of the inner leads 4 and the bonding (fixing) of the semiconductor chip 1 can be improved. Can be carried out in separate steps, ie, twice.

【0075】これにより、インナリード4の接合工程と
半導体チップ1の接合工程とを分けて行わなければなら
ない場合(例えば、一貫処理を行えない半導体製造装置
を用いた場合や、それぞれの工程が離れた場所で行われ
る場合など)に対しても対応させることが可能になる。
Thus, when the joining step of the inner leads 4 and the joining step of the semiconductor chip 1 must be performed separately (for example, when a semiconductor manufacturing apparatus that cannot perform an integrated process is used, or when the respective steps are separated). For example, in a place where it is performed).

【0076】また、絶縁性接着剤7を介して半導体チッ
プ1を搭載する際に、金属板3上において半導体チップ
1の搭載領域が限定されないため、種々の大きさの半導
体チップ1(汎用サイズの半導体チップ1)を金属板3
に搭載することが可能になる。
When the semiconductor chip 1 is mounted via the insulating adhesive 7, the mounting area of the semiconductor chip 1 on the metal plate 3 is not limited. The semiconductor chip 1) is replaced with a metal plate 3
It can be mounted on

【0077】さらに、QFPの信頼性を向上できるた
め、そのことと合わせて、金属板3を有したリードフレ
ーム8を標準化リードフレームとして適用することが可
能になり、その結果、低熱抵抗形のQFP(半導体装
置)に限定することなく、この標準化リードフレームを
用いたQFPの標準化を図ることが可能になる。
Furthermore, since the reliability of the QFP can be improved, the lead frame 8 having the metal plate 3 can be used as a standardized lead frame, and as a result, a low thermal resistance type QFP can be used. Without limiting to a (semiconductor device), it is possible to standardize a QFP using this standardized lead frame.

【0078】また、絶縁性接着剤7がシリカなどの絶縁
性のフィラを含有していることにより、このフィラがス
ペーサの役目を持ち、これにより、絶縁性接着剤7の絶
縁性をさらに向上できる。
Further, since the insulating adhesive 7 contains an insulating filler such as silica, the filler has a role of a spacer, whereby the insulating property of the insulating adhesive 7 can be further improved. .

【0079】その結果、QFPの信頼性をさらに向上で
きる。
As a result, the reliability of the QFP can be further improved.

【0080】また、金属板3が銅板であることにより、
銅は、高い放熱性を有しているため、半導体チップ1の
放熱効果をさらに向上させることが可能になる。
Further, since the metal plate 3 is a copper plate,
Since copper has high heat dissipation, the heat dissipation effect of the semiconductor chip 1 can be further improved.

【0081】これにより、QFPの信頼性をさらに向上
できる。
As a result, the reliability of the QFP can be further improved.

【0082】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments of the invention, and does not depart from the gist of the invention. It is needless to say that various changes can be made.

【0083】例えば、前記実施の形態では、QFP(半
導体装置)の製造方法において、絶縁性接着剤7によっ
てインナリード4の端部4aと金属板3とが予め接合さ
れたリードフレーム8を準備し、このリードフレーム8
を用いてQFPを製造する場合の製造手順を説明した
が、金属板3が接合されていないリードフレーム8と、
チップ支持面3aに絶縁性接着剤7が塗布された金属板
3とを準備してQFPを製造してもよい。
For example, in the above-described embodiment, in the method of manufacturing a QFP (semiconductor device), a lead frame 8 in which the end 4a of the inner lead 4 and the metal plate 3 are joined in advance by the insulating adhesive 7 is prepared. , This lead frame 8
The manufacturing procedure in the case of manufacturing a QFP using the above is described, but the lead frame 8 to which the metal plate 3 is not joined,
The QFP may be manufactured by preparing the metal plate 3 having the insulating adhesive 7 applied to the chip supporting surface 3a.

【0084】つまり、図4の他の実施の形態の半導体装
置の製造手順に示すように、まず、チップ支持面3aに
予め絶縁性接着剤7が塗布(配置)された金属板3と、
金属板3が接合されていないリードフレーム8とを準備
し(図4(a)参照)、その後、図4(b)に示すよう
に熱圧着によってインナリード4の端部4aと金属板3
のチップ支持面3aとを熱圧着によって接合(接着)す
るものである。
That is, as shown in the manufacturing procedure of the semiconductor device according to the other embodiment of FIG. 4, first, the metal plate 3 on which the insulating adhesive 7 is applied (arranged) in advance on the chip supporting surface 3a;
A lead frame 8 to which the metal plate 3 is not bonded is prepared (see FIG. 4A), and then, as shown in FIG. 4B, the end 4a of the inner lead 4 and the metal plate 3 are bonded by thermocompression.
Is bonded (adhered) to the chip supporting surface 3a by thermocompression bonding.

【0085】さらに、図4(c)に示すように、前記実
施の形態と同様の方法により、絶縁性接着剤7によって
半導体チップ1と金属板3とを接合(接着)することに
より、前記実施の形態のQFPと同様のQFPを製造す
ることができる。
Further, as shown in FIG. 4C, the semiconductor chip 1 and the metal plate 3 are joined (adhered) to each other by the insulating adhesive 7 in the same manner as in the above embodiment. A QFP similar to the QFP of the embodiment can be manufactured.

【0086】また、図5の他の実施の形態の半導体装置
の製造手順に示すように、インナリード固定とチップ固
定の順序を入れ換えてもよい。
As shown in the manufacturing procedure of the semiconductor device according to another embodiment of FIG. 5, the order of fixing the inner leads and fixing the chips may be interchanged.

【0087】すなわち、図5(a)に示すように、チッ
プ支持面3aに予め絶縁性接着剤7が塗布(配置)され
た金属板3と、金属板3が接合されていないリードフレ
ーム8とを準備し、その後、図5(b)に示すように、
熱圧着により絶縁性接着剤7を介して半導体チップ1と
金属板3とを接合(接着)し、さらに、図5(c)に示
すように、インナリード4の端部4aと金属板3のチッ
プ支持面3aとを熱圧着によって接合(接着)する。
That is, as shown in FIG. 5A, the metal plate 3 on which the insulating adhesive 7 is applied (arranged) in advance on the chip supporting surface 3a, and the lead frame 8 to which the metal plate 3 is not bonded are formed. And then, as shown in FIG.
The semiconductor chip 1 and the metal plate 3 are joined (adhered) via the insulating adhesive 7 by thermocompression bonding. Further, as shown in FIG. 5C, the end 4a of the inner lead 4 and the metal plate 3 are joined together. The chip support surface 3a is joined (bonded) by thermocompression bonding.

【0088】また、絶縁性接合材として、1種類の熱硬
化性もしくは熱可塑性の絶縁性接着剤7を用いることに
より、インナリード4の固定と半導体チップ1の固定と
を同時に行うことも可能になる。
Also, by using one kind of thermosetting or thermoplastic insulating adhesive 7 as the insulating bonding material, the fixing of the inner lead 4 and the fixing of the semiconductor chip 1 can be performed simultaneously. Become.

【0089】すなわち、図6の他の実施の形態の半導体
装置の製造方法に示すように、チップ支持面3aに予め
絶縁性接着剤7が塗布(配置)された金属板3と、金属
板3が接合されていないリードフレーム8とを準備し
(図6(a)参照)、その後、図6(b)に示すよう
に、熱圧着により絶縁性接着剤7を介した半導体チップ
1と金属板3との接合(接着)と、インナリード4の端
部4aと金属板3のチップ支持面3aとの接合(接着)
とを同時に行うものである。
That is, as shown in the manufacturing method of the semiconductor device according to another embodiment of FIG. 6, a metal plate 3 having an insulating adhesive 7 previously applied (arranged) on a chip supporting surface 3a; 6A is prepared (see FIG. 6A). Then, as shown in FIG. 6B, the semiconductor chip 1 and the metal plate via the insulating adhesive 7 by thermocompression bonding are prepared. 3 and bonding (adhesion) between the end 4a of the inner lead 4 and the chip supporting surface 3a of the metal plate 3.
And at the same time.

【0090】この時、実際には、両者の接合において
は、僅かなタイミングのずれが生じることが考えられる
が、その場合も同時と見なす。
At this time, in actuality, it is conceivable that a slight difference in timing may occur at the time of joining the two, but this case is also regarded as simultaneous.

【0091】したがって、1種類の熱硬化性もしくは熱
可塑性の絶縁性接着剤7を用いることにより、インナリ
ード4の接合と半導体チップ1の接合とを同時に行うこ
とができ、その結果、QFPの製造工程をさらに簡略化
することができる。
Therefore, by using one kind of thermosetting or thermoplastic insulating adhesive 7, the bonding of the inner leads 4 and the bonding of the semiconductor chip 1 can be performed at the same time. The process can be further simplified.

【0092】なお、前記実施の形態および図4から図6
に示す他の実施の形態においては、金属板3のチップ支
持面3aには予め絶縁性接着剤7が塗布されている場合
を説明したが、それぞれの実施の形態において、絶縁性
接着剤7が塗布(配置)されていない金属板3と、金属
板3が固定されていないリードフレーム8と、絶縁性接
着剤7とを個々に準備して、金属板3のチップ支持面3
aに絶縁性接着剤7を塗布するところからQFPの製造
を開始してもよい。
The above embodiment and FIGS. 4 to 6
In the other embodiments shown in the above, the case where the insulating adhesive 7 is applied in advance to the chip supporting surface 3a of the metal plate 3 has been described, but in each embodiment, the insulating adhesive 7 is The metal plate 3 to which the metal plate 3 is not applied (disposed), the lead frame 8 to which the metal plate 3 is not fixed, and the insulating adhesive 7 are individually prepared, and the chip supporting surface 3 of the metal plate 3 is prepared.
The production of the QFP may be started from the point where the insulating adhesive 7 is applied to a.

【0093】また、前記実施の形態においては、絶縁性
接着剤7を形成する絶縁性の接着材料の一例として、熱
可塑性のポリイミド樹脂と、半硬化(Bステージ)状態
の熱硬化性のエポキシ樹脂との混合物の場合を説明した
が、前記接着材料としては、ポリイミド樹脂やエポキシ
樹脂に限定されることなく、他の接着材料であってもよ
い。
In the above embodiment, as an example of the insulating adhesive material forming the insulating adhesive 7, a thermoplastic polyimide resin and a thermosetting epoxy resin in a semi-cured (B stage) state are used. Although the case of a mixture with the above has been described, the adhesive material is not limited to a polyimide resin or an epoxy resin, and may be another adhesive material.

【0094】また、インナリード4または半導体チップ
1を絶縁性接着剤7によって接合(接着)する際には、
熱圧着に限定されることはなく、使用する絶縁性接着剤
7によって加熱のみ、あるいは、加圧のみを選択しても
よい。
When the inner lead 4 or the semiconductor chip 1 is joined (adhered) with the insulating adhesive 7,
It is not limited to thermocompression bonding, and only heating or only pressing may be selected depending on the insulating adhesive 7 to be used.

【0095】さらに、前記実施の形態において、金属板
3をリードフレーム8のインナリード4に固定し、その
後、半導体チップ1を金属板3に固定する際の金属板3
とインナリード4との接合(接着)については、その後
の組み立て工程で、インナリード4と金属板3とが分離
しない程度に接合されていればよい。
Further, in the above embodiment, the metal plate 3 is fixed to the inner lead 4 of the lead frame 8, and then the metal plate 3 is fixed when the semiconductor chip 1 is fixed to the metal plate 3.
(Adhesion) between the inner lead 4 and the metal plate 3 in the subsequent assembling process, so long as the inner lead 4 and the metal plate 3 are not separated.

【0096】また、前記実施の形態および前記他の実施
の形態においては、半導体装置が低熱抵抗形の場合につ
いて説明したが、前記半導体装置は、前記実施の形態で
説明した標準リードフレームを用いたものである場合、
低熱抵抗形のものに限定されることはなく、低熱抵抗形
以外のものであってもよい。
In the above embodiment and the other embodiments, the case where the semiconductor device is of a low thermal resistance type has been described. However, the semiconductor device uses the standard lead frame described in the above embodiment. If
It is not limited to the low heat resistance type, but may be other than the low heat resistance type.

【0097】さらに、前記実施の形態および前記他の実
施の形態においては、半導体装置がQFPの場合につい
て説明したが、前記半導体装置は、QFPに限定される
ものではなく、例えば、SOP(Small Outline Packag
e)などであってもよく、あるいは、それ以外のものであ
ってもよい。
Further, in the above-described embodiments and the other embodiments, the case where the semiconductor device is a QFP has been described. However, the semiconductor device is not limited to the QFP, and may be, for example, an SOP (Small Outline). Packag
e), etc., or something else.

【0098】[0098]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0099】(1).金属板に絶縁性接合材を配置し、
この絶縁性接合材によってインナリードの固定と半導体
チップの固定との両方を行うことにより、インナリード
固定用とチップ固定用とで接合材の統一化を図ることが
できる。したがって、前記接合材として使用する絶縁性
接合材が1種類だけであるため、2種類の接合材を用い
た際の材料相互の影響による信頼性低下を防ぐことが可
能になる。これにより、半導体装置の信頼性を向上でき
る。
(1). Placing an insulating bonding material on a metal plate,
By performing both the fixing of the inner lead and the fixing of the semiconductor chip with this insulating bonding material, it is possible to unify the bonding material for fixing the inner lead and for fixing the chip. Therefore, since only one type of insulating bonding material is used as the bonding material, it is possible to prevent a decrease in reliability due to the influence of materials when two types of bonding materials are used. Thereby, the reliability of the semiconductor device can be improved.

【0100】(2).インナリード固定用とチップ固定
用とで絶縁性接合材を統一するため、この絶縁性接合材
の材料選択の範囲も広げることが可能になる。
(2). Since the insulating bonding material is unified for the inner lead fixing and the chip fixing, the range of material selection of the insulating bonding material can be expanded.

【0101】(3).インナリード固定用とチップ固定
用とで絶縁性接合材を統一するため、この絶縁性接合材
の金属板への配置(塗布)回数を1回にすることがで
き、半導体装置の製造工程すなわち組み立て工程の簡略
化を図ることができる。
(3). In order to unify the insulating bonding material for the inner lead fixing and the chip fixing, the number of times of disposing (applying) the insulating bonding material to the metal plate can be reduced to one, and the semiconductor device manufacturing process, ie, assembly The process can be simplified.

【0102】(4).インナリード固定用とチップ固定
用とで絶縁性接合材を統一するため、接合材の種類が減
り、その結果、半導体装置の原価低減を図ることができ
る。
(4). Since the insulating bonding material is unified for the inner lead fixing and the chip fixing, the types of bonding materials are reduced, and as a result, the cost of the semiconductor device can be reduced.

【0103】(5).絶縁性接合材を介して半導体チッ
プを搭載する際に、金属板上において半導体チップの搭
載領域が限定されないため、種々の大きさの半導体チッ
プ(汎用サイズの半導体チップ)を金属板に搭載するこ
とが可能になる。したがって、前記金属板を有したリー
ドフレームを標準化リードフレームとして適用すること
が可能になり、その結果、低熱抵抗形の半導体装置に限
定することなく、この標準化リードフレームを用いた半
導体装置の標準化を図ることが可能になる。
(5). When mounting a semiconductor chip via an insulating bonding material, the mounting area of the semiconductor chip on the metal plate is not limited, so that semiconductor chips of various sizes (general-purpose semiconductor chips) must be mounted on the metal plate. Becomes possible. Therefore, it is possible to apply the lead frame having the metal plate as a standardized lead frame. As a result, standardization of a semiconductor device using this standardized lead frame is not limited to a low thermal resistance type semiconductor device. It becomes possible to plan.

【0104】(6).絶縁性接合材が絶縁性のフィラを
含有していることにより、このフィラがスペーサとな
り、これにより、絶縁性接合材の絶縁性をさらに向上で
きる。その結果、半導体装置の信頼性をさらに向上でき
る。
(6). Since the insulating bonding material contains an insulating filler, the filler serves as a spacer, thereby further improving the insulating property of the insulating bonding material. As a result, the reliability of the semiconductor device can be further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体装置の構造の実施の形態の
一例を示す断面図である。
FIG. 1 is a sectional view showing an example of an embodiment of a structure of a semiconductor device according to the present invention.

【図2】図1に示す半導体装置の構造をモールド部を透
過して示す平面図である。
FIG. 2 is a plan view showing a structure of the semiconductor device shown in FIG. 1 through a mold part.

【図3】(a),(b),(c),(d)は図1に示す半導体
装置の製造手順の一例を示す断面図である。
FIGS. 3A, 3B, 3C, and 3D are cross-sectional views illustrating an example of a manufacturing procedure of the semiconductor device illustrated in FIGS.

【図4】(a),(b),(c)は本発明の他の実施の形態
である半導体装置の製造手順を示す断面図である。
FIGS. 4A, 4B, and 4C are cross-sectional views illustrating a procedure for manufacturing a semiconductor device according to another embodiment of the present invention.

【図5】(a),(b),(c)は本発明の他の実施の形態
である半導体装置の製造手順を示す断面図である。
FIGS. 5A, 5B, and 5C are cross-sectional views illustrating a procedure for manufacturing a semiconductor device according to another embodiment of the present invention.

【図6】(a),(b) は本発明の他の実施の形態である
半導体装置の製造手順を示す断面図である。
FIGS. 6A and 6B are cross-sectional views illustrating a procedure for manufacturing a semiconductor device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体チップ 1a パッド(表面電極) 1b 回路形成面 2 モールド部 3 金属板 3a チップ支持面 4 インナリード 4a 端部 5 アウタリード 6 ボンディングワイヤ 7 絶縁性接着剤(絶縁性接合材) 8 リードフレーム DESCRIPTION OF SYMBOLS 1 Semiconductor chip 1a Pad (surface electrode) 1b Circuit formation surface 2 Mold part 3 Metal plate 3a Chip support surface 4 Inner lead 4a End part 5 Outer lead 6 Bonding wire 7 Insulating adhesive (insulating joining material) 8 Lead frame

フロントページの続き (72)発明者 鈴木 一成 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 田中 宏明 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 Fターム(参考) 5F067 AA03 AA11 AA18 AB03 BE10 CA03 CC02 CC09 DA05 Continuing on the front page (72) Inventor Kazunari Suzuki 5-2-2-1, Josuihoncho, Kodaira-shi, Tokyo Inside Hitachi Super-LSI Systems Co., Ltd. (72) Inventor Hiroaki Tanaka Kodaira-shi, Tokyo 5-22-1, Kamimizu Honcho F-term (reference) 5F067 AA03 AA11 AA18 AB03 BE10 CA03 CC02 CC09 DA05

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの表面電極と電気的に接続
され、前記半導体チップの周囲に延在して配置された複
数のインナリードと、 前記インナリードの端部と接合し、前記半導体チップを
支持して前記半導体チップが発する熱を放熱する金属板
と、 前記金属板のチップ支持面に配置された絶縁性接合材
と、 前記インナリードと電気的に接続されて設けられた複数
のアウタリードとを有し、 前記半導体チップおよび前記インナリードが、前記絶縁
性接合材によって前記金属板の前記チップ支持面に接合
されていることを特徴とする半導体装置。
A plurality of inner leads electrically connected to a surface electrode of the semiconductor chip and arranged so as to extend around the semiconductor chip, and joined to an end of the inner lead to form the semiconductor chip; A metal plate that supports and radiates heat generated by the semiconductor chip; an insulating bonding material disposed on a chip supporting surface of the metal plate; and a plurality of outer leads that are electrically connected to the inner leads. Wherein the semiconductor chip and the inner lead are joined to the chip supporting surface of the metal plate by the insulating joining material.
【請求項2】 請求項1記載の半導体装置であって、前
記絶縁性接合材が、熱硬化性と熱可塑性の両方の特性を
有する絶縁性接着剤であることを特徴とする半導体装
置。
2. The semiconductor device according to claim 1, wherein said insulating bonding material is an insulating adhesive having both thermosetting properties and thermoplastic properties.
【請求項3】 請求項1または2記載の半導体装置であ
って、前記絶縁性接合材が、絶縁性のフィラを含有して
いることを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the insulating bonding material contains an insulating filler.
【請求項4】 請求項1,2または3記載の半導体装置
であって、前記金属板が銅板であることを特徴とする半
導体装置。
4. The semiconductor device according to claim 1, wherein said metal plate is a copper plate.
【請求項5】 チップ支持面に予め絶縁性接合材が配置
された金属板を準備する工程と、 前記絶縁性接合材によってリードフレームのインナリー
ドの端部と前記金属板とを接合する工程と、 前記絶縁性接合材によって前記半導体チップと前記金属
板とを接合して前記半導体チップを前記金属板によって
支持する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームの前記インナリードとを電気的に接続する工
程と、 前記半導体チップを封止する工程と、 前記リードフレームのアウタリードとこれを支持する前
記リードフレームの枠部とを分離する工程とを有するこ
とを特徴とする半導体装置の製造方法。
5. A step of preparing a metal plate on which an insulating bonding material is disposed in advance on a chip supporting surface; and a step of bonding an end of an inner lead of a lead frame to the metal plate with the insulating bonding material. Bonding the semiconductor chip and the metal plate with the insulating bonding material and supporting the semiconductor chip with the metal plate; surface electrodes of the semiconductor chip and the corresponding inner leads of the lead frame A step of electrically connecting the semiconductor chip, a step of sealing the semiconductor chip, and a step of separating an outer lead of the lead frame and a frame portion of the lead frame supporting the outer lead. Device manufacturing method.
【請求項6】 半導体チップを支持可能な金属板のチッ
プ支持面に配置された絶縁性接合材によってインナリー
ドの端部と前記金属板とが予め接合されたリードフレー
ムを準備する工程と、 前記絶縁性接合材によって前記半導体チップと前記金属
板とを接合して前記半導体チップを前記金属板によって
支持する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームの前記インナリードとを電気的に接続する工
程と、 前記半導体チップを封止する工程と、 前記リードフレームのアウタリードとこれを支持する前
記リードフレームの枠部とを分離する工程とを有するこ
とを特徴とする半導体装置の製造方法。
6. A step of preparing a lead frame in which an end of an inner lead and the metal plate are bonded in advance by an insulating bonding material disposed on a chip supporting surface of a metal plate capable of supporting a semiconductor chip; Bonding the semiconductor chip and the metal plate with an insulating bonding material to support the semiconductor chip with the metal plate; and forming a surface electrode of the semiconductor chip and the corresponding inner lead of the lead frame. Electrically connecting, sealing the semiconductor chip, and separating the outer lead of the lead frame and the frame portion of the lead frame supporting the outer lead. Production method.
【請求項7】 請求項5または6記載の半導体装置の製
造方法であって、前記絶縁性接合材として熱硬化性もし
くは熱可塑性の絶縁性接着剤を用い、前記絶縁性接着剤
による前記インナリードと前記金属板との接合と、前記
絶縁性接着剤による前記半導体チップと前記金属板との
接合とを同時に行うことを特徴とする半導体装置の製造
方法。
7. The method of manufacturing a semiconductor device according to claim 5, wherein a thermosetting or thermoplastic insulating adhesive is used as the insulating bonding material, and the inner lead is formed by the insulating adhesive. And bonding the semiconductor chip and the metal plate by the insulating adhesive at the same time.
【請求項8】 請求項5,6または7記載の半導体装置
の製造方法であって、前記絶縁性接合材として熱硬化性
と熱可塑性の両方の特性を有する絶縁性接着剤を用い、
前記絶縁性接着剤による前記インナリードと前記金属板
との接合と、前記絶縁性接着剤による前記半導体チップ
と前記金属板との接合とを別々の工程で行うことを特徴
とする半導体装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 5, wherein an insulating adhesive having both thermosetting properties and thermoplastic properties is used as the insulating bonding material.
Manufacturing the semiconductor device, wherein the joining of the inner lead and the metal plate by the insulating adhesive and the joining of the semiconductor chip and the metal plate by the insulating adhesive are performed in separate steps. Method.
JP30707898A 1998-10-28 1998-10-28 Manufacturing method of semiconductor device Expired - Fee Related JP3686267B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30707898A JP3686267B2 (en) 1998-10-28 1998-10-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30707898A JP3686267B2 (en) 1998-10-28 1998-10-28 Manufacturing method of semiconductor device

Publications (3)

Publication Number Publication Date
JP2000133762A true JP2000133762A (en) 2000-05-12
JP2000133762A5 JP2000133762A5 (en) 2005-02-03
JP3686267B2 JP3686267B2 (en) 2005-08-24

Family

ID=17964781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30707898A Expired - Fee Related JP3686267B2 (en) 1998-10-28 1998-10-28 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3686267B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243600A (en) * 2001-12-14 2003-08-29 Hitachi Ltd Semiconductor device and method of manufacturing the same
US11769714B2 (en) 2020-09-08 2023-09-26 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted on die pad and leads of lead frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243600A (en) * 2001-12-14 2003-08-29 Hitachi Ltd Semiconductor device and method of manufacturing the same
US11769714B2 (en) 2020-09-08 2023-09-26 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted on die pad and leads of lead frame

Also Published As

Publication number Publication date
JP3686267B2 (en) 2005-08-24

Similar Documents

Publication Publication Date Title
TWI379367B (en) Chip packaging method and structure thereof
US20020180035A1 (en) Semiconductor package with heat sink
US20060006505A1 (en) Lead frame for improving molding reliability and semiconductor package with the lead frame
JP2010062365A (en) Semiconductor device and method of manufacturing the same
JPH11135663A (en) Molded bga type semiconductor device and manufacture thereof
JPH11260856A (en) Semiconductor device and its manufacture and mounting structure of the device
JP2004153220A (en) Lead frame, its manufacturing method, plastic molding semiconductor device and its manufacturing device
JP2008503105A (en) Integrated circuit die packaging and packaging method
JPH08148644A (en) Resin-sealed semiconductor device
JPH08111491A (en) Semiconductor device
US7642638B2 (en) Inverted lead frame in substrate
JP3655338B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3686267B2 (en) Manufacturing method of semiconductor device
JP3642545B2 (en) Resin-sealed semiconductor device
US20100007010A1 (en) Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package
US7436060B2 (en) Semiconductor package and process utilizing pre-formed mold cap and heatspreader assembly
JP2954118B2 (en) Semiconductor device and manufacturing method thereof
KR19990060856A (en) Ball grid array package
JPH11354706A (en) Lead frame, semiconductor device using the lead frame and its manufacture
JP2001015669A (en) Lead frame, resin sealed semiconductor device using the same, and its manufacture
JPH02181956A (en) Semiconductor device
TWI236107B (en) Semiconductor chip package and method for making the same
KR0184061B1 (en) Semiconductor package
JP3930949B2 (en) Manufacturing method of semiconductor device
JP2010153676A (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees