JP2000124404A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2000124404A JP2000124404A JP10291874A JP29187498A JP2000124404A JP 2000124404 A JP2000124404 A JP 2000124404A JP 10291874 A JP10291874 A JP 10291874A JP 29187498 A JP29187498 A JP 29187498A JP 2000124404 A JP2000124404 A JP 2000124404A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- output
- boosting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】外部電源の電圧値に対応してマスクレイアウト
を変更しなくても昇圧回路を制御することが可能であ
り、消費電力損失を抑制することができる構成とされた
半導体集積回路を提供する。 【解決手段】本発明に係る半導体集積回路は、電源電圧
を昇圧する昇圧回路１と、昇圧回路１の出力電圧を電源
として動作する発振回路２及び負荷回路３と、昇圧回路
１の出力電圧を一定電位に固定するスタートアップ回路
４と、電源電圧レベルを判別し、かつ、昇圧回路の出力
電圧レベルを判別する複数電源電圧検知回路５と、複数
電源電圧検知回路５から出力される判別結果に応じて昇
圧回路１の昇圧倍率を制御する昇圧倍率制御回路６とを
備えている。なお、昇圧回路１の出力電圧を電源とする
定電圧回路を昇圧回路１及び発振回路２間に設け、発振
回路２及び負荷回路３が定電圧回路の出力電圧を電源と
するものであってもよい。
を変更しなくても昇圧回路を制御することが可能であ
り、消費電力損失を抑制することができる構成とされた
半導体集積回路を提供する。 【解決手段】本発明に係る半導体集積回路は、電源電圧
を昇圧する昇圧回路１と、昇圧回路１の出力電圧を電源
として動作する発振回路２及び負荷回路３と、昇圧回路
１の出力電圧を一定電位に固定するスタートアップ回路
４と、電源電圧レベルを判別し、かつ、昇圧回路の出力
電圧レベルを判別する複数電源電圧検知回路５と、複数
電源電圧検知回路５から出力される判別結果に応じて昇
圧回路１の昇圧倍率を制御する昇圧倍率制御回路６とを
備えている。なお、昇圧回路１の出力電圧を電源とする
定電圧回路を昇圧回路１及び発振回路２間に設け、発振
回路２及び負荷回路３が定電圧回路の出力電圧を電源と
するものであってもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、昇圧回路を内蔵し
て構成された半導体集積回路に関する。
て構成された半導体集積回路に関する。
【０００２】
【従来の技術】近年、機器形態の小型化や電池駆動の長
寿命化、電池使用数の削減等の必要上から、半導体集積
回路（以下、集積回路という）やマイクロコンピュータ
の低電圧化、高速化及び低消費電力化が強く要望される
ようになってきており、集積回路、特に、マイクロコン
ピュータでは、昇圧回路を内蔵したうえでの低電圧化、
高速化及び低消費電力化が実現されている。すなわち、
このような集積回路の一例としては図２で示すものがあ
り、この集積回路は、昇圧回路１と、発振回路２と、Ｃ
ＰＵ等の負荷回路３と、スタートアップ回路４とを備え
ている。
寿命化、電池使用数の削減等の必要上から、半導体集積
回路（以下、集積回路という）やマイクロコンピュータ
の低電圧化、高速化及び低消費電力化が強く要望される
ようになってきており、集積回路、特に、マイクロコン
ピュータでは、昇圧回路を内蔵したうえでの低電圧化、
高速化及び低消費電力化が実現されている。すなわち、
このような集積回路の一例としては図２で示すものがあ
り、この集積回路は、昇圧回路１と、発振回路２と、Ｃ
ＰＵ等の負荷回路３と、スタートアップ回路４とを備え
ている。
【０００３】そして、外部電源の電圧を昇圧する昇圧回
路１の出力は発振回路２及び負荷回路３の電源として接
続されており、昇圧回路１の出力と電源（ＶＳＳ電位）
との間には、動作開始時における昇圧回路１の出力電圧
を一定電位（ＶＳＳ電位）として固定するためのスター
トアップ回路４が接続されている。また、この際、発振
回路２の発振クロックａを受けとった負荷回路３から
は、昇圧回路１の昇圧クロックｂが出力されることにな
っている。
路１の出力は発振回路２及び負荷回路３の電源として接
続されており、昇圧回路１の出力と電源（ＶＳＳ電位）
との間には、動作開始時における昇圧回路１の出力電圧
を一定電位（ＶＳＳ電位）として固定するためのスター
トアップ回路４が接続されている。また、この際、発振
回路２の発振クロックａを受けとった負荷回路３から
は、昇圧回路１の昇圧クロックｂが出力されることにな
っている。
【０００４】そのため、この集積回路では、以下のよう
な動作が実行される。まず、電源投入時及びリセット時
には、スタートアップ回路４によって昇圧回路１の出力
をＶＳＳ電位に固定し、外部電源の電圧レベルでもって
発振回路２を駆動させる。すると、発振回路２の発振ク
ロックａに基づいて供給される昇圧クロックｂを受けと
った昇圧回路１が動作を開始し、電源電圧の昇圧が開始
される。
な動作が実行される。まず、電源投入時及びリセット時
には、スタートアップ回路４によって昇圧回路１の出力
をＶＳＳ電位に固定し、外部電源の電圧レベルでもって
発振回路２を駆動させる。すると、発振回路２の発振ク
ロックａに基づいて供給される昇圧クロックｂを受けと
った昇圧回路１が動作を開始し、電源電圧の昇圧が開始
される。
【０００５】そして、昇圧回路１の出力電圧が安定した
後には、スタートアップ回路４の動作を停止させたう
え、昇圧回路１の出力電圧を電源として発振回路２及び
負荷回路３が駆動させられる。すなわち、従来の形態に
かかる集積回路では、発振開始時にのみ外部電源が用い
られるため、発振回路２及び負荷回路３の高速動作が可
能であるとともに、外部電源の電圧レベルには拘わらな
いで動作安定後の消費電力を一定に抑制することが可能
となっている。
後には、スタートアップ回路４の動作を停止させたう
え、昇圧回路１の出力電圧を電源として発振回路２及び
負荷回路３が駆動させられる。すなわち、従来の形態に
かかる集積回路では、発振開始時にのみ外部電源が用い
られるため、発振回路２及び負荷回路３の高速動作が可
能であるとともに、外部電源の電圧レベルには拘わらな
いで動作安定後の消費電力を一定に抑制することが可能
となっている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来構成とされた集積回路においては、外部電源の電圧値
に関係なく昇圧回路１が動作するため、外部電源の電圧
値によってマスクレイアウトを変更し、かつ、昇圧回路
１を未使用とする必要がある。すなわち、具体的にいう
と、外部電源の電圧値が最小動作電圧値に近い場合（以
下、低電圧レベルという）は問題ないが、外部電源の電
圧値が最大動作電圧値に近い場合（以下、高電圧レベル
という）には、内部回路が正常に動作しているにも拘わ
らず、常に昇圧が行われているため、消費電力損失が大
きくなってしまう。
来構成とされた集積回路においては、外部電源の電圧値
に関係なく昇圧回路１が動作するため、外部電源の電圧
値によってマスクレイアウトを変更し、かつ、昇圧回路
１を未使用とする必要がある。すなわち、具体的にいう
と、外部電源の電圧値が最小動作電圧値に近い場合（以
下、低電圧レベルという）は問題ないが、外部電源の電
圧値が最大動作電圧値に近い場合（以下、高電圧レベル
という）には、内部回路が正常に動作しているにも拘わ
らず、常に昇圧が行われているため、消費電力損失が大
きくなってしまう。
【０００７】また、高電圧レベルである昇圧回路１の出
力電圧が絶対最大定格の電圧値を越えて負荷回路３に印
加されると、集積回路が破壊されてしまう恐れがあり、
マスクレイアウトの変更による昇圧回路１の動作停止が
行われていなければ、使用可能な電圧範囲が制限されて
しまうことになっていた。
力電圧が絶対最大定格の電圧値を越えて負荷回路３に印
加されると、集積回路が破壊されてしまう恐れがあり、
マスクレイアウトの変更による昇圧回路１の動作停止が
行われていなければ、使用可能な電圧範囲が制限されて
しまうことになっていた。
【０００８】本発明はこれらの不都合に鑑みて創案され
たものであって、外部電源の電圧値に対応してマスクレ
イアウトを変更しなくても昇圧回路の動作を制御するこ
とが可能であり、消費電力損失を容易に抑制することが
できる構成とされた集積回路の提供を目的としている。
たものであって、外部電源の電圧値に対応してマスクレ
イアウトを変更しなくても昇圧回路の動作を制御するこ
とが可能であり、消費電力損失を容易に抑制することが
できる構成とされた集積回路の提供を目的としている。
【０００９】
【課題を解決するための手段】本発明の請求項１にかか
る集積回路は、電源電圧を昇圧する昇圧回路と、昇圧回
路の出力電圧を電源として動作する発振回路及び負荷回
路と、昇圧回路の出力電圧を一定電位に固定するスター
トアップ回路と、電源電圧レベルを判別し、かつ、昇圧
回路の出力電圧レベルを判別する複数電源電圧検知回路
と、複数電源電圧検知回路から出力される判別結果に対
応して昇圧回路の昇圧倍率を制御する昇圧倍率制御回路
とを備えている。この構成によれば、複数電源電圧検知
回路によって電源電圧を高低二つ以上の電圧レベルに大
別したうえでの判別が実行されることになり、電源電圧
が高電圧レベルであれば、複数電源電圧検知回路によっ
て昇圧は不要と判断されるため、昇圧倍率制御回路を介
して昇圧回路の動作は停止させられてしまう。
る集積回路は、電源電圧を昇圧する昇圧回路と、昇圧回
路の出力電圧を電源として動作する発振回路及び負荷回
路と、昇圧回路の出力電圧を一定電位に固定するスター
トアップ回路と、電源電圧レベルを判別し、かつ、昇圧
回路の出力電圧レベルを判別する複数電源電圧検知回路
と、複数電源電圧検知回路から出力される判別結果に対
応して昇圧回路の昇圧倍率を制御する昇圧倍率制御回路
とを備えている。この構成によれば、複数電源電圧検知
回路によって電源電圧を高低二つ以上の電圧レベルに大
別したうえでの判別が実行されることになり、電源電圧
が高電圧レベルであれば、複数電源電圧検知回路によっ
て昇圧は不要と判断されるため、昇圧倍率制御回路を介
して昇圧回路の動作は停止させられてしまう。
【００１０】そして、昇圧回路が停止している場合に
は、昇圧回路の出力電圧が絶対最大定格の電圧値を越え
て負荷回路に印加されることもなくなる。また、電源電
圧が低電圧レベルであり、複数電源電圧検知回路によっ
て昇圧が必要と判断された際には、昇圧倍率制御回路を
介したうえで昇圧回路が動作させられることになり、こ
の昇圧回路の出力電圧を電源として負荷回路が正常に動
作することとなる。さらにまた、動作モードによって負
荷回路の消費電流に差が生じる場合には、動作モードに
対応して昇圧倍率制御回路を制御し、かつ、昇圧回路の
出力電圧レベルを検知しながら動作モードに合わせたう
えでの昇圧が実行されることになり、消費電流損失を抑
制しながら昇圧された電圧を発振回路及び負荷回路の電
源として安定的に供給することが可能になる。
は、昇圧回路の出力電圧が絶対最大定格の電圧値を越え
て負荷回路に印加されることもなくなる。また、電源電
圧が低電圧レベルであり、複数電源電圧検知回路によっ
て昇圧が必要と判断された際には、昇圧倍率制御回路を
介したうえで昇圧回路が動作させられることになり、こ
の昇圧回路の出力電圧を電源として負荷回路が正常に動
作することとなる。さらにまた、動作モードによって負
荷回路の消費電流に差が生じる場合には、動作モードに
対応して昇圧倍率制御回路を制御し、かつ、昇圧回路の
出力電圧レベルを検知しながら動作モードに合わせたう
えでの昇圧が実行されることになり、消費電流損失を抑
制しながら昇圧された電圧を発振回路及び負荷回路の電
源として安定的に供給することが可能になる。
【００１１】本発明の請求項２にかかる集積回路は、電
源電圧を昇圧する昇圧回路と、昇圧回路の出力電圧を電
源とする定電圧回路と、定電圧回路の出力電圧を電源と
して動作する発振回路及び負荷回路と、昇圧回路の出力
電圧を一定電位に固定するスタートアップ回路と、電源
電圧レベルを判別し、かつ、昇圧回路の出力電圧レベル
を判別する複数電源電圧検知回路と、複数電源電圧検知
回路から出力される判別結果に対応して昇圧回路の昇圧
倍率を制御する昇圧倍率制御回路とを備えている。この
構成によれば、変動しやすい昇圧回路の出力電圧が一定
電圧となったうえで定電圧回路から出力されるので、こ
の定電圧回路の出力電圧を電源とする発振回路及び負荷
回路の動作が安定するという利点が確保される。
源電圧を昇圧する昇圧回路と、昇圧回路の出力電圧を電
源とする定電圧回路と、定電圧回路の出力電圧を電源と
して動作する発振回路及び負荷回路と、昇圧回路の出力
電圧を一定電位に固定するスタートアップ回路と、電源
電圧レベルを判別し、かつ、昇圧回路の出力電圧レベル
を判別する複数電源電圧検知回路と、複数電源電圧検知
回路から出力される判別結果に対応して昇圧回路の昇圧
倍率を制御する昇圧倍率制御回路とを備えている。この
構成によれば、変動しやすい昇圧回路の出力電圧が一定
電圧となったうえで定電圧回路から出力されるので、こ
の定電圧回路の出力電圧を電源とする発振回路及び負荷
回路の動作が安定するという利点が確保される。
【００１２】
【発明の実施の形態】図１は本実施の形態にかかる集積
回路を簡略化して示すブロック図であり、本実施の形態
にかかる集積回路は、図１で示し、かつ、従来の形態で
説明したのと同様、電源電圧を昇圧するための昇圧回路
１と、昇圧回路１の出力電圧を電源として動作する発振
回路２及びＣＰＵ等の負荷回路３と、昇圧回路１の出力
電圧を一定電位に固定するためのスタートアップ回路４
とを備えている。そして、この際における昇圧回路１の
出力は発振回路２及び負荷回路３の電源として接続され
ており、発振開始時における昇圧回路１の出力電圧を一
定電位（ＶＳＳ電位）に固定するスタートアップ回路４
は昇圧回路１の出力と電源との間に接続されている。
回路を簡略化して示すブロック図であり、本実施の形態
にかかる集積回路は、図１で示し、かつ、従来の形態で
説明したのと同様、電源電圧を昇圧するための昇圧回路
１と、昇圧回路１の出力電圧を電源として動作する発振
回路２及びＣＰＵ等の負荷回路３と、昇圧回路１の出力
電圧を一定電位に固定するためのスタートアップ回路４
とを備えている。そして、この際における昇圧回路１の
出力は発振回路２及び負荷回路３の電源として接続され
ており、発振開始時における昇圧回路１の出力電圧を一
定電位（ＶＳＳ電位）に固定するスタートアップ回路４
は昇圧回路１の出力と電源との間に接続されている。
【００１３】また、この際における集積回路は、電源電
圧レベルを判別し、かつ、昇圧回路１の出力電圧レベル
を判別する複数電源電圧検知回路５と、この複数電源電
圧検知回路５から出力される判別結果、つまり、電源電
圧及び出力電圧のそれぞれが高電圧レベルであるか低電
圧レベルであるかを示す判別結果に対応して昇圧回路１
の昇圧倍率を制御するための昇圧倍率制御回路６とを具
備しており、電源電圧を入力とする複数電源電圧検知回
路５の出力は昇圧倍率制御回路６の入力と接続されてい
る一方、この昇圧倍率制御回路６の出力は昇圧回路１に
対して接続されている。なお、発振回路２から出力され
た発振クロックａを受けとった負荷回路３は、複数電源
電圧検知回路５に対して昇圧クロックｂを供給すること
になっている。また、この負荷回路３からは動作モード
信号ｃが出力されており、負荷回路３から出力された動
作モード信号ｃは複数電源電圧検知回路５へと入力して
いる。
圧レベルを判別し、かつ、昇圧回路１の出力電圧レベル
を判別する複数電源電圧検知回路５と、この複数電源電
圧検知回路５から出力される判別結果、つまり、電源電
圧及び出力電圧のそれぞれが高電圧レベルであるか低電
圧レベルであるかを示す判別結果に対応して昇圧回路１
の昇圧倍率を制御するための昇圧倍率制御回路６とを具
備しており、電源電圧を入力とする複数電源電圧検知回
路５の出力は昇圧倍率制御回路６の入力と接続されてい
る一方、この昇圧倍率制御回路６の出力は昇圧回路１に
対して接続されている。なお、発振回路２から出力され
た発振クロックａを受けとった負荷回路３は、複数電源
電圧検知回路５に対して昇圧クロックｂを供給すること
になっている。また、この負荷回路３からは動作モード
信号ｃが出力されており、負荷回路３から出力された動
作モード信号ｃは複数電源電圧検知回路５へと入力して
いる。
【００１４】つぎに、本実施の形態にかかる集積回路の
動作を説明する。以上のような構成とされた集積回路に
おいては、まず、外部電源の電圧レベルを複数電源電圧
検知回路５でもって判別することが実行されることにな
り、この際にあっては、例えば、外部電源の電圧値を論
理信号化して高低二つの電圧レベルに大別し、高低いず
れの電圧レベルであるかを示す判別結果が複数電源電圧
検知回路５から昇圧倍率制御回路６へと出力される。そ
こで、複数電源電圧検知回路５から出力された判別結果
を受けとった昇圧倍率制御回路６は、高低いずれの電圧
レベルに対応した判別結果であるかに応じて昇圧回路１
の昇圧倍率を制御することになる。
動作を説明する。以上のような構成とされた集積回路に
おいては、まず、外部電源の電圧レベルを複数電源電圧
検知回路５でもって判別することが実行されることにな
り、この際にあっては、例えば、外部電源の電圧値を論
理信号化して高低二つの電圧レベルに大別し、高低いず
れの電圧レベルであるかを示す判別結果が複数電源電圧
検知回路５から昇圧倍率制御回路６へと出力される。そ
こで、複数電源電圧検知回路５から出力された判別結果
を受けとった昇圧倍率制御回路６は、高低いずれの電圧
レベルに対応した判別結果であるかに応じて昇圧回路１
の昇圧倍率を制御することになる。
【００１５】そして、この際、例えば、外部電源が高電
圧レベルであり、複数電源電圧検知回路５の判別結果が
高電圧レベルであることを示しているときは、電源電圧
を昇圧しなくても集積回路が正常に動作するから、昇圧
回路１でもって電源電圧の昇圧は行われないことにな
る。つまり、昇圧倍率制御回路６が設定する昇圧倍率は
１倍であり、昇圧回路１の動作を停止したうえで外部電
源の電圧値が昇圧回路１から昇圧されないまま出力され
る。一方、外部電源が低電圧レベルであり、複数電源電
圧検知回路５から出力された判別結果が低電圧レベルで
あることを示しているときは、電源電圧を昇圧する必要
があるため、昇圧倍率制御回路６が昇圧回路１の昇圧倍
率をＮ倍（Ｎ：自然数）として設定することになる。そ
のため、電源電圧は昇圧回路１でもって昇圧されること
になり、昇圧された昇圧回路１の出力電圧を電源とした
うえで発振回路２及び負荷回路３が動作を開始すること
になる。
圧レベルであり、複数電源電圧検知回路５の判別結果が
高電圧レベルであることを示しているときは、電源電圧
を昇圧しなくても集積回路が正常に動作するから、昇圧
回路１でもって電源電圧の昇圧は行われないことにな
る。つまり、昇圧倍率制御回路６が設定する昇圧倍率は
１倍であり、昇圧回路１の動作を停止したうえで外部電
源の電圧値が昇圧回路１から昇圧されないまま出力され
る。一方、外部電源が低電圧レベルであり、複数電源電
圧検知回路５から出力された判別結果が低電圧レベルで
あることを示しているときは、電源電圧を昇圧する必要
があるため、昇圧倍率制御回路６が昇圧回路１の昇圧倍
率をＮ倍（Ｎ：自然数）として設定することになる。そ
のため、電源電圧は昇圧回路１でもって昇圧されること
になり、昇圧された昇圧回路１の出力電圧を電源とした
うえで発振回路２及び負荷回路３が動作を開始すること
になる。
【００１６】すなわち、本実施の形態にかかる集積回路
では、外部電源の電圧値が高電圧レベルであれば昇圧回
路１による昇圧が行われず、外部電源の電圧値が低電圧
レベルである際にのみ昇圧回路１による昇圧が行われる
から、電源電圧の高低を全く考慮しないままでの昇圧が
行われている従来の集積回路と比較した場合の消費電力
損失が少なくて済むことになる。なお、複数電源電圧検
知回路５が電源電圧を二つ以上の電圧レベルを判別する
ものであり、かつ、昇圧倍率制御回路６が二つ以上の電
圧レベルと対応する判別結果に応じた昇圧倍率を有する
ものであってもよいことは勿論であり、この場合には、
より一層細かい制御によって集積回路における消費電力
損失を抑制することが可能になる。
では、外部電源の電圧値が高電圧レベルであれば昇圧回
路１による昇圧が行われず、外部電源の電圧値が低電圧
レベルである際にのみ昇圧回路１による昇圧が行われる
から、電源電圧の高低を全く考慮しないままでの昇圧が
行われている従来の集積回路と比較した場合の消費電力
損失が少なくて済むことになる。なお、複数電源電圧検
知回路５が電源電圧を二つ以上の電圧レベルを判別する
ものであり、かつ、昇圧倍率制御回路６が二つ以上の電
圧レベルと対応する判別結果に応じた昇圧倍率を有する
ものであってもよいことは勿論であり、この場合には、
より一層細かい制御によって集積回路における消費電力
損失を抑制することが可能になる。
【００１７】また、複数電源電圧検知回路５がＣＰＵ等
の負荷回路３から出力されてくる動作モード信号ｃに対
応して昇圧倍率を制御するものであってもよく、このよ
うな構成である際には、複数電源電圧検知回路５で昇圧
回路１の出力電圧レベルを判別することにより、集積回
路の動作モードに合致した昇圧を行いながら消費電力損
失の抑制を図り得ることになる。さらにまた、図示省略
しているが、昇圧回路１の出力電圧を電源とする定電圧
回路を昇圧回路１と発振回路２との間に設け、かつ、発
振回路２及び負荷回路３が定電圧回路の出力電圧を電源
として動作するものであるとしておいてもよい。そし
て、この構成であれば、昇圧回路１の出力電圧が変動し
やすいにも拘わらず、定電圧回路から出力される一定電
圧を電源としたうえで発振回路２及び負荷回路３が動作
するので、これらの動作が安定することになる。
の負荷回路３から出力されてくる動作モード信号ｃに対
応して昇圧倍率を制御するものであってもよく、このよ
うな構成である際には、複数電源電圧検知回路５で昇圧
回路１の出力電圧レベルを判別することにより、集積回
路の動作モードに合致した昇圧を行いながら消費電力損
失の抑制を図り得ることになる。さらにまた、図示省略
しているが、昇圧回路１の出力電圧を電源とする定電圧
回路を昇圧回路１と発振回路２との間に設け、かつ、発
振回路２及び負荷回路３が定電圧回路の出力電圧を電源
として動作するものであるとしておいてもよい。そし
て、この構成であれば、昇圧回路１の出力電圧が変動し
やすいにも拘わらず、定電圧回路から出力される一定電
圧を電源としたうえで発振回路２及び負荷回路３が動作
するので、これらの動作が安定することになる。
【００１８】
【発明の効果】本発明の請求項１にかかる集積回路にお
いては、複数電源電圧検知回路及び昇圧倍率制御回路を
設けているので、外部電源の電圧値に対応してマスクレ
イアウトを変更しなくても昇圧回路の動作を制御するこ
とが可能であり、消費電力損失を容易に抑制することが
できる。その結果、電源電圧が高電圧レベルであっても
集積回路が破壊されてしまう恐れはなくなり、使用可能
な電圧範囲が制限されることも起こらなくなるという効
果が得られる。また、請求項２にかかる集積回路であれ
ば、変動しやすい昇圧回路の出力電圧が一定電圧となっ
たうえで定電圧回路から出力されるので、この定電圧回
路の出力電圧を電源とする発振回路及び負荷回路の動作
が安定するという効果が得られる。
いては、複数電源電圧検知回路及び昇圧倍率制御回路を
設けているので、外部電源の電圧値に対応してマスクレ
イアウトを変更しなくても昇圧回路の動作を制御するこ
とが可能であり、消費電力損失を容易に抑制することが
できる。その結果、電源電圧が高電圧レベルであっても
集積回路が破壊されてしまう恐れはなくなり、使用可能
な電圧範囲が制限されることも起こらなくなるという効
果が得られる。また、請求項２にかかる集積回路であれ
ば、変動しやすい昇圧回路の出力電圧が一定電圧となっ
たうえで定電圧回路から出力されるので、この定電圧回
路の出力電圧を電源とする発振回路及び負荷回路の動作
が安定するという効果が得られる。
【図１】本実施の形態にかかる集積回路を簡略化して示
すブロック図である。
すブロック図である。
【図２】従来の形態にかかる集積回路を簡略化して示す
ブロック図である。
ブロック図である。
１ 昇圧回路 ２ 発振回路 ３ 負荷回路 ４ スタートアップ回路 ５ 複数電源電圧検知回路 ６ 昇圧倍率制御回路
Claims (2)
- 【請求項１】 電源電圧を昇圧する昇圧回路と、昇圧回
路の出力電圧を電源として動作する発振回路及び負荷回
路と、昇圧回路の出力電圧を一定電位に固定するスター
トアップ回路と、電源電圧レベルを判別し、かつ、昇圧
回路の出力電圧レベルを判別する複数電源電圧検知回路
と、複数電源電圧検知回路から出力される判別結果に対
応して昇圧回路の昇圧倍率を制御する昇圧倍率制御回路
とを備えていることを特徴とする半導体集積回路。 - 【請求項２】 電源電圧を昇圧する昇圧回路と、昇圧回
路の出力電圧を電源とする定電圧回路と、定電圧回路の
出力電圧を電源として動作する発振回路及び負荷回路
と、昇圧回路の出力電圧を一定電位に固定するスタート
アップ回路と、電源電圧レベルを判別し、かつ、昇圧回
路の出力電圧レベルを判別する複数電源電圧検知回路
と、複数電源電圧検知回路から出力される判別結果に対
応して昇圧回路の昇圧倍率を制御する昇圧倍率制御回路
とを備えていることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10291874A JP2000124404A (ja) | 1998-10-14 | 1998-10-14 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10291874A JP2000124404A (ja) | 1998-10-14 | 1998-10-14 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124404A true JP2000124404A (ja) | 2000-04-28 |
Family
ID=17774565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10291874A Pending JP2000124404A (ja) | 1998-10-14 | 1998-10-14 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000124404A (ja) |
-
1998
- 1998-10-14 JP JP10291874A patent/JP2000124404A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5021954B2 (ja) | 低電圧誤動作防止回路、方法ならびにそれを利用した電源回路および電子機器 | |
| US8179111B2 (en) | Methods, systems, and devices for power-on sequence for a circuit | |
| KR20040014300A (ko) | 내부 전원 전압이 제어되는 반도체 집적 회로 | |
| US11385703B2 (en) | Semiconductor device and semiconductor system | |
| JP2004140944A (ja) | 電源装置 | |
| US8046088B2 (en) | Dependent power supplying apparatus and electronic instrument | |
| JP2003132310A (ja) | Ｉｃカード用ｌｓｉ，ｉｃカード及びｉｃカードの動作方法 | |
| US8024595B2 (en) | Semiconductor integrated circuit, and method of supplying a clock to internal blocks provided in a semiconductor integrated circuit | |
| US20030218384A1 (en) | Electronic apparatus and power control method | |
| US7203856B2 (en) | Mobile computer with desktop type processor | |
| JP2004153931A (ja) | 多出力電源装置 | |
| US6803805B2 (en) | Distributed DC voltage generator for system on chip | |
| JP2004047810A (ja) | 半導体集積回路 | |
| JP2000124404A (ja) | 半導体集積回路 | |
| JPH11265234A (ja) | 電源装置 | |
| JP3975828B2 (ja) | 半導体装置 | |
| JP2004114319A (ja) | 電源供給装置 | |
| JPH08280170A (ja) | スイッチング電源回路 | |
| KR100705206B1 (ko) | 펌프 회로 | |
| JPH09288527A (ja) | 消費電力低減回路 | |
| JPH1042549A (ja) | 集積回路 | |
| JP2005100037A (ja) | 制御システム | |
| EP4361769A1 (en) | Dynamic configuration of an oscillator using adaptive voltage and code scaling to follow a target frequency | |
| JP2000036740A (ja) | Ｐｌｌ制御装置 | |
| JP2003223229A (ja) | 安定化電源装置およびそれを用いた電子機器 |