JP2000122599A

JP2000122599A - マトリクス型表示装置の駆動回路

Info

Publication number: JP2000122599A
Application number: JP10291783A
Authority: JP
Inventors: Hideki Aiba; 英樹相羽
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1998-10-14
Filing date: 1998-10-14
Publication date: 2000-04-28

Abstract

(57)【要約】【課題】クロックの周波数を高くすることなく、蛍光
体の飽和による輝度低下を防止することができるマトリ
クス型表示装置の駆動回路を提供する。【解決手段】データ多相化回路５００とスキャン多相
化回路６０とによって、表示パネル１０におけるセルの
それぞれの行を、１フィールドでｎ回の表示期間に分散
させて走査し、ｎ回の表示期間の間の非表示期間に、他
の行を走査するようにする。ｎ回の表示期間で表示する
データの階調数を、量子化回路５４〜５７によってそれ
ぞれ低減させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冷陰極電子放出素
子等の電子放出源を用いた表示装置（いわゆるフィール
ドエミッション表示装置）やエレクトロルミネセンス
（以下、ＥＬと略記する）表示装置等のマトリクス型表
示装置の駆動回路に関する。

【０００２】

【従来の技術】マトリクス型表示装置としては、冷陰極
電子放出素子を用いたフィールドエミッション表示装置
やＥＬ表示装置等の１行同時表示型の表示装置が知られ
ている。１行同時表示型の表示装置では、１行単位で同
時に表示が行われ、一般的には上から下へ線順次走査さ
れ、各行の表示は走査期間中において全列同時に行われ
る。

【０００３】さらに詳細には、１行同時表示型とは、あ
る任意の行の表示が行われている際には、他行の表示が
行われない表示装置のことである。例えば、プラズマデ
ィスプレイパネルやＴＦＴ液晶表示装置等は線順次駆動
を行っているが、セル毎にメモリ機能を有し、複数行の
表示が同時に行われるので、この範疇ではない。但し、
表示装置が複数の配線ブロックに完全に分割されている
場合は、各ブロック内で複数行の同時表示期間がなけれ
ば１行同時表示型の表示装置である。

【０００４】図５は従来の１行同時表示型であるマトリ
クス型表示装置の駆動回路を示すブロック図である。図
５において、表示パネル１０は例えば冷陰極電子放出素
子を用いた表示パネルであり、一例として図６に示すよ
うに、走査電極Ｌ１〜ＬＭに接続された複数の行配線
と、データ電極Ｄ１〜ＤＮに接続された複数の列配線と
によって、画素を構成するセル１０ｓがマトリクス状に
配置されている。なお、セル１０ｓは、電子放出源であ
る電子放出素子と、この電子放出素子からの電子照射を
受ける蛍光体とで構成される。

【０００５】端子１に入力された映像信号は、シフトレ
ジスタ２に書き込まれる。シフトレジスタ２において１
行分のデータが書き込まれた後、ラッチ回路３によって
ラッチされ、パルス幅変調（ＰＷＭ）回路４にデータが
入力される。ＰＷＭ回路は、データの大小に応じたパル
スを表示パネル１０のデータ電極Ｄ１〜ＤＮに入力す
る。

【０００６】また、端子７に入力された同期信号は、タ
イミング制御回路８に入力される。タイミング制御回路
８はシフトレジスタ２にシフトクロックを供給し、ラッ
チ回路３にラッチクロックを供給する。タイミング制御
回路８は、また、シフトレジスタ９に１ライン幅のパル
スを供給する。シフトレジスタ９はそのパルスを表示パ
ネル１０の走査電極Ｌ１〜ＬＭにスキャンパルスとして
１行目から順次入力する。

【０００７】さらに、図５に示すマトリクス型表示装置
を駆動する場合の動作について詳細に説明する。上記の
ように、表示パネル１０の走査電極Ｌ１〜ＬＭには、順
次、シフトレジスタ９によってスキャンパルスが印加さ
れる。また、表示パネル１０のデータ電極Ｄ１〜ＤＮに
は、ＰＷＭ回路によって、選択されたラインに対応した
データに応じてパルス幅（ＰＷＭ）変調されたパルスが
印加される。

【０００８】即ち、ｉ行ｊ列のデータに対しては、走査
電極Ｌｉが選択されている期間にデータ電極Ｄｊに電圧
を印加する。階調は、データ電極Ｄ１〜ＤＮに印加する
パルスの印加時間（パルス幅）で表現される。

【０００９】ここで、ＰＷＭ回路４は例えば図７に示す
ように構成される。ＰＷＭ回路４は、ダウンカウンタ４
１とＯＲゲート４２とよりなる。ラッチ回路３より出力
された被変調データはダウンカウンタ４１のデータ端子
Ｐ７（ＭＳＢ）〜Ｐ０（ＬＳＢ）に入力される。このデ
ータは、１走査期間の始めにＬＤ端子に入力されるロー
ド信号によってダウンカウンタ４１にロードされる。Ｅ
Ｎ端子がハイ（Ｈ）レベルのとき、ダウンカウンタ４１
が動作し、データ出力端子Ｑ７（ＭＳＢ）〜Ｑ０（ＬＳ
Ｂ）がクロック単位でダウンする。

【００１０】データ出力端子Ｑ７〜Ｑ０より出力された
データは、ＯＲゲート４２に入力される。端子Ｑ７〜Ｑ
０のいずれかのビットがＨレベルのとき、ＯＲゲート４
２はＨレベルを出力し、ダウンカウンタ４１のＥＮ端子
がＨレベルとなる。端子Ｑ７〜Ｑ０の全ビットがロー
（Ｌ）レベルＬのとき、即ち、データが０のとき、ＯＲ
ゲート４２はＬレベルを出力し、ダウンカウンタ４１の
ＥＮ端子はＬレベルとなり、ダウンカウンタ４１の動作
が止まる。

【００１１】図８は、一例として、信号データとして１
２８が入力された場合のタイミングを示している。ＬＤ
端子にＨレベルが入力されて、信号データの１２８がロ
ードされる。その後、端子Ｑ７〜Ｑ０出力は１２７，１
２６，…とクロック単位でダウンしていき、０になるま
でダウンカウントが続く。この場合、ＥＮ端子がＨレベ
ルになっている期間は、１２８からスタートして０にな
る前までの１２８クロック周期である。即ち、このＯＲ
ゲート４２の出力そのものがＰＷＭ変調された出力信号
である。マトリクス型表示装置における階調表現は、Ｐ
ＷＭ変調された信号をデータ電極Ｄ１〜ＤＮに印加する
ことによって行われる。

【００１２】図９は、一例としてｊ列を表示する際の動
作を示す波形図であり、走査電極に印加するスキャンパ
ルスと、データ電極に印加するパルスとを示している。
ここでは、映像信号のビット数を８ビットとし、完全な
黒は０、完全な白は２５５として表現されており、ｉ行
ｊ列は黒（０）、ｉ＋１行ｊ列はグレー（１２８）、ｉ
＋２行ｊ列は白（２５５）である場合について示してい
る。１水平走査期間は２５５単位で構成されている。単
位時間はクロック周期であり、単位時間をＴで表すこと
とする。階調表現は、データ電極Ｄ１〜ＤＮに印加する
パルスのパルス幅を、０Ｔ〜２５５Ｔで変化させること
によって行われる。

【００１３】図９に示すように、ｉ行の水平走査期間Ｈ
０において、ｉ行の走査電極Ｌｉには電圧−Ｖｓがかか
っており、その他の走査電極には電圧がかかっていな
い。このとき、ｉ行ｊ列での表示が黒であるため、ｊ列
のデータ電極Ｄｊは常に０電位である。

【００１４】次に、ｉ＋１行の水平走査期間Ｈ１におい
ては、ｉ＋１行の走査電極Ｌ（ｉ＋１）には電圧−Ｖｓ
がかかっており、その他の走査電極には電圧がかかって
いない。このとき、ｉ＋１行ｊ列での表示がグレーであ
るため、ｊ列のデータ電極Ｄｊには水平走査期間Ｈ１
（２５５Ｔ）の約半分の期間（１２８Ｔ）だけ電圧＋Ｖ
ｄがかかり、その後の約半分の期間は０電位となる。さ
らに、ｉ＋２行の水平走査期間Ｈ２においては、ｉ＋２
行の走査電極Ｌ（ｉ＋２）は電圧−Ｖｓがかかってお
り、その他の走査電極には電圧がかかっていない。この
とき、ｉ＋２行ｊ列での表示が白であるため、ｊ列のデ
ータ電極Ｄｊには水平走査期間Ｈ２の全期間（２５５
Ｔ）において電圧＋Ｖｄがかかっている。

【００１５】ところで、冷陰極電子放出素子を用いた表
示パネル１０の場合は、電子放出素子が電子放出するた
めのしきい値を有している。そして、走査電極Ｌ１〜Ｌ
Ｍにかかる電圧とデータ電極Ｄ１〜ＤＮにかかる電圧と
の差がしきい値以上で表示状態となり、それ以下では非
表示状態となる。この例では、電圧Ｖｄと電圧Ｖｓはい
ずれもしきい値Ｖｔｈより小さく、電圧（Ｖｄ＋Ｖｓ）
はしきい値Ｖｔｈより大きく設定する。即ち、データ電
極Ｄ１〜ＤＮと走査電極Ｌ１〜ＬＭの内の一方のみの電
圧印加だけでは発光は起こらず、両方に印加された場合
にのみ発光する。

【００１６】ここでは、ｉ行からｉ＋２行目までの表示
過程についてのみ説明したが、実際には、表示パネル１
０の走査電極Ｌ１〜ＬＭには、１行からＭ行まで順次、
スキャンパルスが印加され、この走査タイミングに合わ
せて、データ電極Ｄ１〜ＤＮにＰＷＭ変調されたパルス
が印加される。なお、有効画素が４８０行×６４０列の
表示の場合には、走査電極が４８０本、データ電極が６
４０本存在し、ＲＧＢストライプ構造のカラー表示の場
合には１９２０本のデータ電極が存在する。

【００１７】以上のような構成及び動作により、１フィ
ールド内での各行の表示タイミングは、図１０に示すよ
うになる。なお、ここでは、走査電極が４８０行の場合
であり、太実線の部分が表示期間となっている。図１０
に示すように、１フィールド内で１行目から４８０行目
まで順次に表示が行われる。

【００１８】このような１行同時表示型のマトリクス型
表示装置においては、各行において１フィールド中で１
水平走査期間だけに表示が集中する。このため、連続電
子放出に起因して電子放出素子や蛍光体（即ち、セル１
０ｓ）に経時変化（焼き付き）が起きる。また、蛍光体
の飽和現象によって、パルス幅（発光時間）と輝度（発
光強度）とが比例関係にならず、図１１に示すように、
緩やかなガンマ特性を有することにより、輝度の効率低
下を生じる。なお、パルス幅をｘ、発光強度をｙとする
と、図１１に示す特性はｙ＝ｘ^rと表すことができ、０
＜ｒ＜１で、通常、０．７＜ｒ＜０．９程度である。

【００１９】蛍光体の発光は、蛍光体中に存在する電子
が、電子ビームの照射によってより高い準位に励起した
後、元の準位に戻る際に差のエネルギーが可視光として
放出するものである。蛍光体の励起状態が回復する前に
次々と電子が照射してくると、照射される電子量に対す
る可視光の放出する割合が減少する。これを蛍光体の飽
和という。蛍光体の飽和現象によって図１１に示すよう
なガンマ特性を有するということは、パルス幅が２倍に
なっても輝度が２倍にはならないということであり、従
来のマトリクス型表示装置では、この輝度低下が問題で
あった。

【００２０】この問題点を解決するため、本出願人は、
特願平９−２５１２９７号及び特願平１０−７１３０７
号により、ＰＷＭ変調されたパルス幅が複数の行にまた
がるように等分割することによって、表示パネル１０に
おけるセル１０ｓそれぞれの行を、１フィールドで複数
回の表示期間に分散させて走査する駆動方法を提案し
た。

【００２１】

【発明が解決しようとする課題】表示パネル１０の行を
複数回の表示期間に分散させて走査する駆動方法を用い
ると、同じ階調数を保つためにはＰＷＭ変調の単位時間
を短くしなければならない。１行を２回の表示期間に分
散させると、ＰＷＭ変調の単位時間を半分に、１行を４
回の表示期間に分散させると、ＰＷＭ変調の単位時間を
１／４にしなければならない。即ち、分散させる数に応
じてクロックの周波数を高くする必要がある。クロック
の周波数を高くすると、回路の消費電力が増えるので、
クロックの周波数を高くすることはあまり好ましいこと
ではない。

【００２２】本発明はこのような問題点に鑑みなされた
ものであり、クロックの周波数を高くすることなく、蛍
光体の飽和による輝度低下を防止することができ、ま
た、セルの経時変化を少なくすることができるマトリク
ス型表示装置の駆動回路を提供することを目的とする。

【００２３】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、複数の行及び複数の列に
よってセルがマトリクス状に配置された表示パネルを有
し、前記セルを１行単位で走査して所定の階調数を有す
るデータを表示するようにし、かつ、複数の行における
表示期間が互いに重なり合わないように表示するマトリ
クス型表示装置の駆動回路において、前記セルのそれぞ
れの行を、１フィールドでｎ回（但し、ｎは２以上の整
数）の表示期間に分散させて走査する手段と、前記ｎ回
の表示期間それぞれで走査する際のデータの階調数を、
ｍ種類（但し、ｍは２以上ｎ以下の整数）の量子化方法
によって前記所定の階調数よりも低減させる手段とを備
えて構成したことを特徴とするマトリクス型表示装置の
駆動回路を提供するものである。

【００２４】

【発明の実施の形態】以下、本発明のマトリクス型表示
装置の駆動回路について、添付図面を参照して説明す
る。図１は本発明のマトリクス型表示装置の駆動回路の
一実施例を示すブロック図、図２は本発明のマトリクス
型表示装置の動作を説明するための波形図、図３は本発
明のマトリクス型表示装置の駆動回路による表示タイミ
ングを説明するための図、図４は図１中のデータ多相化
回路５００の具体的構成例を示すブロック図である。な
お、図１において、図５と同一部分には同一符号が付し
てある。

【００２５】図１において、表示パネル１０は例えば冷
陰極電子放出素子を用いた表示パネルであり、その具体
的構成は図６を用いて説明した通りである。端子１に入
力された映像信号は、シフトレジスタ２に書き込まれ
る。シフトレジスタ２において１行分のデータが書き込
まれた後、ラッチ回路３によってラッチされる。ラッチ
回路３より出力されたデータは、データ多相化回路５０
０に入力される。本実施例では、データ多相化回路５０
０は、一例として、データを４相化する。

【００２６】データ多相化回路５００は、表示パネル１
０のデータ電極の数に応じて設けられた３段のＤフリッ
プフロップ（以下、ＤＦＦと略記する）５１１，５２
１，５３１〜５１Ｎ，５２Ｎ，５３Ｎと、ラッチ回路３
の出力とＤＦＦ５１ｉ，５２ｉ，５３ｉ（ｉ＝１〜Ｎ）
の出力がそれぞれ入力される４つの量子化回路５４〜５
７と、同じく表示パネル１０のデータ電極の数に応じて
設けられた接点ａ〜ｄなる４接点のスイッチ５８１〜５
８Ｎとより構成される。

【００２７】スイッチ５８１〜５８Ｎには、それぞれ量
子化回路５４〜５７の出力が入力される。そして、スイ
ッチ５８１〜５８Ｎは、これらを選択的に出力するよう
になっている。なお、量子化回路５４〜５７は、後に詳
述するように、入力されたデータを複数種類の量子化方
法によって量子化して出力する。データ多相化回路５０
０より出力されたデータは、ＰＷＭ回路４に入力され
る。ＰＷＭ回路４は、データの大小に応じてＰＷＭ変調
されたパルスを表示パネル１０のデータ電極Ｄ１〜ＤＮ
に入力する。ここでは、ＰＷＭ回路４は、０〜６４の６
５階調分のパルス幅のパルスを発生する。

【００２８】また、端子７に入力された同期信号は、タ
イミング制御回路８に入力される。タイミング制御回路
８はシフトレジスタ２にシフトクロックを供給し、ラッ
チ回路３にラッチクロックを供給する。タイミング制御
回路８は、また、シフトレジスタ９に１ライン幅のパル
スを供給する。シフトレジスタ９はそのパルスを本発明
によりスキャン多相化回路６０に入力する。スキャン多
相化回路６０は後述するように入力されたパルスを多相
化し、そのパルスをスキャンパルスとして表示パネル１
０の走査電極Ｌ１〜ＬＭに入力する。本実施例では、ス
キャン多相化回路６０は、一例として、スキャンパルス
を４相化する。従って、表示パネル１０に供給されるス
キャンパルスは、シフトレジスタ９より出力される１ラ
イン幅のパルスを４分割したものとなる。

【００２９】スキャン多相化回路６０は、表示パネル１
０の走査電極の数に応じて設けられた接点ａ〜ｄなる４
接点のスイッチ６０１〜６０Ｍより構成される。スイッ
チ６０１〜６０Ｍにはそれぞれシフトレジスタ９の隣接
する４つの出力が入力され、これらを選択的に出力する
ようになっている。従って、シフトレジスタ９の出力端
子の段数は従来の図５より３段多くなる。即ち、Ｍ行で
あれば、Ｍ＋３段となる。スイッチ６０１〜６０Ｍより
出力されたスキャンパルスは、表示パネル１０の走査電
極Ｌ１〜ＬＭに入力される。タイミング制御回路８は、
さらに、データ多相化回路５０のスイッチ５８１〜５８
Ｎ及びスキャン多相化回路６０のスイッチ６０１〜６０
Ｍを切り替えるよう制御する。

【００３０】ここで、図１に示す駆動回路の動作を図２
を用いて詳細に説明する。図２においても、一例として
ｊ列を表示する際の動作を示しており、走査電極に印加
するスキャンパルスと、データ電極に印加するパルスと
を示している。ここでは、映像信号のデータが、ｉ−３
行ｊ列は６４、ｉ−２行ｊ列は０、ｉ−１行ｊ列は２５
５、ｉ行ｊ列は１２７、ｉ＋１行ｊ列は０、ｉ＋２行ｊ
列は１２８、ｉ＋３行ｊ列は２５５である場合について
示している。

【００３１】シフトレジスタ９がｉ番目の端子からスキ
ャンパルスを出力しているとき、ラッチ回路３からはｉ
行目の全データが同時に出力されている。このとき、タ
イミング制御回路８からの制御信号によって、データ多
相化回路５００及びスキャン多相化回路６０の各スイッ
チ５８１〜５８Ｎ，６０１〜６０Ｍは、水平走査期間Ｈ
０の最初の１／４の期間Ｈ０ａでは接点ａに接続し、次
の１／４の期間Ｈ０ｂでは接点ｂに接続し、さらにその
次の１／４の期間Ｈ０ｃでは接点ｃに接続し、最後の１
／４の期間Ｈ０ｄでは接点ｄに接続するよう制御され
る。

【００３２】スイッチ５８１〜５８Ｎ，６０１〜６０Ｍ
が接点ａに接続している水平走査期間Ｈ０の最初の１／
４の期間Ｈ０ａでは、データ多相化回路５００は量子化
回路５４からのデータを出力するので、ｉ行目のデータ
がＰＷＭ回路４に入力されることになる。また、シフト
レジスタ９のｉ番目の端子からのスキャンパルスが表示
パネル１０のｉ行目の走査電極Ｌｉに印加されることに
なる。このとき、量子化回路５４は、ラッチ回路３より
入力された８ビットのデータの下位２ビットを切り捨て
てＰＷＭ回路４に入力する。

【００３３】スイッチ５８１〜５８Ｎ，６０１〜６０Ｍ
が接点ｂに接続している水平走査期間Ｈ０の次の１／４
の期間Ｈ０ｂでは、データ多相化回路５００は量子化回
路５５からのデータを出力するので、ｉ−１行目のデー
タがＰＷＭ回路４に入力されることになる。また、シフ
トレジスタ９のｉ番目の端子からのスキャンパルスは表
示パネル１０のｉ−１行目の走査電極Ｌ（ｉ−１）に印
加されることになる。このとき、量子化回路５５は、Ｄ
ＦＦ５１ｉ（ｉ＝１〜Ｎ）より入力された８ビットのデ
ータの内、下位２ビットが共に１（２進表現で｛１
１｝）のとき下位２ビットを切り上げ、それ以外のとき
下位２ビットを切り捨ててＰＷＭ回路４に入力する。

【００３４】スイッチ５８１〜５８Ｎ，６０１〜６０Ｍ
が接点ｃに接続している水平走査期間Ｈ０のさらに次の
１／４の期間Ｈ０ｃでは、データ多相化回路５００は量
子化回路５６からのデータを出力するので、ｉ−２行目
のデータがＰＷＭ回路４に入力されることになる。ま
た、シフトレジスタ９のｉ番目の端子からのスキャンパ
ルスは表示パネル１０のｉ−２行目の走査電極Ｌ（ｉ−
２）に印加されることになる。このとき、量子化回路５
６は、ＤＦＦ５２ｉ（ｉ＝１〜Ｎ）より入力された８ビ
ットのデータの内、下位２ビットが２進表現で｛１１｝
もしくは｛１０｝のとき下位２ビットを切り上げ、それ
以外のとき下位２ビットを切り捨ててＰＷＭ回路４に入
力する。

【００３５】スイッチ５８１〜５８Ｎ，６０１〜６０Ｍ
が接点ｄに接続している水平走査期間Ｈ０の最後の１／
４の期間Ｈ０ｄでは、データ多相化回路５００は量子化
回路５７からのデータを出力するので、ｉ−３行目のデ
ータがＰＷＭ回路４に入力されることになる。また、シ
フトレジスタ９のｉ番目の端子からのスキャンパルスは
表示パネル１０のｉ−３行目の走査電極Ｌ（ｉ−３）に
印加されることになる。このとき、量子化回路５７は、
ＤＦＦ５２ｉ（ｉ＝１〜Ｎ）より入力された８ビットの
データの内、下位２ビットが２進表現で｛１１｝，｛１
０｝，｛０１｝のとき下位２ビットを切り上げ、それ以
外のとき下位２ビットを切り捨ててＰＷＭ回路４に入力
する。

【００３６】即ち、１水平走査期間Ｈ０の最初の１／４
の期間Ｈ０ａでは、下位２ビットが切り捨てられたデー
タによって、表示パネル１０のｉ行目のスキャンが行わ
れる。次の１／４の期間Ｈ０ｂでは、下位２ビットが
｛１１｝のときだけ切り上げられ、それ以外では下位２
ビットが切り捨てられたデータによって、表示パネル１
０のｉ−１行目のスキャンが行われる。さらに次の１／
４の期間Ｈ０ｃでは、下位２ビットが｛１１｝，｛１
０｝のとき切り上げられ、それ以外では下位２ビットが
切り捨てられたデータによって、表示パネル１０のｉ−
２行目のスキャンが行われる。最後の１／４の期間Ｈ０
ｄでは、下位２ビットが｛１１｝，｛１０｝，｛０１｝
のとき切り上げられ、それ以外では下位２ビットが切り
捨てられたデータによって、ｉ−３行目のスキャンが行
われることになる。これらのデータは０〜６４の６５階
調であり、この階調数がＰＷＭ回路４が発生するパルス
によって表現される。

【００３７】そして、次の水平走査期間Ｈ１では、シフ
トレジスタ９においてｉ＋１番目の端子にスキャンが移
り、ラッチ回路３からはｉ＋１行目のデータが出力され
る。ここでも、タイミング制御回路８からの制御信号に
よって、データ多相化回路５００及びスキャン多相化回
路６０の各スイッチ５８１〜５８Ｎ，６０１〜６０Ｍ
は、水平走査期間Ｈ１の最初の１／４の期間Ｈ１ａでは
接点ａに接続し、次の１／４の期間Ｈ１ｂでは接点ｂに
接続し、さらにその次の１／４の期間Ｈ１ｃでは接点ｃ
に接続し、最後の１／４の期間Ｈ１ｄでは接点ｄに接続
するよう制御される。

【００３８】スイッチ５８１〜５８Ｎ，６０１〜６０Ｍ
が接点ａに接続している水平走査期間Ｈ１の最初の１／
４の期間Ｈ１ａでは、データ多相化回路５００は量子化
回路５４からのデータを出力するので、上記のように量
子化されたｉ＋１行目のデータがＰＷＭ回路４に入力さ
れることになる。また、シフトレジスタ９のｉ＋１番目
の端子からのスキャンパルスが表示パネル１０のｉ＋１
行目の走査電極Ｌ（ｉ＋１）に印加されることになる。

【００３９】スイッチ５８１〜５８Ｎ，６０１〜６０Ｍ
が接点ｂに接続している水平走査期間Ｈ１の次の１／４
の期間Ｈ１ｂでは、データ多相化回路５００は量子化回
路５５からのデータを出力するので、上記のように量子
化されたｉ行目のデータがＰＷＭ回路４に入力されるこ
とになる。また、シフトレジスタ９のｉ＋１番目の端子
からのスキャンパルスは表示パネル１０のｉ行目の走査
電極Ｌｉに印加されることになる。

【００４０】スイッチ５８１〜５８Ｎ，６０１〜６０Ｍ
が接点ｃに接続している水平走査期間Ｈ１のさらに次の
１／４の期間Ｈ１ｃでは、データ多相化回路５００は量
子化回路５６からのデータを出力するので、上記のよう
に量子化されたｉ−１行目のデータがＰＷＭ回路４に入
力されることになる。また、シフトレジスタ９のｉ＋１
番目の端子からのスキャンパルスは表示パネル１０のｉ
−１行目の走査電極Ｌ（ｉ−１）に印加されることにな
る。

【００４１】スイッチ５８１〜５８Ｎ，６０１〜６０Ｍ
が接点ｄに接続している水平走査期間Ｈ１の最後の１／
４の期間Ｈ１ｄでは、データ多相化回路５００は量子化
回路５７からのデータを出力するので、上記のように量
子化されたｉ−２行目のデータがＰＷＭ回路４に入力さ
れることになる。また、シフトレジスタ９のｉ＋１番目
の端子からのスキャンパルスは表示パネル１０のｉ−２
行目の走査電極Ｌ（ｉ−２）に印加されることになる。

【００４２】即ち、１水平走査期間Ｈ１の最初の１／４
の期間Ｈ１ａでは、下位２ビットが切り捨てられたデー
タによって、表示パネル１０のｉ＋１行目のスキャンが
行われる。次の１／４の期間Ｈ１ｂでは、下位２ビット
が｛１１｝のときだけ切り上げられ、それ以外では下位
２ビットが切り捨てられたデータによって、表示パネル
１０のｉ行目のスキャンが行われる。さらに次の１／４
の期間Ｈ１ｃでは、下位２ビットが｛１１｝，｛１０｝
のとき切り上げられ、それ以外では下位２ビットが切り
捨てられたデータによって、表示パネル１０のｉ−１行
目のスキャンが行われる。最後の１／４の期間Ｈ１ｄで
は、下位２ビットが｛１１｝，｛１０｝，｛０１｝のと
き切り上げられ、それ以外では下位２ビットが切り捨て
られたデータによって、ｉ−２行目のスキャンが行われ
ることになる。

【００４３】以下、水平走査期間Ｈ２，Ｈ３…において
も順次の同様の処理が繰り返される。

【００４４】このようにして、例えばｉ行目の表示につ
いては、シフトレジスタ９がｉ番目のスキャンを行って
いる水平走査期間Ｈ０の最初の１／４の期間Ｈ０ａと、
シフトレジスタ９がｉ＋１番目のスキャンを行っている
水平走査期間Ｈ１の２番目の１／４の期間Ｈ１ｂと、シ
フトレジスタ９がｉ＋２番目のスキャンを行っている水
平走査期間Ｈ２の３番目の１／４の期間Ｈ２ｃと、シフ
トレジスタ９がｉ＋３番目のスキャンを行っている水平
走査期間Ｈ３の最後の１／４の期間Ｈ３ｄとの４回で行
われることになる。これらの一連の処理は、全行におい
て同様に行われる。

【００４５】以上のようにして、本発明の駆動回路によ
れば、表示パネル１０の１つの行は、４回に分けて表示
される。１水平走査期間（１Ｈ）は等分割されないこと
もあるが、仮に、１Ｈを１／４ずつに等分割したとする
と、ＰＷＭ回路４によるＰＷＭ変調の１回分のパルス幅
は、図７と比較して１／４であり、表示パネル１０の走
査電極Ｌ１〜ＬＭに印加するスキャンパルスのパルス幅
も、図７と比較して１／４となる。なお、１００％白を
表示する（８ビット表現では２５５のデータ）場合に
は、ＰＷＭ回路４からのＰＷＭ変調のパルス幅は、スキ
ャンパルス幅にほぼ等しい。

【００４６】従って、１００％（２５５）のデータが入
力されたとしても、表示を４回の期間に分散させ、１回
分のパルス幅を最大でも１Ｈの１／４とすることができ
るため、セル１０ｓの焼き付き現象を減少させることが
できる。また、４回に分散することにより、４回の表示
の間に非表示期間が設けられることになる。従って、非
表示期間における休止によって蛍光体の励起状態が収ま
り、初期状態に回復するので、４回分のパルスで４倍の
輝度が得られることになり、蛍光体の飽和による輝度低
下を防止することができる。

【００４７】本実施例では、表示パネル１０の１つの行
を４回の表示期間に分散させて表示する例を示したが、
４回に限定されることなく、２回以上の複数回であれば
よい。なお、水平走査期間をｎ分割する場合、データ多
相化回路５００におけるＤＦＦ５１ｉ，５２ｉ…の段数
をｎ−１とし、スイッチ５８１〜５８Ｎをｎ接点とし、
さらに、スキャン多相化回路６０スイッチ６０１〜６０
Ｍをｎ接点とする。

【００４８】ｎ回に分散することによる蛍光体の飽和減
少の緩和は次のように説明することができる。発光強度
（ｙ）がパルス幅（ｘ）のｒ乗に比例するとき、ｙ＝ｘ
^r（これを（１）式と呼ぶ）である。しかし、本発明の
ように、パルスをｎ分割し、非表示期間（休止期間）中
に蛍光体が完全に回復するならば、その発光強度は、ｎ
・（ｘ／ｎ）^r（これを（２）式と呼ぶ）となる。従っ
て、（２）式を（１）式で割ったｎ分割による効果は、ｎ・（ｘ／ｎ）^r／ｘr ＝ｎ・（１／ｎ）^r …（３）
となる。

【００４９】仮に、パルス幅ｘと発光強度ｙとの関係が
０．９乗に比例するようなガンマ特性を持っているなら
ば、４分割（ｎ＝４）の場合、約１５％の輝度増加とな
る。３２分割（ｎ＝３２）の場合、約４１％の輝度増加
となる。また、０．８乗に比例する場合には、４分割表
示で約３２％の輝度増加となり、３２分割表示で１００
％の輝度増加となる。なお、表示パネル１０のセル１０
ｓに供給する電流は、従来と変わらないので、この輝度
増加分だけ輝度の効率が増加する。なお、以上の説明か
ら分かるように、パルスの分割はできる限り等分配であ
った方が効果的である。

【００５０】さらに、本発明においては、量子化回路５
４〜５７によって、８ビットのデータのビット数を削減
し、階調数を減少させている。量子化回路５４〜５７
は、入力されたデータの階調数を低減する低階調化回路
と称することもできる。量子化回路５４〜５７を用いる
ことによって、分散させた１つの表示期間では、階調数
が低減するので、クロックの周波数を高くする必要はな
い。

【００５１】上記のように、ｉ行目を表示するためのデ
ータが例えば１２７＝｛０１１１１１１１｝であったと
き、ＰＷＭ回路４に与えるデータは、期間Ｈ０ａでは上
位６ビットであるから３１＝｛０１１１１１｝となり、
期間Ｈ１ｂ，Ｈ２ｃ，Ｈ３ｄでは、下位２ビットが｛１
１｝であるため切り上げられ、３２＝｛１０００００｝
となる。これらの４分割された表示を合計したパルス幅
は、３１＋３２＋３２＋３２＝１２７となり、量子化回
路５４〜５７による量子化（低階調化）前と同一であ
る。即ち、元の階調数は保たれている。１２７以外のデ
ータにおいても、４分割されたパルス幅の合計は量子化
される前のデータに一致する。

【００５２】この実施例では、元々のデータが４の倍数
であるときは、４つの表示期間で等分割されるが、そう
でないときには、パルス幅が１だけ異なる期間がある。
データが１２７の場合では、上記のように、期間Ｈ０ａ
が３１、それ以外が３２である。蛍光体飽和の緩和を目
的とするならば、完全に等分割するのが理想的である
が、本実施例のようにパルス幅の差が小さければ問題に
ならない。上記（２）式では等分割の場合の発光強度を
示したが、等分割でない場合の一般式は次の数１に示す
（４）式となる。なお、Ｐ（ｉ）は分割したときの各パ
ルス幅の割合であり、Ｐ（ｉ）の総合計を１とする。

【００５３】

【数１】

【００５４】データが１２７であるとき、表示期間を４
つに等分割すると、上記（２）式より、ｙ＝（１２７／４）^r×４となる。これに対し、本実施例の場合は、上記（４）式
より、ｙ＝３１^r＋３２^r＋３２^r＋３２^r となる。一方、全く分割しない従来方法では、上記
（１）式より、ｙ＝１２７^r である。

【００５５】ｒ＝０．８としてそれぞれｙを求めると、
４つに等分割の場合では６３．５９９７、本実施例の場
合では６３．５９８７、従来方法では４８．１９９５と
なる。このように、本実施例では、従来方法と比較して
格段の改善を図ることができ、しかも、理想的な等分割
と比較しても、ほとんど遜色がなく、問題がないことが
分かる。

【００５６】図３は、以上説明した図１の構成による１
フィールド内での各行の表示タイミングである。図３に
示すように、各行の表示は、１Ｈ幅の非表示期間を挟ん
で４分割され、この非表示期間において、この表示期間
において他の４行の１／４ずつの表示が行われている。
そして、分割された各期間はそれぞれ異なる量子化方法
によって階調数が低減されている。分割された期間の合
計では、元の階調数が保たれている。なお、図４中のＱ
ａ，Ｑｂ，Ｑｃ，Ｑｄによる量子化とは、それぞれ量子
化回路５４〜５７による量子化である。

【００５７】この図４より分かるように、本発明におい
ても、複数行の表示期間が互いに重なり合うことはな
く、１行単位で表示が行われている。なお、本実施例で
は、非表示期間を全て一定の時間としているが、一定時
間に限定されることはない。

【００５８】本実施例では、量子化回路５４〜５７によ
って、元々のデータが０〜２５５の２５６階調であるの
に対し、ＰＷＭ回路４に入力する時点では、０〜６４の
６５階調であり、階調数が約４分の１に減少している。
従って、表示期間が４分割されても、ＰＷＭ回路４が発
生するパルスの単位時間（１ステップのパルス幅）はほ
とんど減少しない。即ち、クロックの周波数を上げる必
要はない。そして、ＰＷＭ回路４は、０〜６４までの６
５段階を制御範囲として切り替えればよいので、図７で
説明したような、ＰＷＭ回路４に用いられるダウンカウ
ンタ４１のビット数を減らすこともできる。

【００５９】逆に、ＰＷＭ回路４のクロックの周波数を
上げることができるのであれば、元々のデータを例えば
１０ビットにして１０２４階調を表現することが可能と
なる。また、元々のデータを９ビットとし、クロックの
周波数を２倍にしてＰＷＭ回路４の制御範囲を０〜１２
８にするような構成とすることもできる。このように、
本発明では、クロックの周波数を上げることなく分割表
示が可能となると共に、クロックの周波数を上げれば、
階調数を増加させることが可能となる。

【００６０】図１においては、便宜上、４つの量子化回
路５４〜５７を設け、これらの出力をスイッチ５８ｉ
（ｉ＝１〜Ｎ）によって選択する構成を示したが、これ
らは、図４に示すような構成によって容易に実現するこ
とができる。図４において、ラッチ回路３とＤＦＦ５１
ｉ，５２ｉ，５３ｉの出力は、スイッチ５０１の接点ａ
〜ｄに入力される。スイッチ５０２は、デジタル値で
０，１，２，３（２進表現で｛００｝，｛０１｝，｛１
０｝，｛１１｝）の４種類の信号をスイッチ５０１と同
期して選択する。

【００６１】加算器５０３は、スイッチ５０１，５０２
の出力を加算し、１／４の除算器５０４に入力する。除
算器５０４は下位２ビットを切り捨てて（即ち、４で割
って）、ＰＷＭ回路４に入力する。

【００６２】一例としてデータが１２７のとき、期間Ｈ
０ａでは、スイッチ５０１，５０２は共に接点ａを選択
する。このとき、加算器５０３の出力は１２７＋０＝１
２７となり、除算器５０４の出力である下位２ビットの
切り捨て後は３１となる。また、期間Ｈ１ｂでは、スイ
ッチ５０１，５０２は共に接点ｂを選択し、加算器５０
３の出力は１２７＋１＝１２８、除算器５０４の出力で
ある下位２ビットの切り捨て後は３２となる。

【００６３】期間Ｈ２ｃでは、スイッチ５０１，５０２
は共に接点ｃを選択し、加算器５０３の出力は１２７＋
２＝１２９、除算器５０４の出力である下位２ビットの
切り捨て後は３２となる。期間Ｈ３ｄでは、スイッチ５
０１，５０２は共に接点ｄを選択し、加算器５０３の出
力は１２７＋３＝１３０、除算器５０４の出力である下
位２ビットの切り捨て後は３２となる。従って、図１に
よる実施例の場合と全く同じ動作をする。

【００６４】なお、本実施例では、１行の分割数を４と
し、量子化回路５４〜５７による量子化方法の種類も４
として、分割数と量子化方法の種類の数を同一とした。
分割数と量子化方法の種類の数は、必ずしも一致してい
る必要はない。例えば、分割数を４とし、量子化回路を
２種類とした場合には、クロックの周波数は量子化回路
を４種類とした場合と比較して約２倍となってしまう
が、量子化（低階調化）を施さない従来と比較すれば約
１／２とすることができる。１行をｎ回（但し、ｎは２
以上の整数）に分割するとすれば、量子化回路５４〜５
７による量子化方法は、ｍ種類（但し、ｍは２以上ｎ以
下の整数）であればよい。

【００６５】以上のように、本発明は、表示パネル１０
の走査電極Ｌ１〜ＬＭを単純に上から下へスキャンする
のではなく、図３に示したように、各行毎にｎ回の位相
に分けて表示させ、分割したそれぞれの表示期間に表示
するデータの階調数を低減させることに特徴がある。な
お、ｎ回の分散表示の分散方法は多様に考えられるが、
映像信号のデータを１行以上遅延させるための遅延手段
と、遅延前後のデータを切り替える切り替え手段と、こ
の切り替えに同期したタイミングで、表示パネル１０の
走査電極Ｌ１〜ＬＭをスキャンする行を切り替える切り
替え手段とを設けることが必要である。

【００６６】

【発明の効果】以上詳細に説明したように、本発明のマ
トリクス型表示装置の駆動回路は、セルのそれぞれの行
を、１フィールドでｎ回の表示期間に分散させて走査す
る手段と、そのｎ回の表示期間それぞれで走査する際の
データの階調数を、ｍ種類（但し、ｍは２以上ｎ以下の
整数）の量子化方法によって低減させる手段とを備えて
構成したので、クロックの周波数を高くすることなく、
蛍光体の飽和による輝度低下を防止することができ、発
光効率がよくなる。また、セルの経時変化を少なくする
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明の動作を説明するための波形図である。

【図３】本発明による表示タイミングを説明するための
図である。

【図４】図１中のデータ多相化回路５００の具体的構成
例を示すブロック図である。

【図５】従来例を示すブロック図である。

【図６】マトリクス型表示装置の表示パネルの構成を示
す図である。

【図７】図１，図５中のＰＷＭ回路４の構成例を示すブ
ロック図である。

【図８】図７の動作を説明するための波形図である。

【図９】従来例の動作を説明するための波形図である。

【図１０】従来例による表示タイミングを説明するため
の図である。

【図１１】従来例によるパルス幅と発光強度との関係を
示す図である。

【符号の説明】

１，７端子２シフトレジスタ３ラッチ回路４パルス幅変調回路８タイミング制御回路９シフトレジスタ１０表示パネル５４〜５７量子化回路６０スキャン多相化回路５００データ多相化回路５１１，５２１，５３１〜５１Ｎ，５２Ｎ，５３ＮＤ
フリップフロップ（遅延手段）５８１〜５８Ｎ，６０１〜６０Ｍスイッチ（切り替え
手段）

Claims

【特許請求の範囲】

【請求項１】複数の行及び複数の列によってセルがマト
リクス状に配置された表示パネルを有し、前記セルを１
行単位で走査して所定の階調数を有するデータを表示す
るようにし、かつ、複数の行における表示期間が互いに
重なり合わないように表示するマトリクス型表示装置の
駆動回路において、前記セルのそれぞれの行を、１フィールドでｎ回（但
し、ｎは２以上の整数）の表示期間に分散させて走査す
る手段と、前記ｎ回の表示期間に分散させて走査する際のそれぞれ
の表示期間におけるデータの階調数を、ｍ種類（但し、
ｍは２以上ｎ以下の整数）の量子化方法によって前記所
定の階調数よりも低減させる手段とを備えて構成したこ
とを特徴とするマトリクス型表示装置の駆動回路。
【請求項２】前記それぞれの表示期間で表示するデータ
の階調の合計を、前記セルの１行で表示するデータの階
調に一致させたことを特徴とする請求項１記載のマトリ
クス型表示装置の駆動回路。
【請求項３】前記ｎ回の表示期間の間の非表示期間に、
１行以上の他の行を走査する手段を備えて構成したこと
を特徴とする請求項１または２のいずれかに記載のマト
リクス型表示装置の駆動回路。
【請求項４】前記ｎ回の表示期間に分散させて走査する
手段は、映像信号を１行以上遅延させる遅延手段と、前記映像信号と前記遅延手段による遅延後の映像信号と
を１フィールド内に切り替える切り替え手段とよりなる
ことを特徴とする請求項１ないし３のいずれかに記載の
マトリクス型表示装置の駆動回路。
【請求項５】前記１行以上の他の行を走査する手段は、前記表示パネルを走査する行を切り替える切り替え手段
であることを特徴とする請求項３に記載のマトリクス型
表示装置の駆動回路。
【請求項６】前記表示期間の階調表現を、パルス幅変調
によって行うことを特徴とする請求項１ないし５のいず
れかに記載のマトリクス型表示装置の駆動回路。
【請求項７】前記セルの１行における表示期間は、ほぼ
等分割されて前記ｎ回の表示期間とされていることを特
徴とする請求項１ないし６のいずれかに記載のマトリク
ス型表示装置の駆動回路。
【請求項８】前記マトリクス型表示装置は、フィールド
エミッション表示装置もしくはエレクトロルミネセンス
表示装置であることを特徴とする請求項１ないし７のい
ずれかに記載のマトリクス型表示装置の駆動回路。