JP2000114890A - 増幅器及びこれを用いた液晶ディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【課題】消費電流の増加や入力信号電圧の振幅範囲の制
限を伴うことなく、小さい位相補償容量で安定な動作を
実現できる増幅器を提供する。 【解決手段】信号入力端子ＩＮ＋，ＩＮ−に入力される
信号を増幅する第１の差動トランジスタ対１１と、差動
トランジスタ対１１と共に共通負荷端Ｔ１，Ｔ２にドレ
インが共通に接続された第２の差動トランジスタ対１２
と、差動トランジスタ対１１，１２の共通ソース間に接
続されたトランジスタ回路１３と、第３の差動トランジ
スタ対で信号入力端子ＩＮ＋，ＩＮ−に入力される差動
入力信号を受け、第２の差動トランジスタ対１２に入力
する差動出力信号を発生する差動増幅回路１６と、共通
負荷端Ｔ２と信号出力端子ＯＵＴに入出力端が接続され
た反転増幅回路１７と、信号出力端子ＯＵＴから差動ト
ランジスタ対１１，１２の共通ノードＮ２に負帰還を施
す容量素子Ｃｆ１を含む帰還回路１８とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば所定の期間
毎に変化する入力電圧に応じて容量性負荷を駆動するの
に適した増幅器に係り、特に小容量のキャパシタによる
位相補償と同相入力電圧範囲の拡大を可能とした増幅器
及びこれを用いた液晶ディスプレイ装置に関する。

【０００２】

【従来の技術】一般に、液晶ディスプレイ装置は図１０
に示すように、液晶セル３０１がマトリクス状に配列さ
れ、画像信号が供給される複数本の信号線３０４と複数
本の走査線３０５が交差して配設されて構成された液晶
ディスプレイパネル３００と、画像信号を信号線３０４
に供給して液晶ディスプレイパネル３００を駆動するた
めの液晶ディスプレイ駆動回路３０２、および走査線３
０５を選択的に駆動する走査線選択回路３０３により構
成される。

【０００３】図１１に、従来の液晶ディスプレイ駆動回
路３０２の構成例を示す。同図に示すように、液晶ディ
スプレイ駆動回路は映像信号（以下、ＲＧＢ信号とい
う）を記憶する１水平ラインに必要な画素数と同数のラ
ッチ３０２２と、ラッチ３０２２にＲＧＢ信号をラッチ
するためのタイミングパルスを転送するシフトレジスタ
３０２１と、ラッチ３０２２で記憶されたＲＧＢ信号を
１水平期間の周期でさらに記憶するラッチ３０２３と、
ラッチ３０２３で記憶された１水平ラインのＲＧＢ信号
をアナログ値に変換するＤ／Ａ変換器（ディジタル−ア
ナログ変換器）３０２４と、Ｄ／Ａ変換器３０２４でア
ナログに変換されたＲＧＢ信号を入力し、液晶ディスプ
レイパネル３００の信号線３０４を駆動する信号線駆動
回路３０２５により構成される。

【０００４】ここで、液晶ディスプレイパネルの信号線
３０４及び液晶セル３０１を駆動するための増幅器３０
２５は、従来、ボルテージフォロア構成のものが用いら
れてきた。増幅器の利得Ａが有限であるために、ボルテ
ージフォロア構成で生じる入出力間の誤差は、入力電圧
の利得の逆数で表される。この入出力間の誤差を小さく
するため、従来の増幅器では増幅段が２段の構成をとっ
ている。

【０００５】このような２段構成の増幅器では、発振な
どの不安定現象を起こすことなく、いかに安定に動作さ
せるかが重要である。この安定化のために、従来では出
力段増幅回路の入出力端間にキャパシタ（位相補償容
量）を接続する方法がとられている。図１０に示したよ
うな液晶ディスプレイパネルの信号線３０４は容量性負
荷であり、サイズによっては１５０ｐＦと大容量であ
る。このように大容量の負荷を駆動する場合、液晶ディ
スプレイ駆動回路を低消費電流化するためには、一般に
出力段増幅回路の電流を小さくし、上述した位相補償用
容量の値を大きくしなければならない。近年、液晶ディ
スプレイ駆動回路を集積化する際は、１チップ当たり数
１００個もの増幅器を内蔵するため、位相補償用容量に
よりチップ面積が増大してしまうという問題があった。

【０００６】この位相補償用容量の値を低減する技術
が、“An Improved Frequency Compensation Technique
for CMOS Operational Amplifiers”，IEEE Journal o
f Solid-State Circuits，Vol.SC-18 No.6，pp.629-633
Dec.(以下、文献［１］）や、“Design Techniques fo
r Cascoded CMOS Op Amps with Improved PSRR and Com
mon-Mode Input Range”，IEEE Journal of Solid-Stat
e Circuits，Vol.SC-19No.6，pp-919-925，Dec.1998
（以下、文献［２］という）に記載されている。これは
入力段増幅回路の出力端にゲート接地回路のドレインを
接続し、ゲート接地回路のソースを低インピーダンスと
し、この低インピーダンスのノードに出力段増幅回路で
ある反転増幅回路の出力端から位相補償容量を含む帰還
回路を形成する手法である。この手法によると、増幅器
の開ループ周波数特性における第２ポールを高周波側に
ずらせることにより、小さな位相補償容量で動作の安定
化を図ることができる。しかし、この手法はゲート接地
回路の導入により、消費電流が増加してしまうという問
題点があった。

【０００７】また、文献［２］の図２には、入力段増幅
回路を構成する差動トランジスタ対の出力端にカスコー
ドトランジスタを設けて、いわゆるフォールディッドカ
スコード回路構成として、このカスコードトランジスタ
と差動対トランジスタの出力端との接続点を低インピー
ダンスノードとし、この低インピーダンスノードに上記
と同様に反転増幅回路の出力端から位相補償容量を含む
帰還回路を形成しているが、この構成ではカスコードト
ランジスタにより入力信号電圧の振幅範囲が制限される
という問題点があった。

【０００８】

【発明が解決しようとする課題】上述したように、従来
の位相補償容量により２段構成の増幅器を安定化させる
手法では、消費電流の増加を伴ったり、入力信号電圧の
振幅範囲が制限されてしまうという問題点があった。

【０００９】本発明は、上記従来技術の有する問題点を
解消すべくなされたもので、消費電流の増加や入力信号
電圧の振幅範囲の制限を伴うことなく、小さい位相補償
容量で安定な動作を実現してチップ面積を低減し、製造
コストを下げることができる増幅器及びこれを用いた液
晶ディスプレイ装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る増幅器においては、差動入力信号が入
力される第１、第２の信号入力端子に第１の差動対トラ
ンジスタを構成する第１、第２のトランジスタの各々の
ゲートまたはベースが接続され、第１、第２の共通負荷
端に第１、第２のトランジスタの各々のドレインまたは
コレクタが接続される。さらに、第１、第２のトランジ
スタと同一導電型の第３、第４のトランジスタにより第
２の差動トランジスタ対が構成され、これら第３、第４
のトランジスタの各々のドレインまたはコレクタは第
１、第２の共通負荷端に接続される。第１、第２の信号
入力端子に入力される差動入力信号は、第１〜第４のト
ランジスタと異なる導電型のトランジスタからなる第３
の差動トランジスタ対を含んで構成される差動増幅回路
の第３の差動トランジスタ対にも入力され、この差動増
幅回路により発生される差動出力信号が第３、第４のト
ランジスタのゲートまたはベースに入力される。第１、
第２、第３および第４のトランジスタとゲートが共通に
接続され、第１、第２、第３および第４のトランジスタ
のソースまたはエミッタにドレインがそれぞれ接続され
た第５、第６、第７および第８のトランジスタが設けら
れる。

【００１１】さらに、第１、第２の共通負荷端の少なく
とも一方に入力端が接続され、出力端が信号出力端子に
接続された反転増幅回路が設けられる。そして、第２の
トランジスタのソースまたはエミッタと第６のドレイン
との接続点および第４のトランジスタのソースまたはエ
ミッタと第８のドレインとの接続点とが共通に接続され
た共通ノードに、信号出力端子から少なくとも容量素子
を含む帰還回路により帰還が施される。

【００１２】他の観点によれば、第１の差動対トランジ
スタを構成する第１、第２のトランジスタの各々のソー
スまたはエミッタと、第２の差動トランジスタ対を構成
する第３、第４のトランジスタの各々のソースまたはエ
ミッタは第１、第２の共通ノードに接続されており、さ
らに少なくとも容量素子を含む帰還回路によって信号出
力端子から第２の共通ノードに帰還が施される。

【００１３】また、第１、第２の共通ノード間に第５〜
第８のトランジスタに代えて、インピーダンス素子を接
続してもよい。このように構成される本発明の増幅器で
は、容量素子を含む帰還回路によって帰還が施される共
通ノードが低インピーダンスとなるため、容量素子（位
相補償容量）として低容量の素子を用いながら動作の安
定化が図られる。また、反転増幅回路の入出力端間に位
相補償容量を接続する手法では、位相補償容量を大きく
するか、反転増幅回路のバイアス電流を大きくしてトラ
ンスコンダクタンスを大きくする必要があったが、本発
明の増幅器ではこのような問題が解消する。

【００１４】また、カスコードトランジスタにより低イ
ンピーダンスノードを実現するために、ゲート接地回路
を用いて低インピーダンスノードを実現する手法に比較
しても消費電流の増加がなく、この点からも消費電流の
低減が可能となる。

【００１５】さらに、入力信号電圧が高い場合は第１の
差動トランジスタ対が活性化し、入力信号電圧が低い場
合は差動増幅回路の出力により制御されて第２の差動ト
ランジスタ対が活性化することにより、入力信号電圧の
広い振幅範囲にわたって増幅を行うことができる。

【００１６】すなわち、本発明の増幅器では消費電流の
増加や、入力信号電圧の振幅範囲の制限を伴うことな
く、小さい位相補償容量で動作の安定化が図られる。従
って、この増幅器を集積化した場合、チップ面積を小さ
くできるので集積度が向上し、製造コストが低減され
る。

【００１７】これらのことから、本発明の増幅器は、複
数の画素と、これらの各画素に画像信号に応じた信号電
圧を選択的に与えるための信号線および該信号線と交差
する走査線が配列形成された液晶ディスプレイと、信号
線を画像信号に応じて駆動する駆動回路と、走査線を順
次選択する選択回路とを有する液晶ディスプレイ装置に
おける上記駆動回路の増幅器として有用である。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係る増幅器の構成を示す図である。この増幅器は、第１
の信号入力端子ＩＮ＋（非反転入力端子）と第２の信号
入力端子ＩＮ−（反転入力端子）との間に入力された差
動入力信号を増幅して信号出力端子ＯＵＴより出力する
回路であり、入力段増幅回路１０と、入力段増幅回路１
０の出力をさらに増幅するための出力段増幅回路である
反転増幅回路１６からなる。入力段増幅回路１０は、第
１、第２の差動対トランジスタ１１，１２、トランジス
タ回路１３、負荷１４、バイアス電流源１５および差動
増幅回路１６から構成される。

【００１９】入力段増幅回路１０の構成を詳しく説明す
ると、まず第１の差動トランジスタ対１１は、第１、第
２の信号入力端子ＩＮ＋，ＩＮ−に各々のゲートがそれ
ぞれ接続され、第１、第２の共通負荷端Ｔ１，Ｔ２に各
々のドレインがそれぞれ接続された第１、第２のトラン
ジスタｍｎ１，ｍｎ２により構成される。また、トラン
ジスタｍｎ１，ｍｎ２の各々のソースは、第１、第２の
共通ノードＮ１，Ｎ２にそれぞれ接続される。

【００２０】一方、第２の差動トランジスタ対１２は、
第１、第２の共通負荷端Ｔ１，Ｔ２に各々のドレインが
それぞれ接続された第３、第４のトランジスタにより構
成される。ここで、トランジスタｍｎ１，ｍｎ２とトラ
ンジスタｍｎ３，ｍｎ４は同一導電型のトランジスタで
あり、この例ではｎチャネルＭＯＳＦＥＴが使用され
る。トランジスタｍｎ３，ｍｎ４の各々のソースは、第
１、第２の共通ノードＮ１，Ｎ２にそれぞれ接続され
る。

【００２１】共通負荷端Ｔ１，Ｔ２と高電位側電源端Ｖ
ｄｄとの間に、後に具体例を示す負荷１４が接続され
る。バイアス電流源１５は、第１、第２の差動トランジ
スタ対１１，１２に共通にバイアス電流を供給するため
のものである。

【００２２】差動増幅回路１６は、第１、第２、第３お
よび第４のトランジスタｍｎ１，ｍｎ２，ｍｎ３，ｍｎ
４と異なる導電型、この例ではｐチャネルＭＯＳＦＥＴ
であるトランジスタｍｐ１，ｍｐ２からなる第３の差動
トランジスタ対を入力部に配置して構成され、この第３
の差動トランジスタ対の二つのゲートで信号入力端子Ｉ
Ｎ＋，ＩＮ−に入力される差動入力信号を受け、第３、
第４のトランジスタｍｎ３，ｍｎ４のゲートに入力する
差動出力信号を発生する。

【００２３】すなわち、トランジスタｍｐ１，ｍｐ２の
各々のゲートは、信号入力端子ＩＮ＋，ＩＮ−にそれぞ
れ接続され、差動増幅回路１６の差動出力端はトランジ
スタｍｎ３，ｍｎ４のゲートに接続される。言い換えれ
ば、トランジスタｍｎ１とｍｎ３のゲート、またトラン
ジスタｍｎ２とｍｎ４のゲートにそれぞれ印加される信
号の極性が同じとなるように、差動増幅回路１６は接続
されている。

【００２４】トランジスタ回路１３は、第５、第６、第
７および第８のトランジスタｍｎ５，ｍｎ６，ｍｎ７，
ｍｎ８により構成される。トランジスタｍｎ５，ｍｎ
６，ｍｎ７，ｍｎ８の各々のゲートは、第１、第２、第
３および第４のトランジスタｍｎ１，ｍｎ２，ｍｎ３，
ｍｎ４の各々のゲートとそれぞれ接続され、各々のドレ
インはトランジスタｍｎ１，ｍｎ２，ｍｎ３，ｍｎ４の
各々のソースにそれぞれ接続され、また各々のソースは
共通接続されており、この共通ソースと低電位側電源端
Ｖｓｓとの間にバイアス電流源１５が接続される。

【００２５】反転増幅回路１７の入力端は第２の共通負
荷端Ｔ２に接続され、出力端は増幅器の信号出力端子Ｏ
ＵＴに接続される。そして、信号出力端子ＯＵＴと第２
の共通ノードＮ２との間に、少なくともキャパシタＣｆ
１を含む帰還回路１８が接続され、この帰還回路１８に
よって負帰還が施される。信号出力端子ＯＵＴには、容
量性負荷Ｃ_L が接続される。容量性負荷Ｃ_L は、例えば
図１０に示した液晶ディスプレイ装置における信号線３
０４に相当する。

【００２６】次に、本実施形態の増幅器の動作を図２〜
図５を用いて説明する。図２は、信号入力端子ＩＮ＋，
ＩＮ−間に与えられる入力信号電圧が高いときの動作状
態を表した図であって、点線で示された部分はオフ状態
にあり、実線で示した部分が活性化していることを意味
している。すなわち、入力信号電圧が高いときはトラン
ジスタｍｎ１，ｍｎ２，ｍｎ５，ｍｎ６は活性化する
が、差動増幅回路１６の入力部の差動トランジスタ対を
構成するトランジスタｍｐ１，ｍｐ２がオフ状態となる
ため、トランジスタｍｎ３，ｍｎ４，ｍｎ７，ｍｎ８に
は信号が伝わらない。

【００２７】このとき、トランジスタｍｎ２は飽和領域
で動作しており、そのソース端はインピーダンスが低
い。また、トランジスタｍｎ２のソース端は、小信号で
みると仮想接地点となるバイアス電流源１５の供給ノー
ドとはトランジスタｍｎ６によって分離されている。従
って、トランジスタｍｎ２のソースに接続されているキ
ャパシタＣｆ１からみると、トランジスタｍｎ２のゲー
トには入力信号電圧が印加されているものの、キャパシ
タＣｆ１を介して帰還される信号成分はトランジスタｍ
ｎ２のソースに流れ込むので、トランジスタｍｎ２のソ
ースは低インピーダンスノードとして働き、結果として
文献［１］や文献［２］に示されている手法と同様に、
位相補償容量であるキャパシタＣｆ１として小容量のキ
ャパシタを用いて位相補償を行うことができる。

【００２８】図３に、従来の通常の位相補償（キャパシ
タＣｆ２のみを用いた位相補償）を行った２段構成の増
幅器と本実施形態の増幅器について、入力信号電圧が
０．２Ｖ（Ｖｓｓ＝０Ｖ，Ｖｄｄ＝５Ｖ）と低い場合の
位相および振幅の周波数特性のシュミレーションを行っ
た結果を示す。なお、シミュレーションに際してキャパ
シタＣｆ１，Ｃｆ２の容量値は同じとした。図３の結果
から明らかなように、本実施形態によると従来のキャパ
シタＣｆ２のみによる位相補償を行った２段構成の増幅
器に比べ、同じ容量値で位相余裕を大幅に改善できる。

【００２９】図４は、信号入力端子ＩＮ＋，ＩＮ−間に
与えられる入力信号電圧が低いときの動作状態を表した
図であって、図２と同様に点線で示された部分はオフ状
態にあり、実線で示した部分が活性化していることを意
味している。すなわち、入力信号電圧が低いときは、ト
ランジスタｍｎ３，ｍｎ４，ｍｎ７，ｍｎ８および差動
増幅回路１４は活性化するが、トランジスタｍｎ１，ｍ
ｎ２，ｍｎ５，ｍｎ６はオフ状態にある。

【００３０】このとき、トランジスタｍｎ４は飽和領域
で動作しており、そのソース端のインピーダンスは低
い。また、トランジスタｍｎ４のソース端は、小信号で
みると仮想接地点となるバイアス電流源１５の供給ノー
ドとはトランジスタｍｎ８によって分離されている。従
って、トランジスタｍｎ４のソースに接続されているキ
ャパシタＣｆ１からみると、トランジスタｍｎ４のゲー
トには入力信号電圧が印加されているものの、キャパシ
タＣｆ１を介して帰還される信号成分はトランジスタｍ
ｎ４のソースに流れ込むので、トランジスタｍｎ４のソ
ースは低インピーダンスノードとして働き、入力信号電
圧が高い場合と同様にキャパシタＣｆ１として小容量の
キャパシタを用いて位相補償を行うことができる。

【００３１】図５に、従来の通常の位相補償（キャパシ
タＣｆ２のみを用いた位相補償）を行った２段構成の増
幅器と本実施形態の増幅器について、入力信号電圧が
４．８Ｖ（Ｖｓｓ＝０Ｖ，Ｖｄｄ＝５Ｖ）と高い場合の
位相および振幅の周波数特性のシュミレーションを行っ
た結果を示す。図３の場合と同様、シミュレーションに
際してキャパシタＣｆ１，Ｃｆ２の容量値は同じとし
た。図５の結果から明らかなように、本実施形態による
と従来のキャパシタＣｆ２のみによる位相補償を行った
２段構成の増幅器に比べ、同じ容量値で位相余裕を大幅
に改善できる。

【００３２】ここで、従来のキャパシタＣｆ２のみによ
る位相補償を行った２段構成の増幅器では、本実施形態
の増幅器と同等の位相余裕を得ようとすると、位相補償
用キャパシタＣｆ２の容量を大きくするか、反転増幅回
路１７のバイアス電流を大きくしてトランスコンダクタ
ンスを大きくするという方法をとるしかない。

【００３３】これに対して、本実施形態の増幅器による
と、位相補償用キャパシタＣｆ１，Ｃｆ２の容量を小さ
くして集積回路化した場合の小面積化を図ることがで
き、また反転増幅回路１６のバイアス電流を必要以上に
大きくする必要がなく、消費電流を低減させることがで
きる。

【００３４】また、本実施形態の増幅器において、トラ
ンジスタｍｎ１，ｍｎ２，ｎｍ３，ｍｎ４は、トランジ
スタｍｎ５，ｍｎ６に対してカスコードトランジスタと
して動作しているので、別にゲート接地回路を付加した
場合に比較してゲート接地回路分の消費電流を小さくで
き、この点も回路全体の消費電流の低減に寄与する。

【００３５】さらに、本実施形態の増幅器では上述した
ように入力信号電圧が高い領域ではトランジスタｍｎ
１，ｍｎ２，ｍｎ５，ｍｎ６が活性化し、入力信号電圧
が低い領域ではトランジスタｍｎ３，ｍｎ４，ｍｎ７，
ｍｎ８が活性化することによって、入力信号電圧を広い
振幅範囲にわたって増幅することが可能であるため、図
１０に示したような液晶ディスプレイ装置における信号
線を駆動するための駆動回路（図１０の液晶ディスプレ
イ駆動回路３０２）の増幅器のように振幅範囲の広い画
像信号を扱う用途に適している。

【００３６】なお、本発明の手法では容量性負荷Ｃ_L の
容量が小さくなると、文献［２］で解析されている通
り、動作が不安定になることもあるので、図１に点線で
示したように従来の位相補償と同様、反転増幅回路１６
の入出力端間に設けたキャパシタ（位相補償容量）Ｃｆ
２を併用してもよい。

【００３７】次に、図６を用いて本実施形態のより具体
的な例を説明する。図６は、図１における差動増幅回路
１４、負荷１５および反転増幅回路１６の構成を具体的
に示している。負荷１５は、トランジスタｍｐ１１，ｍ
ｐ１２からなるカレントミラー回路により構成され、反
転増幅回路１６はトランジスタｍｐ２１と電流源Ｉ３か
らなるソース接地増幅回路により構成される。

【００３８】差動増幅回路１４は、トランジスタｍｐ
１，ｍｐ２による差動トランジスタ対と、ダイオード接
続されたトランジスタｍｎ１１，ｍｎ１３と、トランジ
スタｍｎ３，ｍｎ４，ｍｎ７，ｍｎ８に適切な動作点を
与えるためのレベルシフト回路として動作するトランジ
スタｍｎ１２，ｍｎ１４より構成されている。

【００３９】この差動増幅回路１４では、入力信号電圧
が高いときは入力部の差動トランジスタ対を構成するト
ランジスタｍｐ１，ｍｐ２がオフとなるため、増幅回路
１４の出力に信号成分は伝達されない。また、差動増幅
回路１４の出力であるトランジスタｍｎ１１，ｍｎ１３
のドレイン電圧は入力信号電圧より低くなるので、トラ
ンジスタｍｎ３，ｍｎ４，ｍｎ７，ｍｎ８はトランジス
タｍｎ１，ｍｎ２，ｍｎ５，ｍｎ６の動作に影響を与え
ない。

【００４０】（第２の実施形態）図７は、本発明の第２
の実施形態に係る増幅器であり、図１におけるトランジ
スタ回路１３を変形した例を示している。すなわち、図
１ではトランジスタｍｎ５〜ｍｎ８の一端はバイアス電
流源１５に接続されているが、図７ではトランジスタｍ
ｎ５〜ｍｎ８のソースおよびドレインは、トランジスタ
ｍｎ１，ｍｎ３の共通ソースおよびトランジスタｍｎ
２，ｍｎ４の共通ソースに各々接続されている。また、
図１のバイアス電流源１５は２つの電流源１５−１，１
５−２に分割され、各々トランジスタｍｎ１，ｍｎ３の
共通ソースとトランジスタｍｎ２，ｍｎ４の共通ソース
に接続される。

【００４１】本実施形態によると、トランジスタｍｎ
６，ｍｎ８がトランジスタｍｎ２，ｍｎ４のソース端
（共通ノードＮ２）を他のノードと分離するように動作
する点は図１に示した第１の実施形態と変わらず、第１
の実施形態と同様の効果を得ることができる。

【００４２】（第３の実施形態）図８に、本発明の第３
の実施形態に係る増幅器を示す。図１、図７に示した第
１、第２の実施形態では、トランジスタ回路１３により
トランジスタｍｎ６，ｍｎ８がトランジスタｍｎ２，ｍ
ｎ４のソース端（共通ノードＮ２）を他のノードと分離
するようにしたが、図８に示すようにトランジスタ回路
１３に代えて、抵抗などによるインピーダンス素子１９
を用いてもよい。

【００４３】図９に、インピーダンス素子１９の具体例
を示す。この例では、インピーダンス素子１９はゲート
を回路の最高電位点である高電位側電源端Ｖｄｄ、最低
電位点である低電位側電源端Ｖｓｓにそれぞれ接続され
たトランジスタｍｎＲ，ｍｐＲのオン抵抗を利用して構
成される。

【００４４】なお、以上の実施形態ではＦＥＴ（ＭＯＳ
トランジスタ）を用いて構成した増幅器について説明し
てきたが、各トランジスタをバイポーラトランジスタに
置き換えて本発明の増幅器を構成することもできる。そ
の場合は、ＦＥＴのゲート、ドレイン、ソースをそれぞ
れバイポーラトランジスタのベース、コレクタ、エミッ
タに置き換えて考えればよい。

【００４５】

【発明の効果】以上説明したように、本発明による増幅
器では消費電流の増加や入力信号電圧の振幅範囲の制限
を伴うことなく、小さい位相補償容量で安定な動作を実
現してチップ面積を低減し、製造コストを下げることが
できる。従って、この増幅器を集積化したときのチップ
面積を小さくして、集積度を上げると共に、製造コスト
を低減することが可能となる。さらに、本発明の増幅器
を液晶ディスプレイ装置の集積化した駆動回路に適用す
ることで、液晶ディスプレイ装置の低コスト化を図るこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る増幅器の構成を
示す回路図

【図２】同実施形態に係る増幅器の入力信号電圧が高い
ときの動作を説明する図

【図３】同実施形態に係る増幅器の入力信号電圧が高い
ときの周波数特性を従来の増幅器と比較して示す図

【図４】同実施形態に係る増幅器の入力信号電圧が低い
ときの動作を説明する図

【図５】同実施形態に係る増幅器の入力信号電圧が低い
ときの周波数特性を従来の増幅器と比較して示す図

【図６】同実施形態に係る増幅器のより具体的な構成例
を示す回路図

【図７】図１を変形した本発明の第２の実施形態に係る
増幅器の構成を示す回路図

【図８】本発明の第３の実施形態に係る増幅器の構成を
示す回路図

【図９】同実施形態に係る増幅器のより具体的な構成例
を示す回路図

【図１０】液晶ディスプレイ装置の構成を示す図

【図１１】図１０における液晶ディスプレイ駆動回路の
構成を示す図

【符号の説明】

１０…入力段増幅回路 １１…第１の差動トランジスタ対 １２…第２の差動トランジスタ対 １３…トランジスタ回路 １４…負荷 １５…電流源 １６…差動増幅回路 １７…反転増幅回路 １８…帰還回路 １９…インピーダンス素子 ｍｎ１，ｍｎ２…第１、第２のトランジスタ ｍｎ３，ｍｎ４…第３、第４のトランジスタ ｍｎ５，ｍｎ６，ｍｎ７，ｍｎ８…第５、第６、第７、
第８のトランジスタ ｍｐ１，ｍｐ２…差動増幅回路のトランジスタ Ｖｄｄ…高電位側電源端 Ｖｓｓ…低電位側電源端 Ｃｆ１，Ｃｆ２…キャパシタ（位相補償容量） ＣL …容量性負荷 ＩＮ＋，ＩＮ−…第１、第２の信号入力端子 ＯＵＴ…信号出力端子 ３００…液晶ディスプレイ ３０１…液晶セル ３０２…液晶ディスプレイ駆動回路 ３０３…走査線選択回路 ３０４…信号線 ３０５…走査線

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NC22 NC23 NC25 NC27 NC34 NC44 NC90 ND33 ND37 ND39 ND40 ND48 NE07 5J066 AA01 CA78 CA87 CA92 FA15 HA08 HA10 HA17 HA25 HA29 HA38 KA02 KA04 KA05 KA09 KA18 KA34 KA36 MA13 MA17 ND04 ND05 ND11 ND22 ND23 PD01 SA08 TA03

Claims (6)

【特許請求の範囲】
1. 【請求項１】差動入力信号が入力される第１、第２の信
   号入力端子に各々のゲートまたはベースが接続され、第
   １、第２の共通負荷端に各々のドレインまたはコレクタ
   が接続された第１、第２のトランジスタからなる第１の
   差動トランジスタ対と、 前記第１、第２の共通負荷端に各々のドレインまたはコ
   レクタが接続された前記第１、第２のトランジスタと同
   一導電型の第３、第４のトランジスタからなる第２の差
   動トランジスタ対と、 前記第１〜第４のトランジスタと異なる導電型のトラン
   ジスタからなる第３の差動トランジスタ対を含んで構成
   され、この第３の差動トランジスタ対で前記信号入力端
   子に入力される差動入力信号を受け、前記第３、第４の
   トランジスタのゲートまたはベースに入力する差動出力
   信号を発生する差動増幅回路と、 前記第１、第２、第３および第４のトランジスタとゲー
   トが共通に接続され、前記第１、第２、第３および第４
   のトランジスタのソースまたはエミッタにドレインがそ
   れぞれ接続された第５、第６、第７および第８のトラン
   ジスタと、 前記第１、第２の共通負荷端の少なくとも一方に入力端
   が接続され、出力端が信号出力端子に接続された反転増
   幅回路と、 前記信号出力端子から、前記第２のトランジスタのソー
   スまたはエミッタと前記第６のトランジスタのドレイン
   との接続点および前記第４のトランジスタのソースまた
   はエミッタと前記第８のトランジスタのドレインとの接
   続点とを共通に接続した共通ノードに帰還を施す少なく
   とも容量素子を含む帰還回路とを有することを特徴とす
   る増幅器。
2. 【請求項２】差動入力信号が入力される第１、第２の信
   号入力端子に各々のゲートまたはベースが接続され、第
   １、第２の共通負荷端に各々のドレインまたはコレクタ
   が接続され、各々のソースまたはエミッタが第１、第２
   の共通ノードに接続された第１、第２のトランジスタか
   らなる第１の差動トランジスタ対と、 前記第１、第２の共通負荷端に各々のドレインまたはコ
   レクタが接続され、各々のソースまたはエミッタが第
   １、第２の共通ノードに接続された、前記第１、第２の
   トランジスタと同一導電型の第３、第４のトランジスタ
   からなる第２の差動トランジスタ対と、 前記第１〜第４のトランジスタと異なる導電型のトラン
   ジスタからなる第３の差動トランジスタ対を含んで構成
   され、前記信号入力端子に入力される差動入力信号を受
   け、前記第３、第４のトランジスタのゲートまたはベー
   スに入力する差動出力信号を発生する差動増幅回路と、 前記第１、第２、第３および第４のトランジスタとゲー
   トが共通に接続され、前記第１、第２、第３および第４
   のトランジスタのソースまたはエミッタにドレインがそ
   れぞれ接続された第５、第６、第７および第８のトラン
   ジスタと、 前記第１、第２の共通負荷端の少なくとも一方に入力端
   が接続され、出力端が信号出力端子に接続された反転増
   幅回路と、 前記信号出力端子から、前記第２の共通ノードに帰還を
   施す少なくとも容量素子を含む帰還回路とを有すること
   を特徴とする増幅器。
3. 【請求項３】前記第５、第６、第７および第８のトラン
   ジスタのソースを共通に接続し、この共通ソースに電流
   源を接続したことを特徴とする請求項１または２記載の
   増幅器。
4. 【請求項４】前記第２の共通ノードに前記第６、第８の
   トランジスタのソースを共通に接続すると共に第１の電
   流源を接続し、前記第１の共通ノードに前記第５、第７
   のトランジスタのソースを共通に接続すると共に第２の
   電流源を接続したことを特徴とする請求項１または２記
   載の増幅器。
5. 【請求項５】差動入力信号が入力される第１、第２の信
   号入力端子に各々のゲートまたはベースが接続され、第
   １、第２の共通負荷端に各々のドレインまたはコレクタ
   が接続され、各々のソースまたはエミッタが第１、第２
   の共通ノードに接続された第１、第２のトランジスタか
   らなる第１の差動トランジスタ対と、 前記第１、第２の共通負荷端に各々のドレインまたはコ
   レクタが接続され、各々のソースまたはエミッタが第
   １、第２の共通ノードに接続された、前記第１、第２の
   トランジスタと同一導電型の第３、第４のトランジスタ
   からなる第２の差動トランジスタ対と、 前記第１〜第４のトランジスタと異なる導電型のトラン
   ジスタからなる第３の差動トランジスタ対を含んで構成
   され、前記信号入力端子に入力される差動入力信号を受
   け、前記第３、第４のトランジスタのゲートまたはベー
   スに入力する差動出力信号を発生する差動増幅回路と、 前記第１、第２の共通ノード間に接続されたインピーダ
   ンス素子と、 前記第１、第２の共通負荷端の少なくとも一方に入力端
   が接続され、出力端が信号出力端子に接続された反転増
   幅回路と、 前記信号出力端子から、前記第２の共通ノードに帰還を
   施す少なくとも容量素子を含む帰還回路とを有すること
   を特徴とする増幅器。
6. 【請求項６】複数の画素と、 これらの各画素に画像信号に応じた信号電圧を選択的に
   与えるための信号線および該信号線と交差する走査線が
   配列形成された液晶ディスプレイと、 前記信号線を画像信号に応じて駆動する駆動回路と、前
   記走査線を順次選択する選択回路とを有し、 前記駆動回路は、請求項１乃至５のいずれか１項に記載
   の増幅器を有することを特徴とする液晶ディスプレイ装
   置。