JP2000114553A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000114553A
JP2000114553A JP28741698A JP28741698A JP2000114553A JP 2000114553 A JP2000114553 A JP 2000114553A JP 28741698 A JP28741698 A JP 28741698A JP 28741698 A JP28741698 A JP 28741698A JP 2000114553 A JP2000114553 A JP 2000114553A
Authority
JP
Japan
Prior art keywords
lead
tie bar
lead frame
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28741698A
Other languages
Japanese (ja)
Other versions
JP3741550B2 (en
Inventor
Hiroichi Sasabe
博一 佐々部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28741698A priority Critical patent/JP3741550B2/en
Publication of JP2000114553A publication Critical patent/JP2000114553A/en
Application granted granted Critical
Publication of JP3741550B2 publication Critical patent/JP3741550B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To largely simplify the production process by reducing the number of processes requiring external force such as deburring, lead cutting, lead forming and so forth. SOLUTION: A semiconductor element 20 is mounted on the inner lead 25 of a lead frame. The inner lead 25 and tie bars 26 are resin-sealed to form a mold 24 so that part of the tie bars 26 are exposed outside. The mold 24 is cut along the side end so that the unnecessary part of the tie bar 26 is cut to form external terminals 29. At the same time, burr of the mold 24 is removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、リードフレームに
搭載された半導体素子を樹脂封止してなる面実装タイプ
の半導体装置の構造およびその製造方法に関し、特に生
産工程を大幅に省略できる光半導体素子を透光性樹脂で
封止した面実装タイプの半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a semiconductor device of a surface mount type in which a semiconductor element mounted on a lead frame is sealed with a resin, and a method of manufacturing the same. The present invention relates to a surface-mount type semiconductor device in which elements are sealed with a translucent resin.

【0002】[0002]

【従来の技術】図8〜11に従来の発光素子チップまた
は受光素子チップといった半導体素子1を樹脂封止した
面実装タイプの半導体装置の構造およびその製造途中の
様子を示す。図8に示すように、搭載用リードフレーム
2のヘッダー部3に半導体素子1をダイボンドし、半導
体素子1の電極を結線用リードフレーム4のボンディン
グ部5にAuワイヤ6を用いて電気的に接続している。
2. Description of the Related Art FIGS. 8 to 11 show the structure of a conventional surface mount type semiconductor device in which a semiconductor element 1 such as a light emitting element chip or a light receiving element chip is resin-sealed, and a state in the course of its manufacture. As shown in FIG. 8, the semiconductor element 1 is die-bonded to the header part 3 of the mounting lead frame 2, and the electrodes of the semiconductor element 1 are electrically connected to the bonding parts 5 of the connection lead frame 4 using Au wires 6. are doing.

【0003】リードフレーム2の構造として、先端にヘ
ッダー部3が形成された複数のインナリード7と、これ
に直線的につながるアウタリード8と、アウタリード8
に接続されるクレードル9と、インナリード7とアウタ
リード8との間でこれらを支持するタイバー10とを有
する。なお、結線用リードフレーム4では、インナリー
ド7にヘッダー部3の代わりにボンディング部5が形成
されており、他は同じ構造である。
[0003] As the structure of the lead frame 2, a plurality of inner leads 7 each having a header portion 3 formed at the tip, an outer lead 8 linearly connected to the inner lead 7, and an outer lead 8
And a tie bar 10 for supporting the inner lead 7 and the outer lead 8 between them. In the connection lead frame 4, the bonding part 5 is formed on the inner lead 7 instead of the header part 3, and the other parts have the same structure.

【0004】次に、図9に示すように、透光性樹脂を用
いてトランスファモールドを行って、各インナリード7
をパッケージングすることにより、モールド体11を形
成する。このとき、モールド体11の周囲に樹脂ばりA
が発生する。この樹脂ばりAは次工程においてブラスタ
処理等によって機械的に除去される。
[0004] Next, as shown in FIG. 9, transfer molding is performed using a translucent resin, and each inner lead 7 is formed.
Is molded to form a mold body 11. At this time, the resin flash A
Occurs. This resin burr A is mechanically removed in the next step by blasting or the like.

【0005】そして、図10に示すように、まずタイバ
ー10の不要部Bを除去するためにインナリード7に沿
ってタイバー10を切断して、タイバーカットが完了す
る。次に、アウタリード8の基部Cを切断し、同時に面
実装可能なようにリードフォーミングを行うことによ
り、図11に示すような個別の面実装タイプの半導体装
置が完成する。なお、リード表面処理として、タイバー
カット完了時点で、はんだメッキ、はんだコーティング
等の処理を施し、面実装の際におけるはんだ付け性を向
上させている。
[0005] As shown in FIG. 10, first, the tie bar 10 is cut along the inner lead 7 to remove the unnecessary portion B of the tie bar 10, and the tie bar cutting is completed. Next, the base C of the outer lead 8 is cut, and at the same time, lead forming is performed so that surface mounting can be performed, thereby completing an individual surface mounting type semiconductor device as shown in FIG. As a lead surface treatment, at the time of completion of the tie bar cutting, a treatment such as solder plating and solder coating is performed to improve solderability at the time of surface mounting.

【0006】[0006]

【発明が解決しようとする課題】従来の面実装タイプの
半導体装置の構造では、トランスファモールドによって
モールド体周辺に発生する樹脂ばりに対してブラスタ等
の機械的な除去が必要であり、その際モールド体に機械
的外力がかかる。さらにタイバーカットおよびリードカ
ットやリードフォーミングの工程が必要である。すなわ
ち、モールド完了から単独の半導体装置が完成するまで
に、ばり取り工程、タイバーカット工程、リードカット
およびリードフォーミング工程の外力のかかる少なくと
も3工程は必要となり、生産効率の上で生産工程の簡略
化が困難である。しかも、外力によってリードフレーム
とモールド体との密着性が悪くなって、両者の界面に沿
って水分が浸入するおそれがあり、品質の上でも問題が
ある。
In the structure of a conventional surface-mount type semiconductor device, it is necessary to mechanically remove a blaster or the like from resin burrs generated around a molded body by transfer molding. A mechanical external force is applied to the body. Further, tie bar cutting, lead cutting and lead forming steps are required. That is, from the completion of molding to the completion of a single semiconductor device, at least three externally applied processes, such as a deburring process, a tie bar cutting process, a lead cutting process, and a lead forming process, are required. Is difficult. In addition, the adhesion between the lead frame and the mold body is deteriorated by the external force, and there is a possibility that moisture may infiltrate along the interface between them, and there is a problem in quality.

【0007】ここで、特開平6−97349号公報に
は、インナリードの表面がモールド体の外部に露出する
ように樹脂封止した半導体装置が開示されており、モー
ルド後インナリードのモールド体から突出した部分を切
断することにより、タイバーとの間に発生した樹脂ばり
を除去するとともに、タイバーカット工程をなくしてい
る。しかしながら、樹脂ばりはモールド体の周囲に発生
するので、この部分の樹脂ばりは除去できるが、他の部
分ではばり取りする必要があり、生産工程の大幅な簡略
化は達成できない。
[0007] Here, Japanese Patent Application Laid-Open No. 6-97349 discloses a semiconductor device in which the surface of the inner lead is resin-sealed so as to be exposed to the outside of the molded body. By cutting the protruding portion, the resin burrs generated between the tie bar and the tie bar are removed, and the tie bar cutting step is eliminated. However, since the resin burrs are generated around the mold body, the resin burrs at this portion can be removed, but the other portions need to be deburred, so that the production process cannot be greatly simplified.

【0008】また、特開平9−83013号公報には、
モールド前にリードフレームの折曲を行い、その後リー
ドフレームの表面がモールド体の外部に露出するように
樹脂封止して、モールド体の外部に出た余分なリードフ
レームを切断した光結合装置が開示されている。これに
おいても、タイバーカット工程をなくしているが、ばり
取りは依然として行う必要がある。
Further, Japanese Patent Application Laid-Open No. 9-83013 discloses that
An optical coupling device that bends the lead frame before molding, seals the resin so that the surface of the lead frame is exposed outside the molded body, and cuts off the excess lead frame that has come out of the molded body It has been disclosed. Also in this case, the tie bar cutting step is eliminated, but deburring still needs to be performed.

【0009】本発明は、上記に鑑み、外力がかかる工程
を少なくして、生産工程を大幅に簡略化できるととも
に、品質向上を図れる構造を有する半導体装置の提供を
目的とする。
SUMMARY OF THE INVENTION In view of the above, it is an object of the present invention to provide a semiconductor device having a structure capable of greatly simplifying a production process by reducing the steps to which external force is applied and improving quality.

【0010】[0010]

【課題を解決するための手段】本発明による課題解決手
段は、半導体素子が搭載されたリードフレームと、該リ
ードフレームの一部および前記半導体素子を樹脂封止し
てなるモールド体とを備えた面実装タイプの半導体装置
であって、前記リードフレームは、前記半導体素子を搭
載するインナリードと、該インナリードを支持するタイ
バーとを有し、該タイバーの一部は、前記モールド体の
外部に露出して外部端子とされたものである。
Means for Solving the Problems According to the present invention, there is provided a lead frame having a semiconductor element mounted thereon, and a molded body formed by resin-sealing a part of the lead frame and the semiconductor element. A surface-mount type semiconductor device, wherein the lead frame has an inner lead for mounting the semiconductor element and a tie bar for supporting the inner lead, and a part of the tie bar is provided outside the mold body. It is an exposed external terminal.

【0011】そして、リードフレームのインナリードに
半導体素子を搭載し、タイバーの一部が外部に露出する
ようにインナリードおよびタイバーを樹脂封止してモー
ルド体を形成し、モールド体の側縁に沿って切断を行う
ことによって製造される。したがって、タイバーの不要
部を切断して、外部端子を形成すると同時に、モールド
体のばり取りを行うことになる。
Then, a semiconductor element is mounted on the inner lead of the lead frame, and the inner lead and the tie bar are resin-sealed so that a part of the tie bar is exposed to the outside to form a molded body. Manufactured by cutting along. Therefore, unnecessary portions of the tie bar are cut to form external terminals, and at the same time, the mold body is deburred.

【0012】これによって、外部端子の幅がモールド体
の幅とほぼ同じにすることが可能となる。外部端子の幅
を広くすることができると、実装基板に面実装すると
き、はんだとの接触面積が増大して、はんだ付けがしや
すくなる。
This makes it possible to make the width of the external terminal substantially equal to the width of the molded body. If the width of the external terminals can be increased, the area of contact with the solder when surface-mounted on a mounting board increases, and soldering becomes easier.

【0013】上記の半導体装置を得るためのリードフレ
ームとしては、モールド体によって樹脂封止される複数
のインナリードと、各インナリードを支持するタイバー
と、タイバーの外側に平行に設けられたクレードルと、
クレードルとタイバーとを接続する複数のアウタリード
とからなり、アウタリードは、隣り合うモールド体の間
の隙間に対応するように配置したものである。
[0013] As a lead frame for obtaining the above-mentioned semiconductor device, a plurality of inner leads sealed with resin by a mold body, a tie bar for supporting each inner lead, and a cradle provided in parallel with the outside of the tie bar are provided. ,
It comprises a plurality of outer leads for connecting the cradle and the tie bar, and the outer leads are arranged so as to correspond to gaps between adjacent mold bodies.

【0014】さらに、インナリードとアウタリードと
は、タイバーを挟んで互いにずれて配置され、タイバー
の内側に、アウタリードに対応して切り込みが形成され
る。このような構造にすることによって、モールド終了
後、モールド体の側縁に沿って切断を行うだけでよく、
リードフレームに対して1回の切断で済む。
Further, the inner lead and the outer lead are arranged to be offset from each other with the tie bar interposed therebetween, and a cut is formed inside the tie bar corresponding to the outer lead. By adopting such a structure, it is only necessary to cut along the side edge of the mold body after the end of the mold,
Only one cut is required for the lead frame.

【0015】[0015]

【発明の実施の形態】本発明の発光素子チップまたは受
光素子チップといった光半導体素子を樹脂封止した面実
装タイプの半導体装置を図1に示す。この半導体装置
は、半導体素子20が搭載された搭載用リードフレーム
21と、半導体素子20の電極にワイヤ22により電気
的に接続された結線用リードフレーム23と、各リード
フレーム21,23の一部および半導体素子20を透光
性樹脂により封止してなるモールド体24とを備えてい
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a surface mount type semiconductor device in which an optical semiconductor element such as a light emitting element chip or a light receiving element chip of the present invention is sealed with a resin. The semiconductor device includes a mounting lead frame 21 on which a semiconductor element 20 is mounted, a connection lead frame 23 electrically connected to electrodes of the semiconductor element 20 by wires 22, and a part of each of the lead frames 21 and 23. And a molded body 24 in which the semiconductor element 20 is sealed with a translucent resin.

【0016】各リードフレーム21,23は、図2に示
すように、モールド体24に覆われる複数のインナリー
ド25と、各インナリード25を支持するタイバー26
と、タイバー26の外側に平行に設けられたクレードル
27と、クレードル27とタイバー26とを接続する複
数のアウタリード28とからなる。そして、タイバー2
6の一部は、モールド体24の外部に露出して外部端子
29とされる。
As shown in FIG. 2, each of the lead frames 21 and 23 has a plurality of inner leads 25 covered with a mold body 24 and a tie bar 26 for supporting each inner lead 25.
And a cradle 27 provided in parallel with the outside of the tie bar 26, and a plurality of outer leads 28 connecting the cradle 27 and the tie bar 26. And tie bar 2
A part of 6 is exposed to the outside of the mold body 24 to form an external terminal 29.

【0017】インナリード25とアウタリード28と
は、タイバー26を挟んで内側と外側に互い違いに配置
されている。インナリード25の先端には、搭載用リー
ドフレーム21ではヘッダー部30、結線用リードフレ
ーム23ではボンディング部31がそれぞれ設けられて
いる。また、タイバー26の内側に、アウタリード28
の位置に対応して切り込み32が形成されており、切り
込み32の幅はアウタリード28の幅よりも少しだけ広
い。ここで、アウタリード28および切り込み32の位
置は、図3に示すように、隣り合うモールド体24の間
の隙間に対応している。
The inner lead 25 and the outer lead 28 are alternately arranged inside and outside with the tie bar 26 interposed therebetween. At the tip of the inner lead 25, a header portion 30 is provided in the mounting lead frame 21, and a bonding portion 31 is provided in the connection lead frame 23. Also, an outer lead 28 is provided inside the tie bar 26.
The width of the cut 32 is slightly larger than the width of the outer lead 28. Here, the positions of the outer leads 28 and the cuts 32 correspond to the gaps between the adjacent mold bodies 24, as shown in FIG.

【0018】次に、上記構造の半導体装置の製造方法を
説明する。まず、図2に示すように、搭載用リードフレ
ーム21と結線用リードフレーム23とを平行に並べ、
互いのアウタリード28および切り込み32が向かい合
うように配置する。搭載側のインナリード25のヘッダ
ー部30に半導体素子20をダイボンドし、半導体素子
20の電極と結線側のインナリード25のボンディング
部31とをAuワイヤ22にてワイヤボンドして、電気
的に接続する。
Next, a method of manufacturing the semiconductor device having the above structure will be described. First, as shown in FIG. 2, the mounting lead frame 21 and the connecting lead frame 23 are arranged in parallel,
The outer leads 28 and the cuts 32 are arranged so as to face each other. The semiconductor element 20 is die-bonded to the header part 30 of the mounting inner lead 25, and the electrode of the semiconductor element 20 and the bonding part 31 of the connection-side inner lead 25 are wire-bonded with the Au wire 22 to be electrically connected. I do.

【0019】その後、図3に示すように、各インナリー
ド25およびタイバー26の一部をエポキシ樹脂等の透
光性樹脂によりトランスファモールドして、モールド体
24を形成する。ここで、モールドする領域は、向かい
合う切り込み32の側辺32aを結ぶ直線と、隣り合う
切り込み32の内辺32bを結ぶ直線とによって囲まれ
る領域であり、タイバー26の内側の一部がこの領域に
含まれる。このようにモールドしたとき、樹脂ばりDは
隣り合うモールド体24の間にある隙間にのみ発生す
る。
Thereafter, as shown in FIG. 3, a part of each of the inner leads 25 and the tie bars 26 is transfer-molded with a translucent resin such as an epoxy resin to form a molded body 24. Here, the region to be molded is a region surrounded by a straight line connecting the sides 32a of the cuts 32 facing each other and a straight line connecting the inner sides 32b of the cuts 32 adjacent to each other, and a part of the inside of the tie bar 26 is included in this region. included. When molded in this manner, the resin burrs D are generated only in gaps between the adjacent mold bodies 24.

【0020】そして、図4に示すように、モールド体2
4の側縁、すなわち向かい合う切り込み32の側辺32
aを結ぶ直線に沿ってタイバー26を切断して、タイバ
ー26の不要部Eを除去する。このとき、図中の斜線で
示す部分にある樹脂ばりDおよびタイバー26、アウタ
リード28が除去される。この1回の切断により、半導
体装置が個別に分離され、しかもモールド体24の側縁
にある樹脂ばりDも同時に除去され、図1に示す半導体
装置が完成する。
Then, as shown in FIG.
4, ie, the side 32 of the opposing cut 32
The tie bar 26 is cut along a straight line connecting a, and the unnecessary portion E of the tie bar 26 is removed. At this time, the resin burrs D, the tie bars 26, and the outer leads 28, which are indicated by hatched portions in the figure, are removed. By this one cut, the semiconductor devices are separated individually, and the resin burrs D on the side edges of the mold body 24 are also removed at the same time, whereby the semiconductor device shown in FIG. 1 is completed.

【0021】このように、モールドによって発生する隣
り合うモールド体24の間に発生する樹脂ばりDとリー
ドフレーム21,23のタイバー26とを同時にカット
することができるため、モールド完了後、タイバーカッ
ト工程の1工程のみで個別の面実装タイプの半導体装置
が完成する。したがって、ばり取り工程やリードカット
やリードフォーミング工程を廃止することができ、生産
工程の大幅な簡略化およびモールド体24に対する加工
の際に加わる外力の大幅な低減を図ることができる。
As described above, the resin burrs D generated between the adjacent mold bodies 24 generated by the molding and the tie bars 26 of the lead frames 21 and 23 can be cut at the same time. By only one process, an individual surface-mount type semiconductor device is completed. Therefore, the deburring step, the lead cutting and the lead forming step can be eliminated, and the production process can be greatly simplified, and the external force applied when processing the mold body 24 can be greatly reduced.

【0022】そして、上記構造の半導体装置では、タイ
バー26の一部がモールド体24の外部に露出して外部
端子29となるが、外部端子29の幅はモールド体24
の幅とほぼ同じである。これによって、端子面積が大き
くなるため、図5に示すように、この半導体装置を実装
基板35の電極パターン36にはんだリフローにより面
実装するとき、はんだ37との接触面積が増大して、は
んだ付け性に優れる。しかも、外部端子29はモールド
体24の底面よりも少し高い位置から突出しているの
で、実装基板35との間に隙間が生じ、はんだ37が回
り込みやすくなり、電極パターン36との確実な接続が
可能となる。また、実装基板35の電極パターン36を
形成するとき、外部端子29に対するパターン対応領域
Pが広いので、パターン設計に裕度を持たせることがで
きる。
In the semiconductor device having the above structure, a part of the tie bar 26 is exposed to the outside of the molded body 24 to become an external terminal 29. The width of the external terminal 29 is
The width is almost the same. As a result, as shown in FIG. 5, when the semiconductor device is surface-mounted on the electrode pattern 36 of the mounting board 35 by solder reflow, the contact area with the solder 37 increases, as shown in FIG. Excellent in nature. In addition, since the external terminals 29 protrude from a position slightly higher than the bottom surface of the molded body 24, a gap is formed between the external terminals 29 and the mounting substrate 35, so that the solder 37 easily wraps around, and reliable connection with the electrode pattern 36 is possible. Becomes Further, when the electrode pattern 36 of the mounting board 35 is formed, the pattern corresponding region P for the external terminal 29 is wide, so that the pattern design can have a margin.

【0023】これに対して、従来の構造の半導体装置で
は、図6に示すように実装基板35に面実装するとき、
外部端子となるリードフレーム2,4のアウタリード8
の幅が狭いので、実装する場所により電極パターン36
の位置が決まってしまい、パターン設計を憂慮しなけれ
ばならない。しかも、リードフレーム2,4はモールド
体11の外部に大きく突出するので、実装面積が大きく
なるが、本発明の半導体装置では、外部端子29はモー
ルド体24から大きく突出しないので、実装面積を小さ
くできる。
On the other hand, in the semiconductor device having the conventional structure, when the semiconductor device is surface-mounted on the mounting board 35 as shown in FIG.
Outer leads 8 of lead frames 2 and 4 to be external terminals
The width of the electrode pattern 36 depends on the mounting location.
Position is decided, and the pattern design must be concerned. In addition, since the lead frames 2 and 4 protrude largely outside the molded body 11, the mounting area becomes large. However, in the semiconductor device of the present invention, since the external terminals 29 do not largely protrude from the molded body 24, the mounting area becomes small. it can.

【0024】なお、本発明は、上記実施形態に限定され
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることは勿論である。上記実
施形態では、一対の外部端子を有する、光半導体素子を
透光性樹脂により封止した半導体装置であるが、例えば
図7に示すような複数対の外部端子を有する半導体装置
に上記のリードフレーム構造を適用することも可能であ
る。
It should be noted that the present invention is not limited to the above embodiment, and it goes without saying that many modifications and changes can be made to the above embodiment within the scope of the present invention. In the above embodiment, the semiconductor device has a pair of external terminals, and the optical semiconductor element is sealed with a translucent resin. For example, the semiconductor device having a plurality of pairs of external terminals as shown in FIG. It is also possible to apply a frame structure.

【0025】[0025]

【発明の効果】以上の説明から明らかな通り、本発明に
よると、タイバーを有するリードフレームの一部が樹脂
封止されて、タイバーの一部がモールド体の外部に露出
して外部端子とされるので、1回のリードフレームの切
断工程だけで面実装タイプの半導体装置を製造すること
ができる。このとき、同時にモールド体の側縁に発生し
た樹脂ばりも除去することができる。
As is apparent from the above description, according to the present invention, a part of the lead frame having the tie bar is resin-sealed, and a part of the tie bar is exposed to the outside of the molded body to form an external terminal. Therefore, a surface-mount type semiconductor device can be manufactured only by one cutting step of the lead frame. At this time, resin burrs generated on the side edges of the mold body can be removed at the same time.

【0026】したがって、ばり取り、リードカット、リ
ードフォーミングといった各工程を省略することがで
き、生産工程の簡略化を図れる。また、製造途中におい
て外力のかかる工程が減少することにより、外力による
悪影響が少なくなって、製品の品質を高めることができ
る。
Therefore, each step such as deburring, lead cutting and lead forming can be omitted, and the production process can be simplified. In addition, since the number of steps to which an external force is applied during manufacturing is reduced, adverse effects due to the external force are reduced, and the quality of the product can be improved.

【0027】ここで、リードフレームとして、アウタリ
ードが隣り合うモールド体の間の隙間に対応するように
配置されて、インナリードとアウタリードとは、タイバ
ーを挟んで互いにずれて配置され、タイバーの内側に、
アウタリードに対応して切り込みが形成された構造とす
ることにより、1回の切断で外部端子の形成とばり取り
を同時に行える面実装タイプの半導体装置が得られる。
Here, as a lead frame, an outer lead is disposed so as to correspond to a gap between adjacent mold bodies, and the inner lead and the outer lead are displaced from each other with a tie bar interposed therebetween. ,
By adopting a structure in which cuts are formed corresponding to the outer leads, a surface mount type semiconductor device capable of forming external terminals and deburring at the same time by one cut can be obtained.

【0028】そして、タイバーを外部端子に利用するこ
とにより、この外部端子の幅がモールド体の幅とほぼ同
じといったように広くすることができるので、面実装す
るとき実装基板の電極パターンに対する半導体装置の位
置ずれの許容範囲が広がり、位置決めが容易になる。ま
た逆に、外部端子に対する電極パターンの対応領域が広
くなるので、実装基板のパターン設計の自由度が増し、
実装基板の高密度化、小型化を図れる。しかも、外部端
子の面積が大となって、はんだとの接触面積が増え、は
んだ付け性に優れる。
By using the tie bar for the external terminal, the width of the external terminal can be made as large as the width of the molded body. The allowable range of the positional deviation is widened, and the positioning becomes easy. Conversely, since the area where the electrode pattern corresponds to the external terminal is widened, the degree of freedom in pattern design of the mounting board is increased,
Higher density and smaller size of mounting board can be achieved. In addition, the area of the external terminals is increased, the contact area with the solder is increased, and the solderability is excellent.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の半導体装置を示し、
(a)は平面図、(b)は正面図
FIG. 1 shows a semiconductor device according to an embodiment of the present invention;
(A) is a plan view, (b) is a front view

【図2】同じく半導体素子を搭載したリードフレームの
平面図
FIG. 2 is a plan view of a lead frame on which a semiconductor element is mounted.

【図3】同じくモールド後のリードフレームの平面図FIG. 3 is a plan view of the lead frame after molding.

【図4】同じくタイバーカット後のリードフレームの平
面図
FIG. 4 is a plan view of the lead frame after tie-bar cutting.

【図5】同じく半導体装置を実装基板に面実装した状態
を示し、(a)は平面図、(b)は断面図
5A and 5B show a state in which the semiconductor device is surface-mounted on a mounting board, wherein FIG. 5A is a plan view and FIG.

【図6】従来の半導体装置を実装基板に面実装した状態
を示し、(a)は平面図、(b)は断面図
6A and 6B show a state in which a conventional semiconductor device is surface-mounted on a mounting board, wherein FIG. 6A is a plan view and FIG.

【図7】他の実施形態の半導体装置を示し、(a)は平
面図、(b)は正面図
7A and 7B show a semiconductor device of another embodiment, wherein FIG. 7A is a plan view and FIG. 7B is a front view.

【図8】従来の半導体素子を搭載したリードフレームの
平面図
FIG. 8 is a plan view of a lead frame on which a conventional semiconductor element is mounted.

【図9】同じくモールド後のリードフレームの平面図FIG. 9 is a plan view of the lead frame after molding.

【図10】同じくタイバーカット後のリードフレームの
平面図
FIG. 10 is a plan view of the lead frame after tie-bar cutting.

【図11】従来の半導体装置を示し、(a)は平面図、
(b)は正面図
11A and 11B show a conventional semiconductor device, wherein FIG.
(B) is a front view

【符号の説明】[Explanation of symbols]

20 半導体素子 21 搭載用リードフレーム 23 結線用リードフレーム 24 モールド体 25 インナリード 26 タイバー 27 クレードル 28 アウタリード 29 外部端子 32 切り込み Reference Signs List 20 semiconductor element 21 mounting lead frame 23 connection lead frame 24 molded body 25 inner lead 26 tie bar 27 cradle 28 outer lead 29 external terminal 32 notch

フロントページの続き Fターム(参考) 4M109 AA01 BA01 CA21 DA07 DA10 DB04 EC11 FA04 GA01 5F041 AA42 AA43 DA17 DA41 DA91 5F061 AA01 BA01 CA21 CB13 DD12 EA13 FA01 5F088 BA18 JA02 JA06 5F089 AC11 AC21 CA20 Continued on the front page F term (reference) 4M109 AA01 BA01 CA21 DA07 DA10 DB04 EC11 FA04 GA01 5F041 AA42 AA43 DA17 DA41 DA91 5F061 AA01 BA01 CA21 CB13 DD12 EA13 FA01 5F088 BA18 JA02 JA06 5F089 AC11 AC21 CA20

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子が搭載されたリードフレーム
と、該リードフレームの一部および前記半導体素子を樹
脂封止してなるモールド体とを備えた面実装タイプの半
導体装置であって、前記リードフレームは、前記半導体
素子を搭載するインナリードと、該インナリードを支持
するタイバーとを有し、該タイバーの一部は、前記モー
ルド体の外部に露出して外部端子とされたことを特徴と
する半導体装置。
1. A surface-mount type semiconductor device comprising: a lead frame on which a semiconductor element is mounted; and a molded body obtained by sealing a part of the lead frame and the semiconductor element with a resin. The frame has an inner lead on which the semiconductor element is mounted, and a tie bar for supporting the inner lead, and a part of the tie bar is exposed to the outside of the molded body to serve as an external terminal. Semiconductor device.
【請求項2】 半導体素子が搭載された搭載用リードフ
レームと、前記半導体素子の電極にワイヤにより電気的
に接続された結線用リードフレームと、各リードフレー
ムの一部および前記半導体素子を透光性樹脂により封止
してなるモールド体とを備えた面実装タイプの半導体装
置であって、前記リードフレームは、前記半導体素子を
搭載するインナリードと、該インナリードを支持するタ
イバーとを有し、該タイバーの一部は、前記モールド体
の外部に露出して外部端子とされたことを特徴とする半
導体装置。
2. A mounting lead frame on which a semiconductor element is mounted, a connection lead frame electrically connected by wires to electrodes of the semiconductor element, and a part of each lead frame and the semiconductor element being transparent. A surface-mount type semiconductor device comprising a molded body sealed with a conductive resin, wherein the lead frame has an inner lead for mounting the semiconductor element, and a tie bar for supporting the inner lead. And a part of the tie bar is exposed to the outside of the mold body to serve as an external terminal.
【請求項3】 外部端子の幅がモールド体の幅とほぼ同
じであることを特徴とする請求項1または2記載の半導
体装置。
3. The semiconductor device according to claim 1, wherein the width of the external terminal is substantially equal to the width of the molded body.
【請求項4】 インナリードおよび該インナリードを支
持するタイバーを有するリードフレームの前記インナリ
ードに半導体素子を搭載し、前記タイバーの一部が外部
に露出するように前記インナリードおよびタイバーを樹
脂封止してモールド体を形成し、該モールド体の側縁に
沿って切断を行うことにより前記タイバーの不要部を切
断すると同時に前記モールド体のばり取りを行うことを
特徴とする半導体装置の製造方法。
4. A semiconductor device is mounted on the inner lead of a lead frame having an inner lead and a tie bar supporting the inner lead, and the inner lead and the tie bar are resin-sealed so that a part of the tie bar is exposed to the outside. A method of manufacturing a semiconductor device, comprising cutting an unnecessary portion of the tie bar and performing deburring at the same time by cutting along a side edge of the mold body by stopping the mold body. .
【請求項5】 1本のタイバーに複数のインナリードが
平行に配列されたリードフレームを用い、各インナリー
ドにそれぞれ半導体素子を搭載して、複数のモールド体
を形成し、各モールド体の間においてタイバーを切断し
て、個々に分離することを特徴とする請求項4記載の半
導体装置の製造方法。
5. Using a lead frame in which a plurality of inner leads are arranged in parallel on one tie bar, mounting a semiconductor element on each inner lead to form a plurality of molded bodies, and forming a plurality of molded bodies between each molded body. 5. The method according to claim 4, wherein the tie bars are cut to separate the tie bars.
【請求項6】 半導体装置のモールド体によって樹脂封
止される複数のインナリードと、各インナリードを支持
するタイバーと、該タイバーの外側に平行に設けられた
クレードルと、該クレードルと前記タイバーとを接続す
る複数のアウタリードとからなり、該アウタリードは、
隣り合うモールド体の間の隙間に対応するように配置さ
れたことを特徴とする半導体装置のリードフレーム。
6. A plurality of inner leads which are resin-sealed by a mold body of a semiconductor device, a tie bar supporting each inner lead, a cradle provided in parallel outside the tie bar, and the cradle and the tie bar And a plurality of outer leads for connecting the outer leads,
A lead frame for a semiconductor device, wherein the lead frame is arranged to correspond to a gap between adjacent mold bodies.
【請求項7】 インナリードとアウタリードとは、タイ
バーを挟んで互いにずれて配置され、該タイバーの内側
に、前記アウタリードに対応して切り込みが形成された
ことを特徴とする請求項6記載の半導体装置のリードフ
レーム。
7. The semiconductor according to claim 6, wherein the inner lead and the outer lead are arranged offset from each other with the tie bar interposed therebetween, and a cut is formed inside the tie bar corresponding to the outer lead. Equipment lead frame.
JP28741698A 1998-10-09 1998-10-09 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3741550B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28741698A JP3741550B2 (en) 1998-10-09 1998-10-09 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28741698A JP3741550B2 (en) 1998-10-09 1998-10-09 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000114553A true JP2000114553A (en) 2000-04-21
JP3741550B2 JP3741550B2 (en) 2006-02-01

Family

ID=17717057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28741698A Expired - Fee Related JP3741550B2 (en) 1998-10-09 1998-10-09 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3741550B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919644B2 (en) 2000-09-21 2005-07-19 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device manufactured thereby
WO2007034537A1 (en) * 2005-09-20 2007-03-29 Renesas Technology Corp. Led light source and method of manufacturing the same
KR101317673B1 (en) * 2012-03-08 2013-10-15 주식회사 에스에프이 Apparatus for manufacturing lead frame

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919644B2 (en) 2000-09-21 2005-07-19 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device manufactured thereby
WO2007034537A1 (en) * 2005-09-20 2007-03-29 Renesas Technology Corp. Led light source and method of manufacturing the same
US8168989B2 (en) 2005-09-20 2012-05-01 Renesas Electronics Corporation LED light source and method of manufacturing the same
JP4966199B2 (en) * 2005-09-20 2012-07-04 ルネサスエレクトロニクス株式会社 LED light source
US8704245B2 (en) 2005-09-20 2014-04-22 Renesas Electronics Corporation LED light source and method of manufacturing the same
US9207491B2 (en) 2005-09-20 2015-12-08 Renesas Electronics Corporation LED light source and method of manufacturing the same
KR101317673B1 (en) * 2012-03-08 2013-10-15 주식회사 에스에프이 Apparatus for manufacturing lead frame

Also Published As

Publication number Publication date
JP3741550B2 (en) 2006-02-01

Similar Documents

Publication Publication Date Title
KR100369393B1 (en) Lead frame and semiconductor package using it and its manufacturing method
KR101131353B1 (en) Semiconductor device
JP3862410B2 (en) Semiconductor device manufacturing method and structure thereof
JP2005057067A (en) Semiconductor device and manufacturing method thereof
JP2001077277A (en) Semiconductor package and its manufacture
JP2002083918A (en) Lead frame and semiconductor device
JP2000294715A (en) Semiconductor device and manufacture thereof
JP2000068397A (en) Package for semiconductor device and manufacture thereof
JP2005026466A (en) Semiconductor device and lead frame
JPH11191561A (en) Manufacture of semiconductor device
JP4243270B2 (en) Manufacturing method of semiconductor device
JP2000196153A (en) Chip electronic component and manufacture thereof
JP2003037236A (en) Method for manufacturing semiconductor device, and semiconductor device manufactured by the same
JP2001035961A (en) Semiconductor and manufacture thereof
JP2000114553A (en) Semiconductor device and manufacture thereof
JP2002223002A (en) Package molded object and light emitting device
JP2000349222A (en) Lead frame and semiconductor package
KR20020093250A (en) ELP type leadframe and ELP using the same
JP4747188B2 (en) Manufacturing method of semiconductor device
JP2934372B2 (en) Method for manufacturing surface mount type semiconductor device
JP2002223003A (en) Package molding, its manufacturing method and light emitting device
JPH0730042A (en) Lead frame, for semiconductor device, semiconductor device using same, and manufacture thereof
JP4176092B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
TW202401697A (en) Semiconductor package having wettable lead flanks and tie bars and method of making the same
KR100384335B1 (en) A semiconductor packages and manufacturing method for it

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees