JP2000106365A - 半導体トランジスタ - Google Patents
半導体トランジスタInfo
- Publication number
- JP2000106365A JP2000106365A JP10274926A JP27492698A JP2000106365A JP 2000106365 A JP2000106365 A JP 2000106365A JP 10274926 A JP10274926 A JP 10274926A JP 27492698 A JP27492698 A JP 27492698A JP 2000106365 A JP2000106365 A JP 2000106365A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- aln
- interface
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 高耐圧低損失のパワー半導体トランジスタを
提供する。 【解決手段】 本発明の半導体トランジスタは、AlN分
子を含んだ絶縁体膜を用いて、構成の単純な高性能パワ
ー半導体トランジスタを実現するものである。具体的に
は、SiCによる導電層部に接して格子定数の近いAlN層ま
たはその混晶、例えばAlGaN層をエピタキシャル成長さ
せ、界面準位の少ない良好な界面を形成し、その上部に
電流を制御する電極を設けた構造にする。このことによ
って、絶縁体下部には反転層によるチャネルが形成し、
耐圧の高くかつ低損失なパワー半導体トランジスタを実
現するものである。
提供する。 【解決手段】 本発明の半導体トランジスタは、AlN分
子を含んだ絶縁体膜を用いて、構成の単純な高性能パワ
ー半導体トランジスタを実現するものである。具体的に
は、SiCによる導電層部に接して格子定数の近いAlN層ま
たはその混晶、例えばAlGaN層をエピタキシャル成長さ
せ、界面準位の少ない良好な界面を形成し、その上部に
電流を制御する電極を設けた構造にする。このことによ
って、絶縁体下部には反転層によるチャネルが形成し、
耐圧の高くかつ低損失なパワー半導体トランジスタを実
現するものである。
Description
【0001】
【発明の属する技術分野】本発明は、情報処理分野や電
力変換分野などに用いられるパワー半導体トランジスタ
等に関するものである。
力変換分野などに用いられるパワー半導体トランジスタ
等に関するものである。
【0002】
【従来の技術】近年、多くの分野でパワー半導体デバイ
スの低損失化の要望が高まり、Si系、SiC系、及びGaN系
材料を中心として精力的にデバイス開発のための研究が
進められている。
スの低損失化の要望が高まり、Si系、SiC系、及びGaN系
材料を中心として精力的にデバイス開発のための研究が
進められている。
【0003】Si系材料では、100kH帯の周波数では効率
が90%以上も達成され、実用化されている。しかし、今
後さらなる省エネルギー化を図るにはSi系では限界に近
づいている。
が90%以上も達成され、実用化されている。しかし、今
後さらなる省エネルギー化を図るにはSi系では限界に近
づいている。
【0004】一方、SiC系材料でも、最近、研究レベル
で、トランジスタが実現されつつあり、高耐圧化、低損
失化の面において材料の物性が適しており、他の半導体
素子材料と比較しても遜色なく、パワー半導体トランジ
スタへの応用も十分可能であると思われる。
で、トランジスタが実現されつつあり、高耐圧化、低損
失化の面において材料の物性が適しており、他の半導体
素子材料と比較しても遜色なく、パワー半導体トランジ
スタへの応用も十分可能であると思われる。
【0005】図2に従来技術による半導体トランジスタ
の構造を示す。半絶縁性SiC基板1にバッファ層2をエ
ピタキシャル成長し、引き続いてp型導電層3及びソー
ス6、ドレイン電極7のためのn型層4を成長する。そ
の後、ゲート電極8を形成する部分を前記p型導電層3
までエッチングし、表面を酸化してゲート酸化膜5を形
成する。その後、ソース電極6,ドレイン電極7,ゲー
ト電極8を形成する。前記酸化膜5とp型導電層3の界
面準位が少なければゲート電極に正の電位を印加すると
界面近傍に電子が蓄積された反転層9が生じ、トランジ
スタとして動作する。
の構造を示す。半絶縁性SiC基板1にバッファ層2をエ
ピタキシャル成長し、引き続いてp型導電層3及びソー
ス6、ドレイン電極7のためのn型層4を成長する。そ
の後、ゲート電極8を形成する部分を前記p型導電層3
までエッチングし、表面を酸化してゲート酸化膜5を形
成する。その後、ソース電極6,ドレイン電極7,ゲー
ト電極8を形成する。前記酸化膜5とp型導電層3の界
面準位が少なければゲート電極に正の電位を印加すると
界面近傍に電子が蓄積された反転層9が生じ、トランジ
スタとして動作する。
【0006】
【発明が解決しようとする課題】しかしながら、SiC系
材料はそれと界面準位の少ない酸化膜の形成が難しく、
また良い絶縁体膜もあまり明らかにされておらず、従来
のSiO2酸化膜を用いた同様な素子構造で十分実用に耐え
られる特性が得られるかどうかはわからない。
材料はそれと界面準位の少ない酸化膜の形成が難しく、
また良い絶縁体膜もあまり明らかにされておらず、従来
のSiO2酸化膜を用いた同様な素子構造で十分実用に耐え
られる特性が得られるかどうかはわからない。
【0007】本発明は以上のような問題点を鑑みてなさ
れたものであり、SiC系材料に対する非常に界面準位の
少ない絶縁体膜を用いて高性能なパワー半導体トランジ
スタを提供することを目的とする。
れたものであり、SiC系材料に対する非常に界面準位の
少ない絶縁体膜を用いて高性能なパワー半導体トランジ
スタを提供することを目的とする。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体トランジスタは、AlN分子を含ん
だ絶縁体膜を用いて、構成の単純な高性能パワー半導体
トランジスタを実現するものである。具体的には、SiC
による導電層部に接して格子定数の近いAlN層またはそ
の混晶、例えばAlGaN層をエピタキシャル成長させ、界
面準位の少ない良好な界面を形成し、その上部に電流を
制御する電極を設けた構造にする。このことによって、
絶縁体下部には反転層によるチャネルが形成し、耐圧の
高くかつ低損失なパワー半導体トランジスタを実現する
ものである。
めに、本発明の半導体トランジスタは、AlN分子を含ん
だ絶縁体膜を用いて、構成の単純な高性能パワー半導体
トランジスタを実現するものである。具体的には、SiC
による導電層部に接して格子定数の近いAlN層またはそ
の混晶、例えばAlGaN層をエピタキシャル成長させ、界
面準位の少ない良好な界面を形成し、その上部に電流を
制御する電極を設けた構造にする。このことによって、
絶縁体下部には反転層によるチャネルが形成し、耐圧の
高くかつ低損失なパワー半導体トランジスタを実現する
ものである。
【0009】我々は、SiCによる導電層部に接してAlN層
またはその混晶、例えばAlGaN層六方晶を形成すること
により、界面準位の少ない良好な界面を形成され、その
上部の電流を制御する電極によって、絶縁体下部には反
転層によるチャネルが形成し、耐圧の高くかつ低損失な
パワー半導体トランジスタを実現できる。
またはその混晶、例えばAlGaN層六方晶を形成すること
により、界面準位の少ない良好な界面を形成され、その
上部の電流を制御する電極によって、絶縁体下部には反
転層によるチャネルが形成し、耐圧の高くかつ低損失な
パワー半導体トランジスタを実現できる。
【0010】
【発明の実施の形態】図1に本発明による半導体トラン
ジスタの構造を示す。半絶縁性SiC基板11にバッファ
層12をエピタキシャル成長し、引き続いてp型導電層
13及びソース16、ドレイン電極17のためのn型層
14を成長する。その後、ゲート電極18を形成する部
分を前記p型導電層13までエッチングする。
ジスタの構造を示す。半絶縁性SiC基板11にバッファ
層12をエピタキシャル成長し、引き続いてp型導電層
13及びソース16、ドレイン電極17のためのn型層
14を成長する。その後、ゲート電極18を形成する部
分を前記p型導電層13までエッチングする。
【0011】ここでMOCVD法によりAlN絶縁体膜
15を堆積する。その後、ソース電極16,ドレイン電
極17,ゲート電極18を形成する。前記絶縁体膜15
とp型導電層13の界面準位は、SiCとAlNの格子
不整合が少なくかつAlN層が高温でエピタキシャル成
長されるため、均一な膜厚で界面準位の少ない良好な界
面が得られた。そのため、ゲート電極に正の電位を印加
すると界面近傍に電子が蓄積された反転層19が生じ、
高耐圧なエンハンスメント型のトランジスタが得られ
た。
15を堆積する。その後、ソース電極16,ドレイン電
極17,ゲート電極18を形成する。前記絶縁体膜15
とp型導電層13の界面準位は、SiCとAlNの格子
不整合が少なくかつAlN層が高温でエピタキシャル成
長されるため、均一な膜厚で界面準位の少ない良好な界
面が得られた。そのため、ゲート電極に正の電位を印加
すると界面近傍に電子が蓄積された反転層19が生じ、
高耐圧なエンハンスメント型のトランジスタが得られ
た。
【0012】
【発明の効果】以上説明したように本発明は、SiC系材
料からなる半導体トランジスタにおいて、SiCによる導
電層部に接してAlN層またはその混晶、例えばAlGaN層六
方晶を形成することにより、界面準位の少ない良好な界
面を形成され、その上部の電流を制御する電極によっ
て、絶縁体下部には反転層によるチャネルが形成し、耐
圧の高くかつ低損失なパワー半導体トランジスタを実現
できる。
料からなる半導体トランジスタにおいて、SiCによる導
電層部に接してAlN層またはその混晶、例えばAlGaN層六
方晶を形成することにより、界面準位の少ない良好な界
面を形成され、その上部の電流を制御する電極によっ
て、絶縁体下部には反転層によるチャネルが形成し、耐
圧の高くかつ低損失なパワー半導体トランジスタを実現
できる。
【図1】本発明の実施例の構造図
【図2】従来例の構造図
1 半絶縁性SiC基板 2 バッファ層 3 p型導電層 4 n型層 5 AlN絶縁体膜層 6 ソース電極 7 ドレイン電極 8 ゲート電極 9 反転層 11 半絶縁性SiC基板 12 バッファ層 13 p型導電層 14 n型層 15 AlN絶縁体膜層 16 ソース電極 17 ドレイン電極 18 ゲート電極 19 反転層
Claims (4)
- 【請求項1】 炭化シリコン層を導電層に含む半導体装
置において、半導体装置の一部として用いられる絶縁体
膜層に少なくともAlNを含んだ層を用いていることを特
徴とする半導体トランジスタ。 - 【請求項2】 炭化シリコン層を導電層に含む半導体装
置において、半導体装置の一部として用いられる絶縁体
膜層に少なくともAlNを含んだ混晶層を用いていること
を特徴とする半導体トランジスタ。 - 【請求項3】 炭化シリコン層を導電層に含む半導体装
置において、前記導電層と少なくともAlNを含んだ絶縁
体膜層が接していること特徴とする半導体トランジス
タ。 - 【請求項4】 炭化シリコン層を導電層に含む半導体装
置において、前記導電層と少なくともAlNを含んだ絶縁
体膜層が接しており、前記導電層の電流を制御する電極
端子からの電位変化し、前記絶縁層近傍の前記導電層を
流れる電流を制御することを特徴とする半導体トランジ
スタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10274926A JP2000106365A (ja) | 1998-09-29 | 1998-09-29 | 半導体トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10274926A JP2000106365A (ja) | 1998-09-29 | 1998-09-29 | 半導体トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000106365A true JP2000106365A (ja) | 2000-04-11 |
Family
ID=17548478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10274926A Pending JP2000106365A (ja) | 1998-09-29 | 1998-09-29 | 半導体トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000106365A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1657754A2 (en) | 2004-11-16 | 2006-05-17 | Fujitsu Limited | Compound semiconductor device and method of fabricating the same |
-
1998
- 1998-09-29 JP JP10274926A patent/JP2000106365A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1657754A2 (en) | 2004-11-16 | 2006-05-17 | Fujitsu Limited | Compound semiconductor device and method of fabricating the same |
US7638819B2 (en) | 2004-11-16 | 2009-12-29 | Fujitsu Limited | Compound semiconductor device and the fabricating method of the same |
US7838903B2 (en) | 2004-11-16 | 2010-11-23 | Fujitsu Limited | Compound semiconductor device and the fabricating method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107768439B (zh) | 非对称闭锁双向氮化镓开关 | |
JP5051980B2 (ja) | 半導体装置 | |
TWI555093B (zh) | 具有凹陷之阻障層之高電子移動率之電晶體 | |
CN101378062B (zh) | Ed反相电路及包含ed反相电路的集成电路元件 | |
US10475896B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
WO2006001369A1 (ja) | 半導体装置 | |
TW201138100A (en) | Normally-off gallium nitride field effect transistor | |
CN102709321A (zh) | 增强型开关器件及其制造方法 | |
JP2005086171A (ja) | 半導体装置及びその製造方法 | |
JP7368535B2 (ja) | 窒化ガリウムデバイス、スイッチングパワートランジスタ、駆動回路、及び窒化ガリウムデバイス製造方法 | |
US20230402525A1 (en) | Manufacturing method for n-polar gan transistor structure and semiconductor structure | |
CN102194819A (zh) | 一种基于MOS控制的增强型GaN异质结场效应晶体管 | |
CN206116406U (zh) | 一种具有复合势垒层结构的常关型iii‑v异质结场效应晶体管 | |
JP2010062552A (ja) | 電界効果トランジスタおよび電界効果トランジスタの製造方法 | |
US11049952B2 (en) | Integrated enhancement/depletion mode HEMT | |
CN210897283U (zh) | 一种半导体器件 | |
CN218274610U (zh) | 一种混合栅型GaN基的高电子迁移率晶体管 | |
JP2000106365A (ja) | 半導体トランジスタ | |
JP2012004178A (ja) | 電界効果トランジスタ | |
US11532739B2 (en) | Integrated enhancement/depletion mode HEMT and method for manufacturing the same | |
CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
TWI666773B (zh) | 半導體功率元件 | |
CN105826392B (zh) | 小能带隙iii-v族mosfet器件的非对称型源漏极结构 | |
CN101552286A (zh) | 金属-半导体场效应晶体管及其制作方法 | |
JPH03109740A (ja) | 半導体装置 |