JP2000102245A - 共振スイッチ - Google Patents
共振スイッチInfo
- Publication number
- JP2000102245A JP2000102245A JP10269733A JP26973398A JP2000102245A JP 2000102245 A JP2000102245 A JP 2000102245A JP 10269733 A JP10269733 A JP 10269733A JP 26973398 A JP26973398 A JP 26973398A JP 2000102245 A JP2000102245 A JP 2000102245A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor switch
- resonance
- power supply
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】スイッチング電源に用いる共振スイッチを構成
する半導体スイッチに過電圧が印加されることを防止す
る。 【解決手段】ダイオード１５と定電圧ダイオード１６は
互いに逆方向に接続され、半導体スイッチ１２のドレイ
ンと直流電源１７との間に接続されている。ダイオード
１５の逆耐圧電圧は直流電源１７の電圧以上となされて
いる。半導体スイッチ１２がオンの時、半導体スイッチ
１２のドレイン電流は正弦波状に増加し、減少する。半
導体スイッチ１２がオフの時、キャパシタ１４はインダ
クタ１３を流れる共振電流によって充電され、その電圧
は正弦波状に上昇する。この電圧が直流電源１７の電圧
ＥS と定電圧ダイオード１６のツェナー電圧Ｅ Z との和
の電圧に達すると、インダクタ１３を流れる電流は定電
圧ダイオード１６に流れ、半導体スイッチ１２のドレイ
ン−ソース間電圧はＥS ＋ＥZ にクランプされる。
する半導体スイッチに過電圧が印加されることを防止す
る。 【解決手段】ダイオード１５と定電圧ダイオード１６は
互いに逆方向に接続され、半導体スイッチ１２のドレイ
ンと直流電源１７との間に接続されている。ダイオード
１５の逆耐圧電圧は直流電源１７の電圧以上となされて
いる。半導体スイッチ１２がオンの時、半導体スイッチ
１２のドレイン電流は正弦波状に増加し、減少する。半
導体スイッチ１２がオフの時、キャパシタ１４はインダ
クタ１３を流れる共振電流によって充電され、その電圧
は正弦波状に上昇する。この電圧が直流電源１７の電圧
ＥS と定電圧ダイオード１６のツェナー電圧Ｅ Z との和
の電圧に達すると、インダクタ１３を流れる電流は定電
圧ダイオード１６に流れ、半導体スイッチ１２のドレイ
ン−ソース間電圧はＥS ＋ＥZ にクランプされる。
Description
【０００１】
【産業上の利用分野】本発明は、直流電圧を他の所望の
交流電圧又は直流電圧に変換するためのスイッチング電
源に用いる共振スイッチに係り、特に、共振スイッチを
構成する半導体スイッチに過電圧が印加されないように
するための構成に関する。
交流電圧又は直流電圧に変換するためのスイッチング電
源に用いる共振スイッチに係り、特に、共振スイッチを
構成する半導体スイッチに過電圧が印加されないように
するための構成に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】スイッ
チング電源には、トランスを用いない非絶縁型として、
バック・コンバータ（降圧型コンバータ）、ブースト・
コンバータ（昇圧型コンバータ）、バック／ブースト・
コンバータ（昇降圧型コンバータ）等が知られており、
また、トランスを用いる絶縁型としては、フォワード・
コンバータや、フライバック・コンバータ等が知られて
いるが、いずれの方式のスイッチング電源においても、
スイッチング素子としてはパワー・ＭＯＳ・トランジス
タや、バイポーラ・パワー・トランジスタ等の半導体ス
イッチが用いられている。
チング電源には、トランスを用いない非絶縁型として、
バック・コンバータ（降圧型コンバータ）、ブースト・
コンバータ（昇圧型コンバータ）、バック／ブースト・
コンバータ（昇降圧型コンバータ）等が知られており、
また、トランスを用いる絶縁型としては、フォワード・
コンバータや、フライバック・コンバータ等が知られて
いるが、いずれの方式のスイッチング電源においても、
スイッチング素子としてはパワー・ＭＯＳ・トランジス
タや、バイポーラ・パワー・トランジスタ等の半導体ス
イッチが用いられている。
【０００３】そして、スイッチング電源の損失として
は、半導体スイッチがオフの時に、当該半導体スイッチ
と並列に接続されたキャパシタに充電された電荷が、半
導体スイッチがオンとなる時に放電される、いわゆるキ
ャパシタの充放電損失が大部分を占めており、このキャ
パシタの充放電損失によってスイッチング電源の効率が
支配されている。なお、キャパシタの充放電損失Ｐは、
当該キャパシタの容量をＣ、当該キャパシタの電圧を
Ｖ、スイッチング周波数をｆとして次式で表されること
が知られている。 Ｐ＝Ｃ・Ｖ2・ｆ／2 …(1)
は、半導体スイッチがオフの時に、当該半導体スイッチ
と並列に接続されたキャパシタに充電された電荷が、半
導体スイッチがオンとなる時に放電される、いわゆるキ
ャパシタの充放電損失が大部分を占めており、このキャ
パシタの充放電損失によってスイッチング電源の効率が
支配されている。なお、キャパシタの充放電損失Ｐは、
当該キャパシタの容量をＣ、当該キャパシタの電圧を
Ｖ、スイッチング周波数をｆとして次式で表されること
が知られている。 Ｐ＝Ｃ・Ｖ2・ｆ／2 …(1)
【０００４】このキャパシタの充放電損失Ｐをゼロにす
るには、Ｃ＝ 0とすればよいことは明らかであるが、半
導体スイッチには必然的に寄生容量が付随するので、こ
の条件を実現することはできない。
るには、Ｃ＝ 0とすればよいことは明らかであるが、半
導体スイッチには必然的に寄生容量が付随するので、こ
の条件を実現することはできない。
【０００５】そこで、(1) 式においてＶ＝ 0、即ち半導
体スイッチに並列に接続されるキャパシタの電極間の電
圧をゼロとするゼロ電圧スイッチ法（Zero-Voltage Swi
tching 法。以下、ＺＶＳと称す）が提案され、各種ス
イッチング電源に採用されている。図６にＺＶＳを行う
電圧共振スイッチの構成例を示す。
体スイッチに並列に接続されるキャパシタの電極間の電
圧をゼロとするゼロ電圧スイッチ法（Zero-Voltage Swi
tching 法。以下、ＺＶＳと称す）が提案され、各種ス
イッチング電源に採用されている。図６にＺＶＳを行う
電圧共振スイッチの構成例を示す。
【０００６】図６（ａ）は半波Ｌ型共振スイッチと称さ
れるものであり、図中、１は共振スイッチ、２はパワー
・ＭＯＳ・トランジスタから成る半導体スイッチ、３は
キャパシタ、４はインダクタを示す。半導体スイッチ２
のゲートには所定の周期、所定のデューティ比を有する
スイッチ信号（以下、ＳＷ信号と称す）が入力される。
また、図６（ｂ）は全波Ｌ型共振スイッチと称されるも
のであり、図中、５はダイオードを示す。この共振スイ
ッチにおいても、半導体スイッチ２のゲートには所定の
周期、所定のデューティ比を有するＳＷ信号が入力され
る。なお、図６（ａ）、（ｂ）に示す共振スイッチの動
作は周知であるので、ここでは詳細な説明は省略する。
れるものであり、図中、１は共振スイッチ、２はパワー
・ＭＯＳ・トランジスタから成る半導体スイッチ、３は
キャパシタ、４はインダクタを示す。半導体スイッチ２
のゲートには所定の周期、所定のデューティ比を有する
スイッチ信号（以下、ＳＷ信号と称す）が入力される。
また、図６（ｂ）は全波Ｌ型共振スイッチと称されるも
のであり、図中、５はダイオードを示す。この共振スイ
ッチにおいても、半導体スイッチ２のゲートには所定の
周期、所定のデューティ比を有するＳＷ信号が入力され
る。なお、図６（ａ）、（ｂ）に示す共振スイッチの動
作は周知であるので、ここでは詳細な説明は省略する。
【０００７】図６（ａ）、（ｂ）に示すような共振スイ
ッチを用いたスイッチング電源は、一般に共振電源と称
されており、そのような共振電源の構成例を図７に示
す。図７は、図６（ｂ）と等価な全波Ｌ型共振スイッチ
を用いた昇圧型コンバータの構成例を示す図であり、図
中、６は直流電源、７はインダクタ、８はダイオード、
９はキャパシタ、１０は負荷抵抗を示す。なお、図７に
おいて、図６に示すものと対応するものについては図６
と同一の符号を付している。なお、直流電源６として
は、商用交流電源を直接整流する方式のものを用いるこ
とができることは当然である。
ッチを用いたスイッチング電源は、一般に共振電源と称
されており、そのような共振電源の構成例を図７に示
す。図７は、図６（ｂ）と等価な全波Ｌ型共振スイッチ
を用いた昇圧型コンバータの構成例を示す図であり、図
中、６は直流電源、７はインダクタ、８はダイオード、
９はキャパシタ、１０は負荷抵抗を示す。なお、図７に
おいて、図６に示すものと対応するものについては図６
と同一の符号を付している。なお、直流電源６として
は、商用交流電源を直接整流する方式のものを用いるこ
とができることは当然である。
【０００８】図７に示すスイッチング電源の動作は次の
ようである。半導体スイッチ２がオンの時にはインダク
タ７に誘電エネルギーが蓄積され、半導体スイッチ２が
オフの時に、このインダクタ７に蓄積された誘電エネル
ギーが負荷抵抗１０に伝達され、このことによって、電
圧変換が行われる。
ようである。半導体スイッチ２がオンの時にはインダク
タ７に誘電エネルギーが蓄積され、半導体スイッチ２が
オフの時に、このインダクタ７に蓄積された誘電エネル
ギーが負荷抵抗１０に伝達され、このことによって、電
圧変換が行われる。
【０００９】ところで、図７において、半導体スイッチ
２がオフの時のドレイン−ソース間電圧ｖDSは次の(2)
式で与えられる。 ｖDS＝Ｖ0 ＋Ｚn・ＩS・sinωnｔ …(2) ここで、Ｖ0 は負荷電圧、ＩS は半導体スイッチ２がオ
フとなる直前にインダクタ７に流れていた電流、Ｚn は
キャパシタ３とインダクタ４の共振インピーダンス、ω
n はその共振周波数であり、この共振インピーダンスＺ
n 、共振周波数ω n は、キャパシタ３の容量をＣr 、イ
ンダクタ４のインダクタンスをＬr として、それぞれ、 Ｚn ＝（Ｌr／Ｃr）1/2 …(3) ωn ＝（Ｌr・Ｃr）-1/2 …(4) で与えられる。
２がオフの時のドレイン−ソース間電圧ｖDSは次の(2)
式で与えられる。 ｖDS＝Ｖ0 ＋Ｚn・ＩS・sinωnｔ …(2) ここで、Ｖ0 は負荷電圧、ＩS は半導体スイッチ２がオ
フとなる直前にインダクタ７に流れていた電流、Ｚn は
キャパシタ３とインダクタ４の共振インピーダンス、ω
n はその共振周波数であり、この共振インピーダンスＺ
n 、共振周波数ω n は、キャパシタ３の容量をＣr 、イ
ンダクタ４のインダクタンスをＬr として、それぞれ、 Ｚn ＝（Ｌr／Ｃr）1/2 …(3) ωn ＝（Ｌr・Ｃr）-1/2 …(4) で与えられる。
【００１０】従って、半導体スイッチ２に印加される電
圧の最大値ｖDSmaxは、 ｖDSmax＝Ｖ0 ＋Ｚn・ＩS …(5) で与えられる。
圧の最大値ｖDSmaxは、 ｖDSmax＝Ｖ0 ＋Ｚn・ＩS …(5) で与えられる。
【００１１】ところで、いま、インダクタ７を流れる電
流がピーク値ＩS の三角波とすれば、入力電力ＰS と出
力電力ＰO は次のように表される。 ＰS ＝ＶS・ＩS／2 …(6) ＰO ＝ＶO・ＩO＝ＶO 2／Ｒ＝ηＰS＝η・ＶS・ＩS／2 …(7) ここで、ＶS は直流電源６の電圧、ＩS は直流電源６か
ら出力される電流、ＩOは負荷抵抗１０を流れる電流、
Ｒは負荷抵抗１０の抵抗値、ηは電力効率である。
流がピーク値ＩS の三角波とすれば、入力電力ＰS と出
力電力ＰO は次のように表される。 ＰS ＝ＶS・ＩS／2 …(6) ＰO ＝ＶO・ＩO＝ＶO 2／Ｒ＝ηＰS＝η・ＶS・ＩS／2 …(7) ここで、ＶS は直流電源６の電圧、ＩS は直流電源６か
ら出力される電流、ＩOは負荷抵抗１０を流れる電流、
Ｒは負荷抵抗１０の抵抗値、ηは電力効率である。
【００１２】また、昇圧比をｍとすれば、 ＶO ＝ｍ・ＶS …(8) である。
【００１３】従って、これらの関係から、上記の(5) 式
は次のように書き表される。 ｖDSmax ＝Ｖ0（1＋2・ｍ・Ｑ／η） …(9) ここで、Ｑはインダクタ４、キャパシタ３、及び負荷抵
抗１０からなる共振回路のＱであり、 Ｑ＝（Ｌr／Ｃr）1/2／Ｒ …(10) で与えられる。
は次のように書き表される。 ｖDSmax ＝Ｖ0（1＋2・ｍ・Ｑ／η） …(9) ここで、Ｑはインダクタ４、キャパシタ３、及び負荷抵
抗１０からなる共振回路のＱであり、 Ｑ＝（Ｌr／Ｃr）1/2／Ｒ …(10) で与えられる。
【００１４】ところで、ＺＶＳを行うには、通常、上記
のＱの値は 3〜 4程度にする必要があるのであるが、図
７に示す構成において上記のＱを 3〜 4にすると、半導
体スイッチ２のドレイン−ソース間の最大電圧ｖDSmax
は、ＺＶＳを行わない場合の電圧であるＶO の（1＋2・
ｍ・Ｑ／η）倍に達してしまう。
のＱの値は 3〜 4程度にする必要があるのであるが、図
７に示す構成において上記のＱを 3〜 4にすると、半導
体スイッチ２のドレイン−ソース間の最大電圧ｖDSmax
は、ＺＶＳを行わない場合の電圧であるＶO の（1＋2・
ｍ・Ｑ／η）倍に達してしまう。
【００１５】このように、図７に示すような構成によっ
てＺＶＳを行うと、半導体スイッチ２がオフの時に極め
て高い電圧がドレイン−ソース間に印加されてしまい、
商用交流電源を直接整流してスイッチングを行う、いわ
ゆるオフライン電源においては半導体スイッチの破壊の
原因となるという問題があるのである。なお、上記の例
では全波Ｌ型共振スイッチを用いた昇圧型コンバータの
場合について説明したが、上述した問題点は全波Ｌ型共
振スイッチを用いた昇圧型コンバータに限るものではな
く、共振スイッチを用いた共振電源において一般的に生
じるものである。また、上記の例では半導体スイッチ２
としてパワー・ＭＯＳ・トランジスタを用いるものとし
たが、半導体スイッチ２としてバイポーラ・パワー・ト
ランジスタを用いた共振スイッチにおいても同様の問題
が生じるものである。そして、バイポーラ・パワー・ト
ランジスタを用いた場合には、上記のゲート、ドレイ
ン、ソースをそれぞれベース、コレクタ、エミッタと読
み代えればよい。
てＺＶＳを行うと、半導体スイッチ２がオフの時に極め
て高い電圧がドレイン−ソース間に印加されてしまい、
商用交流電源を直接整流してスイッチングを行う、いわ
ゆるオフライン電源においては半導体スイッチの破壊の
原因となるという問題があるのである。なお、上記の例
では全波Ｌ型共振スイッチを用いた昇圧型コンバータの
場合について説明したが、上述した問題点は全波Ｌ型共
振スイッチを用いた昇圧型コンバータに限るものではな
く、共振スイッチを用いた共振電源において一般的に生
じるものである。また、上記の例では半導体スイッチ２
としてパワー・ＭＯＳ・トランジスタを用いるものとし
たが、半導体スイッチ２としてバイポーラ・パワー・ト
ランジスタを用いた共振スイッチにおいても同様の問題
が生じるものである。そして、バイポーラ・パワー・ト
ランジスタを用いた場合には、上記のゲート、ドレイ
ン、ソースをそれぞれベース、コレクタ、エミッタと読
み代えればよい。
【００１６】そこで、本発明は、半導体スイッチに過電
圧が印加されることを防ぐことができ、以てスイッチン
グ電源の安全性、信頼性を向上させることができる共振
スイッチを提供することを目的とするものである。
圧が印加されることを防ぐことができ、以てスイッチン
グ電源の安全性、信頼性を向上させることができる共振
スイッチを提供することを目的とするものである。
【００１７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の共振スイッチは、直流電源と、共振スイ
ッチを構成する半導体スイッチのドレインまたはコレク
タとの間に、ダイオードと定電圧ダイオードを互いに逆
方向に接続した直列回路またはバリスタを接続したこと
を特徴とする。
めに、本発明の共振スイッチは、直流電源と、共振スイ
ッチを構成する半導体スイッチのドレインまたはコレク
タとの間に、ダイオードと定電圧ダイオードを互いに逆
方向に接続した直列回路またはバリスタを接続したこと
を特徴とする。
【００１８】
【発明の実施の形態】以下、図面を参照しつつ発明の実
施の形態について説明する。図１は本発明に係る共振ス
イッチの一実施形態を示す図であり、図中、１２は半導
体スイッチ、１３はインダクタ、１４はキャパシタ、１
５はダイオード、１６は定電圧ダイオード、１７は直流
電源を示す。なお、図中、破線で示す部分、即ちインダ
クタ１３の半導体スイッチ１２と接続される側と反対側
は、後述するように、インダクタとキャパシタで構成さ
れる時定数回路等の適宜な回路を介して直流電源１７に
接続される。ダイオード１５と定電圧ダイオード１６は
互いに逆方向に接続され、半導体スイッチ１２であるパ
ワー・ＭＯＳ・トランジスタのドレインと直流電源１７
との間に接続されている。そして、ダイオード１５の逆
耐圧電圧は直流電源１７の電圧以上となされている。
施の形態について説明する。図１は本発明に係る共振ス
イッチの一実施形態を示す図であり、図中、１２は半導
体スイッチ、１３はインダクタ、１４はキャパシタ、１
５はダイオード、１６は定電圧ダイオード、１７は直流
電源を示す。なお、図中、破線で示す部分、即ちインダ
クタ１３の半導体スイッチ１２と接続される側と反対側
は、後述するように、インダクタとキャパシタで構成さ
れる時定数回路等の適宜な回路を介して直流電源１７に
接続される。ダイオード１５と定電圧ダイオード１６は
互いに逆方向に接続され、半導体スイッチ１２であるパ
ワー・ＭＯＳ・トランジスタのドレインと直流電源１７
との間に接続されている。そして、ダイオード１５の逆
耐圧電圧は直流電源１７の電圧以上となされている。
【００１９】以下、動作について図２に示す波形図を参
照して説明する。半導体スイッチ１２のゲートには、図
２（ａ）に示すような、所定の周期で、所定のデューテ
ィ比のＳＷ信号が入力される。半導体スイッチ１２がオ
ンの時は、ダイオード１５と定電圧ダイオード１６の直
列回路は回路動作に何等影響しないので、図１の点線で
示す部分が電流共振回路であるとすれば、半導体スイッ
チ１２のドレイン電流は図２（ｂ）に示すように、正弦
波状に増加し、減少する。
照して説明する。半導体スイッチ１２のゲートには、図
２（ａ）に示すような、所定の周期で、所定のデューテ
ィ比のＳＷ信号が入力される。半導体スイッチ１２がオ
ンの時は、ダイオード１５と定電圧ダイオード１６の直
列回路は回路動作に何等影響しないので、図１の点線で
示す部分が電流共振回路であるとすれば、半導体スイッ
チ１２のドレイン電流は図２（ｂ）に示すように、正弦
波状に増加し、減少する。
【００２０】半導体スイッチ１２がオフの時には、キャ
パシタ１４はインダクタ１３を流れる共振電流によって
充電され、その電圧は正弦波状に上昇する。そして、こ
のキャパシタ１４の電圧が直流電源１７の電圧ＥS と定
電圧ダイオード１６のツェナー電圧ＥZ との和の電圧で
ある（ＥS ＋ＥZ ）に達すると、インダクタ１３を流れ
る電流は定電圧ダイオード１６に流れ、キャパシタ１４
の電圧、即ち半導体スイッチ１２のドレイン−ソース間
電圧は図２（ｃ）に示すように（ＥS ＋ＥZ ）にクラン
プされる。
パシタ１４はインダクタ１３を流れる共振電流によって
充電され、その電圧は正弦波状に上昇する。そして、こ
のキャパシタ１４の電圧が直流電源１７の電圧ＥS と定
電圧ダイオード１６のツェナー電圧ＥZ との和の電圧で
ある（ＥS ＋ＥZ ）に達すると、インダクタ１３を流れ
る電流は定電圧ダイオード１６に流れ、キャパシタ１４
の電圧、即ち半導体スイッチ１２のドレイン−ソース間
電圧は図２（ｃ）に示すように（ＥS ＋ＥZ ）にクラン
プされる。
【００２１】そして、ここでは、このクランプ電圧は半
導体スイッチ１２の順方向耐電圧以下になされている。
これによって、半導体スイッチ１２が破壊されるのを防
止できる。
導体スイッチ１２の順方向耐電圧以下になされている。
これによって、半導体スイッチ１２が破壊されるのを防
止できる。
【００２２】共振周期の 1／4 周期を過ぎると、インダ
クタ１３を流れる電流は極性を反転し、半導体スイッチ
１２のドレイン−ソース間電圧ｖDSは減少する。このド
レイン−ソース間電圧ｖDSがクランプ電圧（ＥS ＋Ｅ
Z ）以下になると、定電圧ダイオード１６はオフとなる
ので、キャパシタ１４に充電されていた電圧によって共
振電流がインダクタ１３を流れ、キャパシタ１４の電圧
は正弦波状に減少する。
クタ１３を流れる電流は極性を反転し、半導体スイッチ
１２のドレイン−ソース間電圧ｖDSは減少する。このド
レイン−ソース間電圧ｖDSがクランプ電圧（ＥS ＋Ｅ
Z ）以下になると、定電圧ダイオード１６はオフとなる
ので、キャパシタ１４に充電されていた電圧によって共
振電流がインダクタ１３を流れ、キャパシタ１４の電圧
は正弦波状に減少する。
【００２３】従って、共振周期の半周期後にはキャパシ
タ１４の電圧はゼロとなるので、このタイミングで再び
半導体スイッチ１２をオンとすれば、ＺＶＳを行うこと
ができ、しかも半導体スイッチ１２に過電圧が印加さ
れ、破壊されるのを防止することができる。
タ１４の電圧はゼロとなるので、このタイミングで再び
半導体スイッチ１２をオンとすれば、ＺＶＳを行うこと
ができ、しかも半導体スイッチ１２に過電圧が印加さ
れ、破壊されるのを防止することができる。
【００２４】なお、以上の説明では、直流電源１７と半
導体スイッチ１２のドレインとの間に、ダイオード１５
と定電圧ダイオード１６とを互いに逆方向に接続した直
列回路を設けるものとしたが、当該ダイオード１５と定
電圧ダイオード１６の直列回路に代えて、図３に示すよ
うにバリスタ１８を用いてもよいものである。そしてそ
の場合には、バリスタ１８の放電電圧は直流電源１７の
電圧以上とする。この場合には、上記のクランプ電圧は
直流電源１７の電圧ＥS とバリスタ１８の放電電圧ＥD
の和（ＥS＋ＥD）となる。なお、図３において破線で示
す部分は、図１に関して説明したと同じである。
導体スイッチ１２のドレインとの間に、ダイオード１５
と定電圧ダイオード１６とを互いに逆方向に接続した直
列回路を設けるものとしたが、当該ダイオード１５と定
電圧ダイオード１６の直列回路に代えて、図３に示すよ
うにバリスタ１８を用いてもよいものである。そしてそ
の場合には、バリスタ１８の放電電圧は直流電源１７の
電圧以上とする。この場合には、上記のクランプ電圧は
直流電源１７の電圧ＥS とバリスタ１８の放電電圧ＥD
の和（ＥS＋ＥD）となる。なお、図３において破線で示
す部分は、図１に関して説明したと同じである。
【００２５】また、上記の例では半導体スイッチ１２と
してパワー・ＭＯＳ・トランジスタを用いるものとした
が、半導体スイッチ１２としてバイポーラ・パワー・ト
ランジスタを用いることもでき、その場合の動作の説明
は、上記のゲート、ドレイン、ソースをそれぞれベー
ス、コレクタ、エミッタと読み代えればよい。
してパワー・ＭＯＳ・トランジスタを用いるものとした
が、半導体スイッチ１２としてバイポーラ・パワー・ト
ランジスタを用いることもでき、その場合の動作の説明
は、上記のゲート、ドレイン、ソースをそれぞれベー
ス、コレクタ、エミッタと読み代えればよい。
【００２６】次に、本発明に係る共振スイッチを用いた
共振電源の構成例を図４に示す。図４において、２０は
インダクタ、２１は容量がＣS であるキャパシタ、２２
はトランス、２３はダイオード、２４はキャパシタ、２
５は負荷抵抗を示す。なお、図４において、図１に示す
構成と対応するものについては同一の符号を付す。
共振電源の構成例を図４に示す。図４において、２０は
インダクタ、２１は容量がＣS であるキャパシタ、２２
はトランス、２３はダイオード、２４はキャパシタ、２
５は負荷抵抗を示す。なお、図４において、図１に示す
構成と対応するものについては同一の符号を付す。
【００２７】以下、図４に示す共振電源の動作について
図５の波形図を参照して説明する。半導体スイッチ１２
のゲートには、図５（ａ）に示すような、所定の周期
で、所定のデューティ比のＳＷ信号が入力される。半導
体スイッチ１２がオンのとき、トランス２２の１次漏洩
インダクタンスＬ S と、キャパシタ２１と、半導体スイ
ッチ１２は電流共振スイッチとなり、共振角周波数（Ｌ
S・ＣS）-1/2 を持つ正弦波電流をトランス２２に流して
負荷抵抗２５に電力を供給する。このとき、半導体スイ
ッチ１２のドレイン電流は図５（ｂ）に示すようであ
り、図５（ｂ）から明らかなように、ゼロ電流スイッチ
ングとするための条件は、 ＴON＝π・（ＬS・ＣS）1/2 …(11) である。
図５の波形図を参照して説明する。半導体スイッチ１２
のゲートには、図５（ａ）に示すような、所定の周期
で、所定のデューティ比のＳＷ信号が入力される。半導
体スイッチ１２がオンのとき、トランス２２の１次漏洩
インダクタンスＬ S と、キャパシタ２１と、半導体スイ
ッチ１２は電流共振スイッチとなり、共振角周波数（Ｌ
S・ＣS）-1/2 を持つ正弦波電流をトランス２２に流して
負荷抵抗２５に電力を供給する。このとき、半導体スイ
ッチ１２のドレイン電流は図５（ｂ）に示すようであ
り、図５（ｂ）から明らかなように、ゼロ電流スイッチ
ングとするための条件は、 ＴON＝π・（ＬS・ＣS）1/2 …(11) である。
【００２８】次に、半導体スイッチ１２がオフの時、ト
ランス２２の１次励磁インダクタ１３（インダクタンス
はＬr ）と、キャパシタ１４（容量はＣr ）が電圧共振
回路を形成し、図５（ｃ）に示すように半導体スイッチ
１２のドレイン−ソース間電圧ｖDSは正弦波状に徐々に
増加し、これによってキャパシタ１４は正弦波状に充電
される。そして、図５（ｃ）に示すように、時刻ｔr の
時に半導体スイッチ１２のドレイン−ソース間電圧ｖDS
が上述したクランプ電圧（ＥS ＋ＥZ ）に達すると、キ
ャパシタ１４の充電は停止し、キャパシタ電圧は一定に
保たれる。
ランス２２の１次励磁インダクタ１３（インダクタンス
はＬr ）と、キャパシタ１４（容量はＣr ）が電圧共振
回路を形成し、図５（ｃ）に示すように半導体スイッチ
１２のドレイン−ソース間電圧ｖDSは正弦波状に徐々に
増加し、これによってキャパシタ１４は正弦波状に充電
される。そして、図５（ｃ）に示すように、時刻ｔr の
時に半導体スイッチ１２のドレイン−ソース間電圧ｖDS
が上述したクランプ電圧（ＥS ＋ＥZ ）に達すると、キ
ャパシタ１４の充電は停止し、キャパシタ電圧は一定に
保たれる。
【００２９】更に、時間が経過し、図５（ｃ）のｔf の
時刻になると、キャパシタ１４に充電されていた電圧に
よって共振電流がトランス２２に流れ、キャパシタ１４
の電圧は正弦波状に減少する。従って、図５（ｃ）から
明らかなように ＴOFF ≒π・（Ｌr・Ｃr）1/2 …(12) とすれば、ＺＶＳを行うことができる。
時刻になると、キャパシタ１４に充電されていた電圧に
よって共振電流がトランス２２に流れ、キャパシタ１４
の電圧は正弦波状に減少する。従って、図５（ｃ）から
明らかなように ＴOFF ≒π・（Ｌr・Ｃr）1/2 …(12) とすれば、ＺＶＳを行うことができる。
【００３０】実際、図４において、直流電源１７の電源
電圧を 140Ｖ、ＬS ＝ 0.05ｍＨ、ＣS ＝ 67.5ｎＦ、ト
ランス２２の１次励磁インダクタ１３のインダクタンス
Ｌr＝4.65ｍＨ、２次励磁インダクタンス95μＨ、Ｃr
＝ 380ｐＦ、負荷抵抗の抵抗値を20Ωとするとき、図中
のダイオード１５と定電圧ダイオード１６の直列接続回
路を設けない場合には半導体スイッチ１２に印加する最
大電圧は 600Ｖ程度にまで達するが、図４に示す構成と
し、ダイオード１５の逆耐圧電圧を直流電源１７の電源
電圧以上とし、且つ定電圧ダイオード１６のツェナー電
圧ＥZ ＝ 240Ｖとした場合には、半導体スイッチ１２に
印加する最大電圧を 380Ｖ程度に抑えることができるこ
とが確認されている。
電圧を 140Ｖ、ＬS ＝ 0.05ｍＨ、ＣS ＝ 67.5ｎＦ、ト
ランス２２の１次励磁インダクタ１３のインダクタンス
Ｌr＝4.65ｍＨ、２次励磁インダクタンス95μＨ、Ｃr
＝ 380ｐＦ、負荷抵抗の抵抗値を20Ωとするとき、図中
のダイオード１５と定電圧ダイオード１６の直列接続回
路を設けない場合には半導体スイッチ１２に印加する最
大電圧は 600Ｖ程度にまで達するが、図４に示す構成と
し、ダイオード１５の逆耐圧電圧を直流電源１７の電源
電圧以上とし、且つ定電圧ダイオード１６のツェナー電
圧ＥZ ＝ 240Ｖとした場合には、半導体スイッチ１２に
印加する最大電圧を 380Ｖ程度に抑えることができるこ
とが確認されている。
【００３１】以上のようであるから、この共振スイッチ
によれば、共振スイッチの本来の動作に影響することな
く、半導体スイッチを構成するスイッチ素子に過電圧が
印加されることを防ぐことができ、以てスイッチング電
源の安全性、信頼性を向上させることができる。
によれば、共振スイッチの本来の動作に影響することな
く、半導体スイッチを構成するスイッチ素子に過電圧が
印加されることを防ぐことができ、以てスイッチング電
源の安全性、信頼性を向上させることができる。
【図１】 本発明に係る共振スイッチの一実施形態を示
す図である。
す図である。
【図２】 図１に示す共振スイッチの動作を説明するた
めの波形図である。
めの波形図である。
【図３】 本発明に係る共振スイッチの他の実施形態を
示す図である。
示す図である。
【図４】 図１に示す共振スイッチを用いた共振電源の
構成例を示す図である。
構成例を示す図である。
【図５】 図４に示す共振電源の動作を説明するための
波形図である。
波形図である。
【図６】 従来の電圧共振スイッチの構成例を示す図で
ある。
ある。
【図７】 従来の電圧共振スイッチを用いた共振電源の
構成例を示す図である。
構成例を示す図である。
１…共振スイッチ、２…パワー・ＭＯＳ・トランジスタ
から成る半導体スイッチ、３…キャパシタ、４…インダ
クタ、５…ダイオード、６…直流電源、７…インダク
タ、８…ダイオード、９…キャパシタ、１０…負荷抵
抗、１２…半導体スイッチ、１３…インダクタ、１４…
キャパシタ、１５…ダイオード、１６…定電圧ダイオー
ド、１７…直流電源、１８…バリスタ、２０…インダク
タ、２１…キャパシタ、２２…トランス、２３…ダイオ
ード、２４…キャパシタ、２５…負荷抵抗。
から成る半導体スイッチ、３…キャパシタ、４…インダ
クタ、５…ダイオード、６…直流電源、７…インダク
タ、８…ダイオード、９…キャパシタ、１０…負荷抵
抗、１２…半導体スイッチ、１３…インダクタ、１４…
キャパシタ、１５…ダイオード、１６…定電圧ダイオー
ド、１７…直流電源、１８…バリスタ、２０…インダク
タ、２１…キャパシタ、２２…トランス、２３…ダイオ
ード、２４…キャパシタ、２５…負荷抵抗。
フロントページの続き Ｆターム(参考） 5H730 AA01 AA20 BB14 BB43 BB66 DD04 DD41 EE02 EE07 FG01 XX12 5H740 BA12 BB01 BB02 BB07 BC04 MM01 5J055 AX31 AX37 BX16 CX13 CX19 DX03 DX22 DX55 EY05 EY07 EY10 EY12 EY13 EZ14 EZ51 GX01 GX04
Claims (1)
- 【請求項１】直流電源と、共振スイッチを構成する半導
体スイッチのドレインまたはコレクタとの間に、ダイオ
ードと定電圧ダイオードを互いに逆方向に接続した直列
回路またはバリスタを接続したことを特徴とする共振ス
イッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10269733A JP2000102245A (ja) | 1998-09-24 | 1998-09-24 | 共振スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10269733A JP2000102245A (ja) | 1998-09-24 | 1998-09-24 | 共振スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000102245A true JP2000102245A (ja) | 2000-04-07 |
Family
ID=17476417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10269733A Pending JP2000102245A (ja) | 1998-09-24 | 1998-09-24 | 共振スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000102245A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020079092A (ko) * | 2001-04-13 | 2002-10-19 | 주식회사한영전자 | 역전압 차단 다이오드를 이용한 근접 스위치 |
| US6657874B2 (en) | 2001-11-27 | 2003-12-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor converter circuit and circuit module |
| JP2021082752A (ja) * | 2019-11-21 | 2021-05-27 | 豊興工業株式会社 | ソレノイド駆動回路 |
-
1998
- 1998-09-24 JP JP10269733A patent/JP2000102245A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020079092A (ko) * | 2001-04-13 | 2002-10-19 | 주식회사한영전자 | 역전압 차단 다이오드를 이용한 근접 스위치 |
| US6657874B2 (en) | 2001-11-27 | 2003-12-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor converter circuit and circuit module |
| JP2021082752A (ja) * | 2019-11-21 | 2021-05-27 | 豊興工業株式会社 | ソレノイド駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7023186B2 (en) | Two stage boost converter topology | |
| US7203080B2 (en) | DC converter | |
| JP2002539750A (ja) | フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式 | |
| JP4632023B2 (ja) | 電力変換装置 | |
| US9787197B2 (en) | Switching power supply unit | |
| US6185111B1 (en) | Switching power supply apparatus | |
| US7944188B1 (en) | Power converter circuits having bipolar outputs and bipolar inputs | |
| JP4439979B2 (ja) | 電源装置 | |
| CN113746341A (zh) | 开关转换器及其操作方法和控制器电路 | |
| US6906931B1 (en) | Zero-voltage switching half-bridge DC-DC converter topology by utilizing the transformer leakage inductance trapped energy | |
| CN115224909A (zh) | 电力转换装置 | |
| JP3528920B2 (ja) | スイッチング電源装置 | |
| JP3528921B2 (ja) | スイッチング電源装置 | |
| JP2015228760A (ja) | スイッチング電源装置 | |
| JPH0833341A (ja) | 力率改善型スイッチング電源回路 | |
| JP2000102245A (ja) | 共振スイッチ | |
| JPH10323034A (ja) | 同期倍電流電源 | |
| JP4269588B2 (ja) | スイッチング電源装置 | |
| WO2017122579A1 (ja) | 位相シフト方式フルブリッジ型電源回路 | |
| JP4329451B2 (ja) | スイッチング電源装置 | |
| JP4383946B2 (ja) | 電源装置 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JPH06284723A (ja) | 電源装置 | |
| JP3138998B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP3427238B2 (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090204 |