JP2000100822A - 信頼性の改善されたダマシン相互接続とその製造方法 - Google Patents

信頼性の改善されたダマシン相互接続とその製造方法

Info

Publication number
JP2000100822A
JP2000100822A JP11264159A JP26415999A JP2000100822A JP 2000100822 A JP2000100822 A JP 2000100822A JP 11264159 A JP11264159 A JP 11264159A JP 26415999 A JP26415999 A JP 26415999A JP 2000100822 A JP2000100822 A JP 2000100822A
Authority
JP
Japan
Prior art keywords
layer
metal
barrier layer
damascene structure
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11264159A
Other languages
English (en)
Inventor
Larry Clevenger
ラリー・クレヴェンガー
Jr Ronald G Filippi
ロナルド・ジー・フィリッピ・ジュニア
Jeffrey Gambino
ジェフリー・ガンビーノ
Lynne Gignac
リン・ギニャック
Jeffery L Hurd
ジェフリー・エル・ハード
Mark Hoinkis
マーク・ホインキス
Roy C Iggulden
ロイ・シー・イガルデン
Ebrahim Mehter
エブラヒム・メフテル
Kenneth P Rodbell
ケニス・ピー・ロッドベル
Florian Schnabel
フロリアン・シュナーベル
Stefan J Weber
シュテファン・ジェイ・ウェーバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Publication of JP2000100822A publication Critical patent/JP2000100822A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体基板の絶縁体層内の凹部における信頼
性の改善された導電性ダマシン構造とその製造方法を提
供すること。 【解決手段】 この方法は、凹部内に絶縁体層と接触す
る第1の金属を含む湿潤層を付着させる段階と、湿潤層
の上に障壁層を均一に付着させる段階と、障壁層の上に
第2の金属を含む導電層を付着させる段階とを含む。導
電層付着段階は、第1と第2の金属が障壁層中に拡散し
て第1の金属と第2の金属の金属間化合物を生成する温
度よりも低い温度で行われる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップの製
造に関し、より詳細には、導電層と湿潤層ととの間の金
属間化合物の形成が減少した高信頼性ダマシン相互接続
と、そのような相互接続の製造方法に関する。
【0002】
【従来の技術】半導体チップの設計において、トランジ
スタ、キャパシタ、集積回路の作動構成要素を含む類似
物などの様々な超小型電気構成要素は、通常アルミニウ
ム(Al)かアルミニウムの何らかの金の金属相互接続
によって互いに接続される。相互接続は、通常、各トレ
ンチを互いに分離する誘電層内にエッチングされたトレ
ンチ内に重ねて付着された複数の金属層、すなわちダマ
シン構造を含む。このようなダマシン構造は、対として
レイアウトされ、二重ダマシン構造と呼ばれる。
【0003】相互接続は、電流を流す動作中に電子の流
れによって生じる物質の移動として定義される「エレク
トロマイグレーション」を受ける。相互接続と周囲の誘
電体との側壁境界面が、金属線における物質移動の1つ
の主な経路として確認されている。もう1つの経路は、
金属の結晶粒界である。湿潤層、障壁層、誘電体と金属
層の間のライナなどの冗長層を有する相互接続を使用す
ると、初期の集積回路設計で経験した歴史的レベルのエ
レクトロマイグレーションの問題が大幅に軽減される。
しかしながら、当技術分野で使用されている代表的な側
壁ライナには、依然としてエレクトロマイグレーション
が生じている。より小さいチップ上により多くの機能を
作り出すために、相互接続線の横方向および縦方向の寸
法のサイズが絶えず小さくなっており、相互接続障害が
起こるまでの「エレクトロマイグレーション寿命」を長
くする目的は、ますます重要な問題になっている。
【0004】本発明は、相互接続回路網内の金属間化合
物の形成を制限または阻止することによって金属線のエ
レクトロマイグレーション寿命を定量的に長くする。通
常、金属間化合物は、金属層が湿潤層と反応するときに
形成される。金属層付着段階における高い温度、障壁層
の不均一性、あるいは高い温度と不均一性の両方が、こ
の反応を悪化させることがある。半導体業界において接
点のサイズが小さくなるにつれて、付着温度が高くな
り、障壁層カバーの均一性が低下し、そのためにこのよ
うな金属間化合物が形成される。金属間化合物の形成に
より、製造工程中に金属線の金属が消費され、したがっ
て電流が流れてエレクトロマイグレーションが始まる前
に金属の量が減少する。
【0005】
【発明が解決しようとする課題】本発明の目的は、湿潤
層の上に付着された導電線内での金属間化合物の形成の
量を制限する金属付着方法を提供することである。より
具体的には、本発明の目的は、Ti湿潤層の上に付着さ
れたAl線内部でのTiAl3の形成を制限することで
ある。
【0006】
【課題を解決するための手段】上記その他の目的を達成
するため、かつその目的に鑑みて、本発明は、半導体基
板上の絶縁体層内の凹部に導電性ダマシン構造を製作す
る方法を提供する。この方法は、凹部に絶縁体と接する
第1の金属を含む湿潤層を付着させる段階と、湿潤層の
上に均一な障壁層を付着させる段階と、障壁層の上に第
2の金属を含む導電層を付着させる段階とを含む。導電
層の付着段階は、第1と第2の金属が障壁層に拡散して
互いに反応し第1と第2の金属の金属間化合物を生成す
る温度よりも低い温度で行う。
【0007】障壁層は、第1と第2の金属の拡散温度が
第1の金属と第2の金属の反応温度よりも高い任意の組
成物を含むことができる。第2の金属は、化学的気相付
着法(CVD)で付着させることができる。第1の金属
はチタンでよく、第2の金属は、アルミニウムでよい。
障壁層は、窒化チタン(TiN)、窒化タンタル(Ta
N)、タングステン(W)、窒化タングステン(W
N)、アルミニウム化チタン(TiAl3)、およびそ
れらの材料の組合せからなるグループから選択された成
分を含むことができる。
【0008】得られる導電性ダマシン構造は、凹部内で
絶縁体と接触する第1の金属を含む湿潤層と、湿潤層の
上の均一な障壁層と、障壁層の上の第2の金属を含む導
電層とを含む。障壁層は、第1と第2の金属が互いに反
応する反応温度よりも高い拡散温度よりも低い温度で第
1と第2の金属が障壁層に拡散するのを防ぐ組成物を含
む。
【0009】
【発明の実施の形態】次に、図面を参照すると、同じ参
照数字は一貫して同じ要素を指すが、図1は、酸化シリ
コンなどの非導電性材料からなる絶縁体層10を示す。
絶縁体層10は、シリコン・ウェハなどの基板11の上
にあってもよい。基板11と絶縁体層10の間に、他の
層(図示せず)が配置されることもある。絶縁体層10
のトレンチまたはダマシン構造とも呼ばれる凹部12お
よび12'は、反応性イオン・エッチングなど、当技術
分野で周知の任意の方法で形成することができる。凹部
12は、単一ダマシン構造として知られ、凹部12'は
二重ダマシン構造として知られる。各凹部12、12'
は、2つの側壁14と底面16を有する。凹部12'
は、その底面16から絶縁体層10の底面まで延びるビ
ア17を備える。
【0010】次に図2を参照すると、湿潤層18が凹部
12および12'に付着された図1の絶縁体層10の概
略断面図を示す。湿潤層18は、側壁14に付着された
厚さ「W1」のチタン(Ti)などの金属である。湿潤
層18は、コリメートまたはイオン化物理蒸着法(PV
D)、CVD、または当技術分野で周知の任意の方法で
付着させることができる。
【0011】次に図3を参照すると、湿潤層18の上に
障壁層20が形成された図2の絶縁体層10の概略断面
図を示す。障壁層20は、好ましくは10〜1,000
オングストローム、より好ましくは50〜500オング
ストロームの側壁厚さ「W2」を有する窒化チタン(T
iN)などの非反応性化合物である。障壁層の側壁の厚
さは、ある程度ビア17のサイズに依存し、障壁層20
は、ビア17を閉じるほど厚くてはならない。ただし、
障壁層20の側壁の厚さW2は、湿潤層18の側壁の厚
さW1よりも厚いか、より均一か、あるいはより厚くか
つより均一でなければならない。均一性と厚さが必要な
のは、導電層が障壁層20を貫通して湿潤層18と反応
できる薄いスポットがないようにするためにである。
【0012】障壁層20は、湿潤層18と金属層(後で
説明する)の構成要素の拡散温度が、これらの構成要素
の反応温度よりも高い任意の材料を含む。窒化チタン
(TiN)が好ましい。他の障壁層材料は、窒化タンタ
ル(TaN)、タングステン(W)、窒化タングステン
(WN)、アルミニウム化チタン(TiAl3)および
それらの材料の任意の組合せを含むことができるが、そ
れだけに制限されるものではない。通常、障壁層20
は、特に、湿潤層18が、CVD以外の方法で付着した
ときのように不均一な場合、または側壁14がテーパ状
ではなく直線状の場合は、均一性を最適にするために化
学的気相付着(CVD)によって付着する。側壁14が
テーパ状の場合、または湿潤層18が、CVDによって
付着したときのように均一な場合は、他の障壁層付着方
法で、湿潤層18を満足できるように均一に覆うことが
できる。
【0013】次に図4を参照すると、導電層22が凹部
12および12'を完全に充填している図3の絶縁体層
10を示す。導電層22は、通常、アルミニウム(A
l)などの金属である。導電層22は、また、アルミニ
ウム銅合金(AlCu)で覆われたAlを含む多層導電
層でもよい。また、本発明の方法と構造を、銅(Cu)
などの他の金属をベースとするダマシン相互接続と共に
使用することもできる。
【0014】図5は、化学的機械研磨(CMP)ステッ
プなど、当技術分野で周知の標準的な除去プロセスの後
の図4の絶縁体層10を示す。このプロセスで、絶縁体
層10の上面に付着された湿潤層、障壁層、および金属
層の諸成分を除去する。したがって、除去プロセスを適
用した後、これらの層は、凹部12、12'内にのみ残
る。
【0015】本発明の方法は、相互接続構造内の金属間
化合物が最少の関連する構造をもたらす。この方法は、
障壁層のカバーの均一性を最大にし、導電層の付着温度
を最低にすることにより、この結果を達成する。チタン
とアルミニウムの間の反応は、350℃で始まる。一
方、TiN障壁層20が使用されるとき、湿潤層18の
Tiと導電層22のAlの間の反応は、430℃よりも
低い温度で起こることはない。430℃よりも高いとき
だけ、湿潤層18からのTiと導電層22からのAl
が、TiN障壁層20に拡散し、互いに反応する。それ
よりも低い温度では、TiN障壁層20は、TiとAl
がそれを通して拡散できず、互いに接触して反応するこ
とができない膜として働く。
【0016】したがって、最高付着温度は、膜(すなわ
ち、障壁層20)の拡散特性によって制御される。Ti
N障壁層20が湿潤層18を均一に覆うとき、430℃
までのアルミニウム付着温度を使用しても金属間化合物
TiAl3は生成されない。他の障壁層組成物(ならび
に他の湿潤層と導電層金属)は、異なる最高付着温度を
生じる。
【0017】湿潤層18のTiと導電層22のAlとの
間の反応を回避しなければならないが、TiAl3自体
は、障壁層20に使用することができる。TiAl3
存在を回避しなければならないわけではないので、Ti
Al3の障壁層20が可能である。そうではなくて、装
置を使用し始める前に利用可能な金属の量を減らすこと
によって相互接続のエレクトロマイグレーション寿命を
短くする反応による金属の損失を回避しなければならな
い。
【0018】
【実施例】以下の実施例は、本発明の全体的な性質をよ
り明瞭に実証するために含まれる。この実施例は、例示
的なものであり、本発明を制限するものではない。
【0019】二重ダマシン構造を、様々な機構によって
様々な温度で様々な厚さに付着されたTi、TiN、お
よびAlCu材料を含む様々なメタライゼーション・ス
キームを有する相互接続で充填した。相互接続は、当技
術分野で周知の標準的な歩留まり試験回路である1×1
信頼性試験構造上に形成した。
【0020】次に、図6、7および8を参照すると、1
×1信頼性試験回路構造28の代表的な構成の概略図が
示してある。試験回路構造28は、電流を運搬する金属
線32がその上に付着された基板30を有する。電流を
運搬する金属線32の上に絶縁性誘電層34が付着さ
れ、ダマシン構造36とビア38を含む二重ダマシン構
造が、誘電層34内に形成される。
【0021】図8に、ダマシン構造36とビア38を通
る断面を示すが、この図では、分かりやすくするため
に、導電層42だけを示し、詳細な湿潤層と障壁層はな
い。ビア38は、ダマシン構造36を電流運搬金属線3
2に接続する。ダマシン構造36は、アルミニウム・リ
ザーバ40に接続され、アルミニウム・リザーバ40は
接地されている。アルミニウム・リザーバ40は、本質
的に、金属の量がビア38および二重ダマシン構造36
よりもずっと多い導電構造である。したがって、エレク
トロマイグレーション作用により、アースへの接続部で
はなく試験中のクリティカルな構造(すなわち、ビア3
8および二重ダマシン構造36)上で最初に障害が発生
する。
【0022】試験を行なうため、電流運搬金属線32を
電源に接続し、電流がビア38を通って二重ダマシン構
造36内およびリザーバ40に流れるようにする。二重
ダマシン構造36の両端間の初期抵抗を測定し、この抵
抗を試験の間中監視する。抵抗が元の抵抗値の120%
まで増大したときに回路が障害と見なされる。一般に、
図6、7および8に示したものと類似の40〜100個
の試験回路を、試験するタイプのダマシン構造図に作成
する。ダマシン構造の各タイプごとに複数の試験回路の
それぞれについて抵抗を追跡し、t50値を記録する。
t50値は、特定のタイプのダマシン構造の50%が障
害を起こすまでの時間を表す。
【0023】試験回路構造28と類似しているが必ずし
も厳密に同じでなくてもよい試験回路構造で、様々なダ
マシン構造の試験を行った。試験は、各回路で、250
℃で10mA/μm2(ミリアンペア/平方ミクロン)
の電流を流して行った。説明する試験では、二重ダマシ
ン構造36は、さらに、試験するメタライゼーション・
スキーム(湿潤層、導電層、および障壁層が存在する場
合はその層の特定の組成と、これらの層の厚さ、その他
のプロセス・パラメータ)に応じて、絶縁性誘電層34
のトレンチ壁と導電層42の間の1つまたは複数の層を
含んでいた。表1に、試験したメタライゼーション・ス
キーム、各スキームの導電層(Al)付着温度、および
それぞれのケースで得た結果を示す。最も高いt50値
は、最も長い寿命の相互接続構造をもたらすメタライゼ
ーション・スキームを示す。
【表1】
【0024】*バックスラッシュによって分離された各
記号は、示した順に付着または実施された個々の層また
は工程段階を示す。金属記号の前の数字(たとえば、2
50Ti)は、層の厚さをオングストローム単位で示
す。
【0025】表1から、Ti層とAl層の間に障壁層を
有し、最も低いアルミニウム付着温度を有するサンプル
Dのt50値が最も高かったことが分かる。TiAl3
の形成を助ける工程段階または構造を有するサンプルは
それぞれ、低いt50値を示した。たとえば、サンプル
C、EおよびFは障壁層がなく、サンプルAおよびBは
Al付着温度が高く、サンプルE、F、GおよびHはす
べて、導電層付着後に強制充填段階を含んでいた。強制
充填ステップは、構造を一般に加圧下でAl付着温度よ
りも高い温度にかけて、付着後にAlをリフローさせ、
それによってAlで「強制的」に、ボイドなしにダマシ
ン構造をより密に「充填」させる段階を含む。したがっ
て、サンプルGは、障壁層と低いAl付着温度で作成さ
れたが、高温度の強制充填部分にさらされるため、依然
として金属間化合物が生成された。この結果は、障壁層
を提供すること、および障壁層へのAlとTiの拡散温
度よりも低い温度を加工の間中維持することの重要性を
示している。
【0026】したがって、サンプルDは、最も高いt5
0を示した。サンプルDは、均一性のためにCVDによ
って付着されたTiNの100オングストロームの障壁
層と、400℃のアルミニウム付着温度を有していた。
400℃の温度は、TiNへのAlとTiの拡散温度
(約430℃)よりも低い。各タイプのサンプルのトン
ネル電子顕微鏡(TEM)分析により、サンプルD以外
の各タイプのサンプルの導電層と障壁層の間にTiAl
3がかなり形成されることが分かった。また、サンプル
D(PVD Ti/CVD TiN/CVD Al/P
VD Al)と類似の層構造を有するが、Al付着温度
は460℃であるメタライゼーション・スキームは、T
EM分析により、やはり導電層と障壁層の間にTiAl
3がかなり形成されることが分かった。
【0027】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0028】(1)半導体基板上の絶縁体層内の凹部に
導電性ダマシン構造を作成する方法であって、ダマシン
構造が、第1の金属の湿潤層と第2の金属の導電層を含
み、前記第1の金属と前記2の金属が、互いに反応して
金属間化合物を生成するある反応温度を有し、前記凹部
に前記絶縁体と接触して湿潤層を付着させる段階(a)
と、前記湿潤層の上に、前記反応温度よりも高い拡散温
度未満で前記第1および第2の金属が拡散するのを防ぐ
組成物を含む均一な障壁層を付着させる段階(b)と、
前記拡散温度以下の温度で、前記障壁層の上に前記導電
層を付着させる段階(c)とを含む方法。 (2)前記段階(b)が、化学的気相付着によって前記
障壁層を付着させる段階をさらに含む、上記(1)に記
載の導電性ダマシン構造を作成する方法。 (3)前記第1の金属がTiを含み、前記第2の金属が
Alを含む、上記(1)に記載の導電性ダマシン構造を
作成する方法。 (4)前記障壁層が、TiN、TaN、TiAl3
W、WNおよびそれらの組合せからなるグループから選
択された成分を含む、上記(3)に記載の導電性ダマシ
ン構造を作成する方法。 (5)前記障壁層がTiNであり、前記拡散温度が約4
30℃である、上記(4)に記載の導電性ダマシン構造
を作成する方法。 (6)前記段階(c)の後の製作段階を前記拡散温度よ
りも高い温度で実行しない、上記(1)に記載の導電性
ダマシン構造を作成する方法。 (7)半導体基板上の絶縁体層内の凹部における導電性
ダマシン構造であって、前記凹部内で前記絶縁体層と接
触する第1の金属を含む湿潤層と、前記湿潤層の上の均
一な障壁層と、前記障壁層上の第2の金属を含む導電層
とを含み、前記障壁層が、第1と第2の金属が互いに反
応する反応温度よりも高い拡散温度を有する導電性ダマ
シン構造。 (8)前記第1の金属がTiを含み、前記第2の金属が
Alを含む、上記(7)に記載の導電性ダマシン構造。 (9)前記障壁層が、TiN、TaN、TiAl3
W、WNおよびそれらの組合せからなるグループから選
択された成分を含む、上記(8)に記載の導電性ダマシ
ン構造。 (10)前記ダマシン構造が二重ダマシン構造である、
上記(8)に記載の導電性ダマシン構造。
【図面の簡単な説明】
【図1】左側に単一のダマシン構造を、右側に二重ダマ
シン構造を示す、2つの凹部を有する絶縁体層の概略断
面図である。
【図2】凹部に湿潤層が付着された図1に示した絶縁体
層の概略断面図である。
【図3】湿潤層上に障壁層が付着された図2に示した絶
縁体層の概略断面図である。
【図4】障壁層上に導電層が付着された図3に示した絶
縁体層の概略断面図である。
【図5】絶縁体層の上面に付着された湿潤層、障壁層、
および金属層の諸成分を標準の除去プロセスで除去した
後の、図4に示した絶縁体層の概略断面図である。
【図6】代表的な信頼性試験回路構造の概略上面図であ
る。
【図7】図6の線5A−5Aに沿って切断した概略図で
ある。
【図8】図6の線5B−5Bに沿って切断した概略図で
ある。
【符号の説明】
10 絶縁体層 11 基板 12 凹部 14 側壁 16 底面 17 ビア 18 湿潤層 20 障壁層 22 導電層 28 試験回路構造 30 基板 32 電流運搬金属線 34 絶縁性誘電層 36 二重ダマシン構造 38 ビア 40 リザーバ 42 導電層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591209109 シーメンス・アクチェンゲゼルシャフト SIEMENS AKTIENGESEL LSCHAFT ドイツ連邦共和国、80333 ミュンヘン、 ヴィッテルズバッハ・プラッツ 2 (72)発明者 ラリー・クレヴェンガー アメリカ合衆国12540 ニューヨーク州ラ グランジュヴィル アンドリューズ・ロー ド 377 (72)発明者 ロナルド・ジー・フィリッピ・ジュニア アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ ホワイト・ゲ ート・ドライブ アパートメント 6ディ ー (72)発明者 ジェフリー・ガンビーノ アメリカ合衆国06755 コネチカット州ゲ イローズヴィル ウェバタック・ロード 12 (72)発明者 リン・ギニャック アメリカ合衆国12508 ニューヨーク州ビ ーコン ファルコナー・ストリート 1 (72)発明者 ジェフリー・エル・ハード アメリカ合衆国12542 ニューヨーク州マ ルボロ レザーバー・ロード 192 (72)発明者 マーク・ホインキス アメリカ合衆国12524 ニューヨーク州フ ィッシュキル スプルース・リッジ・ドラ イブ 37 (72)発明者 ロイ・シー・イガルデン アメリカ合衆国12550 ニューヨーク州ニ ューバーグ ジャンズ・プレース 1 (72)発明者 エブラヒム・メフテル アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ スプーク・ヒ ル・ロード 103 (72)発明者 ケニス・ピー・ロッドベル アメリカ合衆国12570 ニューヨーク州ポ ークァグ レオ・レーン 11 (72)発明者 フロリアン・シュナーベル アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ マックスウェ ル・プレース 5 (72)発明者 シュテファン・ジェイ・ウェーバー アメリカ合衆国12524 ニューヨーク州フ ィッシュキル タマラク・サークル 26

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上の絶縁体層内の凹部に導電性
    ダマシン構造を作成する方法であって、ダマシン構造
    が、第1の金属の湿潤層と第2の金属の導電層を含み、
    前記第1の金属と前記2の金属が、互いに反応して金属
    間化合物を生成するある反応温度を有し、 前記凹部に前記絶縁体と接触して湿潤層を付着させる段
    階(a)と、 前記湿潤層の上に、前記反応温度よりも高い拡散温度未
    満で前記第1および第2の金属が拡散するのを防ぐ組成
    物を含む均一な障壁層を付着させる段階(b)と、 前記拡散温度以下の温度で、前記障壁層の上に前記導電
    層を付着させる段階(c)とを含む方法。
  2. 【請求項2】前記段階(b)が、化学的気相付着によっ
    て前記障壁層を付着させる段階をさらに含む、請求項1
    に記載の導電性ダマシン構造を作成する方法。
  3. 【請求項3】前記第1の金属がTiを含み、前記第2の
    金属がAlを含む、請求項1に記載の導電性ダマシン構
    造を作成する方法。
  4. 【請求項4】前記障壁層が、TiN、TaN、TiAl
    3、W、WNおよびそれらの組合せからなるグループか
    ら選択された成分を含む、請求項3に記載の導電性ダマ
    シン構造を作成する方法。
  5. 【請求項5】前記障壁層がTiNであり、前記拡散温度
    が約430℃である、請求項4に記載の導電性ダマシン
    構造を作成する方法。
  6. 【請求項6】前記段階(c)の後の製作段階を前記拡散
    温度よりも高い温度で実行しない、請求項1に記載の導
    電性ダマシン構造を作成する方法。
  7. 【請求項7】半導体基板上の絶縁体層内の凹部における
    導電性ダマシン構造であって、 前記凹部内で前記絶縁体層と接触する第1の金属を含む
    湿潤層と、 前記湿潤層の上の均一な障壁層と、 前記障壁層上の第2の金属を含む導電層とを含み、 前記障壁層が、第1と第2の金属が互いに反応する反応
    温度よりも高い拡散温度を有する導電性ダマシン構造。
  8. 【請求項8】前記第1の金属がTiを含み、前記第2の
    金属がAlを含む、請求項7に記載の導電性ダマシン構
    造。
  9. 【請求項9】前記障壁層が、TiN、TaN、TiAl
    3、W、WNおよびそれらの組合せからなるグループか
    ら選択された成分を含む、請求項8に記載の導電性ダマ
    シン構造。
  10. 【請求項10】前記ダマシン構造が二重ダマシン構造で
    ある、請求項8に記載の導電性ダマシン構造。
JP11264159A 1998-09-18 1999-09-17 信頼性の改善されたダマシン相互接続とその製造方法 Pending JP2000100822A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15710498A 1998-09-18 1998-09-18
US09/157104 1998-09-18

Publications (1)

Publication Number Publication Date
JP2000100822A true JP2000100822A (ja) 2000-04-07

Family

ID=22562348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11264159A Pending JP2000100822A (ja) 1998-09-18 1999-09-17 信頼性の改善されたダマシン相互接続とその製造方法

Country Status (4)

Country Link
EP (1) EP0987752A3 (ja)
JP (1) JP2000100822A (ja)
KR (1) KR100356331B1 (ja)
TW (1) TW439204B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7224063B2 (en) 2001-06-01 2007-05-29 International Business Machines Corporation Dual-damascene metallization interconnection
KR100531419B1 (ko) * 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
US8637390B2 (en) * 2010-06-04 2014-01-28 Applied Materials, Inc. Metal gate structures and methods for forming thereof
DK3034289T3 (en) * 2014-12-17 2017-10-23 Mayr Melnhof Karton Ag PROCEDURE FOR PREPARING A SUBSTRATE AND SUBSTRATE, SPECIFICALLY FOR A PACKAGING

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1745695A (en) * 1994-06-03 1996-01-04 Materials Research Corporation A method of nitridization of titanium thin films
KR0144913B1 (ko) * 1995-03-03 1998-08-17 김광호 반도체장치의 금속배선층 형성방법
KR960042974A (ja) * 1995-05-23 1996-12-21
US5641992A (en) * 1995-08-10 1997-06-24 Siemens Components, Inc. Metal interconnect structure for an integrated circuit with improved electromigration reliability
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
EP0799903A3 (en) * 1996-04-05 1999-11-17 Applied Materials, Inc. Methods of sputtering a metal onto a substrate and semiconductor processing apparatus

Also Published As

Publication number Publication date
EP0987752A3 (en) 2003-10-22
KR20000023173A (ko) 2000-04-25
TW439204B (en) 2001-06-07
KR100356331B1 (ko) 2002-10-18
EP0987752A2 (en) 2000-03-22

Similar Documents

Publication Publication Date Title
US7893535B2 (en) Semiconductor device and method for fabricating the same
US7193327B2 (en) Barrier structure for semiconductor devices
US5892282A (en) Barrier-less plug structure
US6037258A (en) Method of forming a smooth copper seed layer for a copper damascene structure
TWI502646B (zh) 鈷金屬障壁層
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US12087685B2 (en) Semiconductor interconnect structure with double conductors
TWI619171B (zh) 障壁層
JP2001313371A (ja) 金属キャパシタおよびその形成方法
US7378338B2 (en) Method of forming an interconnect structure diffusion barrier with high nitrogen content
JP2004006748A (ja) 銅配線の信頼性を向上させるための銅遷移層
CN111566800A (zh) 具有自形成扩散阻挡层的低电阻率金属互连结构
US20090096103A1 (en) Semiconductor device and method for forming barrier metal layer thereof
US5849367A (en) Elemental titanium-free liner and fabrication process for inter-metal connections
US20210327753A1 (en) Multi-pass plating process with intermediate rinse and dry
US20050161817A1 (en) Technique for forming embedded metal lines having increased resistance against stress-induced material transport
US11664271B2 (en) Dual damascene with short liner
JP2000100822A (ja) 信頼性の改善されたダマシン相互接続とその製造方法
US6479898B1 (en) Dielectric treatment in integrated circuit interconnects
US6455938B1 (en) Integrated circuit interconnect shunt layer
US6445070B1 (en) Coherent carbide diffusion barrier for integrated circuit interconnects
US12057395B2 (en) Top via interconnects without barrier metal between via and above line
US6710452B1 (en) Coherent diffusion barriers for integrated circuit interconnects
CN1155076C (zh) 提高了可靠性的镶嵌互连及制造工艺
JP2000340565A (ja) 半導体集積回路装置およびその製造方法