JP2000100798A - プラズマ処理装置及びプラズマ処理方法 - Google Patents
プラズマ処理装置及びプラズマ処理方法Info
- Publication number
- JP2000100798A JP2000100798A JP11074936A JP7493699A JP2000100798A JP 2000100798 A JP2000100798 A JP 2000100798A JP 11074936 A JP11074936 A JP 11074936A JP 7493699 A JP7493699 A JP 7493699A JP 2000100798 A JP2000100798 A JP 2000100798A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- plasma processing
- negative ions
- processed
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、負イオンを高密度に生成し、これ
を被処理体に入射させて、被処理体に対してエッチング
やクリーニング等を行い、高いエッチング速度や少ない
チャージアップダメージを実現できる、プラズマ処理装
置及びプラズマ処理方法を提供する。 【解決手段】 本発明のプラズマ処理装置は、真空容器
と該真空容器内に被処理体を支持する為の支持手段、と
を有するプラズマ処理装置において、前記真空容器内の
プラズマ発生空間にガスを導入する手段と、前記プラズ
マ発生空間内に前記ガスのプラズマを発生させる手段
と、前記プラズマから負イオンを引き出して被処理体に
供給する手段と、を具備したことを特徴とする。
を被処理体に入射させて、被処理体に対してエッチング
やクリーニング等を行い、高いエッチング速度や少ない
チャージアップダメージを実現できる、プラズマ処理装
置及びプラズマ処理方法を提供する。 【解決手段】 本発明のプラズマ処理装置は、真空容器
と該真空容器内に被処理体を支持する為の支持手段、と
を有するプラズマ処理装置において、前記真空容器内の
プラズマ発生空間にガスを導入する手段と、前記プラズ
マ発生空間内に前記ガスのプラズマを発生させる手段
と、前記プラズマから負イオンを引き出して被処理体に
供給する手段と、を具備したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマ処理装置
及びプラズマ処理方法に係る。より詳細には、負イオン
を大量に発生させるとともに、当該負イオンを被処理体
に入射させることによって、被処理体に対してエッチン
グやクリーニング等不要物の除去を行うことが可能なプ
ラズマ処理装置に関する。本発明に係るプラズマ装置
は、半導体に代表される薄膜を利用する分野の製造プロ
セスにおいて好適に用いられる。
及びプラズマ処理方法に係る。より詳細には、負イオン
を大量に発生させるとともに、当該負イオンを被処理体
に入射させることによって、被処理体に対してエッチン
グやクリーニング等不要物の除去を行うことが可能なプ
ラズマ処理装置に関する。本発明に係るプラズマ装置
は、半導体に代表される薄膜を利用する分野の製造プロ
セスにおいて好適に用いられる。
【０００２】
【従来の技術】従来のプラズマプロセスでは、例えば集
積回路プロセス技術シリーズ、半導体ドライエッチング
技術（徳山魏編著、産業図書（株）発行）、４１ページ
に開示されているように、主に正イオンを利用してき
た。図９は、従来使われてきた平行平板型プラズマエッ
チング装置の一例を示す模式的な断面図である。図９に
おいて、９０１は高周波電源、９７１は高周波印加電
極、９０９は半導体基板、９７２はイオンシース、９７
３はプラズマ、９７４は真空容器、９７５は接地電極、
９０４はプロセスガス導入口である。この装置では、プ
ラズマを生成するために高周波を印加する電極９７１が
真空容器９７４内に設置されている。また、処理される
被処理体９０９は、高周波が印加される電極９７１上に
設置されている。電極９７１に高周波を印加すると、平
行に配置された接地電極９７５と高周波印加電極９７１
との間に、プラズマ９７３が生成される。この時、プラ
ズマ９７３と高周波印加電極９７１および真空容器９７
４の間には、プラズマ９７３中のイオンと電子の移動度
の差によりイオンシース９７２と呼ばれる、電子の欠乏
した領域が発生し、電極に対してプラズマは平均して正
の電位となる。高周波を印加している電極９７１では、
接地している電極９７５に比べてプラズマに対する電位
差が大きく、最大で数百Ｖとなることもある。このよう
なシースの電位にプラズマ９７３内の正イオンが加速さ
れて、被処理体９０９にある一定のエネルギーを持って
入射する。従来の装置は、この正イオンからなるエネル
ギー粒子を利用して、基体表面のエッチングおよびクリ
ーニングを行っていた。
積回路プロセス技術シリーズ、半導体ドライエッチング
技術（徳山魏編著、産業図書（株）発行）、４１ページ
に開示されているように、主に正イオンを利用してき
た。図９は、従来使われてきた平行平板型プラズマエッ
チング装置の一例を示す模式的な断面図である。図９に
おいて、９０１は高周波電源、９７１は高周波印加電
極、９０９は半導体基板、９７２はイオンシース、９７
３はプラズマ、９７４は真空容器、９７５は接地電極、
９０４はプロセスガス導入口である。この装置では、プ
ラズマを生成するために高周波を印加する電極９７１が
真空容器９７４内に設置されている。また、処理される
被処理体９０９は、高周波が印加される電極９７１上に
設置されている。電極９７１に高周波を印加すると、平
行に配置された接地電極９７５と高周波印加電極９７１
との間に、プラズマ９７３が生成される。この時、プラ
ズマ９７３と高周波印加電極９７１および真空容器９７
４の間には、プラズマ９７３中のイオンと電子の移動度
の差によりイオンシース９７２と呼ばれる、電子の欠乏
した領域が発生し、電極に対してプラズマは平均して正
の電位となる。高周波を印加している電極９７１では、
接地している電極９７５に比べてプラズマに対する電位
差が大きく、最大で数百Ｖとなることもある。このよう
なシースの電位にプラズマ９７３内の正イオンが加速さ
れて、被処理体９０９にある一定のエネルギーを持って
入射する。従来の装置は、この正イオンからなるエネル
ギー粒子を利用して、基体表面のエッチングおよびクリ
ーニングを行っていた。
【０００３】しかしながら、従来用いられてきた正イオ
ンによる処理では、処理中に被処理体表面に正電荷が蓄
積する。これは、イオンと電子の熱運動による横方向の
速度差に起因するものであり、軽い電子は横方向速度大
きいため深い穴の底までは到達しないが、イオンは質量
が大きいため横方向速度が小さく、深い穴の底まで到達
するために、深い穴の底で正の電荷が蓄積すると言う現
象である。またこの帯電現象は、イオンのエネルギー衝
撃による二次電子の放出により、さらに増幅される。こ
の帯電により、電界効果トランジスタのゲート酸化膜に
絶縁耐圧以上の大きな電界がかかり絶縁破壊を起こす異
常や、レジストマスクの帯電によりクーロン力で被処理
体に入射する正イオンの軌道が曲げられ、エッチング形
状が崩れるなどの問題点が発生していた。
ンによる処理では、処理中に被処理体表面に正電荷が蓄
積する。これは、イオンと電子の熱運動による横方向の
速度差に起因するものであり、軽い電子は横方向速度大
きいため深い穴の底までは到達しないが、イオンは質量
が大きいため横方向速度が小さく、深い穴の底まで到達
するために、深い穴の底で正の電荷が蓄積すると言う現
象である。またこの帯電現象は、イオンのエネルギー衝
撃による二次電子の放出により、さらに増幅される。こ
の帯電により、電界効果トランジスタのゲート酸化膜に
絶縁耐圧以上の大きな電界がかかり絶縁破壊を起こす異
常や、レジストマスクの帯電によりクーロン力で被処理
体に入射する正イオンの軌道が曲げられ、エッチング形
状が崩れるなどの問題点が発生していた。
【０００４】例えば、図２に示す断面構造を有する半導
体基板に対して、正イオンを用いクリーニング処理した
場合、シリコン基板２２１表面のビアホール２３０底に
は、自然酸化膜またはエッチングの際のイオン衝撃によ
り導入される結晶欠陥が残留しているため、このまま第
二層金属配線２３２を形成すると、自然酸化膜や結晶欠
陥によりビアホール２３０の抵抗値が上昇し、回路遅延
や配線の導通不良をもたらすことが知られている。そこ
で、これらの残留物はクリーニング等により除去する必
要がある。但し、クリーニング処理後に大気中に取り出
すと、清浄となった表面に再び自然酸化膜が成長するた
め、クリーニングから第二層金属配線２３２形成の間は
真空中に維持したままにするのが望ましい。従来、この
要求を満たすクリーニング方法として、プラズマを用い
る方法が広く一般的に使われている。ここで問題となる
のがプラズマによるチャージアップ現象である。このク
リーニングを従来の正イオン処理で行った場合、プラズ
マより導入された正電荷は第一層金属配線２２６を通っ
てゲート電極２２４に流れ、最終的には、シリコン基板
２２１とゲート電極２２４との間に存在するゲート酸化
膜２２３に電圧がかかる。この電圧が破壊電圧に達する
とゲート酸化膜２２３は静電破壊に至り、また破壊電圧
以下でもゲート酸化膜２２３に微少なトンネル電流が流
れることにより、その寿命が著しく劣化するという問題
があった。
体基板に対して、正イオンを用いクリーニング処理した
場合、シリコン基板２２１表面のビアホール２３０底に
は、自然酸化膜またはエッチングの際のイオン衝撃によ
り導入される結晶欠陥が残留しているため、このまま第
二層金属配線２３２を形成すると、自然酸化膜や結晶欠
陥によりビアホール２３０の抵抗値が上昇し、回路遅延
や配線の導通不良をもたらすことが知られている。そこ
で、これらの残留物はクリーニング等により除去する必
要がある。但し、クリーニング処理後に大気中に取り出
すと、清浄となった表面に再び自然酸化膜が成長するた
め、クリーニングから第二層金属配線２３２形成の間は
真空中に維持したままにするのが望ましい。従来、この
要求を満たすクリーニング方法として、プラズマを用い
る方法が広く一般的に使われている。ここで問題となる
のがプラズマによるチャージアップ現象である。このク
リーニングを従来の正イオン処理で行った場合、プラズ
マより導入された正電荷は第一層金属配線２２６を通っ
てゲート電極２２４に流れ、最終的には、シリコン基板
２２１とゲート電極２２４との間に存在するゲート酸化
膜２２３に電圧がかかる。この電圧が破壊電圧に達する
とゲート酸化膜２２３は静電破壊に至り、また破壊電圧
以下でもゲート酸化膜２２３に微少なトンネル電流が流
れることにより、その寿命が著しく劣化するという問題
があった。
【０００５】上述したとおり、これまで、半導体製造プ
ロセスでは正イオンのみが利用され、負イオンはほとん
ど利用されていなかった。しかし、上記正イオンの問題
を解消する目的から、最近になって負性原子を含むプロ
セスプラズマ中での負イオンが注目され、負イオンを利
用するプラズマ処理方法として次に示す方法が提案され
ている。 （１）特開平8-181125号公報には、正イオンと負イオン
の交互照射による帯電のないプラズマ処理が提案されて
いる。しかしこの方法では、入射するイオンの電荷は正
負が同数であるためチャージニュートラリティーが維持
されている様に見えるが、実は上述した通り、イオンの
エネルギー衝撃による二次電子の放出が発生している。
基体表面からの二次電子放出は、入射イオンのエネルギ
ーが１０ｅＶ程度以上で発生するため、エネルギー粒子
を用いたプロセスでは、二次電子放出による被処理体表
面の帯電は避けることができない。以上の事実を考慮す
ると、上記技術においても、正イオンのみによる処理に
比べれば程度は軽いものの、被処理体表面はやはり正に
帯電してしまうという問題があった。 （２）水谷等の文献［Mizutani, T. and Nishimatsu,
S.,“Sputtering Yield and Radiation Damage by Neut
ral Beam Bombardment," J. Vac, Sci. & Technol., Vo
l. A6, p1417, (1988)］には、中性粒子による帯電のな
いプラズマ処理が提案されている。しかしこの方法にお
いても、入射する粒子は電荷を持っていないが、粒子の
エネルギー衝撃による二次電子の放出は同様に起こるた
め、被処理体表面はやはり正に帯電してしまい、この問
題は依然解消されていない。
ロセスでは正イオンのみが利用され、負イオンはほとん
ど利用されていなかった。しかし、上記正イオンの問題
を解消する目的から、最近になって負性原子を含むプロ
セスプラズマ中での負イオンが注目され、負イオンを利
用するプラズマ処理方法として次に示す方法が提案され
ている。 （１）特開平8-181125号公報には、正イオンと負イオン
の交互照射による帯電のないプラズマ処理が提案されて
いる。しかしこの方法では、入射するイオンの電荷は正
負が同数であるためチャージニュートラリティーが維持
されている様に見えるが、実は上述した通り、イオンの
エネルギー衝撃による二次電子の放出が発生している。
基体表面からの二次電子放出は、入射イオンのエネルギ
ーが１０ｅＶ程度以上で発生するため、エネルギー粒子
を用いたプロセスでは、二次電子放出による被処理体表
面の帯電は避けることができない。以上の事実を考慮す
ると、上記技術においても、正イオンのみによる処理に
比べれば程度は軽いものの、被処理体表面はやはり正に
帯電してしまうという問題があった。 （２）水谷等の文献［Mizutani, T. and Nishimatsu,
S.,“Sputtering Yield and Radiation Damage by Neut
ral Beam Bombardment," J. Vac, Sci. & Technol., Vo
l. A6, p1417, (1988)］には、中性粒子による帯電のな
いプラズマ処理が提案されている。しかしこの方法にお
いても、入射する粒子は電荷を持っていないが、粒子の
エネルギー衝撃による二次電子の放出は同様に起こるた
め、被処理体表面はやはり正に帯電してしまい、この問
題は依然解消されていない。
【０００６】
【発明が解決しようとする課題】本発明は、負イオンを
連続的にかつ安定して生成するとともに、当該負イオン
を被処理体に入射させることによって、被処理体に対し
てエッチングやクリーニング等を行うことが可能であ
り、その結果、高いエッチング速度や少ないチャージア
ップダメージを実現できる、プラズマ処理装置を提供す
ることを目的とする。
連続的にかつ安定して生成するとともに、当該負イオン
を被処理体に入射させることによって、被処理体に対し
てエッチングやクリーニング等を行うことが可能であ
り、その結果、高いエッチング速度や少ないチャージア
ップダメージを実現できる、プラズマ処理装置を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るプラズマ処
理装置は、真空容器と該真空容器内に被処理体を支持す
る為の支持手段、とを有するプラズマ処理装置におい
て、前記真空容器内のプラズマ発生空間にガスを導入す
る手段と、前記プラズマ発生空間内に前記ガスのプラズ
マを発生させる手段と、前記プラズマから負イオンを引
き出して被処理体に供給する手段と、を具備したことを
特徴とする。
理装置は、真空容器と該真空容器内に被処理体を支持す
る為の支持手段、とを有するプラズマ処理装置におい
て、前記真空容器内のプラズマ発生空間にガスを導入す
る手段と、前記プラズマ発生空間内に前記ガスのプラズ
マを発生させる手段と、前記プラズマから負イオンを引
き出して被処理体に供給する手段と、を具備したことを
特徴とする。
【０００８】本発明に係るプラズマ処理方法は、プラズ
マ発生空間内にガスを導入して発生させたプラズマを、
該プラズマ発生空間に連通するプラズマ処理空間に載置
された被処理体に照射するプラズマ処理方法において、
前記プラズマから負イオンを優先的に引き出して前記被
処理体に供給することを特徴とする。
マ発生空間内にガスを導入して発生させたプラズマを、
該プラズマ発生空間に連通するプラズマ処理空間に載置
された被処理体に照射するプラズマ処理方法において、
前記プラズマから負イオンを優先的に引き出して前記被
処理体に供給することを特徴とする。
【０００９】
【発明の実施の形態】以下では、本発明に係るプラズマ
処理装置及びプラズマ処理方法の構成及びその作用につ
いて、図面を参照して説明する。
処理装置及びプラズマ処理方法の構成及びその作用につ
いて、図面を参照して説明する。
【００１０】図１は、本発明に係るプラズマ処理装置の
一例を示す模式的な断面図である。図１において、１０
１は高周波電源、１０２は電気エネルギー供給源として
のプラズマ生成用アンテナ、１０３はプラズマ発生空
間、１０４はプロセスガス導入口、１０５は被処理体の
処理空間、１０６は必要に応じて設けられる第一の予備
グリッド、１０７必要に応じて設けられるは第二の予備
グリッド、１０８はグリッド電極、１０９は被処理体、
１１０は絶縁板、１１１は被処理体の支持台、１１２は
プラズマ、１１３は排気手段、１１４は排気系である。
一例を示す模式的な断面図である。図１において、１０
１は高周波電源、１０２は電気エネルギー供給源として
のプラズマ生成用アンテナ、１０３はプラズマ発生空
間、１０４はプロセスガス導入口、１０５は被処理体の
処理空間、１０６は必要に応じて設けられる第一の予備
グリッド、１０７必要に応じて設けられるは第二の予備
グリッド、１０８はグリッド電極、１０９は被処理体、
１１０は絶縁板、１１１は被処理体の支持台、１１２は
プラズマ、１１３は排気手段、１１４は排気系である。
【００１１】図１のプラズマ処理装置では、以下の手順
によって被処理体に対してプラズマ処理が行われる。
によって被処理体に対してプラズマ処理が行われる。
【００１２】まず、プロセスガス導入口１０４よりプラ
ズマ生成室１０３の中にフッ素、塩素、臭素、沃素等の
ハロゲン元素を含むガス又は酸素を含むガスを導入する
とともに、プラズマ生成用アンテナ１０２に高周波電力
を印加することによりプラズマを生成する。そして、プ
ラズマ発生空間１０３から見て下流側に位置する被処理
体の処理空間１０５に生成したプラズマを拡散させる。
ここで用いるプラズマの発生方法は、平行平板型、ＩＣ
Ｐ（Inductive Coupling Plasma）型、マグネトロン
型、ＥＣＲ（Electron Cyclotron Resonance）型、ヘリ
コン波型、表面波型、平板マルチスロットアンテナによ
る表面波干渉型、ＲＬＳＡ（Radial LineSlot Antenn
a）型の何れでも良いが、プラズマ発生空間１０３から
見て下流側に位置する処理空間１０５に生成したプラズ
マ１１２を拡散させる際に、プラズマ密度が減少するこ
とを考えると、プラズマ密度は可能な限り高い方が好ま
しい。また図１ではプラズマ発生空間１０３と処理空間
１０５を同一の排気手段１１３及び排気系１１４で排気
しているが、高いプラズマ密度と最適な被処理体の処理
を同時に実現するために、プラズマ発生空間１０３と処
理空間１０５を個別の排気手段及び排気系で排気しても
構わない。
ズマ生成室１０３の中にフッ素、塩素、臭素、沃素等の
ハロゲン元素を含むガス又は酸素を含むガスを導入する
とともに、プラズマ生成用アンテナ１０２に高周波電力
を印加することによりプラズマを生成する。そして、プ
ラズマ発生空間１０３から見て下流側に位置する被処理
体の処理空間１０５に生成したプラズマを拡散させる。
ここで用いるプラズマの発生方法は、平行平板型、ＩＣ
Ｐ（Inductive Coupling Plasma）型、マグネトロン
型、ＥＣＲ（Electron Cyclotron Resonance）型、ヘリ
コン波型、表面波型、平板マルチスロットアンテナによ
る表面波干渉型、ＲＬＳＡ（Radial LineSlot Antenn
a）型の何れでも良いが、プラズマ発生空間１０３から
見て下流側に位置する処理空間１０５に生成したプラズ
マ１１２を拡散させる際に、プラズマ密度が減少するこ
とを考えると、プラズマ密度は可能な限り高い方が好ま
しい。また図１ではプラズマ発生空間１０３と処理空間
１０５を同一の排気手段１１３及び排気系１１４で排気
しているが、高いプラズマ密度と最適な被処理体の処理
を同時に実現するために、プラズマ発生空間１０３と処
理空間１０５を個別の排気手段及び排気系で排気しても
構わない。
【００１３】負イオンが発生する過程は、以下の通りで
ある。
ある。
【００１４】まず、図１０に、正イオン、負イオン、電
子密度の、プラズマからの距離依存性を示す。同図に示
す通り、プラズマ発生部では正イオンと電子が生成され
ているが、プラズマ生成部から離れた場所では、拡散の
過程で正イオンと電子の再結合や、中性原子、分子と電
子の結合による負イオンの生成が起こる。
子密度の、プラズマからの距離依存性を示す。同図に示
す通り、プラズマ発生部では正イオンと電子が生成され
ているが、プラズマ生成部から離れた場所では、拡散の
過程で正イオンと電子の再結合や、中性原子、分子と電
子の結合による負イオンの生成が起こる。
【００１５】ハロゲン分子への電子の付着断面積は、例
えば文献（H.Healey Phil. Mag.26,940(1938)及びM.V.K
urepa and D.S.Belic J.Phys. B:Molec. Phys.Vol.11,
PP3719-3729(1978)）に記述されている。H.Healey Phi
l. Mag.26, 940(1938)の結果を図１１に示す。同図よ
り、ハロゲン系分子への電子付着解離断面積は、約２ｅ
Ｖにピークを持つことが分かる。電子付着解離の反応式
は以下の通りである。
えば文献（H.Healey Phil. Mag.26,940(1938)及びM.V.K
urepa and D.S.Belic J.Phys. B:Molec. Phys.Vol.11,
PP3719-3729(1978)）に記述されている。H.Healey Phi
l. Mag.26, 940(1938)の結果を図１１に示す。同図よ
り、ハロゲン系分子への電子付着解離断面積は、約２ｅ
Ｖにピークを持つことが分かる。電子付着解離の反応式
は以下の通りである。
【００１６】反応式：Ｘ2＋ｅ-→Ｘ+＋Ｘ-＋ｅ- ここで、Ｘはハロゲン元素を表す。以上の反応により、
負イオンが生成される。
負イオンが生成される。
【００１７】通常、半導体製造プロセスに使用されるプ
ラズマの電子温度は、５ｅＶ程度である。
ラズマの電子温度は、５ｅＶ程度である。
【００１８】しかし、プラズマ発生部より下流に拡散す
るプラズマ中の電子は、電場からのエネルギーが与えら
れていないため電子温度が低くなり、中性分子との結合
確率が高くなる。また、電気陰性度の高い負性ガス、例
えばフッ素、塩素、臭素、沃素等のハロゲンガスのプラ
ズマ中では、中性原子、分子と電子の結合が起こりやす
く、負イオンが多量に生成される。
るプラズマ中の電子は、電場からのエネルギーが与えら
れていないため電子温度が低くなり、中性分子との結合
確率が高くなる。また、電気陰性度の高い負性ガス、例
えばフッ素、塩素、臭素、沃素等のハロゲンガスのプラ
ズマ中では、中性原子、分子と電子の結合が起こりやす
く、負イオンが多量に生成される。
【００１９】以上のようにして生成された、負イオンを
多量に含むプラズマより負イオンのみを取り出すため
に、１つの例では、真空容器中にグリッド電極１０８を
設ける。そして必要に応じて第一の予備グリッド電極１
０６及び第二の予備グリッド電極１０７を設置する。
又、グリッド電極を設けずに被処理体の支持台１１１に
正の電圧を印加してもよいし、グリッド１つだけにして
それに正の電圧を印加してもよい。例えば、第一、第二
の予備グリッド電極それぞれにＶ1，Ｖ2の正の直流電圧
を印加し、その電圧はＶ2＞Ｖ1＞Ｖp＞０となるように
する。ここでＶpはプラズマポテンシャルであり、通常
は数Ｖの値を示す。このようなグリッド電極の配置によ
り、負イオンはＶ2−Ｖp（ｅＶ）というエネルギーで加
速され、２枚のグリッドに対して垂直方向かつ被処理体
１０９の方向に引き出される。Ｖ1，Ｖ2の値を調整する
ことにより、負イオンのエネルギーを任意に調整するこ
とが可能である。
多量に含むプラズマより負イオンのみを取り出すため
に、１つの例では、真空容器中にグリッド電極１０８を
設ける。そして必要に応じて第一の予備グリッド電極１
０６及び第二の予備グリッド電極１０７を設置する。
又、グリッド電極を設けずに被処理体の支持台１１１に
正の電圧を印加してもよいし、グリッド１つだけにして
それに正の電圧を印加してもよい。例えば、第一、第二
の予備グリッド電極それぞれにＶ1，Ｖ2の正の直流電圧
を印加し、その電圧はＶ2＞Ｖ1＞Ｖp＞０となるように
する。ここでＶpはプラズマポテンシャルであり、通常
は数Ｖの値を示す。このようなグリッド電極の配置によ
り、負イオンはＶ2−Ｖp（ｅＶ）というエネルギーで加
速され、２枚のグリッドに対して垂直方向かつ被処理体
１０９の方向に引き出される。Ｖ1，Ｖ2の値を調整する
ことにより、負イオンのエネルギーを任意に調整するこ
とが可能である。
【００２０】ところで、中性粒子を利用するプラズマ処
理装置としては、例えば特開平９−８２６８９号公報に
も同様にプラズマ下流に２枚のグリッドを有する構造が
示されているが、中性粒子を取り出すためには２枚のグ
リッドに逆の極性の電位を与えている。これに対して、
本発明に係る装置は、負イオンを取り出すために、２枚
のグリッドの両方に正の電位を与えるという点で異なっ
ている。
理装置としては、例えば特開平９−８２６８９号公報に
も同様にプラズマ下流に２枚のグリッドを有する構造が
示されているが、中性粒子を取り出すためには２枚のグ
リッドに逆の極性の電位を与えている。これに対して、
本発明に係る装置は、負イオンを取り出すために、２枚
のグリッドの両方に正の電位を与えるという点で異なっ
ている。
【００２１】また図１では負イオン引き出し用として３
つのグリッド電極を設置する例を示したが、負イオン引
き出しのためには、最低限１枚以上のグリッド電極があ
れば良い。このようにして引き出された負イオンの下流
方向に被処理体の支持台１１１を設置する。
つのグリッド電極を設置する例を示したが、負イオン引
き出しのためには、最低限１枚以上のグリッド電極があ
れば良い。このようにして引き出された負イオンの下流
方向に被処理体の支持台１１１を設置する。
【００２２】さらに、支持台１１１の直前に配されてい
るグリッド電極１０８は二次電子捕獲の役目もになう。
この場合は、支持台１１１とグリッド電極１０８のそれ
ぞれに正の直流電圧Ｖs，Ｖ3を印加し、Ｖ3＞Ｖs＞０と
なるように電圧値を設定する。
るグリッド電極１０８は二次電子捕獲の役目もになう。
この場合は、支持台１１１とグリッド電極１０８のそれ
ぞれに正の直流電圧Ｖs，Ｖ3を印加し、Ｖ3＞Ｖs＞０と
なるように電圧値を設定する。
【００２３】従って、プラズマ中より引き出された負イ
オンは、Ｖs−Ｖp（ｅＶ）のエネルギーを持って、被処
理体１０９に入射する。また、被処理体１０９の表面よ
り放出された二次電子は、Ｖ3−Ｖsの電位に加速されて
二次電子捕獲用として機能するグリッド１０８に捕獲さ
れ、被処理体１０９の表面に過剰の負の電荷がたまるの
を防止することができる。ゆえに、本発明に係る装置で
は、Ｖ3，Ｖsの電位を調整することにより、被処理体１
０９への負イオンの入射エネルギーおよび基体表面から
の二次電子放出量を任意に調整することが可能である。
また、支持台１１１上に直接被処理体１０９を設置する
と、被処理体１０９の表面に蓄積した負電荷が被処理体
１０９上に形成されたゲート酸化膜（不図示）を通して
支持台１１１に流れ込み、結果としてゲート酸化膜破壊
をもたらす。この防止効果より向上させるため、支持台
１１１と被処理体１０９との間に絶縁性の板１１０を設
置する。絶縁性板１１０の材質としては、例えばアルミ
ナ、窒化アルミニウムなどが考えられるが、絶縁性であ
り且つプラズマ耐性が高い性質を有している材料は全て
適用することが可能である。
オンは、Ｖs−Ｖp（ｅＶ）のエネルギーを持って、被処
理体１０９に入射する。また、被処理体１０９の表面よ
り放出された二次電子は、Ｖ3−Ｖsの電位に加速されて
二次電子捕獲用として機能するグリッド１０８に捕獲さ
れ、被処理体１０９の表面に過剰の負の電荷がたまるの
を防止することができる。ゆえに、本発明に係る装置で
は、Ｖ3，Ｖsの電位を調整することにより、被処理体１
０９への負イオンの入射エネルギーおよび基体表面から
の二次電子放出量を任意に調整することが可能である。
また、支持台１１１上に直接被処理体１０９を設置する
と、被処理体１０９の表面に蓄積した負電荷が被処理体
１０９上に形成されたゲート酸化膜（不図示）を通して
支持台１１１に流れ込み、結果としてゲート酸化膜破壊
をもたらす。この防止効果より向上させるため、支持台
１１１と被処理体１０９との間に絶縁性の板１１０を設
置する。絶縁性板１１０の材質としては、例えばアルミ
ナ、窒化アルミニウムなどが考えられるが、絶縁性であ
り且つプラズマ耐性が高い性質を有している材料は全て
適用することが可能である。
【００２４】本発明に係る装置を用い、被処理体を負イ
オンのみを用いてプラズマ処理する利点は以下の通りで
ある。
オンのみを用いてプラズマ処理する利点は以下の通りで
ある。
【００２５】負イオンが被処理体（例えば半導体基
板）に入射しても、入射エネルギーが１０ｅＶ以上あれ
ば二次電子が放出されるため、被処理体の負への帯電は
防がれる。また、入射エネルギーが数十ｅＶ以上とな
り、二次電子の放出数が２個以上となった場合でも、参
考文献（応用物理、第６５巻、第６号（１９９６）、５
８７ページ）によると、正に帯電した被処理体に電子が
引き戻される作用が働くため、電圧は数Ｖで安定すると
いう効果が期待できる。特開平７−１２２５３９号公報
では、２０ｅＶ以下の低エネルギーイオンによる処理が
提案されているが、２０ｅＶ以上のエネルギーでも上記
帯電抑制効果は失われることはない。
板）に入射しても、入射エネルギーが１０ｅＶ以上あれ
ば二次電子が放出されるため、被処理体の負への帯電は
防がれる。また、入射エネルギーが数十ｅＶ以上とな
り、二次電子の放出数が２個以上となった場合でも、参
考文献（応用物理、第６５巻、第６号（１９９６）、５
８７ページ）によると、正に帯電した被処理体に電子が
引き戻される作用が働くため、電圧は数Ｖで安定すると
いう効果が期待できる。特開平７−１２２５３９号公報
では、２０ｅＶ以下の低エネルギーイオンによる処理が
提案されているが、２０ｅＶ以上のエネルギーでも上記
帯電抑制効果は失われることはない。
【００２６】また、負イオンが入射した被処理体の表
面の温度は、正イオンが入射した場合に比べて低いとい
う利点がある。これは、正イオンが中性原子に戻る反応
は１７ｅＶの発熱反応であるのに対し、負イオンが中性
原子に戻る反応は３ｅＶの吸熱反応であることに起因し
ている。その結果、負イオンが被処理体に入射しても、
イオン入射点近傍での局所的な基体の表面温度が正イオ
ン入射の時と比べて低くなるので、基体に対する熱的な
ダメージ（例えば結晶の乱れやフォトレジストマスクの
変質など）を小さく抑えることができる。
面の温度は、正イオンが入射した場合に比べて低いとい
う利点がある。これは、正イオンが中性原子に戻る反応
は１７ｅＶの発熱反応であるのに対し、負イオンが中性
原子に戻る反応は３ｅＶの吸熱反応であることに起因し
ている。その結果、負イオンが被処理体に入射しても、
イオン入射点近傍での局所的な基体の表面温度が正イオ
ン入射の時と比べて低くなるので、基体に対する熱的な
ダメージ（例えば結晶の乱れやフォトレジストマスクの
変質など）を小さく抑えることができる。
【００２７】上述したように、本発明に係るプラズマ処
理装置では、負イオンを用いることにより、被処理体の
表面の帯電がなく、ゲート酸化膜の静電破壊やイオンの
曲がりによるエッチング形状異常のない、また、被処理
体に対する熱的なダメージが少ない、良好なプラズマ処
理が実現できる。
理装置では、負イオンを用いることにより、被処理体の
表面の帯電がなく、ゲート酸化膜の静電破壊やイオンの
曲がりによるエッチング形状異常のない、また、被処理
体に対する熱的なダメージが少ない、良好なプラズマ処
理が実現できる。
【００２８】本発明に用いられるプラズマ化されるガ
ス、即ち負イオンの源となるガスは、ハロゲン元素を含
むガス、酸素を含むガスである。
ス、即ち負イオンの源となるガスは、ハロゲン元素を含
むガス、酸素を含むガスである。
【００２９】具体的にはＦ2、Ｃｌ2、Ｉ2、Ｂｒ2、等の
ハロゲン元素単体ガス、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、ＣＣ
ｌ2Ｆ2、ＣＢｒＦ3、ＣＣｌ4、Ｃ2Ｃｌ2Ｆ4、ＢＣｌ3、
ＮＦ3等のハロゲン化合物ガス、Ｏ2、Ｏ3等の酸素を含
むガスである。
ハロゲン元素単体ガス、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、ＣＣ
ｌ2Ｆ2、ＣＢｒＦ3、ＣＣｌ4、Ｃ2Ｃｌ2Ｆ4、ＢＣｌ3、
ＮＦ3等のハロゲン化合物ガス、Ｏ2、Ｏ3等の酸素を含
むガスである。
【００３０】本発明に用いられる支持台やグリッド電極
に与えられる電圧は、被処理体に負イオンを優先的に供
給し得るに充分な電圧である。具体的には支持台に印加
される電圧は、好ましくは＋５０Ｖ〜＋２００Ｖ、より
好ましくは＋８０Ｖ〜＋２００Ｖである。
に与えられる電圧は、被処理体に負イオンを優先的に供
給し得るに充分な電圧である。具体的には支持台に印加
される電圧は、好ましくは＋５０Ｖ〜＋２００Ｖ、より
好ましくは＋８０Ｖ〜＋２００Ｖである。
【００３１】グリッド電極に印加される電圧は、好まし
くは＋２０Ｖ〜＋２００Ｖ、より好ましくは＋８０Ｖ〜
＋２００Ｖである。
くは＋２０Ｖ〜＋２００Ｖ、より好ましくは＋８０Ｖ〜
＋２００Ｖである。
【００３２】グリッドを図１のように複数にしたり、支
持台とグリッドの両方に負イオン供給の為の電圧を印加
する場合には、上述の相対関係を保つようにすること
が、望ましい。
持台とグリッドの両方に負イオン供給の為の電圧を印加
する場合には、上述の相対関係を保つようにすること
が、望ましい。
【００３３】そして、本発明による処理としては、エッ
チング、アッシング、クリーニング等の不要物の除去処
理である。
チング、アッシング、クリーニング等の不要物の除去処
理である。
【００３４】具体的には、シリコン、酸化シリコン、窒
化シリコン等のシリコン及びシリコン化合物のエッチン
グ、金属（合金も含む）シリサイド等のエッチング、フ
ォトレジストのアッシング、フォトレジストの変質硬化
膜のアッシングやクリーニング、半導体や絶縁体やシリ
サイドや金属からなる表面上の異物のクリーニング、自
然酸化膜の除去等である。
化シリコン等のシリコン及びシリコン化合物のエッチン
グ、金属（合金も含む）シリサイド等のエッチング、フ
ォトレジストのアッシング、フォトレジストの変質硬化
膜のアッシングやクリーニング、半導体や絶縁体やシリ
サイドや金属からなる表面上の異物のクリーニング、自
然酸化膜の除去等である。
【００３５】図４は、ゲート電極形成のためのドライエ
ッチング工程の中のオーバーエッチングステップにおけ
る基板の断面構造を示す模式図である。図４において、
４２１は基板、４２３は絶縁膜、４２４は電極、４３１
はフォトレジストマスク、４３２は正イオン、４３３は
負イオン、４３４は電子、４３５はノッチング、４３６
は二次電子である。ここで、オーバーエッチングステッ
プとは、電極４２４のエッチングがほとんど終了した
後、ウエハ面内の均一性などの問題から、部分的に残留
した僅かなゲート電極膜を完全に除去するために行う過
剰な時間のエッチングのことである。
ッチング工程の中のオーバーエッチングステップにおけ
る基板の断面構造を示す模式図である。図４において、
４２１は基板、４２３は絶縁膜、４２４は電極、４３１
はフォトレジストマスク、４３２は正イオン、４３３は
負イオン、４３４は電子、４３５はノッチング、４３６
は二次電子である。ここで、オーバーエッチングステッ
プとは、電極４２４のエッチングがほとんど終了した
後、ウエハ面内の均一性などの問題から、部分的に残留
した僅かなゲート電極膜を完全に除去するために行う過
剰な時間のエッチングのことである。
【００３６】図４（ａ）は、正イオンを用いドライエッ
チングした場合を示す模式的な断面図である。交流電場
１周期の間で正イオン４３２と電子４３４が交互に基板
４２１に入射することにより、基板４２１表面の帯電量
を一定に保っている。しかし、電子４３４は正イオン４
３２に比べて質量が軽くその軌道を容易に曲げられるた
め、図４（ａ）に示すように、断面形状の縦横比（アス
ぺクト比）の大きい、即ち深い穴の底には電子４３４よ
りも正イオン４３２の到達量が多くなり、正に帯電して
しまう。その結果、図４（ａ）に示すような密集して並
んだ配線の一番外の配線では、配線のない領域との間に
電位差が発生し、その電界でイオンが曲げられることに
より、ノッチング４３５と呼ばれる形状異常が発生す
る。
チングした場合を示す模式的な断面図である。交流電場
１周期の間で正イオン４３２と電子４３４が交互に基板
４２１に入射することにより、基板４２１表面の帯電量
を一定に保っている。しかし、電子４３４は正イオン４
３２に比べて質量が軽くその軌道を容易に曲げられるた
め、図４（ａ）に示すように、断面形状の縦横比（アス
ぺクト比）の大きい、即ち深い穴の底には電子４３４よ
りも正イオン４３２の到達量が多くなり、正に帯電して
しまう。その結果、図４（ａ）に示すような密集して並
んだ配線の一番外の配線では、配線のない領域との間に
電位差が発生し、その電界でイオンが曲げられることに
より、ノッチング４３５と呼ばれる形状異常が発生す
る。
【００３７】一方、図４（ｂ）は上記工程に負イオンを
適用した場合である。図４（ｂ）に示すように、負イオ
ン４３３は質量が大きいため、アスぺクト比に依存せず
均一に基板４２１表面に入射し、基板４２１表面は僅か
に負に帯電する。負イオン入射により発生する二次電子
４３６は、負に帯電した基板４２１表面に再付着するこ
とはなく、二次電子捕獲用グリッド（不図示）に捕獲さ
れ、基板４２１表面が大きく正または負に帯電すること
はない。このように、負イオンのみを用いた処理を行う
ことにより基板４２１表面が均一に負に帯電している状
況では、局所的な電界の発生によりイオンの軌道が曲げ
られることはなく、形状異常のないゲート電極の加工が
達成されると考えられる。
適用した場合である。図４（ｂ）に示すように、負イオ
ン４３３は質量が大きいため、アスぺクト比に依存せず
均一に基板４２１表面に入射し、基板４２１表面は僅か
に負に帯電する。負イオン入射により発生する二次電子
４３６は、負に帯電した基板４２１表面に再付着するこ
とはなく、二次電子捕獲用グリッド（不図示）に捕獲さ
れ、基板４２１表面が大きく正または負に帯電すること
はない。このように、負イオンのみを用いた処理を行う
ことにより基板４２１表面が均一に負に帯電している状
況では、局所的な電界の発生によりイオンの軌道が曲げ
られることはなく、形状異常のないゲート電極の加工が
達成されると考えられる。
【００３８】
【実施例】以下に実施例をあげて本発明をより詳細に説
明するが、本発明がこれら実施例に限定されることはな
い。
明するが、本発明がこれら実施例に限定されることはな
い。
【００３９】（実施例１）本例では、図１に示す装置
を、半導体製造プロセスにおける多層配線の、異なる配
線層間を接続するビアホール形成プロセスにおいて、上
層金属配線を成膜する前のクリーニングプロセスに適用
した例を示す。その際、被処理体１０９としては、図２
に示す断面構造を形成するため半導体基板を用いた。図
２において、２２１はシリコン基板、２２２は素子分離
絶縁膜、２２３はゲート酸化膜、２２４はゲート電極、
２２５は第一層間酸化膜、２２６は第一層金属配線、２
２７は第一層金属配線のバリアメタル、２２８は第一層
金属配線の反射防止膜、２２９は第二層間酸化膜、２３
０はドライエッチングにより形成したビアホール、２３
１は反射防止膜表面の薄い酸化層である。
を、半導体製造プロセスにおける多層配線の、異なる配
線層間を接続するビアホール形成プロセスにおいて、上
層金属配線を成膜する前のクリーニングプロセスに適用
した例を示す。その際、被処理体１０９としては、図２
に示す断面構造を形成するため半導体基板を用いた。図
２において、２２１はシリコン基板、２２２は素子分離
絶縁膜、２２３はゲート酸化膜、２２４はゲート電極、
２２５は第一層間酸化膜、２２６は第一層金属配線、２
２７は第一層金属配線のバリアメタル、２２８は第一層
金属配線の反射防止膜、２２９は第二層間酸化膜、２３
０はドライエッチングにより形成したビアホール、２３
１は反射防止膜表面の薄い酸化層である。
【００４０】第２層間酸化膜まで形成された半導体基板
２２１を、図１に示した装置の基体支持台１１１上に設
置した。
２２１を、図１に示した装置の基体支持台１１１上に設
置した。
【００４１】その後、排気手段１１３により排気系１１
４を介してプラズマ発生空間１０３及び処理空間１０５
を排気し、各室内の真空度が５×１０-6Ｔｏｒｒとなる
まで減圧した。次いで、プラズマ発生空間１０３にガス
を導入する手段であるプロセスガス導入口１０４から、
プラズマ発生空間１０３内にＳＦ6ガス１５０ｓｃｃｍ
を供給し、排気系１１４に設置されたスロットルバルブ
（不図示）を調整して圧力を５０ｍＴｏｒｒに設定し
た。そして、ガスに電気エネルギーを供給し、プラズマ
発生空間１０３内にプラズマを発生させる手段であるプ
ラズマ生成アンテナ１０２に、１３．５６ＭＨｚの高周
波電源１０１から１ｋＷの電力を供給し、プラズマ発生
空間１０３内にプラズマ１１２を発生させた。
４を介してプラズマ発生空間１０３及び処理空間１０５
を排気し、各室内の真空度が５×１０-6Ｔｏｒｒとなる
まで減圧した。次いで、プラズマ発生空間１０３にガス
を導入する手段であるプロセスガス導入口１０４から、
プラズマ発生空間１０３内にＳＦ6ガス１５０ｓｃｃｍ
を供給し、排気系１１４に設置されたスロットルバルブ
（不図示）を調整して圧力を５０ｍＴｏｒｒに設定し
た。そして、ガスに電気エネルギーを供給し、プラズマ
発生空間１０３内にプラズマを発生させる手段であるプ
ラズマ生成アンテナ１０２に、１３．５６ＭＨｚの高周
波電源１０１から１ｋＷの電力を供給し、プラズマ発生
空間１０３内にプラズマ１１２を発生させた。
【００４２】ここで生成した電子は、下流側に拡散する
に従い徐々に温度が低下し、Ｆラジカルへの付着やＳＦ
x（ｘ＝１〜６）分子との付着解離が起こり、Ｆ-イオン
を生成する。生成した負イオンを取り出すため、第１の
予備グリッド１０６に接地電位に対して＋５０Ｖ、第２
の予備グリッド１０７に接地電位に対して＋７５Ｖの直
流電圧を印加した。更に、半導体基板支持台１１１には
接地電位に対して＋１００Ｖ、グリッド電極１０８には
接地電位に対して＋１０５Ｖの直流電圧を印加した。下
流に拡散したプラズマの電位は１Ｖ程度になっていると
考えられるため、上記電圧を各予備グリッド及びグリッ
ド電極に印加した場合、半導体基板１０９には約１００
ｅＶのエネルギーで負イオンを入射させていることにな
る。
に従い徐々に温度が低下し、Ｆラジカルへの付着やＳＦ
x（ｘ＝１〜６）分子との付着解離が起こり、Ｆ-イオン
を生成する。生成した負イオンを取り出すため、第１の
予備グリッド１０６に接地電位に対して＋５０Ｖ、第２
の予備グリッド１０７に接地電位に対して＋７５Ｖの直
流電圧を印加した。更に、半導体基板支持台１１１には
接地電位に対して＋１００Ｖ、グリッド電極１０８には
接地電位に対して＋１０５Ｖの直流電圧を印加した。下
流に拡散したプラズマの電位は１Ｖ程度になっていると
考えられるため、上記電圧を各予備グリッド及びグリッ
ド電極に印加した場合、半導体基板１０９には約１００
ｅＶのエネルギーで負イオンを入射させていることにな
る。
【００４３】以上に示したフッ素負イオンによるプラズ
マエッチング処理を基板１０９に対して３０秒間実施し
た後、基板１０９を大気に曝すことなく真空に保持した
まま金属配線成膜室（不図示）へと移動し、第２層金属
配線の堆積を行った。更に、フォトレジストによるパタ
ーニング及びドライエッチング等の工程を経て、第２層
金属配線を形成し、半導体素子の特性を評価した（不図
示）。
マエッチング処理を基板１０９に対して３０秒間実施し
た後、基板１０９を大気に曝すことなく真空に保持した
まま金属配線成膜室（不図示）へと移動し、第２層金属
配線の堆積を行った。更に、フォトレジストによるパタ
ーニング及びドライエッチング等の工程を経て、第２層
金属配線を形成し、半導体素子の特性を評価した（不図
示）。
【００４４】（比較例１）本例では、図９に示した従来
の装置及び従来の方法を用い、被処理体を正イオンでク
リーニング処理した点が、実施例１と異なる。他の点
は、実施例１と同様とした。
の装置及び従来の方法を用い、被処理体を正イオンでク
リーニング処理した点が、実施例１と異なる。他の点
は、実施例１と同様とした。
【００４５】図３は、ビアホールのクリーニング処理を
行った半導体素子の、ゲート酸化膜が破壊に至る電荷
（Ｑbd）を調査した結果を示すグラフであり、（ａ）は
従来方法（比較例１）を用いた場合、（ｂ）は本発明の
方法（実施例１）を用いた場合を示す。図３より、従来
方法で作製した素子は、電荷（Ｑbd）が０（Ｃ）や１０
（Ｃ）でも破壊に至る素子が発生した。これに対して、
本発明を用いて作製した素子は、ゲート酸化膜の性能劣
化を起こした素子は全くないことが分かった。
行った半導体素子の、ゲート酸化膜が破壊に至る電荷
（Ｑbd）を調査した結果を示すグラフであり、（ａ）は
従来方法（比較例１）を用いた場合、（ｂ）は本発明の
方法（実施例１）を用いた場合を示す。図３より、従来
方法で作製した素子は、電荷（Ｑbd）が０（Ｃ）や１０
（Ｃ）でも破壊に至る素子が発生した。これに対して、
本発明を用いて作製した素子は、ゲート酸化膜の性能劣
化を起こした素子は全くないことが分かった。
【００４６】このように、本発明である負イオンのみに
よる処理を行った場合、第一層金属配線２２６の電位は
半導体素子の動作電圧である数Ｖ以下に抑えられるた
め、静電破壊はもちろん起こらず、またその寿命もほと
んど劣化することはないことが明らかとなった。
よる処理を行った場合、第一層金属配線２２６の電位は
半導体素子の動作電圧である数Ｖ以下に抑えられるた
め、静電破壊はもちろん起こらず、またその寿命もほと
んど劣化することはないことが明らかとなった。
【００４７】（実施例２）本例では、半導体製造プロセ
スにおける、ゲート電極形成工程に塩素ガスの負イオン
を適用した例を示す。その際、実施例１と同様に、プロ
セス装置としては図１の装置を用いた。
スにおける、ゲート電極形成工程に塩素ガスの負イオン
を適用した例を示す。その際、実施例１と同様に、プロ
セス装置としては図１の装置を用いた。
【００４８】Ｓｉウエハ表面のゲート酸化膜上にゲート
電極膜を３００ｎｍ堆積後に、フォトレジストでパター
ニングした構造を持った基板（不図示）を、図１に示し
た装置の基板支持台１１１上に設置した。その後、排気
系を介してプラズマ発生空間１０３及び処理空間１０５
を排気し、その真空度が５×１０-6Ｔｏｒｒとなるまで
減圧した。
電極膜を３００ｎｍ堆積後に、フォトレジストでパター
ニングした構造を持った基板（不図示）を、図１に示し
た装置の基板支持台１１１上に設置した。その後、排気
系を介してプラズマ発生空間１０３及び処理空間１０５
を排気し、その真空度が５×１０-6Ｔｏｒｒとなるまで
減圧した。
【００４９】次に、プラズマ発生空間１０３内にＣｌ2
ガス１００ｓｃｃｍ、ＨＢｒガス５０ｓｃｃｍを供給
し、排気系に設置されたスロットルバルブを調整して圧
力を２０ｍＴｏｒｒに設定した。ここで、１３．５６Ｍ
Ｈｚの高周波電源１０１より、プラズマ生成アンテナ１
０２に１ｋＷの電力を供給し、プラズマ発生空間１０３
内にプラズマを発生させた。ここで生成した電子は、下
流側に拡散するに従い徐々に温度が低下し、Ｃｌ、Ｂｒ
ラジカルへの付着やＣｌ2，ＨＢｒ分子との付着解離が
起こり、Ｃｌ-、Ｂｒ-イオンを生成する。生成した負イ
オンを取り出すため、第１の予備グリッド１０６に接地
電位に対して＋４０Ｖ、第２の予備グリッド１０７に接
地電位に対して＋６０Ｖの直流電圧を印加した。
ガス１００ｓｃｃｍ、ＨＢｒガス５０ｓｃｃｍを供給
し、排気系に設置されたスロットルバルブを調整して圧
力を２０ｍＴｏｒｒに設定した。ここで、１３．５６Ｍ
Ｈｚの高周波電源１０１より、プラズマ生成アンテナ１
０２に１ｋＷの電力を供給し、プラズマ発生空間１０３
内にプラズマを発生させた。ここで生成した電子は、下
流側に拡散するに従い徐々に温度が低下し、Ｃｌ、Ｂｒ
ラジカルへの付着やＣｌ2，ＨＢｒ分子との付着解離が
起こり、Ｃｌ-、Ｂｒ-イオンを生成する。生成した負イ
オンを取り出すため、第１の予備グリッド１０６に接地
電位に対して＋４０Ｖ、第２の予備グリッド１０７に接
地電位に対して＋６０Ｖの直流電圧を印加した。
【００５０】更に、半導体基板支持台１１１には接地電
位に対して＋８０Ｖ、グリッド電極１０８には接地電位
に対して＋８５Ｖの直流電圧を印加した。下流に拡散し
たプラズマの電位は１Ｖ程度になっていると考えられる
ため、上記電圧を各グリッドに印加した場合、半導体基
板１０９には約８０ｅＶのエネルギーで負イオンを入射
させていることになる。プラズマ発光強度をモニターし
ながら、以上に示した塩素及び臭素負イオンによる処理
を行った所、約３５秒でエッチングの終点を検出した。
位に対して＋８０Ｖ、グリッド電極１０８には接地電位
に対して＋８５Ｖの直流電圧を印加した。下流に拡散し
たプラズマの電位は１Ｖ程度になっていると考えられる
ため、上記電圧を各グリッドに印加した場合、半導体基
板１０９には約８０ｅＶのエネルギーで負イオンを入射
させていることになる。プラズマ発光強度をモニターし
ながら、以上に示した塩素及び臭素負イオンによる処理
を行った所、約３５秒でエッチングの終点を検出した。
【００５１】その後、ガス流量をＣｌ2ガス７５ｓｃｃ
ｍ、ＨＢｒガス７５ｓｃｃｍに、圧力を５０ｍＴｏｒｒ
に、また印加電圧を、第１の予備グリッドに＋２０Ｖ，
第２の予備グリッドに＋３０Ｖ，支持台に＋５０Ｖ，グ
リッド電極に＋５５Ｖに変更し、３５秒間オーバーエッ
チングを行った。
ｍ、ＨＢｒガス７５ｓｃｃｍに、圧力を５０ｍＴｏｒｒ
に、また印加電圧を、第１の予備グリッドに＋２０Ｖ，
第２の予備グリッドに＋３０Ｖ，支持台に＋５０Ｖ，グ
リッド電極に＋５５Ｖに変更し、３５秒間オーバーエッ
チングを行った。
【００５２】上記処理方法を終えた後、基体を装置より
取り出し、ＳＥＭを用いてその断面形状を観察した。そ
の結果、図４（ｂ）に示すようなノッチングのない加工
形状が得られた。
取り出し、ＳＥＭを用いてその断面形状を観察した。そ
の結果、図４（ｂ）に示すようなノッチングのない加工
形状が得られた。
【００５３】（実施例３）本例では、半導体製造プロセ
スにおける、第二層金属配線形成エッチング後のフォト
レジスト及び側壁保護膜除去のためのドライクリーニン
グに適用した例を示す。その際、実施例１と同様に、プ
ロセス装置としては図１の装置を用いた。図５は、第二
層金属配線形成のためのドライエッチング工程終了後の
本例により作製される素子の半導体基板の断面構造を示
す模式図である。図５において５２１はシリコンからな
る半導体基板、５２２は素子分離酸化膜、５２３はゲー
ト酸化膜、５２４はゲート電極、５２５は第一層間酸化
膜、５２７は１層目配線のバリアメタル、５２６は１層
目配線、５２８は１層目配線の反射防止膜、５３１はフ
ォトレジストマスク、５４１は側壁保護膜である。
スにおける、第二層金属配線形成エッチング後のフォト
レジスト及び側壁保護膜除去のためのドライクリーニン
グに適用した例を示す。その際、実施例１と同様に、プ
ロセス装置としては図１の装置を用いた。図５は、第二
層金属配線形成のためのドライエッチング工程終了後の
本例により作製される素子の半導体基板の断面構造を示
す模式図である。図５において５２１はシリコンからな
る半導体基板、５２２は素子分離酸化膜、５２３はゲー
ト酸化膜、５２４はゲート電極、５２５は第一層間酸化
膜、５２７は１層目配線のバリアメタル、５２６は１層
目配線、５２８は１層目配線の反射防止膜、５３１はフ
ォトレジストマスク、５４１は側壁保護膜である。
【００５４】上記構成からなる被処理体では、１層目配
線５２６のドライエッチングによる加工が終了した後の
半導体基板表面には、不要となったフォトレジストマス
ク５３１及び配線の側壁に付着した側壁保護膜５４１
（フォトレジストやシリコンの変質硬化膜）が存在する
ため、これを除去する必要がある。これらの膜を除去す
る方法として、酸素に微量に弗化炭素を添加したガスを
用いてプラズマ処理を行う方法が多用されている。この
プラズマ処理を従来の正イオン処理で行った場合、プラ
ズマより導入された正電荷は第一層金属配線５２６を通
ってゲート電極５２４に流れ、最終的には、シリコン基
板５２１とゲート電極５２４の間に存在するゲート酸化
膜５２３に電圧がかかる。この電圧が破壊電圧に達する
とゲート酸化膜５２３は静電破壊に至り、また破壊電圧
以下でもゲート酸化膜５２３に微少なトンネル電流が流
れることにより、その寿命を著しく劣化させるという問
題があった。これに対し、本発明に係る負イオンのみに
よるプラズマ処理を行った場合には、第一層金属配線５
２６の電位はデバイスの動作電圧である数Ｖ以下に抑え
られるため、静電破壊はもちろん起こらず、またその寿
命もほとんど劣化することはないと考えられる。
線５２６のドライエッチングによる加工が終了した後の
半導体基板表面には、不要となったフォトレジストマス
ク５３１及び配線の側壁に付着した側壁保護膜５４１
（フォトレジストやシリコンの変質硬化膜）が存在する
ため、これを除去する必要がある。これらの膜を除去す
る方法として、酸素に微量に弗化炭素を添加したガスを
用いてプラズマ処理を行う方法が多用されている。この
プラズマ処理を従来の正イオン処理で行った場合、プラ
ズマより導入された正電荷は第一層金属配線５２６を通
ってゲート電極５２４に流れ、最終的には、シリコン基
板５２１とゲート電極５２４の間に存在するゲート酸化
膜５２３に電圧がかかる。この電圧が破壊電圧に達する
とゲート酸化膜５２３は静電破壊に至り、また破壊電圧
以下でもゲート酸化膜５２３に微少なトンネル電流が流
れることにより、その寿命を著しく劣化させるという問
題があった。これに対し、本発明に係る負イオンのみに
よるプラズマ処理を行った場合には、第一層金属配線５
２６の電位はデバイスの動作電圧である数Ｖ以下に抑え
られるため、静電破壊はもちろん起こらず、またその寿
命もほとんど劣化することはないと考えられる。
【００５５】そこで、図１に示す装置を用い、以下に示
すような実験を行った。
すような実験を行った。
【００５６】図５に示した構造を持った半導体基板を、
図１に示した装置の基板支持台１１１上に設置した。そ
の後、排気手段１１３により排気系１１４を介してプラ
ズマ発生空間１０３及び半導体基板の処理空間１０５を
排気し、各室の真空度が５×１０-6Ｔｏｒｒとなるまで
減圧した。その後、プラズマ発生空間１０３内にＯ2ガ
ス９５ｓｃｃｍ、ＣＦ4ガス５ｓｃｃｍを供給し、排気
系に設置されたスロットルバルブ（不図示）を調整して
圧力を５０ｍＴｏｒｒに設定した。そして、ガスに電気
エネルギーを供給し、プラズマ発生空間１０３内にプラ
ズマを発生させる手段であるプラズマ生成アンテナ１０
２に、１３．５６ＭＨｚの高周波電源１０１から１ｋＷ
の電力を供給し、プラズマ発生空間１０３内にプラズマ
１１２を発生させた。
図１に示した装置の基板支持台１１１上に設置した。そ
の後、排気手段１１３により排気系１１４を介してプラ
ズマ発生空間１０３及び半導体基板の処理空間１０５を
排気し、各室の真空度が５×１０-6Ｔｏｒｒとなるまで
減圧した。その後、プラズマ発生空間１０３内にＯ2ガ
ス９５ｓｃｃｍ、ＣＦ4ガス５ｓｃｃｍを供給し、排気
系に設置されたスロットルバルブ（不図示）を調整して
圧力を５０ｍＴｏｒｒに設定した。そして、ガスに電気
エネルギーを供給し、プラズマ発生空間１０３内にプラ
ズマを発生させる手段であるプラズマ生成アンテナ１０
２に、１３．５６ＭＨｚの高周波電源１０１から１ｋＷ
の電力を供給し、プラズマ発生空間１０３内にプラズマ
１１２を発生させた。
【００５７】ここで生成した電子は、下流側に拡散する
に従い徐々に温度が低下し、Ｆラジカル、Ｏラジカルへ
の付着やＣＦx（ｘ＝１〜６）やＯ2分子との付着解離が
起こり、Ｏ-及びＦ-イオンを生成する。生成した負イオ
ンを取り出すため、第１の予備グリッド１０６に接地電
位に対して＋５０Ｖ、第２の予備グリッド１０７に接地
電位に対して＋７５Ｖの直流電圧を印加した。更に、半
導体基板支持台１１１には接地電位に対して＋１００
Ｖ、グリッド電極１０８には接地電位に対して＋１０５
Ｖの直流電圧を印加した。下流に拡散したプラズマの電
位は１Ｖ程度になっていると考えられるため、上記電圧
を各グリッドに印加した場合、半導体基板１０９には約
１００ｅＶのエネルギーで負イオンを入射させているこ
とになる。以上に示したフッ素負イオン及び酸素負イオ
ンによるプラズマ処理を被処理体１０９に対して２０秒
間実施し、側壁保護膜５４１を除去した後、プラズマ発
生空間１０３内に供給するガスをＯ2ガス１００ｓｃｃ
ｍのみに変更し、６０秒間処理を行って残留したフォト
レジストマスク５３１を完全に灰化除去した。処理終了
後、半導体基板を装置より取り出し、半導体素子の特性
を評価した。
に従い徐々に温度が低下し、Ｆラジカル、Ｏラジカルへ
の付着やＣＦx（ｘ＝１〜６）やＯ2分子との付着解離が
起こり、Ｏ-及びＦ-イオンを生成する。生成した負イオ
ンを取り出すため、第１の予備グリッド１０６に接地電
位に対して＋５０Ｖ、第２の予備グリッド１０７に接地
電位に対して＋７５Ｖの直流電圧を印加した。更に、半
導体基板支持台１１１には接地電位に対して＋１００
Ｖ、グリッド電極１０８には接地電位に対して＋１０５
Ｖの直流電圧を印加した。下流に拡散したプラズマの電
位は１Ｖ程度になっていると考えられるため、上記電圧
を各グリッドに印加した場合、半導体基板１０９には約
１００ｅＶのエネルギーで負イオンを入射させているこ
とになる。以上に示したフッ素負イオン及び酸素負イオ
ンによるプラズマ処理を被処理体１０９に対して２０秒
間実施し、側壁保護膜５４１を除去した後、プラズマ発
生空間１０３内に供給するガスをＯ2ガス１００ｓｃｃ
ｍのみに変更し、６０秒間処理を行って残留したフォト
レジストマスク５３１を完全に灰化除去した。処理終了
後、半導体基板を装置より取り出し、半導体素子の特性
を評価した。
【００５８】（比較例２）本例では、図９に示した従来
の装置及び従来の方法を用い、被処理体を正イオンでク
リーニング処理した点が、実施例３と異なる。他の点
は、実施例３と同様とした。
の装置及び従来の方法を用い、被処理体を正イオンでク
リーニング処理した点が、実施例３と異なる。他の点
は、実施例３と同様とした。
【００５９】従来方法（比較例２）と本発明の方法（実
施例３）でレジストマスク及び側壁保護膜除去処理を行
った半導体素子のゲート酸化膜の破壊に至るまでの電荷
（Ｑ bd）を調査した結果、図３と同様の結果が得られ
た。すなわち、ビアホールのクリーニング処理を行った
半導体素子のゲート酸化膜の破壊に至るまでの電荷（Ｑ
bd）を調査した結果と同様の結果であることが分かっ
た。つまり、従来方法で作製した素子は、電荷（Ｑbd）
が０（Ｃ）や１０（Ｃ）でも破壊に至る素子が発生する
のに対して、本発明を用いた素子は、ゲート酸化膜の性
能劣化を起こした素子は全くないことが確認された。
施例３）でレジストマスク及び側壁保護膜除去処理を行
った半導体素子のゲート酸化膜の破壊に至るまでの電荷
（Ｑ bd）を調査した結果、図３と同様の結果が得られ
た。すなわち、ビアホールのクリーニング処理を行った
半導体素子のゲート酸化膜の破壊に至るまでの電荷（Ｑ
bd）を調査した結果と同様の結果であることが分かっ
た。つまり、従来方法で作製した素子は、電荷（Ｑbd）
が０（Ｃ）や１０（Ｃ）でも破壊に至る素子が発生する
のに対して、本発明を用いた素子は、ゲート酸化膜の性
能劣化を起こした素子は全くないことが確認された。
【００６０】（実施例４）本例では、半導体製造プロセ
スにおける、ＤＲＡＭの容量素子の電極への接続孔の底
のクリーニングに適用した例を示す。その際、実施例１
と同様に、プロセス装置としては図１の装置を用いた。
スにおける、ＤＲＡＭの容量素子の電極への接続孔の底
のクリーニングに適用した例を示す。その際、実施例１
と同様に、プロセス装置としては図１の装置を用いた。
【００６１】図６は、ＤＲＡＭの容量素子のプレート電
極への接続孔の底に変質層を有する半導体基板の断面構
造を示す模式図である。図６において、６２１はシリコ
ン基板、６２２は素子分離酸化膜、６５１はソース／ド
レイン、６２３はゲート酸化膜、６２４はゲート電極、
６２５は第１層間絶縁膜、６５２は蓄積電極、６５３は
誘電休膜、６５４はプレート電極、６２９は第２層間絶
縁膜、６５５はコンタクトホール、６５６はコンタクト
ホール底の変質層である。
極への接続孔の底に変質層を有する半導体基板の断面構
造を示す模式図である。図６において、６２１はシリコ
ン基板、６２２は素子分離酸化膜、６５１はソース／ド
レイン、６２３はゲート酸化膜、６２４はゲート電極、
６２５は第１層間絶縁膜、６５２は蓄積電極、６５３は
誘電休膜、６５４はプレート電極、６２９は第２層間絶
縁膜、６５５はコンタクトホール、６５６はコンタクト
ホール底の変質層である。
【００６２】ドライエッチング後のコンタクトホール６
５５の底には、図６に示すような自然酸化膜またはエッ
チングの際のイオン衝撃により導入される結晶欠陥に起
因する変質層６５６が残留しているため、このまま金属
配線を形成すると、自然酸化膜や結晶欠陥によりコンタ
クトホールの抵抗値が上昇し、回路遅延や配線の導通不
良をもたらす。そこで、この変質層６５６はクリーニン
グにより除去する必要がある。従来は、この変質層６５
６を除去するため、正イオンによるクリーニング処理を
行っていたが、プレート電極６５４に正の電荷が蓄積さ
れ、誘電体膜６５３の破壊や信頼性の劣化をもたらすと
いう問題があった。これに対し、本発明に係る負イオン
のみによるプラズマ処理を行った場合には、プレート電
極６５４の帯電は数Ｖに抑えられるため、誘電体膜６５
３の劣化はほとんどないと考えられる。
５５の底には、図６に示すような自然酸化膜またはエッ
チングの際のイオン衝撃により導入される結晶欠陥に起
因する変質層６５６が残留しているため、このまま金属
配線を形成すると、自然酸化膜や結晶欠陥によりコンタ
クトホールの抵抗値が上昇し、回路遅延や配線の導通不
良をもたらす。そこで、この変質層６５６はクリーニン
グにより除去する必要がある。従来は、この変質層６５
６を除去するため、正イオンによるクリーニング処理を
行っていたが、プレート電極６５４に正の電荷が蓄積さ
れ、誘電体膜６５３の破壊や信頼性の劣化をもたらすと
いう問題があった。これに対し、本発明に係る負イオン
のみによるプラズマ処理を行った場合には、プレート電
極６５４の帯電は数Ｖに抑えられるため、誘電体膜６５
３の劣化はほとんどないと考えられる。
【００６３】そこで、図１に示す装置を用い、以下に示
すような実験を行った。
すような実験を行った。
【００６４】図６に示した構造を持った半導体基板を、
図１に示した装置の基板支持台１１１上に設置した。そ
の後、排気手段１１３により排気系１１４を介してプラ
ズマ発生空間１０３及び半導体基板の処理空間１０５を
排気し、各室の真空度が５×１０-6Ｔｏｒｒとなるまで
減圧した。その後、プラズマ発生空間１０３内にＳＦ 6
ガス１５０ｓｃｃｍを供給し、排気系１１４に設置され
たスロットルバルブ（不図示）を調整して圧力を５０ｍ
Ｔｏｒｒに設定した。
図１に示した装置の基板支持台１１１上に設置した。そ
の後、排気手段１１３により排気系１１４を介してプラ
ズマ発生空間１０３及び半導体基板の処理空間１０５を
排気し、各室の真空度が５×１０-6Ｔｏｒｒとなるまで
減圧した。その後、プラズマ発生空間１０３内にＳＦ 6
ガス１５０ｓｃｃｍを供給し、排気系１１４に設置され
たスロットルバルブ（不図示）を調整して圧力を５０ｍ
Ｔｏｒｒに設定した。
【００６５】そして、ガスに電気エネルギーを供給し、
プラズマ発生空間１０３内にプラズマを発生させる手段
であるプラズマ生成アンテナ１０２に、１３．５６ＭＨ
ｚの高周波電源１０１から１ｋＷの電力を供給し、プラ
ズマ発生空間１０３内にプラズマ１１２を発生させた。
プラズマ発生空間１０３内にプラズマを発生させる手段
であるプラズマ生成アンテナ１０２に、１３．５６ＭＨ
ｚの高周波電源１０１から１ｋＷの電力を供給し、プラ
ズマ発生空間１０３内にプラズマ１１２を発生させた。
【００６６】ここで生成した電子は、下流側に拡散する
に従い徐々に温度が低下し、Ｆラジカルへの付着やＳＦ
x（ｘ＝１〜６）分子との付着解離が起こり、Ｆ-イオン
を生成する。生成した負イオンを取り出すため、第１の
予備グリッド１０６に接地電位に対して＋５０Ｖ、第２
の予備グリッド１０７に接地電位に対して＋７５Ｖの直
流電圧を印加した。
に従い徐々に温度が低下し、Ｆラジカルへの付着やＳＦ
x（ｘ＝１〜６）分子との付着解離が起こり、Ｆ-イオン
を生成する。生成した負イオンを取り出すため、第１の
予備グリッド１０６に接地電位に対して＋５０Ｖ、第２
の予備グリッド１０７に接地電位に対して＋７５Ｖの直
流電圧を印加した。
【００６７】更に、半導体基板支持台１１１には接地電
位に対して＋１００Ｖ、グリッド電極１０８には接地電
位に対して＋１０５Ｖの直流電圧を印加した。下流に拡
散したプラズマの電位は１Ｖ程度になっていると考えら
れるため、上記電圧を各グリッドに印加した場合、半導
体基板１０９には約１００ｅＶのエネルギーで負イオン
を入射させていることになる。
位に対して＋１００Ｖ、グリッド電極１０８には接地電
位に対して＋１０５Ｖの直流電圧を印加した。下流に拡
散したプラズマの電位は１Ｖ程度になっていると考えら
れるため、上記電圧を各グリッドに印加した場合、半導
体基板１０９には約１００ｅＶのエネルギーで負イオン
を入射させていることになる。
【００６８】以上に示したフッ素負イオンによるプラズ
マ処理を被処理体１０９に対して２０秒間実施した後、
基体を真空に保持したまま金属配線成膜室へと移動し、
第１層金属配線の堆積を行った。更に、金属配線形成工
程、保護膜形成工程等の工程を経て、メモリー素子を形
成し、その特性を評価した。
マ処理を被処理体１０９に対して２０秒間実施した後、
基体を真空に保持したまま金属配線成膜室へと移動し、
第１層金属配線の堆積を行った。更に、金属配線形成工
程、保護膜形成工程等の工程を経て、メモリー素子を形
成し、その特性を評価した。
【００６９】（比較例３）本例では、図９に示した従来
の装置及び従来の方法を用い、被処理体を正イオンでク
リーニング処理した点が、実施例４と異なる。他の点
は、実施例４と同様とした。
の装置及び従来の方法を用い、被処理体を正イオンでク
リーニング処理した点が、実施例４と異なる。他の点
は、実施例４と同様とした。
【００７０】従来方法（比較例３）と本発明の方法（実
施例４）で、コンタクトホールのクリーニング処理を行
った素子の、高温交流ストレスを加えた後の不良率を調
査した。その際、サンプル数は５００個であり、ストレ
ス条件は、温度１５０℃、駆動電圧５Ｖで書き込み／読
み出し動作を連続１０００時間行った。その結果、従来
方法の正イオンでクリーニング処理した素子では０．５
％の不良が発生したのに対して、本発明に係る負イオン
でクリーニング処理した素子は、不良は全く発生しない
ことが確認された。
施例４）で、コンタクトホールのクリーニング処理を行
った素子の、高温交流ストレスを加えた後の不良率を調
査した。その際、サンプル数は５００個であり、ストレ
ス条件は、温度１５０℃、駆動電圧５Ｖで書き込み／読
み出し動作を連続１０００時間行った。その結果、従来
方法の正イオンでクリーニング処理した素子では０．５
％の不良が発生したのに対して、本発明に係る負イオン
でクリーニング処理した素子は、不良は全く発生しない
ことが確認された。
【００７１】（実施例５）本例では、半導体製造プロセ
スにおける、ＥＥＰＲＯＭのフローティングゲート電極
のドライエッチング加工後の側壁保護膜除去工程に適用
した例を示す。その際、実施例１と同様に、プロセス装
置としては図１の装置を用いた。
スにおける、ＥＥＰＲＯＭのフローティングゲート電極
のドライエッチング加工後の側壁保護膜除去工程に適用
した例を示す。その際、実施例１と同様に、プロセス装
置としては図１の装置を用いた。
【００７２】図７は、ＥＥＰＲＯＭのフローティングゲ
ート電極が側壁保護膜を有する半導体基板の断面構造を
示す模式図である。図７において、７２１はシリコン基
板、７２２は素子分離膜、７２３はゲート酸化膜、７６
１はフローティングゲート電極、７６２はＯＮＯ膜と呼
ばれる、シリコン酸化膜、シリコン窒化膜、シリコン酸
化膜の積層膜、７６３はコントロールゲート電極、７３
１はフォトレジストマスタ、７４１はフローティングゲ
ートのドライエッチング中に堆積した側壁保護膜であ
る。
ート電極が側壁保護膜を有する半導体基板の断面構造を
示す模式図である。図７において、７２１はシリコン基
板、７２２は素子分離膜、７２３はゲート酸化膜、７６
１はフローティングゲート電極、７６２はＯＮＯ膜と呼
ばれる、シリコン酸化膜、シリコン窒化膜、シリコン酸
化膜の積層膜、７６３はコントロールゲート電極、７３
１はフォトレジストマスタ、７４１はフローティングゲ
ートのドライエッチング中に堆積した側壁保護膜であ
る。
【００７３】上記側壁保護膜にはシリコンがかなりの割
合で含まれているため、酸素プラズマによるアッシング
処理では除去することができない。そのため、フッ素等
ハロゲン系のガスを添加したプラズマを用いて除去する
必要がある。従来技術である正イオンによるプラズマ処
理を行った場合は、電気的にフローティングとなってい
るフローティングゲート７６１への電荷の蓄積や、酸化
物と窒化物からなるＯＮＯ膜７６２の窒化膜／酸化膜界
面での電荷のトラップが発生し、メモリーの誤動作の原
因となっていた。一方、本発明である負イオンを用いて
クリーニングを行うと、チャージアップのほとんどない
プラズマ処理が実現されるため、上記不良は全く発生し
ないと考えられる。電荷の蓄積量を評価する方法とし
て、図７に示した断面構造を有する素子でメモリーセル
を作製し、その閾値のシフト量を評価する方法がある。
この方法によれば、正イオンを用いた従来方法で作製し
たセルでは、正電荷が蓄積すると閾値がマイナス側にシ
フトし、負電荷が蓄積すると閾値がプラス側にシフトす
る現象があった。また、蓄積電荷量が大きいほど閾値の
シフト量も大きくなる傾向にあった。
合で含まれているため、酸素プラズマによるアッシング
処理では除去することができない。そのため、フッ素等
ハロゲン系のガスを添加したプラズマを用いて除去する
必要がある。従来技術である正イオンによるプラズマ処
理を行った場合は、電気的にフローティングとなってい
るフローティングゲート７６１への電荷の蓄積や、酸化
物と窒化物からなるＯＮＯ膜７６２の窒化膜／酸化膜界
面での電荷のトラップが発生し、メモリーの誤動作の原
因となっていた。一方、本発明である負イオンを用いて
クリーニングを行うと、チャージアップのほとんどない
プラズマ処理が実現されるため、上記不良は全く発生し
ないと考えられる。電荷の蓄積量を評価する方法とし
て、図７に示した断面構造を有する素子でメモリーセル
を作製し、その閾値のシフト量を評価する方法がある。
この方法によれば、正イオンを用いた従来方法で作製し
たセルでは、正電荷が蓄積すると閾値がマイナス側にシ
フトし、負電荷が蓄積すると閾値がプラス側にシフトす
る現象があった。また、蓄積電荷量が大きいほど閾値の
シフト量も大きくなる傾向にあった。
【００７４】そこで、上記現象を確認するため、以下に
示すような実験を行った。
示すような実験を行った。
【００７５】図７に示した構造を持った半導体基板を、
図１に示した装置の基板支持台１１１上に設置した。そ
の後、排気手段１１３により排気系１１４を介してプラ
ズマ発生空間１０３及び半導体基板処理空間１０５を排
気し、各室の真空度が５×１０-6Ｔｏｒｒとなるまで減
圧した。その後、プラズマ発生空間１０３内にＯ2ガス
９５ｓｃｃｍ、ＣＦ4ガス５ｓｃｃｍを供給し、排気系
１１４に設置されたスロットルバルブ（不図示）を調整
して圧力を５０ｍＴｏｒｒに設定した。
図１に示した装置の基板支持台１１１上に設置した。そ
の後、排気手段１１３により排気系１１４を介してプラ
ズマ発生空間１０３及び半導体基板処理空間１０５を排
気し、各室の真空度が５×１０-6Ｔｏｒｒとなるまで減
圧した。その後、プラズマ発生空間１０３内にＯ2ガス
９５ｓｃｃｍ、ＣＦ4ガス５ｓｃｃｍを供給し、排気系
１１４に設置されたスロットルバルブ（不図示）を調整
して圧力を５０ｍＴｏｒｒに設定した。
【００７６】そして、ガスに電気エネルギーを供給し、
プラズマ発生空間１０３内にプラズマを発生させる手段
であるプラズマ生成アンテナ１０２に、１３．５６ＭＨ
ｚの高周波電源１０１から１ｋＷの電力を供給し、プラ
ズマ発生空間１０３内にプラズマ１１２を発生させた。
プラズマ発生空間１０３内にプラズマを発生させる手段
であるプラズマ生成アンテナ１０２に、１３．５６ＭＨ
ｚの高周波電源１０１から１ｋＷの電力を供給し、プラ
ズマ発生空間１０３内にプラズマ１１２を発生させた。
【００７７】ここで生成した電子は、下流側に拡散する
に従い徐々に温度が低下し、Ｆラジカル、Ｏラジカルへ
の付着やＣＦx（ｘ＝１〜６）やＯ2分子との付着解離が
起こり、Ｏ-及びＦ-イオンを生成する。生成した負イオ
ンを取り出すため、第１の予備グリッド１０６に接地電
位に対して＋５０Ｖ、第２の予備グリッド１０７に接地
電位に対して＋７５Ｖの直流電圧を印加した。
に従い徐々に温度が低下し、Ｆラジカル、Ｏラジカルへ
の付着やＣＦx（ｘ＝１〜６）やＯ2分子との付着解離が
起こり、Ｏ-及びＦ-イオンを生成する。生成した負イオ
ンを取り出すため、第１の予備グリッド１０６に接地電
位に対して＋５０Ｖ、第２の予備グリッド１０７に接地
電位に対して＋７５Ｖの直流電圧を印加した。
【００７８】更に、半導体基板支持台１１１には接地電
位に対して＋１００Ｖ、グリッド電極１０８には接地電
位に対して＋１０５Ｖの直流電圧を印加した。下流に拡
散したプラズマの電位は１Ｖ程度になっていると考えら
れるため、上記電圧を各グリッドに印加した場合、半導
体基板１０９には約１００ｅＶのエネルギーで負イオン
を入射させていることになる。
位に対して＋１００Ｖ、グリッド電極１０８には接地電
位に対して＋１０５Ｖの直流電圧を印加した。下流に拡
散したプラズマの電位は１Ｖ程度になっていると考えら
れるため、上記電圧を各グリッドに印加した場合、半導
体基板１０９には約１００ｅＶのエネルギーで負イオン
を入射させていることになる。
【００７９】以上に示したフッ素負イオン及び酸素負イ
オンによるプラズマ処理を被処理体１０９に対して２０
秒間実施し、側壁保護膜７４１を除去した後、プラズマ
発生空間１０３内に供給するガスをＯ2ガス１００ｓｃ
ｃｍのみに変更し、６０秒間処理を行って残留したフォ
トレジストマスク７３１を完全に除去した。処理終了
後、半導体基板に対して残りのメモリー製造工程を全て
行い、メモリー素子として完成させた。
オンによるプラズマ処理を被処理体１０９に対して２０
秒間実施し、側壁保護膜７４１を除去した後、プラズマ
発生空間１０３内に供給するガスをＯ2ガス１００ｓｃ
ｃｍのみに変更し、６０秒間処理を行って残留したフォ
トレジストマスク７３１を完全に除去した。処理終了
後、半導体基板に対して残りのメモリー製造工程を全て
行い、メモリー素子として完成させた。
【００８０】（比較例４）本例では、図９に示した従来
の装置及び従来の方法を用い、被処理体を正イオンでク
リーニング処理した点が、実施例５と異なる。他の点
は、実施例５と同様とした。
の装置及び従来の方法を用い、被処理体を正イオンでク
リーニング処理した点が、実施例５と異なる。他の点
は、実施例５と同様とした。
【００８１】正イオンによるプラズマ処理である従来方
法（比較例４）と、負イオンによるプラズマ処理である
本発明の方法（実施例５）で作製した、各メモリーセル
の閾値の度数分布を調査した。
法（比較例４）と、負イオンによるプラズマ処理である
本発明の方法（実施例５）で作製した、各メモリーセル
の閾値の度数分布を調査した。
【００８２】図８は、メモリーセルの閾値の度数分布を
示すグラフであり、（ａ）は従来方法（比較例４）を用
いた場合、（ｂ）は本発明の方法（実施例５）を用いた
場合を示す。図８より、正イオンを用いた従来方法で作
製したメモリーセルの閾値は分布幅が広いのに対して、
負イオンを用いた本発明の方法で作製したメモリーセル
の閾値は分布幅が狭いことが明らかとなった。また、負
イオン処理の閾値は蓄積電荷がないとしてシミュレーシ
ョンした結果と良く一致しているが、正イオン処理の場
合は、シミュレーション結果に対してマイナス側にシフ
トしていることも分かった。
示すグラフであり、（ａ）は従来方法（比較例４）を用
いた場合、（ｂ）は本発明の方法（実施例５）を用いた
場合を示す。図８より、正イオンを用いた従来方法で作
製したメモリーセルの閾値は分布幅が広いのに対して、
負イオンを用いた本発明の方法で作製したメモリーセル
の閾値は分布幅が狭いことが明らかとなった。また、負
イオン処理の閾値は蓄積電荷がないとしてシミュレーシ
ョンした結果と良く一致しているが、正イオン処理の場
合は、シミュレーション結果に対してマイナス側にシフ
トしていることも分かった。
【００８３】以上の結果より、負イオンを用いてクリー
ニング処理することにより、チャージアップのほとんど
ないプラズマ処理が実現できることが確認された。
ニング処理することにより、チャージアップのほとんど
ないプラズマ処理が実現できることが確認された。
【００８４】
【発明の効果】以上説明したように、本発明によれば、
負イオンを大量に発生させるとともに、当該負イオンを
被処理体に入射させることによって、被処理体に対して
エッチングやクリーニング等を行うことが可能な、プラ
ズマ処理装置を提供することができる。その際、本装置
では負イオンのみ用いていることから、被処理体表面の
帯電が少なく（すなわち、チャージアップダメージの少
なく）、ゲート酸化膜の静電破壊やイオンの曲がりによ
るエッチング形状異常が生じない、良好なプラズマ処理
が実現できる。
負イオンを大量に発生させるとともに、当該負イオンを
被処理体に入射させることによって、被処理体に対して
エッチングやクリーニング等を行うことが可能な、プラ
ズマ処理装置を提供することができる。その際、本装置
では負イオンのみ用いていることから、被処理体表面の
帯電が少なく（すなわち、チャージアップダメージの少
なく）、ゲート酸化膜の静電破壊やイオンの曲がりによ
るエッチング形状異常が生じない、良好なプラズマ処理
が実現できる。
【図１】本発明に係るプラズマ処理装置の一例を示す模
式的な断面図である。
式的な断面図である。
【図２】本発明の第一の実施例に係る半導体基板の断面
構造を示す模式図である。
構造を示す模式図である。
【図３】ビアホールのクリーニング処理を行った半導体
素子の、ゲート酸化膜が破壊に至る電荷（Ｑbd）を調査
した結果を示すグラフであり、（ａ）は従来方法（比較
例１）を用いた場合、（ｂ）は本発明の方法（実施例
１）を用いた場合を示す。
素子の、ゲート酸化膜が破壊に至る電荷（Ｑbd）を調査
した結果を示すグラフであり、（ａ）は従来方法（比較
例１）を用いた場合、（ｂ）は本発明の方法（実施例
１）を用いた場合を示す。
【図４】ゲート電極形成のためのドライエッチング工程
の中のオーバーエッチングステップにおける半導体基板
の断面構造を示す模式図であり、（ａ）は正イオンを用
いた場合を、（ｂ）は負イオンを用いた場合を示す。
の中のオーバーエッチングステップにおける半導体基板
の断面構造を示す模式図であり、（ａ）は正イオンを用
いた場合を、（ｂ）は負イオンを用いた場合を示す。
【図５】第二層金属配線形成のためのドライエッチング
工程終了後の半導体基板の断面構造を示す模式図であ
る。
工程終了後の半導体基板の断面構造を示す模式図であ
る。
【図６】ＤＲＡＭの容量素子のプレート電極への接続孔
の底に変質層を有する半導体基板の断面構造を示す模式
図である。
の底に変質層を有する半導体基板の断面構造を示す模式
図である。
【図７】ＥＥＰＲＯＭのフローティングゲート電極が側
壁保護膜を有する半導体基板の断面構造を示す模式図で
ある。
壁保護膜を有する半導体基板の断面構造を示す模式図で
ある。
【図８】メモリーセルの閾値の度数分布を示すグラフで
あり、（ａ）は従来方法を用いた場合、（ｂ）は本発明
の方法を用いた場合を示す。
あり、（ａ）は従来方法を用いた場合、（ｂ）は本発明
の方法を用いた場合を示す。
【図９】従来のプラズマ処理装置の一例を示す模式的な
断面図である。
断面図である。
【図１０】正イオン、負イオン、電子密度のプラズマか
らの距離依存性を示すグラフ。
らの距離依存性を示すグラフ。
【図１１】ハロゲン系断面積の電子エネルギー依存性を
示すグラフである。
示すグラフである。
１０１ 高周波電源、 １０２ プラズマ生成用アンテナ、 １０３ プラズマ生成室、 １０４ プロセスガス導入口、 １０５ 被処理体の処理空間、 １０６ 第一の予備グリッド、 １０７ 第二の予備グリッド、 １０８ グリッド電極、 １０９ 被処理体、 １１０ 絶縁板、 １１１ 被処理体の支持台、 １１２ プラズマ、 １１３ 排気手段、 １１４ 排気系、 ２２１ シリコン基板、 ２２２ 素子分離絶縁膜、 ２２３ ゲート酸化膜、 ２２４ ゲート電極、 ２２５ 第一層間酸化膜、 ２２６ 第一層金属配線、 ２２７ 第一層金属配線のバリアメタル、 ２２８ 第一層金属配線の反射防止膜、 ２２９ 第二層間酸化膜、 ２３０ ドライエッチングにより形成したビアホール、 ２３１ 反射防止膜表面の薄い酸化層、 ２３２ 第二層金属配線、 ４２１ シリコン基板、 ４２３ ゲート酸化膜、 ４２４ ゲート電極、 ４３１ フォトレジストマスタ、 ４３２ 正イオン、 ４３３ 負イオン、 ４３４ 電子、 ４３５ ノッチング、 ４３６ 二次電子、 ５２１ シリコン基板、 ５２２ 素子分離酸化膜、 ５２３ ゲート酸化膜、 ５２４ ゲート電極、 ５２５ 第一層間酸化膜、 ５２７ １層目配線のバリアメタル、 ５２６ １層目配線、 ５２８ １層目配線の反射防止膜、 ５３１ フォトレジストマスク 、 ５４１ 側壁保護膜、 ６２１ シリコン基板、 ６２２ 素子分離酸化膜、 ６５１ ソース／ドレイン、 ６２３ ゲート酸化膜、 ６２４ ゲート電極、 ６２５ 第１層間絶縁膜、 ６５２ 蓄積電極、 ６５３ 誘電体膜、 ６５４ プレート電極、 ６２９ 第２層間絶縁膜、 ６５５ コンタクトホール、 ６５６ コンタクトホール底の変質層、 ７２１ シリコン基板、 ７２２ 素子分離膜、 ７２３ ゲート酸化膜、 ７６１ フローティングゲート電極、 ７６２ ＯＮＯ膜と呼ばれる、シリコン酸化膜、シリコ
ン窒化膜、シリコン酸化膜の積層膜、 ７６３ コントロールゲート電極、 ７３１ フォトレジストマスク、 ７４１ フローテイングゲートのドライエッチング中に
堆積した側壁保護膜、 ９０１ 高周波電源、 ９７１ 高周波印加電極、 ９０９ 半導体基板、 ９７２ イオンシース、 ９７３ プラズマ、 ９７４ 真空容器、 ９７５ 接地電極、 ９０４ プロセスガス導入口。
ン窒化膜、シリコン酸化膜の積層膜、 ７６３ コントロールゲート電極、 ７３１ フォトレジストマスク、 ７４１ フローテイングゲートのドライエッチング中に
堆積した側壁保護膜、 ９０１ 高周波電源、 ９７１ 高周波印加電極、 ９０９ 半導体基板、 ９７２ イオンシース、 ９７３ プラズマ、 ９７４ 真空容器、 ９７５ 接地電極、 ９０４ プロセスガス導入口。
Claims (16)
- 【請求項１】 真空容器と該真空容器内に被処理体を支
持する為の支持手段、とを有するプラズマ処理装置にお
いて、 前記真空容器内のプラズマ発生空間にガスを導入する手
段と、 前記プラズマ発生空間内に前記ガスのプラズマを発生さ
せる手段と、 前記プラズマから負イオンを引き出して被処理体に供給
する手段と、 を具備したことを特徴とするプラズマ処理装置。 - 【請求項２】 前記プラズマを発生させる手段は、平行
平板型、ＩＣＰ型、マグネトロン型、ＥＣＲ型、ヘリコ
ン波型、表面波型、平板マルチスロットアンテナによる
表面波干渉型、ＲＬＳＡ型から選択される電気エネルギ
ー供給源であることを特徴とする請求項１に記載のプラ
ズマ処理装置。 - 【請求項３】 前記プラズマ発生空間内に発生したプラ
ズマを、前記プラズマ発生空間とは離れたプラズマ処理
空間の中へ拡散させる手段を有することを特徴とする請
求項１に記載のプラズマ処理装置。 - 【請求項４】 前記プラズマから負イオンを引き出して
被処理体に供給する手段は、正の電圧が印加されるグリ
ッド電極及び／又は正の電位が印加される前記支持手段
であることを特徴とする請求項１に記載のプラズマ処理
装置。 - 【請求項５】 前記プラズマ処理空間内に発生している
プラズマのポテンシャルＶpと、前記グリッド電極及び
／又は前記支持手段に印加した正の電圧Ｖgとの関係
が、Ｖg＞Ｖp＞０であることを特徴とする請求項４に記
載のプラズマ処理装置。 - 【請求項６】 前記被処理体に対して、正の直流電圧又
はパルス状電圧を印加する手段を有することを特徴とす
る請求項１に記載のプラズマ処理装置。 - 【請求項７】 前記支持手段と前記被処理体とを電気的
に絶縁する手段を有することを特徴とする請求項６に記
載のプラズマ処理装置。 - 【請求項８】 前記被処理体から放出される二次電子を
捕獲する手段を有することを特徴とする請求項１に記載
のプラズマ処理装置。 - 【請求項９】 前記支持手段に印加される正の電圧Ｖs
と、前記グリッド電極に印加する正の電圧Ｖeとの関係
が、Ｖe＞Ｖs＞０であることを特徴とする請求項４に記
載のプラズマ処理装置。 - 【請求項１０】 プラズマ発生空間内にガスを導入して
発生させたプラズマを、該プラズマ発生空間に連通する
プラズマ処理空間に載置された被処理体に照射するプラ
ズマ処理方法において、 前記プラズマから負イオンを優先的に引き出して前記被
処理体に供給することを特徴とするプラズマ処理方法。 - 【請求項１１】 前記ガスは、ハロゲン元素又は酸素か
ら選択される少なくとも一つの元素を含むガスであるこ
とを特徴とする請求項１０記載のプラズマ処理方法。 - 【請求項１２】 前記プラズマ発生空間内で発生したプ
ラズマを、前記プラズマ処理空間内に向けて拡散させる
ことにより負イオンを生成することを特徴とする請求項
１０に記載のプラズマ処理方法。 - 【請求項１３】 前記プラズマから負イオンのみを引き
出す手段として、グリッド電極を設け、該グリッド電極
に正の直流電圧を印加するか、支持手段の正の直流電流
を印加することにより、プラズマから負イオンを取り出
し加速することを特徴とする請求項１０に記載のプラズ
マ処理方法。 - 【請求項１４】 前記支持手段に対して、正の直流電圧
又はパルス状電圧を印加することにより、所定のエネル
ギーを持って負イオンを前記被処理体に入射させること
を特徴とする請求項１０に記載のプラズマ処理方法。 - 【請求項１５】 前記支持手段と前記被処理体との間に
電気的に絶縁する手段を設け、該支持手段から電気的に
絶縁された状態にある該被処理体に、負イオンを入射さ
せることを特徴とする請求項１０に記載のプラズマ処理
方法。 - 【請求項１６】 前記被処理体から放出される二次電子
を捕獲する手段を設けることにより、該被処理体に負イ
オンを入射させるとともに、該被処理体から放出された
二次電子を捕獲することを特徴とする請求項１０に記載
のプラズマ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07493699A JP3703332B2 (ja) | 1998-07-22 | 1999-03-19 | プラズマ処理装置及びプラズマ処理方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20637698 | 1998-07-22 | ||
| JP10-206376 | 1998-07-22 | ||
| JP07493699A JP3703332B2 (ja) | 1998-07-22 | 1999-03-19 | プラズマ処理装置及びプラズマ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000100798A true JP2000100798A (ja) | 2000-04-07 |
| JP3703332B2 JP3703332B2 (ja) | 2005-10-05 |
Family
ID=26416100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07493699A Expired - Fee Related JP3703332B2 (ja) | 1998-07-22 | 1999-03-19 | プラズマ処理装置及びプラズマ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3703332B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002078043A2 (en) * | 2001-03-26 | 2002-10-03 | Ebara Corporation | Beam processing apparatus |
| WO2002078042A2 (en) * | 2001-03-26 | 2002-10-03 | Ebara Corporation | Neutral particle beam processing apparatus |
| JP2003332073A (ja) * | 2002-03-07 | 2003-11-21 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| KR100653073B1 (ko) * | 2005-09-28 | 2006-12-01 | 삼성전자주식회사 | 기판처리장치와 기판처리방법 |
| KR100733844B1 (ko) * | 2006-03-22 | 2007-06-29 | 성균관대학교산학협력단 | 중성빔을 이용한 플라즈마 발생장치 및 플라즈마 발생방법 |
| US8440572B2 (en) | 2008-10-15 | 2013-05-14 | Tokyo Electron Limited | Si etching method |
| US8968822B2 (en) | 2002-03-07 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method of fabricating the same |
| JP2019121750A (ja) * | 2018-01-11 | 2019-07-22 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
| US20210351037A1 (en) * | 2018-10-05 | 2021-11-11 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor component comprising performing a plasma treatment, and semiconductor component |
| CN117412459A (zh) * | 2023-12-11 | 2024-01-16 | 西南交通大学 | 一种用于测量等离子体密度及其涨落的诊断方法及系统 |
-
1999
- 1999-03-19 JP JP07493699A patent/JP3703332B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002078043A3 (en) * | 2001-03-26 | 2003-12-04 | Ebara Corp | Beam processing apparatus |
| WO2002078042A2 (en) * | 2001-03-26 | 2002-10-03 | Ebara Corporation | Neutral particle beam processing apparatus |
| WO2002078042A3 (en) * | 2001-03-26 | 2003-03-06 | Ebara Corp | Neutral particle beam processing apparatus |
| WO2002078043A2 (en) * | 2001-03-26 | 2002-10-03 | Ebara Corporation | Beam processing apparatus |
| US11005062B2 (en) | 2002-03-07 | 2021-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method of fabricating the same |
| JP4651916B2 (ja) * | 2002-03-07 | 2011-03-16 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| US8968822B2 (en) | 2002-03-07 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method of fabricating the same |
| US10170724B2 (en) | 2002-03-07 | 2019-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method of fabricating the same |
| JP2003332073A (ja) * | 2002-03-07 | 2003-11-21 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| KR100653073B1 (ko) * | 2005-09-28 | 2006-12-01 | 삼성전자주식회사 | 기판처리장치와 기판처리방법 |
| KR100733844B1 (ko) * | 2006-03-22 | 2007-06-29 | 성균관대학교산학협력단 | 중성빔을 이용한 플라즈마 발생장치 및 플라즈마 발생방법 |
| US8440572B2 (en) | 2008-10-15 | 2013-05-14 | Tokyo Electron Limited | Si etching method |
| JP2019121750A (ja) * | 2018-01-11 | 2019-07-22 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
| US20210351037A1 (en) * | 2018-10-05 | 2021-11-11 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor component comprising performing a plasma treatment, and semiconductor component |
| US11915935B2 (en) * | 2018-10-05 | 2024-02-27 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor component comprising performing a plasma treatment, and semiconductor component |
| CN117412459A (zh) * | 2023-12-11 | 2024-01-16 | 西南交通大学 | 一种用于测量等离子体密度及其涨落的诊断方法及系统 |
| CN117412459B (zh) * | 2023-12-11 | 2024-02-13 | 西南交通大学 | 一种用于测量等离子体密度及其涨落的诊断方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3703332B2 (ja) | 2005-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6217703B1 (en) | Plasma processing apparatus | |
| JP3259380B2 (ja) | 半導体装置の製造方法 | |
| US5779926A (en) | Plasma process for etching multicomponent alloys | |
| JP3027951B2 (ja) | 半導体装置の製造方法 | |
| US6217704B1 (en) | Plasma processing apparatus | |
| TWI226086B (en) | Two stage etching of silicon nitride to form a nitride spacer | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| US20240071722A1 (en) | DC Bias in Plasma Process | |
| JP3703332B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP2000311868A (ja) | 負イオンを用いた表面処理装置及び表面処理方法及び半導体装置の製造方法 | |
| JP3647303B2 (ja) | プラズマ処理装置及びそれを用いた処理方法 | |
| JP3319083B2 (ja) | プラズマ処理方法 | |
| US20060199393A1 (en) | H20 plasma and h20 vapor methods for releasing charges | |
| JP4228424B2 (ja) | 半導体装置の製造方法 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| JP4342984B2 (ja) | エッチング方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| US20050287814A1 (en) | H2O plasma for simultaneous resist removal and charge releasing | |
| KR100351906B1 (ko) | 반도체 소자의 제조 방법 | |
| JP5227734B2 (ja) | 基板の低エネルギー電子促進エッチング及びクリーニング方法及び装置 | |
| JP2822945B2 (ja) | ドライエッチング装置及びドライエッチング方法 | |
| JP4607328B2 (ja) | 基板の低エネルギー電子促進エッチング及びクリーニング方法及び装置 | |
| JP2000173980A (ja) | ドライエッチング方法 | |
| JP2007251034A (ja) | プラズマ処理方法 | |
| JPH06252076A (ja) | 半導体装置の製造方法及び製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |