JP2000091607A

JP2000091607A - 光起電力素子及びその製造方法

Info

Publication number: JP2000091607A
Application number: JP10257956A
Authority: JP
Inventors: Yasuyuki Yamamoto; 泰幸山本; Masanobu Azuma; 正信東
Original assignee: Tokuyama Corp
Current assignee: Tokuyama Corp
Priority date: 1998-09-11
Filing date: 1998-09-11
Publication date: 2000-03-31

Abstract

(57)【要約】【課題】ＥＣＲ−ＣＶＤ法等、高電子密度のプラズマ
を用いたプラズマＣＶＤ法により真性半導体層を積層す
る場合においても、開放電圧や短絡電流等の特性に優れ
た光起電力素子及びその製造方法を提供する。【解決手段】基板上に、（１）金属層、（２）透明導
電膜層、（３）少なくともｎ型半導体層、真性半導体
層、及びｐ型半導体層を順次積層してなる半導体層、な
らびに（４）第二透明導電膜層、を順次積層してなる光
起電力素子において、前記透明導電膜と半導体層との
間、及び／又は前記第二透明導電膜層と半導体層との間
に、融点１０００℃以上の卑金属からなる卑金属層を設
ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、太陽光発電セルに
代表される光起電力素子、特に、高密度プラズマＣＶＤ
法により得られるアモルファスシリコン又は多結晶シリ
コン層をその内部に有する光起電力素子及びその製造方
法に関する。

【０００２】

【従来の技術】アモルファスシリコン膜を光電変換層と
する太陽光発電等の光起電力素子（以下アモルファス光
起電力素子ともいう）は、結晶質シリコンウエハ等を用
いた光起電力素子（以下結晶光起電力素子ともいう）と
比較して、シリコン層の厚みが１／１００程度であり、
非常に薄いという特徴を有している。また、結晶質シリ
コンウエハは、製造上の制約からその面積（口径）を大
きくすることは困難であるが、アモルファスシリコン薄
膜については容易に大面積の薄膜を製造することができ
る。このように、アモルファス光起電力素子は、結晶光
起電力素子に比べると製造上多くのメリットを有してい
る。

【０００３】従来広く使用されてきた型の、アモルファ
ス光起電力素子２００について、その一例を図７に示
す。この光起電力素子２００は、ガラス基板２１０上
に、透明導電膜２３０、アモルファスシリコンからなる
半導体層２５０、及び集電電極２７０を積層した構造で
あり、半導体層２５０が、下層より順にｐ型半導体層２
５３、真性（ｉ型）半導体層２５２、ｎ型半導体層２５
１であることから、ｐ−ｉ−ｎ型構造と一般的に呼ばれ
ている。

【０００４】上記ｐ−ｉ−ｎ型構造のアモルファス光起
電力素子において、半導体層２５０の積層は、高周波
（ＲＦ）プラズマＣＶＤ法（以下ＲＦ−ＣＶＤ法と略す
こともある）を用いて行われることが一般的であった。
しかし、ＲＦプラズマＣＶＤ法による析出速度は０．１
〜０．３ｎｍ／ｓｅｃ程度と非常に遅く、特に数百ｎｍ
の厚さを必要とする真性半導体層２５２の積層を行う際
に非効率的であった。

【０００５】そこで、特に真性半導体層２５２の積層を
行う際には、従来のＲＦプラズマＣＶＤ法に代えて、電
子サイクロトロン共鳴（ＥＣＲ）プラズマＣＶＤ法（以
下ＥＣＲ−ＣＶＤ法）と略すこともある）等、より高電
子密度のプラズマを利用したプラズマＣＶＤ法を使用し
てその積層速度を高めることが提唱され、その詳細につ
いて各種研究、開発が行なわれてきた。

【０００６】特に、プラズマＣＶＤ法によるアモルファ
スシリコン層の積層の原料として、従来使用されていた
モノシランに代えてクロロシラン化合物を使用する方法
が、例えばＪ．Ｎｏｎ−Ｃｒｙｓｔ．Ｓｏｌｉｄｓ，１
９８−２００（１９９６）４１９．に示されている。そ
れによれば、ジクロロシラン（ＤＣＳ）を原料とするＥ
ＣＲ−ＣＶＤ法によりアモルファスシリコン層の積層を
行ったときの析出速度は約１５オングストローム／ｓｅ
ｃであるとされている。

【０００７】また、特開平６−３２６０４３号において
は、ＥＣＲ−ＣＶＤ法において、使用する水素含有ガス
中の水素と、クロロシラン化合物中の塩素との比を調整
することにより、得られるアモルファスシリコン層の光
学的禁制帯幅を制御し、太陽光の短波長成分を有効に吸
収可能とすることが可能であるとされている。また、こ
のときのアモルファスシリコン層は欠陥密度が小さく、
耐光劣化性に優れるとされている。

【０００８】ところが実際に光起電力素子を製造する際
に、ＥＣＲ−ＣＶＤ法等、高密度プラズマを用いた方法
により真性半導体層を積層すると、その高電子密度プラ
ズマにより下層であるｐ型半導体層が損傷され、結果と
して光起電力素子の特性が損なわれてしまうという問題
があった。

【０００９】そこで、透明導電膜２３０とｐ型半導体層
２５３との間、及びｐ型半導体層２５３と真性半導体層
２５２との間に緩衝層を設け、透明導電膜２３０及びｐ
型半導体層２５３の表面を高電子密度のプラズマから保
護することが行なわれてきた。このとき、緩衝層の厚さ
は厚いほど保護効果も大きくなって光起電力素子の特性
が良好となるが、この緩衝層は一般に、シリコン析出速
度が遅いＲＦ−ＣＶＤ法を用いて別の反応容器内で積層
されるため、操作が煩雑になるばかりでなく、充分な保
護効果を得ようとする場合には操業時間を長くする必要
があり、非効率的であるという問題があった。

【００１０】そこで、図７に示したようなｐ−ｉ−ｎ型
構造に代えて、図８に示すようなｎ−ｉ−ｐ型構造を採
用する試みが、近年一般的なものとなりつつある。この
構造を採用すれば、前述のようなｐ型半導体層２５３の
損傷は起らない。また、この構造では真性半導体層２５
２の下層はｎ型半導体層２５１となるが、ｎ型半導体層
はｐ型半導体層と比較してプラズマ耐性が優れることが
知られており、高電子密度プラズマを使用して真性半導
体層を積層しても、その損傷は小さいことが確認されて
いる。

【００１１】

【発明が解決しようとする課題】しかし、上記ｎ−ｉ−
ｐ型構造のアモルファス光起電力素子を製造するに当た
って、実際に真性半導体層をＥＣＲ−ＣＶＤ法により積
層した場合、得られる光起電力素子が所期の性能を示さ
ない場合があった。また、上記ｎ−ｉ−ｐ型構造の光起
電力素子の開放電圧は、必ずしも満足のいくものではな
く、さらにその改良が求められていた。

【００１２】そこで、本発明の課題は、ＥＣＲ−ＣＶＤ
法等、高電子密度のプラズマを用いたプラズマＣＶＤ法
により真性半導体層を積層する場合においても、開放電
圧や短絡電流等の特性に優れた光起電力素子及びその製
造方法を提供することである。

【００１３】

【課題を解決するための手段】本発明者らはまず、製造
時においてＥＣＲ−ＣＶＤ法を用いて得られるｎ−ｉ−
ｐ型構造のアモルファス光起電力素子の性能が低下する
場合があることに関して、その原因を特定するために、
透明導電膜層に与えるプラズマの電子密度の影響につい
て検討を行った。

【００１４】その結果、高電子密度のプラズマを照射し
た場合には、透明導電膜層を構成するＳｎＯ₂、Ｉｎ₂Ｏ
₃、ＺｎＯ₂等の金属酸化物が一部還元されて金属が析出
し、透明導電膜層の光透過率が低下していることを確認
した。すなわち、図１は、ガラス基板上に透明導電膜層
としてＳｎＯ₂ を積層したものについて、（１）そのまま（未処理）のものを試料として（２）ＲＦ水素プラズマに２分間暴露する処理を行っ
たものを試料として（３）ＥＣＲ水素プラズマに２分間暴露する処理を行
ったものを試料としてそれぞれの試料について各波長における光透過率を測定
した結果を示したものであるが、（３）については光透
過率が著しく低下していることがわかる。

【００１５】そして、本発明者らは上記結果に基づいて
更に検討を行った結果、透明導電膜層上に特定の金属か
らなる薄膜層を設けた場合には、半導体層を製造すると
きに高電子密度のプラズマを使用しても、得られる光起
電力素子の特性が安定していること、さらに驚くべきこ
とに、このときアモルファス光起電力素子の開放電圧が
高くなっていることを見出し本発明を完成するに至っ
た。そして、さらに検討を行った結果、半導体層（ｐ型
半導体層）の上に同様の金属層を設けてから第二透明導
電膜層を形成した場合には、光起電力素子の短絡電流が
向上するという知見を得て本発明を完成するに至った。

【００１６】すなわち本発明は、基板上に、（１）金属
層、（２）透明導電膜層、（３）少なくともｎ型半導体
層、真性半導体層、及びｐ型半導体層を順次積層してな
る半導体層、ならびに（４）第二透明導電膜層、を順次
積層してなる光起電力素子において、前記透明導電膜層
と半導体層との間に、融点１０００℃以上の卑金属から
なる卑金属層を設けてなることを特徴とする光起電力素
子である。

【００１７】また本発明は、基板上に、（１）金属層、
（２）透明導電膜層、（３）少なくともｎ型半導体層、
真性半導体層、及びｐ型半導体層を順次積層してなる半
導体層、ならびに（４）第二透明導電膜層、を順次積層
してなる光起電力素子において、前記半導体層と第二透
明導電膜層との間に、融点１０００℃以上の卑金属から
なる卑金属層を設けてなることを特徴とする光起電力素
子である。

【００１８】また本発明は、基板上に、（１）金属層、
（２）透明導電膜層、（３）少なくともｎ型半導体層、
真性半導体層、及びｐ型半導体層を順次積層してなる半
導体層、ならびに（４）第二透明導電膜層、を順次積層
してなる光起電力素子において、前記透明導電膜層と半
導体層との間、及び前記第二透明導電膜層と半導体層と
の間に、融点１０００℃以上の卑金属からなる卑金属層
を設けてなることを特徴とする光起電力素子である。

【００１９】上記本発明の光起電力素子において、前記
透明導電膜と半導体層との間に設けられた融点１０００
℃以上の卑金属からなる卑金属層（以下卑金属層１とも
いう）、及び前記第二透明導電膜層と半導体層との間に
設けられた融点１０００℃以上の卑金属からなる卑金属
層（以下卑金属層２ともいう）に用いられる融点１００
０℃以上の卑金属としては、Ｎｉ、Ｃｒ、又はそれらの
合金が好適に使用できる。また、卑金属層１及び卑金属
層２の厚さが１〜５ｎｍのとき、又は卑金属層１の下層
にある透明導電膜層がテクスチャ構造を有するときに
は、いわゆる「光閉じ込め効果」が特に高く、変換効率
が高くなる。

【００２０】なお、本発明の光起電力素子においては、
真性半導体層を作製するときにｎ型半導体層が受けるプ
ラズマによるダメージを少なくする目的で、ｎ型半導体
層と真性半導体層との間には緩衝層が設けられていても
よい。

【００２１】本発明の光起電力素子は、開放電圧や短絡
電流が高いという特性を有するばかりでなく、特に卑金
属層１を有する場合には、半導体層を作製するときに使
用するプラズマの電子密度の高さに拘わらずその特性が
安定しているという特徴を有する。

【００２２】本発明の光起電力素子がこのような優れた
効果を発現する理由については必ずしも明らかではない
が、製造時において使用するプラズマの電子密度の違い
による影響の少なさは、半導体層を作製する際に高電子
密度のプラズマを使用しても、前記卑金属層１が設けら
れているために、その下地にある透明導電膜層が還元等
の損傷を受けにくくなるためと考えられる。

【００２３】また、開放電圧が高くなることに関して
は、卑金属層１の存在により、その両側の透明導電膜層
と半導体層との間のエネルギー障壁が低下したためと考
えられる。

【００２４】さらに、卑金属層２を設けることにより光
起電力素子の短絡電流が向上することについては以下の
ように考えられる。すなわち、該卑金属層２を設けない
場合には第二透明導電膜層を作製する際にｐ型半導体層
の表面付近が一部酸化されて酸化シリコン等の絶縁膜が
わずかに形成されることが避けられないのに対し、卑金
属層２を設けることにより、このような酸化が防止され
るためではないかと考えられる。

【００２５】本発明の光起電力素子は、例えば基板上
に、金属層、透明導電膜層、及び融点１０００℃以上の
卑金属からなる卑金属層（卑金属層１）を順次積層し、
次いで前記卑金属層上に少なくともｎ型半導体層、真性
半導体層、及びｐ型半導体層からなる半導体層をプラズ
マＣＶＤ法により順次積層して半導体層を形成し、その
後、第二透明導電膜層を積層することを特徴とする製造
方法により好適に製造することができる。

【００２６】また、基板上に、金属層、透明導電膜層を
順次積層し、次いで前記透明導電膜層上に少なくともｎ
型半導体層、真性半導体層、及びｐ型半導体層からなる
半導体層をプラズマＣＶＤ法により順次積層して半導体
層を形成し、次いで前記半導体層上に融点１０００℃以
上の卑金属からなる卑金属層（卑金属層２）を積層し、
その後、前記卑金属層上に第二透明導電膜層を積層する
ことを特徴とする製造方法により好適に製造することが
できる。

【００２７】また、基板上に、金属層、透明導電膜層、
及び融点１０００℃以上の卑金属からなる第一の卑金属
層（卑金属層１）を順次積層し、次いで前記卑金属層上
に少なくともｎ型半導体層、真性半導体層、及びｐ型半
導体層からなる半導体層をプラズマＣＶＤ法により順次
積層して半導体層を形成し、次いで前記半導体層上に融
点１０００℃以上の卑金属からなる卑金属層（卑金属層
２）を積層し、その後、前記卑金属層上に第二透明導電
膜層を積層することを特徴とする製造方法により好適に
製造することができる。

【００２８】上記各方法においては、半導体層の中では
その厚さが最も厚い真性半導体層を作製する際に、例え
ば１０⁹／ｃｍ³以上というような高い電子密度のプラズ
マを使用するＣＶＤ法を適用することが可能であり、真
性半導体層であるシリコン層の析出速度を高めることが
でき、製造時間を短縮することができる。

【００２９】また、真性半導体層の形成時においてシリ
コン源としてクロロシラン化合物を使用すると、高い耐
光劣化性を有し、光学的禁制帯幅の制御されたアモルフ
ァスシリコン膜からなる半導体層を得ることができ、こ
のことに対応した特性を有する光起電力素子を製造する
ことができる。

【００３０】

【発明の実施形態】本発明の実施形態について、図面を
参照しながら以下に詳述する。

【００３１】本発明の光起電力素子２００は、図２に示
されるように、基板２１０上に、（１）金属層２２０、
（２）透明導電膜層２３０、（３）少なくともｎ型半導
体層２５１、真性半導体層２５２、及びｐ型半導体層２
５３を順次積層してなる半導体層２５０、ならびに
（４）第二透明導電膜層２６０、を順次積層してなる従
来のｎ−ｉ−ｐ構造の光起電力素子において、（２）透
明導電膜層２３０と（３）半導体層２５０との間に、融
点１０００℃以上の卑金属からなる卑金属層（卑金属層
１）２４０を設けてなることを特徴とする。

【００３２】また、図３に示されるように、基板上２１
０上に、（１）金属層２２０、（２）透明導電膜層２３
０、（３）少なくともｎ型半導体層２５１、真性半導体
層２５２、及びｐ型半導体層２５３を順次積層してなる
半導体層２５０、ならびに（４）第二透明導電膜層２６
０、を順次積層してなる従来のｎ−ｉ−ｐ構造の光起電
力素子において、（３）半導体層２５０と（４）第二透
明導電膜層２６０との間に、融点１０００℃以上の卑金
属からなる卑金属層（卑金属層２）３４０を設けてなる
ことを特徴とする。

【００３３】また、図４に示されるように、基板上２１
０上に、（１）金属層２２０、（２）透明導電膜層２３
０、（３）少なくともｎ型半導体層２５１、真性半導体
層２５２、及びｐ型半導体層２５３を順次積層してなる
半導体層２５０、ならびに（４）第二透明導電膜層２６
０、を順次積層してなる従来のｎ−ｉ−ｐ構造の光起電
力素子において、（２）透明導電膜層２３０と（３）半
導体層２５０との間に融点１０００℃以上の卑金属から
なる金属層（卑金属層１）２４０を、（３）半導体層２
５０と（４）第二透明導電膜層２６０との間に同じく融
点１０００℃以上の卑金属からなる金属層（卑金属層
２）３４０を設けてなることを特徴とする。

【００３４】本発明において、上記卑金属層以外の各層
については、従来のｎ−ｉ−ｐ型構造のアモルファス光
起電力素子と変わるところは特にない。例えば、基板２
１０としては、石英ガラス、ソーダライムガラス、単結
晶シリコン、多結晶シリコン、ステンレス鋼、セラミッ
クス、耐熱性ポリマー等の材料からなる従来公知の基板
が何ら制限なく使用できる。基板の厚さや形状は、使用
する光起電力素子製造装置に応じて適宜決定すればよい
が、一般的には厚さ５０ｎｍ〜１ｍｍ程度の板状若しく
はシート状のものが好適に使用できる。

【００３５】また本発明の光起電力素子においても、光
の有効利用を図るために（１）金属層２２０が設けられ
ている。この金属層は、従来のｎ−ｉ−ｐ型構造のアモ
ルファス光起電力素子と同様に、例えば銀、アルミニウ
ム、又はこれらの合金等からなる光反射率８０％以上と
なるような層であればよい。また、この金属層の厚さは
特に限定されないが、一般的には０．１〜１μｍ程度で
ある。

【００３６】また、（２）透明導電膜層２３０及び
（４）第二透明導電膜層２６０についても従来と同様に
ＳｎＯ₂、Ｉｎ₂Ｏ₃、ＺｎＯ、ＣｄＳｎＯ₄、ＴｉＯ₂ 等
の酸化物からなる光透過率約８０％以上となるような厚
さの導電性の膜であればよい。また、上記（２）透明導
電膜層２３０、又は（２）透明導電膜層２３０及び
（１）金属層２２０を、例えば特開平９−６９６４２号
公報や特開平９−２８３７８０号公報に開示されている
ようなテクスチャ構造（微細な凹凸構造）とした場合に
は、「光閉じ込め効果」により入射光の利用効率が高く
なるため、このような構造とすることが望ましい。

【００３７】本発明の光起電力素子における（３）半導
体層２５０は、基板２１０側から順にｎ型半導体層２５
１、真性半導体層２５２、ｐ型半導体層２５３が積層さ
れた構造を有するものであれば特に限定されない。この
ような半導体層は、高速成膜性という観点からは主とし
てアモルファスシリコンからなることが好ましいが、短
絡電流等、光起電力素子としての特性が向上するという
効果の観点からいえば単結晶シリコンや多結晶シリコン
からなるものであってもよい。

【００３８】上記ｎ型半導体層２５１は一般に、厚さが
５〜５０ｎｍ程度で、リンや砒素等の周期律表第Ｖ族の
元素を含み、活性化エネルギーが０．３ｅＶ以下のシリ
コンからなる層である。また、ｐ型半導体層２５３は一
般に、厚さが５〜５０ｎｍ程度で、ホウ素やガリウム等
の周期律表第III族の元素を含み、活性化エネルギーが
０．５ｅＶ以下のシリコンからなる層である。また、真
性半導体層２５２は一般に、厚さが１００〜１０００ｎ
ｍのシリコンからなる層である。上記ｐ型半導体層にお
いては、光の有効利用率を上げたり、光起電力素子の開
放電圧をさらに高くするために炭素原子を導入すること
もできる。

【００３９】なお、上記半導体層２５０においては、例
えば高電子密度のプラズマを用いて真性半導体層２５２
を作製するときに下地のｎ型半導体層２５１が受けるダ
メージを低減するために、図５に示されるような緩衝層
５５０を設けることが好ましい。緩衝層５５０は、光起
電力素子２００内部でのバンドミスマッチが起こらず
（すなわち電子や正孔の流れを阻害せず）、かつｎ型半
導体層を保護する作用を有する層であれば特に限定され
ないが、シリコンからなる厚さ１〜５０ｎｍの層である
ことが好ましい。

【００４０】本発明の光起電力素子は、従来のｎ−ｉ―
ｐ型構造の光起電力素子において（２）透明導電膜層２
３０と（３）半導体層２５０との間に卑金属層（卑金属
層１）２４０を設けた点、あるいは（３）半導体層２５
０と（４）第二透明導電膜層２６０との間に卑金属層
（卑金属層２）３４０を設けた点、あるいは上記卑金属
層（卑金属層１）２４０及び卑金属層（卑金属層２）３
４０を同時に設けた点に最大の特徴を有する。

【００４１】これら卑金属層を設けることにより、光起
電力素子の開放電圧や短絡電流が向上する。開放電圧向
上の効果は主として卑金属層１を設けることにより、ま
た、短絡電流向上の効果は主として卑金属層２を設ける
ことにより達成され、卑金属層１及び卑金属層２を同時
に設けたときには両方の効果が達成される。なお、卑金
属層２の設置による短絡電流向上の効果は、半導体層が
（基板側から）ｐ−ｉ−ｎ構造のときにも得られる。

【００４２】また、卑金属層１を設けた場合には、半導
体層２５０（特に真性半導体層２５２）を高電子密度の
プラズマを用いたＣＶＤ法により作製しても、得られる
光起電力素子の特性が安定しているという効果が得られ
る。

【００４３】上記卑金属層を構成する材料は、その融点
が１０００℃以上の卑金属であれば特に限定されない。
ここで、卑金属とは金や白金等の貴金属以外の金属であ
ることを意味する。貴金属を用いた場合には、光起電力
素子としたときに十分高い開放電圧が得られない。ま
た、卑金属であってもその融点が１０００℃未満のもの
を用いた場合には、半導体層の作製時における卑金属原
子の半導体層（ｎ型半導体層）への拡散に起因すると考
えられる、光起電力素子の開放電圧及び短絡電流の低下
が起こる。

【００４４】融点１０００℃以上の卑金属としては、Ｎ
ｉ、Ｃｒ、Ｆｅ、Ｃｕ、Ｔａ、Ｗ、Ｔｉ、Ｂｅ、Ｍｎ、
Ｍｏ等、及びこれらの合金等が挙げられるが、工業的に
高純度のものが安価に得やすく、抵抗値も適当な値であ
ることからＮｉ、Ｃｒ、及びこれらの合金を使用するこ
とが好適である。なお、卑金属層１及び卑金属層２を併
設する場合には、両層を構成する卑金属は同一であって
も異なっていてもよい。

【００４５】卑金属層の厚さは特に限定されないが、光
透過率及び本発明における効果の高さの観点から１〜５
ｎｍであることが好適である。

【００４６】本発明の光起電力素子を製造する方法は、
例えば基板２１０上に、金属層２２０、透明導電膜層２
３０、及び卑金属層（卑金属層１）２４０を順次積層
し、次いで卑金属層（卑金属層１）２４０上に少なくと
もｎ型半導体層２５１、真性半導体層２５２、及びｐ型
半導体層２５３を順次積層して半導体層２５０を形成
し、その後、第二透明導電膜層２６０を積層することに
より製造することができる。

【００４７】あるいは、基板２１０上に、金属層２２
０、透明導電膜層２３０を順次積層し、次いで透明導電
膜層２３０上に少なくともｎ型半導体層２５１、真性半
導体層２５２、及びｐ型半導体層２５３を順次積層して
半導体層２５０を形成し、次いで半導体層２５０上に卑
金属層（卑金属層２）３４０を積層し、その後、卑金属
層（卑金属層２）３４０上に第二透明導電膜層２６０を
積層することにより製造できる。

【００４８】あるいは、基板２１０上に、金属層２２
０、透明導電膜層２３０、及び卑金属層（卑金属層１）
２４０を順次積層し、次いで前記卑金属層（卑金属層
１）２４０上に少なくともｎ型半導体層２５１、真性半
導体層２５２、及びｐ型半導体層２５３を順次積層して
半導体層２５０を形成し、次いで半導体層２５０上に卑
金属層（卑金属層２）３４０を積層し、その後、卑金属
層（卑金属層２）３４０上に第二透明導電膜層２６０を
積層することにより製造できる。

【００４９】以下、図６を用いて上記製造方法（以下、
本発明の製造方法ともいう）について詳しく説明する。
なお、図６は、本発明の光起電力素子を製造するために
使用するプラズマＣＶＤ装置の一例を示す図である。

【００５０】プラズマＣＶＤ装置６００は、主として各
反応容器（６２１〜６２３）及び試料導入室６１０、各
反応容器及び試料導入室に通じる真空ポンプ（メカニカ
ルブースターポンプ６３１、及びターボモレキュラポン
プ６３２）、各反応容器に通じるプラズマ発生源（高周
波発生装置６４１、マイクロ波発生装置６４２）、なら
びに各反応容器に通じるガス供給装置６５０により構成
されている。

【００５１】上記各反応容器は、作製する膜の種類に応
じて使用するプラズマの種類及び導入可能なガスの種類
が予め設定されており、各反応容器及び試料導入室の間
にはゲートバルブ６７０が設置されており、トランスフ
ァーロード６６０を用いて真空系を破ることなく試料
（製造過程にある光起電力素子）を移動させることがで
きるようになっている。図６に示す装置では、反応容器
は、高周波発生装置６４１により発生させたＲＦプラズ
マを使用してｎ型半導体層やｐ型半導体層を形成するた
めのＲＦ反応容器６２１、同じくＲＦプラズマを使用し
て真性半導体層や緩衝層を形成するためのＲＦ反応容器
６２２、及びマイクロ波発生装置６４２ならびに図示し
ない電磁石により発生させたＥＣＲプラズマを使用して
真性半導体層を形成するためのＥＣＲ反応容器６２３に
分かれている。各反応容器には、シリコン膜の原料とな
るモノシラン、ジシラン、ハロゲン化シラン等のシラン
ガス、及び水素、ヘリウム、アルゴン、ネオン、キセノ
ン等の希釈用ガスが、特にＲＦ反応容器６２１にはこれ
らガスに加えてＢ₂Ｈ₆、ＢＦ₃、ＰＨ₃、ＡｓＨ₃ 等の周
期律表第III属又は第Ｖ属元素を含むガス（以下、不純
物ガスという）、及びｐ型半導体層に炭素原子を導入す
るためのＣＨ₄等の炭素を含むガスが、ガス供給装置６
５０から導入できるようになっている。

【００５２】なお、図６に示す装置にスパッタ装置や蒸
着装置を上記各反応容器と同様に真空ラインで接続すれ
ば、金属層２２０、透明導電膜層２３０、第二透明導電
膜層２６０、及び卑金属層の作製も、真空を破らずに行
うことができる。

【００５３】本発明の製造方法では、まず、基板２１０
上に金属層２２０及び透明導電膜層２３０を順次形成す
る。これら各層の作製方法は、従来のｎ−ｉ−ｐ型構造
あるいはｐ−ｉ−ｎ型構造の光起電力素子を製造する際
の製造方法と特に変わるところなく、スパッタリング
法、電子ビーム蒸着法、抵抗加熱法、ＣＶＤ法などの公
知の方法から適宜選択すればよい。製造条件も特に従来
法と変わる点はない。

【００５４】例えばスパッタリング法で金属層２２０を
作製する場合には、その金属層を構成する金属と同種の
金属をターゲットとして用い、圧力１〜１００ｍＴｏｒ
ｒ、Ａｒ流量１〜１００ｓｃｃｍのような条件下、必要
に応じて酸素を共存させてアルゴンスパッタリングを行
えばよい。また、同じくスパッタリング法で透明導電膜
層２３０を作製する場合には、その透明導電膜層を構成
するのと同組成の金属酸化物を用い、上記とほぼ同一の
条件下でアルゴンスパッタリングを行えばよい。なお、
各層の厚さは、予め同一条件においてスパッタリング時
間と膜厚との関係を調べておき、スパッタリング時間を
コントロールすることにより調整できる。

【００５５】また、適宜エッチング等を行うことによ
り、透明導電膜層２３０、又は透明導電膜層２３０及び
金属層２２０にテクスチャ構造を導入することもでき
る。

【００５６】次に、上記のようにして形成された基板２
１０、金属層２２０、及び透明導電膜層２３０が積層さ
れてなる積層体の上に卑金属層（卑金属層１）２４０を
作製する。卑金属層（卑金属層１）２４０の作製方法
は、金属の種類が変わるだけで基本的には金属層２２０
の作製方法と同じである。なお、本発明の光起電力素子
が卑金属層（卑金属層２）３４０のみを有する場合に
は、上記工程は不要である。

【００５７】本発明の製造方法においては、上記のよう
にして作製された積層体の上にさらに半導体層２５０を
形成する。半導体層２５０の作製方法は特に限定されな
いが、成膜速度や大面積化の観点からプラズマＣＶＤ法
を用いるのが好適である。

【００５８】半導体層２５０は、ｎ型半導体層２５１、
真性半導体層２５２、及びｐ型半導体層２５３からなる
が、一般にｎ型半導体層２５１及びｐ型半導体層２５３
の厚さは約２０ｎｍ程度と薄いため、シリコンの析出速
度は特に問題にならない。一方、真性半導体層２５２の
厚さは一般に約３００ｎｍ以上と厚いため、シリコン析
出速度の速い１０⁹／ｃｍ³以上の電子密度を有するプラ
ズマを利用したＣＶＤ法を採用することが望ましい。こ
のようなＣＶＤ法としては、電子サイクロトロン共鳴
（ＥＣＲ）ＣＶＤ法、マイクロ波プラズマＣＶＤ法、ヘ
リコン波プラズマＣＶＤ法等が挙げられる。

【００５９】本発明の製造方法においては、真性半導体
層の作製時に上記のような高電子密度のプラズマを使用
するＣＶＤ法を適用しても、得られる光起電力素子の特
性が損なわれないので、短い製造時間で高性能の光起電
力素子を効率よく製造することができる。

【００６０】また、前記特開平６−３２６０４３号公報
に開示されているように、真性半導体層の作製時にシリ
コン源としてジクロロシラン等のクロロシラン化合物を
使用すると、高い耐光劣化性を有し、光学的禁制帯幅の
制御されたアモルファスシリコン膜からなる半導体層を
得ることができ、このことに対応する特性を有する光起
電力素子を製造することが可能となる。

【００６１】例えば、クロロシラン化合物のガスと水素
ガスとを、塩素原子に対する水素原子の比（Ｈ／Ｃｌ）
が０．１〜５０となるように混合したガスを用い、ｎ型
半導体層までが積層された積層体を２００〜５００℃に
加熱して真性半導体層を作製した場合には、塩素原子含
有量が０．００５〜５原子％、水素原子含有量が３〜２
５原子％、初期欠陥密度が３×１０¹⁵個／ｃｍ³ 以下
で、耐光劣化性が高く、かつ光学禁制帯幅が１．７５〜
２．５ｅＶに制御されたアモルファスシリコン膜からな
る真性半導体層を、約５０ｎｍ／ｍｉｎという成膜速度
で作製することができる。

【００６２】さらに、ｎ型半導体層を形成するに当っ
て、まず水素化シラン及び不純物ガスを用いて少なくと
も数ｎｍ程度の多結晶シリコン層を析出させた後に、残
りのｎ型半導体層（ｎ型半導体層が十分な厚さでない場
合）、真性半導体層、及びｐ型半導体層をクロロシラン
化合物のガスを用いたプラズマＣＶＤ法により作製した
場合には、多結晶シリコンからなる半導体層を高速で作
製することができる（特開平９−２４５０３５号公
報）。

【００６３】本発明の製造方法では、上記のようにして
作製された半導体層２５０（より詳しくはｐ型半導体層
２５３）の上に卑金属層（卑金属層２）３４０及び第二
透明導電膜層２６０を順次積層する。これらの層の作製
方法は、前述した卑金属層（卑金属層１）２４０、及び
透明導電膜層２３０の作製方法と同様にして行うことが
できる。ただし、卑金属層（卑金属層２）３４０の作製
は、酸化雰囲気を作りにくい電子ビーム蒸着法を採用す
ることが好適である。

【００６４】ここで電子ビーム蒸着法とは、高真空の状
態で発生させた電子ビームをターゲットの金属に当てる
ことにより金属を蒸発させて蒸着させる方法である。

【００６５】このようにして製造された本発明の光起電
力素子は、第二透明導電膜層上に銀（Ａｇ）等からなる
集電電極２７０を格子状に蒸着することにより設置し
て、太陽電池、各種光センサー等として使用することが
できる。

【００６６】

【実施例】以下、実施例及び比較例を挙げて本発明を具
体的に説明するが、本発明はこれら実施例に限定される
ものではない。

【００６７】実施例１まず、スパッタリング装置（アネルバ社製ＳＰＣ−３５
０）の基板ホルダーに石英ガラス基板（２４ｍｍ×１６
ｍｍ×０．５ｍｍｔ）を設置し、ターゲットとしてアル
ミニウム−銀合金を用いたアルゴンスパッタ法により８
００ｎｍの金属層を積層した。なお、スパッタリング
は、Ａｒ流量１０ｓｃｃｍ、圧力５ｍＴｏｒｒ、ＲＦパ
ワー２００Ｗ、基板温度２００℃、スパッタリング時間
２０分の条件で行った。

【００６８】次いで、上記金属層上に厚さ１０００ｎｍ
のＺｎＯからなる透明導電膜層を、ＺｎＯをターゲット
としたアルゴンスパッタリング法により形成した。この
ときのスパッタリングは、Ａｒ流量１０ｓｃｃｍ、Ｏ₂
ガス流量０．０２ｓｃｃｍ、圧力５ｍＴｏｒｒ、ＲＦパ
ワー１００Ｗ、基板温度３００℃、スパッタリング時間
１５分の条件で行った。

【００６９】次いで、上記透明導電膜層上に厚さ３ｎｍ
の卑金属層１を、Ｎｉ−Ｃｒ合金（融点１４３０℃）を
ターゲットとしたアルゴンスパッタリング法により作製
した。このときのスパッタリングは、Ａｒ流量１０ｓｃ
ｃｍ、圧力５ｍＴｏｒｒ、ＲＦパワー３５Ｗ、基板温度
２００℃、スパッタリング時間１分の条件で行った。

【００７０】このようにして金属層、透明導電膜層、及
び卑金属層１が順次積層された基板を、図６に示すプラ
ズマＣＶＤ装置６００の試料導入室６１０にセットし、
真空吸引を行った後、ＲＦ反応容器６２１に移送し、電
子密度約１０⁷／ｃｍ³のプラズマを用いたＲＦ-ＣＶＤ
法により厚さ約２０ｎｍのｎ型半導体層を形成した。な
お、このときの条件は、ＳｉＨ₄ 流量２０ｓｃｃｍ、Ｐ
Ｈ₃（水素で１ｖｏｌ．％に希釈したもの）流量５ｓｃ
ｃｍ、反応圧力１００ｍＴｏｒｒ、ＲＦパワー５Ｗ、基
板温度２００℃、反応時間４分とした。

【００７１】ｎ型半導体層形成後、試料を真空下でＲＦ
反応容器６２２に移送し、電子密度約１０⁷／ｃｍ³のプ
ラズマを用いたＲＦ−ＣＶＤ法により厚さ３００ｎｍの
真性半導体層を形成した。なお、このときの条件は、Ｓ
ｉＨ₂Ｃｌ₂流量１０ｓｃｃｍ、Ｈ₂ 流量５０ｓｃｃｍ、
反応圧力２５０ｍＴｏｒｒ、ＲＦパワー５Ｗ、基板温度
２００℃、反応時間５０分とした。

【００７２】真性半導体層形成後、試料を再びＲＦ反応
容器６２１に移し、電子密度約１０⁷／ｃｍ³のプラズマ
を用いたＲＦ−ＣＶＤ法により厚さ２０ｎｍのｐ型半導
体層を形成した。なお、このときの条件は、ＳｉＨ₄ 流
量３ｓｃｃｍ、Ｂ₂Ｈ₆（水素で１ｖｏｌ．％に希釈した
もの）流量３ｓｃｃｍ、水素流量３０ｓｃｃｍ、ＣＨ₄
流量９ｓｃｃｍ、反応圧力１００ｍＴｏｒｒ、ＲＦパワ
ー５Ｗ、基板温度２００℃、反応時間２分とした。

【００７３】ｐ型半導体層形成後、試料を試料導入室６
１０に移送した後プラズマＣＶＤ装置から取り出し、前
述のスパッタリング装置に再び装着し、ＩＴＯをターゲ
ットとしたアルゴンスパッタリング法により厚さ７０ｎ
ｍのＩＴＯからなる第二透明導電膜層を積層した。この
ときのスパッタリングは、Ａｒ流量１０ｓｃｃｍ、圧力
５ｍＴｏｒｒ、ＲＦパワー１０Ｗ、基板温度２００℃、
スパッタリング時間２０分の条件で行った。

【００７４】このようにして得られた光起電力素子に対
して、抵抗加熱法により銀電極を取り付けてから、その
Ｉ−Ｖ特性を測定した。なお、Ｉ−Ｖ特性の測定は微小
電流計（ヒューレットパカード社製４１４０Ｂ）を用い
て１００ｍＷ／ｃｍ² の白色光照射下において行った。

【００７５】得られたＩ−Ｖ特性曲線から開放電圧及び
短絡電流を求めたところ、開放電圧は０．８６Ｖであ
り、短絡電流は１１．８ｍＡ／ｃｍ²であった。

【００７６】比較例１実施例１において卑金属層１を設けないこと以外は実施
例１と全く同様にして光り起電力素子を作製した。得ら
れた光起電力素子について実施例１と同様にして開放電
圧及び短絡電流を求めたところ、開放電圧は０．７９
Ｖ、短絡電流は１１．３ｍＡ／ｃｍ² であった。

【００７７】実施例１と比較例１との結果の比較から、
卑金属層１を設けることにより開放電圧が約９％上昇す
ることがわかる。

【００７８】実施例２実施例１において、真性半導体層をＥＣＲ反応容器６２
３において電子密度１０¹⁰／ｃｍ³ のプラズマを用いた
ＥＣＲ−ＣＶＤ法により形成すること以外は、実施例１
と同様にして光半導体素子を作製した。このときのＥＣ
Ｒ−ＣＶＤ法は、マイクロ波パワー３００Ｗ、ＳｉＨ₂
Ｃｌ₂流量５ｓｃｃｍ、反応圧力４ｍＴｏｒｒ、反応時
間５分、その他については実施例１と同条件下において
行った。なお、真性半導体層の厚さは、実施例１と同じ
になるように調整した。

【００７９】得られた光起電力素子について、実施例１
と同様にして開放電圧及び短絡電流を求めたところ、開
放電圧は０．８６Ｖ、短絡電流は１２．１ｍＡ／ｃｍ²
であった。

【００８０】この結果と実施例１の結果との比較から、
真性半導体層を形成する際にＥＣＲ-ＣＶＤ法を採用す
ると、得られる光起電力素子の特性を損なうことなく、
しかもその製造時間を大幅に短縮して効率よく製造でき
ることがわかる。

【００８１】比較例２実施例２において、卑金属層１を設けないこと以外は実
施例２と同様にして光り起電力素子を作製した。得られ
た光起電力素子について、実施例２と同様にして開放電
圧及び短絡電流を求めたところ、開放電圧０．７０Ｖ、
短絡電流は１０．９ｍＡ／ｃｍ² であった。

【００８２】この結果と実施例２の結果との比較から、
卑金属層１を設けた場合には、真性半導体層を積層する
際にＥＣＲ−ＣＶＤ法のような高電流密度のプラズマを
使用しても短絡電流が低下しないことがわかる。

【００８３】比較例３実施例２において、卑金属層１を積層する際に使用する
ターゲットをＮｉ−Ｃｒ合金から金に代える他は実施例
２と同様にして光起電力素子を作製した。なお、卑金属
層１の厚さは実施例２の場合と同じになるよう調整し
た。得られた光起電力素子について、実施例２と同様に
して開放電圧及び短絡電流を求めたところ、開放電圧
０．７７Ｖ、短絡電流は１１．３ｍＡ／ｃｍ² であっ
た。

【００８４】比較例４実施例２において、卑金属層１を積層する際に使用する
ターゲットをＮｉ−Ｃｒ合金からＡｌ（融点６６０℃）
に代える他は実施例２同様にして光起電力素子を作製し
た。なお、卑金属層１の厚さは実施例２の場合と同じに
なるよう調整した。得られた光起電力素子について、実
施例２と同様にして開放電圧及び短絡電流を求めたとこ
ろ、開放電圧は０．６５Ｖ、短絡電流は１０．４ｍＡ／
ｃｍ² であった。

【００８５】比較例３及び比較例４の結果と実施例２の
結果との比較から、卑金属層１の構成材料としては貴金
属やその融点が１０００℃未満の卑金属を使用した場合
には、開放電圧や短絡電流が低下し、本発明の効果が得
られないことがわかる。

【００８６】実施例３実施例２と同様にしてｎ型半導体層を積層した後、得ら
れた積層体をＲＦ反応容器６２２に移送し、ＲＦ−ＣＶ
Ｄ法により厚さ１０ｎｍのアモルファスシリコンからな
る緩衝層を積層した。このときのＲＦ−ＣＶＤは、Ｓｉ
Ｈ₄ 流量２０ｓｃｃｍ、反応圧力１００ｍＴｏｒｒ、Ｒ
Ｆパワー５Ｗ、基板温度２００℃、反応時間１分４０秒
の条件下で行った。その後さらにＥＣＲ反応容器６２３
に移送して真性半導体層積層以降の工程を実施例２と同
様に行って光起電力素子を作製した。得られた光起電力
素子について、実施例２と同様にして開放電圧及び短絡
電流を求めたところ、開放電圧は０．８９Ｖ、短絡電流
は１２．５ｍＡ／ｃｍ² であった。

【００８７】この結果から、ｎ型半導体層と真性半導体
層との間に緩衝層を設けると、開放電圧がより高くなる
ことがわかる。

【００８８】実施例４実施例２において、ｐ型半導体層形成後、第二透明導電
膜層を形成する前に、１×１０^-6Ｔｏｒｒ以下の真空状
態において電子ビーム蒸着法により厚さ３ｎｍのＣｒか
らなる卑金属層２を形成する他は、実施例２と同様にし
て光起電力素子を作製した。得られた素子について、実
施例２と同様にして開放電圧及び短絡電流を求めたとこ
ろ、開放電圧は０．８７Ｖ、短絡電流は１２．８ｍＡ／
ｃｍ² であった。

【００８９】この結果から、卑金属層２を設けると、短
絡電流の値がより高くなることがわかる。

【００９０】

【発明の効果】本発明の光起電力素子は、従来のｎ−ｉ
−ｐ型アモルファス光起電力素子に比べて開放電圧及び
短絡電流の値が高い。また本発明の光起電力素子は、半
導体層を形成する際に高電子密度のプラズマを用いたプ
ラズマＣＶＤ法を採用しても、その特性が損なわれない
ため、製造時間を短縮することが可能である。すなわ
ち、本発明は、優れた特性を有する光起電力素子、及び
そのような光起電力素子を効率よく製造する方法を提供
するものであり、その工業的意義は大きい。

【図面の簡単な説明】

【図１】透明導電膜層が積層された基板、ならびにその
基板をＲＦ水素プラズマ及びＥＣＲ水素プラズマに暴露
した各基板について、光透過率の波長依存性を示す図で
ある。

【図２】本発明における代表的な光起電力素子の構造を
示す図である。

【図３】本発明における別態様の光起電力素子の構造を
示す図である。

【図４】本発明におけるさらに別態様の光起電力素子の
構造を示す図である。

【図５】本発明におけるさらに別態様の光起電力素子の
構造を示す図である。

【図６】本発明の光起電力素子を製造するためのプラズ
マＣＶＤ装置の概略図である。

【図７】従来のｐ−ｉ−ｎ型光起電力素子の構造を示す
図である。

【図８】従来のｎ−ｉ−ｐ型光起電力素子の構造を示す
図である。

【符号の説明】

２００光起電力素子２１０基板２２０金属層２３０透明導電膜層２４０卑金属層（卑金属層１）２５０半導体層２５１ｎ型半導体層２５２真性半導体層２５３ｐ型半導体層２６０第二透明導電膜層２７０集電電極３４０卑金属層（卑金属層２）５５０緩衝層６００プラズマＣＶＤ装置６１０試料導入室６２１ＲＦ反応容器（ｐ型半導体層、ｎ型半導体層形
成用）６２２ＲＦ反応容器（真性半導体層、緩衝層形成用）６２３ＥＣＲ反応容器６３１メカニカルブースターポンプ６３２ターボモレキュラポンプ６４１高周波発生装置６４２マイクロ波発生装置６５０ガス供給装置６６０トランスファーロッド６７０ゲートバルブ

Claims

【特許請求の範囲】

【請求項１】基板上に、（１）金属層、（２）透明導
電膜層、（３）少なくともｎ型半導体層、真性半導体
層、及びｐ型半導体層を順次積層してなる半導体層、な
らびに（４）第二透明導電膜層、を順次積層してなる光
起電力素子において、前記透明導電膜層と半導体層との
間に、融点１０００℃以上の卑金属からなる卑金属層を
設けてなることを特徴とする光起電力素子。
【請求項２】基板上に、（１）金属層、（２）透明導
電膜層、（３）少なくともｎ型半導体層、真性半導体
層、及びｐ型半導体層を順次積層してなる半導体層、な
らびに（４）第二透明導電膜層、を順次積層してなる光
起電力素子において、前記半導体層と第二透明導電膜層
との間に、融点１０００℃以上の卑金属からなる卑金属
層を設けてなることを特徴とする光起電力素子。
【請求項３】基板上に、（１）金属層、（２）透明導
電膜層、（３）少なくともｎ型半導体層、真性半導体
層、及びｐ型半導体層を順次積層してなる半導体層、な
らびに（４）第二透明導電膜層、を順次積層してなる光
起電力素子において、前記透明導電膜層と半導体層との
間、及び前記第二透明導電膜層と半導体層との間に、融
点１０００℃以上の卑金属からなる卑金属層を設けてな
ることを特徴とする請求項１又は請求項２に記載の光起
電力素子。
【請求項４】融点１０００℃以上の卑金属からなる卑
金属層が、Ｎｉ、又はＣｒ、又はそれらの合金からなる
ことを特徴とする請求項１〜３のいずれか一に記載の光
起電力素子。
【請求項５】少なくともｎ型半導体層と真性半導体層
との間に、緩衝層を設けてなることを特徴とする請求項
１〜４のいずれか一に記載の光起電力素子。
【請求項６】基板上に、金属層、透明導電膜層、及び
融点１０００℃以上の卑金属からなる卑金属層を順次積
層し、次いで前記卑金属層上に少なくともｎ型半導体
層、真性半導体層、及びｐ型半導体層からなる半導体層
をプラズマＣＶＤ法により順次積層して半導体層を形成
し、その後、第二透明導電膜層を積層することを特徴と
する光起電力素子製造方法。
【請求項７】基板上に、金属層、透明導電膜層を順次
積層し、次いで前記透明導電膜層上に少なくともｎ型半
導体層、真性半導体層、及びｐ型半導体層からなる半導
体層をプラズマＣＶＤ法により順次積層して半導体層を
形成し、次いで前記半導体層上に融点１０００℃以上の
卑金属からなる卑金属層を積層し、その後、前記卑金属
層上に第二透明導電膜層を積層することを特徴とする光
起電力素子製造方法。
【請求項８】基板上に、金属層、透明導電膜層、及び
融点１０００℃以上の卑金属からなる第一の卑金属層を
順次積層し、次いで前記卑金属層上に少なくともｎ型半
導体層、真性半導体層、及びｐ型半導体層からなる半導
体層をプラズマＣＶＤ法により順次積層して半導体層を
形成し、次いで前記半導体層上に融点１０００℃以上の
卑金属からなる第二の卑金属層を積層し、その後、前記
卑金属層上に第二透明導電膜層を積層することを特徴と
する光起電力素子製造方法。
【請求項９】半導体層中の真性半導体層を、１０⁹／
ｃｍ³以上の電子密度を有するプラズマＣＶＤ法により
積層することを特徴とする請求項６〜８のいずれか一に
記載の光起電力素子製造方法。
【請求項１０】少なくともｎ型半導体層と真性半導体
層との間に緩衝層を設けることを特徴とする請求項６〜
９のいずれか一に記載の光起電力素子製造方法。