JP2000091553A

JP2000091553A - 半導体基板、密着型イメージセンサ、及び半導体チップの製造方法

Info

Publication number: JP2000091553A
Application number: JP10261718A
Authority: JP
Inventors: Toshiko Nagai; 敏子長井; Koji Sawada; 幸司澤田; Takao Koide; 能男小出; Seiichi Tamura; 清一田村; Shigeru Nishimura; 茂西村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-09-16
Filing date: 1998-09-16
Publication date: 2000-03-31

Abstract

(57)【要約】【課題】光源切替式の密着型イメージセンサで、高い
画像品質を得ることが難しい。【解決手段】複数の受光素子領域４と受光素子領域間
に設けられた遮光層を有する遮光領域とを備えた半導体
チップ構成部が複数形成され、前記半導体チップ構成部
間にはスクライブ領域が形成され、前記スクライブ領域
はダイシング時に用いる実効スクライブ領域２と、ダミ
ーパターン領域１とから構成され、ダミーパターン領域
の少なくとも一部に前記遮光層を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板、密着
型イメージセンサ、及び半導体チップの製造方法に係わ
り、特に、イメージスキャナ、ファクシミリ等の原稿読
み取り装置として用いられるイメージセンサに用いられ
るものである。更には、互いに色の異なる光源を切替え
ることによりカラー画像を読み取る光源切替式の密着型
イメージセンサに用いられるものである。

【０００２】

【従来の技術】フォトダイオードやフォトトランジス
タ、または電荷結合素子（ＣＣＤ）等の受光素子を用い
た固体撮像素子は、ラインセンサあるいはエリアセンサ
としてイメージスキャナ等の情報機器の電子の目として
広く用いられている。

【０００３】図７は従来の受光素子を有する半導体基板
の一部平面構造を示す平面図である。図８は図７のＸ−
Ｘ′部の断面構造図である。

【０００４】図７において、２は実効スクライブ領域、
３は半導体チップ構成部、４は受光素子領域、１８は受
光素子領域４を囲む遮光領域である。

【０００５】また図８に示すように、半導体基板７には
不純物をドーピングすることによって形成された受光素
子領域４がある。この半導体基板７の上に、素子分離の
ための選択酸化膜８、シリコン酸化物を主とし、不図示
のゲート電極や配線となるポリシリコンと第１の遮光層
１１とを分離する第１の層間絶縁膜９、アルミニウムを
主とし、金属配線を兼ねた第１の遮光層１１、シリコン
酸化物を主とし、第１の遮光層１１と第２の遮光層１２
とを分離する第２の層間絶縁膜１０、アルミニウムを主
とし、金属配線を兼ねた第２の遮光層１２、シリコン窒
化物を主とし、水分等、外気の影響を防ぐための保護膜
１３、が形成されている。実効スクライブ領域２でダイ
シングすることで、半導体チップ構成部３は分離され、
複数のイメージセンサチップ（半導体チップ）を得るこ
とができる。

【０００６】受光素子と周辺回路を同時に同一基板上に
形成するようなイメージセンサの場合、受光素子領域上
は層間絶縁膜や保護膜などの多層構造になっている。こ
れら各層の材質が違うと屈折率が異なることによって光
の多重干渉が生じ、分光感度特性を見るとわずかな波長
のずれによって感度が大きく変化する。

【０００７】よって、受光素子領域上の多層膜の膜厚が
ばらつくと分光感度特性は膜厚に応じてずれ、ある波長
に対する感度のばらつきとなる。このことは１次元的に
複数の受光素子が配列されたイメージセンサにおいて、
チップ内である波長に対する感度がばらつくことを意味
する。

【０００８】特に、受光素子が１次元的に配列されてい
るイメージセンサチップを基板上に複数個配置し、チッ
プコート剤によって表面が覆われた、密着型イメージセ
ンサにおいて、光源に赤、緑、青の３色のＬＥＤを切り
替えてカラー画像を読み込む光源切替式の密着型イメー
ジセンサでは、それぞれの膜の膜厚が異なると各々の受
光素子の分光感度特性はズレを生じ、各々の波長におい
て感度の分布曲線が異なり、色ムラなどにより画像品質
が低下する。

【０００９】以上のようなことから、イメージセンサチ
ップの作製における膜厚の制御は重要となる。

【００１０】一方、密着型イメージセンサは、複数個の
半導体チップを一列に配置して実装するため、チップの
実装精度を上げる為には、半導体基板を切断して個々の
チップに分離する段階で、高精度の接続部端面を得るこ
とが求められる。

【００１１】図９に示すように、高精度の接続部端面が
得られないと、半導体チップ１６の配置精度が悪くな
り、この接続部を挟む両半導体チップ１６₁，１６₂の互
いに隣接する画素１７₁，１７₂の間の距離Ｌに大きな誤
差が生じてしまう。このことは、特に密着型イメージセ
ンサにおいては、この間隔Ｌは他の隣接する画素間のピ
ッチの間隔と等しくなるように配置することにより、こ
の長さの方向における画像の均一化を図る必要から、大
きな問題であるばかりでなく、今後、解像度の高い密着
型イメージセンサの出現に伴い、ますます大きな問題と
なる。

【００１２】このため、例えば、特開平１−２３３７６
２号公報に開示されているように、チップ接続部端面の
一部を内方に傾斜させることにより、高精度の接続部端
面を得る方法が提案されている。しかしながら、このよ
うな接続部端面を得る為には、スクライブ領域を広げる
必要がある。

【００１３】半導体基板上におけるスクライブ領域は、
半導体基板の切削くずやダイシングソーの保護の観点か
ら、半導体基板上に何も形成しない又は保護層のみを形
成することが一般的であり、ゆえに、受光素子領域とス
クライブ領域は層構成が異なっている。この層構成の違
いは膜を形成する際に影響を与え、スクライブ領域及び
その近傍とチップ中央部で膜厚の差が生じる。

【００１４】このため、例えば、特開平８−１８６２４
１号公報に開示されているように、スクライブ領域の一
部を光電変換部と同様な層を有する層構成（層間絶縁膜
と保護膜とを形成する）とすることによって、スクライ
ブ領域と光電変換部の段差を軽減する方法が提案されて
いる。

【００１５】

【発明が解決しようとする課題】上記特開平８−１８６
２４１号公報で提案されている構成は受光素子上にカラ
ーフィルタを形成することが前提であり、スクライブ領
域と光電変換部の層構成を同様とし、膜厚を揃えること
により、カラーフィルタを塗布によって形成する際に、
カラーフィルタの膜厚を均一にすることを目的としてい
る。

【００１６】しかしながら、光源切替式の密着型イメー
ジセンサでは、受光素子領域上には層間絶縁膜、及び保
護膜のみが形成されており、カラーフィルタは形成され
ていない。そのため、層間絶縁膜と保護膜の膜厚を均一
に形成することが求められる。

【００１７】保護膜は一般的にシリコン窒化物を主とし
た成分をプラズマＣＶＤ法を用いて形成される。このと
き、例えば図８に示すように、受光素子領域４を含む半
導体チップ構成部３内は表面に層間絶縁膜と金属配線を
兼ねた遮光層１２が露出しているのに対して、スクライ
ブ領域２の表面は層間絶縁膜またはシリコンが露出して
おり、遮光層は存在していない。そのため、プラズマＣ
ＶＤ法等を用いて保護層を形成する際に、スクライブ領
域及びその近傍とチップの中央部とでは膜の堆積速度に
差が生じ、スクライブ領域及びその近傍のチップの受光
素子開口部上の保護膜の膜厚と、チップ中央部の保護膜
の膜厚に差が生じる。このことはスクライブ領域が広く
なると、更に顕著に現れる。ゆえに、上述したように、
膜厚にばらつきが生じることによって、感度のばらつき
を生じる。

【００１８】従って、上述したような従来の技術では、
実装精度の高い光源切替式の密着型イメージセンサにお
いて、高い画像品質を得ることが難しい。

【００１９】

【課題を解決するための手段】本発明の半導体基板は、
複数の受光素子領域と該受光素子領域間に設けられた遮
光層を有する遮光領域とを備えた半導体チップ構成部が
複数形成され、前記半導体チップ構成部間にはスクライ
ブ領域が形成され、前記スクライブ領域はダイシング時
に用いる実効スクライブ領域と、ダミーパターン領域と
から構成され、前記ダミーパターン領域の少なくとも一
部に前記遮光層を有することを特徴とする。

【００２０】本発明の密着型イメージセンサは、上記本
発明の半導体基板をダイシングすることで形成された半
導体チップを前記受光素子領域の配列方向に沿って複数
個配列することによって構成されたイメージセンサモジ
ュールと、少なくとも赤、緑、青の３色を含む光源と、
を有することを特徴とする。

【００２１】本発明の半導体チップの製造方法は、半導
体基板に、複数の受光素子領域と該受光素子領域間に設
けられた遮光層を有する遮光領域とを備えた半導体チッ
プ構成部を複数形成するとともに、前記半導体チップ構
成部間に、ダイシング時に用いる実効スクライブ領域と
少なくとも一部に前記遮光層を有するダミーパターン領
域とから構成されるスクライブ領域を形成する工程と、
前記実効スクライブ領域で前記半導体基板をダイシング
する工程と、を有するものである。

【００２２】本発明によれば、スクライブ領域中のダイ
シング時に用いる実効スクライブ領域以外の部分に遮光
層を含むダミーパターン領域を設けることにより、スク
ライブ領域及びスクライブ領域近傍の保護膜の膜厚とチ
ップ中央部の保護膜の膜厚を均一に形成することが可能
となる。従って、チップ内の分光感度特性を均一化で
き、例えば、密着型イメージセンサの画像品質を向上さ
せることが可能となる。

【００２３】なおダミーパターン領域の遮光層はダミー
パターン領域全体に設けても、その一部に設けてもよ
い。

【００２４】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。

【００２５】図１は本発明の第１の実施例における半導
体基板の一部平面構造図であり、図２は図１のＹ−Ｙ′
部の断面構造図である。なお図７及び図８に示した構成
部材と同一構成部材については同一符号を付する。図２
においては受光素子領域の断面構成は示されていない
が、その構成は図８の構成と同様である。

【００２６】図１において、１はダミーパターン領域、
２は実効スクライブ領域、３は半導体チップ構成部、４
は受光素子領域である。ダミーパターン領域１及び実効
スクライブ領域２はスクライブ領域を構成している。実
効スクライブ領域２でダイシングすることで、半導体チ
ップ構成部３は分離され、複数のイメージセンサチップ
（半導体チップ）を得ることができる。このイメージセ
ンサチップは例えば後述する光源切替式密着型イメージ
センサに用いることができる。

【００２７】また図２に示すように、ダミーパターン領
域１には半導体チップ構成部３と同様に、選択酸化膜
８、シリコン酸化物を主とする第１の層間絶縁膜９、ア
ルミニウムを主とする第１の遮光層５、シリコン酸化物
を主とし、第１の遮光層５と第２の遮光層６とを分離す
る第２の層間絶縁膜１０、アルミニウムを主とする第２
の遮光層６、シリコン窒化物を主とし、水分等、外気の
影響を防ぐための保護膜１３、が形成されている。１８
は遮光領域である。実効スクライブ領域２は層間絶縁膜
形成後に実効スクライブ領域の層間絶縁膜を除去するこ
とで形成される。

【００２８】この半導体基板は、不図示の一層の多結晶
シリコン層と、第１、第２の遮光層及び配線層となる二
層のアルミニウム層を用いたプロセスで作製されてい
る。

【００２９】本実施例においては、本発明の特徴となる
ダミーパターンとして、選択酸化膜８、及び層間絶縁膜
９，１０を形成し、１００μｍ□の第１の遮光層５及び
第２の遮光層６からなる方形状のパターン（この部分は
遮光領域１８となる）を配置している。なお、遮光層は
ダミーパターン領域の一部に形成されているが、図３に
示すようにダミーパターン領域全体に形成してもよい。
図３に示される遮光領域１８に遮光層が形成されてい
る。

【００３０】また、受光素子領域４の配列方向に対して
垂直に沿ったスクライブ領域はスクライブ領域を広く取
り、ダミーパターン領域を配置しているが、受光素子領
域の配列方向に平行なスクライブ領域はダミーパターン
領域がなく、通常と同じスクライブ領域（実効スクライ
ブ領域）である。これは、複数個のイメージセンサチッ
プ（半導体チップ）を１列に配置して実装し、密着型イ
メージセンサを構成する際に、受光素子領域の配列方向
に垂直な半導体チップ端面はチップ同士を接続する端面
となるため、高精度な接続部端面が必要であるのに対
し、受光素子領域の配列方向に平行な半導体チップ端面
は特に規定されておらず、スクライブ領域を広く取る必
要がないためである。このように、高精度が要求される
切断端面の部分だけに本発明を適用することにより、１
枚のウエハ（半導体基板）からの半導体チップの取り数
の減少を抑えることができる。

【００３１】ダミーパターン領域１の幅は、高精度な接
続部端面を得るために最低限必要な幅を確保した上でウ
エハからのチップの取り数の減少を抑えるためにできる
だけ小さくすることが望ましい。本実施例においては３
００μｍとしている。

【００３２】実効スクライブ領域２はダイシングカッタ
ーによって半導体チップ構成部３を分離する時に用いる
領域であり、本実施例においてはその幅を５０μｍとし
ている。

【００３３】ここで、受光素子領域の分光感度特性のば
らつきが問題となるのは、受光素子領域の配列方向と同
じ方向であり、１つの半導体チップ構成部の中央部の受
光素子上とスクライブ領域近傍の受光素子上の膜厚ばら
つきが生ずるためである。

【００３４】本実施例と、ダミーパターンを設けてない
従来の構成とを同一プロセスにおいて形成し、チップの
受光素子開口部上の保護膜の膜厚分布を評価した結果、
従来の構成における保護膜の膜厚ばらつきは約２００オ
ングストローム程度であったのに対し、本実施例の構成
における保護膜の膜厚ばらつきは約１３０オングストロ
ーム程度であった。

【００３５】本実施例による半導体チップを用いて光源
切替式の密着型イメージセンサを作製したところ、従来
の構成によるイメージセンサと比較して、明出力ばらつ
きが約５％低減し、本発明の有効性を確認することがで
きた。

【００３６】本実施例における受光素子としては、フォ
トダイオードやフォトトランジスタ、あるいはＣＭＤ等
のＭＯＳ型フォトセンサ等が挙げられるが、本発明は特
定の受光素子に限定されるものではない。また、図１で
は二層の金属配線プロセスを例として挙げているが、こ
のプロセスに限定されるものではない。

【００３７】次に本発明の他の実施例について説明す
る。

【００３８】図４は、ウェハー上に配置された本発明の
第２の実施例におけるイメージセンサの平面構造図であ
る。

【００３９】図４において、１はダミーパターン領域、
２は実効スクライブ領域、３は半導体チップ構成部、１
８は遮光領域である。

【００４０】この半導体基板は、一層の多結晶シリコン
と、配線層及び遮光層となる二層のアルミニウム層を用
いたプロセスで作製されている。

【００４１】本実施例においては、本発明の特徴となる
ダミーパターン領域として、選択酸化膜、層間絶縁膜、
第１の遮光層及び第２の遮光層について、実効スクライ
ブ領域の中心線Ｌに対して対称に半導体チップ構成部３
と同じパターンをスクライブ領域に設けた。

【００４２】前記第１の実施例と同様、受光素子領域の
配列方向に対して垂直に沿ったスクライブ領域はスクラ
イブ領域を広く取り、ダミーパターン領域を配置し、受
光素子領域の配列方向に平行なスクライブ領域はダミー
パターン領域がなく、通常と同じスクライブ領域であ
る。また、本実施例において、ダミーパターン領域１の
幅は３００μｍ、実効スクライブ領域２は５０μｍとし
た。

【００４３】ダミーパターン領域１として、半導体チッ
プ構成部３と同じパターンを形成することにより、スク
ライブ領域を広げた場合にでも、第１及び第２の遮光層
の密度がほぼ均一となるため、保護膜の膜厚が半導体基
板全面にわたってほぼ均一となる。

【００４４】図５に実施例１の光電変換装置を使用した
密着型イメージセンサの断面構成図を示し、図６に実装
基板２０の拡大図を示す。

【００４５】図５及び図６に示すように、複数の受光素
子領域を一次元的に配列した半導体チップ１９をセラミ
ック基板あるいはガラスエポキシ基板からなる実装基板
２０上に複数個１ライン状に配置し、ワイヤーボンディ
ングによって実装基板２０上の配線に電気的に接続し、
保護の為に半導体チップ上をシリコーン樹脂などからな
るチップコート剤２１で覆う。この実装基板２０と原稿
からの反射光を集光し、受光素子表面で結像させるレン
ズアレイ２２と、赤色、緑色、青色の光を発生するＬＥ
Ｄ光源２３と、透明部材からなる原稿支持体２４と、を
組み立てて密着型イメージセンサを構成している。

【００４６】ＬＥＤ光源２３が、赤のみを発光している
時、半導体チップ１９の受光素子を駆動して原稿支持体
２４上のカラー原稿の赤色情報を読み取る。次に緑色Ｌ
ＥＤのみを点灯して緑色情報を読み取る。最後に青色Ｌ
ＥＤのみを点灯し、青色情報を読み取る。こうして、カ
ラーフィルタを用いることなくカラー原稿のカラー画像
読み取りが可能になる。

【００４７】

【発明の効果】以上説明したように、本発明によれば、
高精度の接続部端面を得る為に求められる広いスクライ
ブ領域が存在する場合においても、スクライブ領域上に
ダミーパターン領域を設けることによって、スクライブ
と本チップの両端の膜厚分布が均一になり、分光感度特
性のずれが小さく、感度ばらつきの低減が可能となる。

【図面の簡単な説明】

【図１】本発明によるスクライブ領域にダミーパターン
領域を設けた光電変換装置の平面構造図である。

【図２】図１のＹ−Ｙ′の断面構造図である。

【図３】本発明によるスクライブ領域にダミーパターン
領域を設けた光電変換装置の平面構造図である。

【図４】本発明によるスクライブ領域に受光素子と同様
なパターンを設けた光電変換装置の平面構造図である。

【図５】本発明による密着型イメージセンサの断面構造
図である。

【図６】実装基板２０の拡大図である。

【図７】従来の光電変換装置の平面構造図である。

【図８】従来の光電変換装置の断面構造図である。

【図９】従来の光電変換装置の接続部を示す断面構造図
である。

【符号の説明】

１ダミーパターン領域２実効スクライブ領域３半導体チップ構成部１６，１９半導体チップ４受光素子領域５，１１第１配線層６，１２第２配線層７半導体基板８素子分離領域９，１０層間絶縁膜１３保護膜１８遮光領域２０実装基板２１チップコート剤２２レンズアレイ２３ＬＥＤ光源２４原稿支持体

───────────────────────────────────────────────────── フロントページの続き (72)発明者小出能男東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者田村清一東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者西村茂東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 4M118 AA06 AA10 AB10 BA04 BA10 CA03 CA09 CA34 FA06 FA08 GB06 GB11 GB17 HA21 5C024 AA01 CA14 CA31 DA01 FA01 FA02 FA11 GA01 GA11 GA52 5C051 AA01 BA04 DA03 DB04 DB05 DB18 DB29 DB31 DC02 DC07 DD00 DE21 DE31

Claims

【特許請求の範囲】

【請求項１】複数の受光素子領域と該受光素子領域間
に設けられた遮光層を有する遮光領域とを備えた半導体
チップ構成部が複数形成され、前記半導体チップ構成部
間にはスクライブ領域が形成され、前記スクライブ領域はダイシング時に用いる実効スクラ
イブ領域と、ダミーパターン領域とから構成され、前記ダミーパターン領域の少なくとも一部に前記遮光層
を有することを特徴とする半導体基板。
【請求項２】前記スクライブ領域は、前記受光素子領
域の配列方向に対して垂直方向に沿ったスクライブ領域
であることを特徴とする請求項１に記載の半導体基板。
【請求項３】前記ダミーパターン領域の少なくとも一
部は、前記受光素子領域の周囲を囲む前記遮光領域と同
様の層構成であることを特徴とする請求項１又は請求項
２に記載の半導体基板。
【請求項４】前記遮光領域は、層間絶縁膜、遮光層、
及び保護膜を有することを特徴とする請求項１〜３のい
ずれかの請求項に記載の半導体基板。
【請求項５】前記ダミーパターン領域は、方形状の遮
光層を有することを特徴とする請求項１〜４のいずれか
の請求項に記載の半導体基板。
【請求項６】前記ダミーパターン領域は、前記実効ス
クライブ領域の中心線に対して対称に前記半導体チップ
構成部と同じ構造を有することを特徴とする請求項１〜
４のいずれかの請求項に記載の半導体基板。
【請求項７】請求項１〜６のいずれかの請求項に記載
の半導体基板をダイシングすることで形成された半導体
チップを前記受光素子領域の配列方向に沿って複数個配
列することによって構成されたイメージセンサモジュー
ルと、少なくとも赤、緑、青の３色を含む光源と、を有
することを特徴とする密着型イメージセンサ。
【請求項８】半導体基板に、複数の受光素子領域と該
受光素子領域間に設けられた遮光層を有する遮光領域と
を備えた半導体チップ構成部を複数形成するとともに、前記半導体チップ構成部間に、ダイシング時に用いる実
効スクライブ領域と少なくとも一部に前記遮光層を有す
るダミーパターン領域とから構成されるスクライブ領域
を形成する工程と、前記実効スクライブ領域で前記半導体基板をダイシング
する工程と、を有する半導体チップの製造方法。