JP2000089246A

JP2000089246A - 液晶表示装置

Info

Publication number: JP2000089246A
Application number: JP26208298A
Authority: JP
Inventors: Katsuhiko Inada; 克彦稲田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-09-16
Filing date: 1998-09-16
Publication date: 2000-03-31

Abstract

(57)【要約】【課題】開口率が高く、表示品質の高い液晶表示装置
を提供する。【解決手段】単位画素を構成する画素電極を、第１の
画素電極５４１と、この第１の画素電極５４１と信号線
５１１との間の領域の少なくとも一部を覆うように配設
された第２の画素電極５４２を具備する。第１の画素電
極５４１と第２の画素電極５４２は透光性を有する絶縁
層５７２により絶縁されている。これにより第１の画素
電極５４１と信号線５１１との間の領域を表示に用いる
ことができ画素の開口率が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関
し、特に表示画面を構成する各画素を独立に駆動するこ
とができるアクティブマトリクス型液晶表示装置に関す
る。

【０００２】

【従来の技術】従来のアクティブマトリクス型液晶表示
装置では、アレイ基板上に画素電極がマトリクス状に配
列されており、各画素電極に付き１個のスイッチング素
子を具備している。スイッチング素子としては、例えば
ＴＦＴ（薄膜トランジスタ：ＴｈｉｎＦｉｌｍＴｒ
ａｎｓｉｓｔｏｒ）、ＭＩＭ（ＭｅｔａｌＩｎｓｕｌ
ａｔｏｒＭｅｔａｌ）などが用いられる。このアレイ
基板と、対向電極を配設した対向基板との間に液晶層を
挟持する。そして画素電極と対向電極との間に表示信号
に対応した電界を形成することにより、液晶の状態を制
御する。

【０００３】一方、対向基板には、画素電極以外からの
非変調光を遮るために、ブラックマトリクス（ＢＭ）パ
ターンを設けることが一般的である。このＢＭパターン
と画素電極とは、アレイ基板と対向基板との合わせ精度
を考慮して、約４〜約８μｍ程度重なるように設計され
る。つまり、画素電極はＢＭパターンと重なり合うた
め、開口率に寄与しない無効部分が画素電極周囲に存在
する。

【０００４】ところで、近年では、パーソナルコンピュ
ータ等に用いられる液晶表示装置に対して高輝度化や低
消費電力化が求められ、高開口率をめざした開発が進め
られている。液晶表示装置の開口率を向上するために
は、単位画素のうちこのような開口率に寄与しない無効
部分を極力少なくすることが必要である。そのために、
例えば、信号線と画素電極を絶縁膜を介して重ね、開口
部を遮光層である信号線パターンで決める方法がある。
しかしながら、この方法では開口率は高くなるものの、
信号線と画素電極間のカップリング容量が大きくなる。
このため、信号線の電位変動に画素電極電位が影響を受
け、クロストークなどの画質劣化が生ずるという問題が
ある。

【０００５】スイッチング素子としてＴＦＴを用いる場
合、ＴＦＴのゲート電極は走査線に接続され、ドレイン
電極は信号線に接続される（ｎ−ｃｈＴＦＴの場合）。
このＴＦＴのオン・オフ状態を制御することによって信
号線より画素電極へ表示信号が選択的に供給される。こ
の場合、列方向に配列した画素へは同列方向に沿って延
びる１本の信号線が対応し、さらに行方向に配列した複
数の信号線と接続して同行方向に配置された信号線駆動
回路が備わっている。信号線や走査線は、それぞれ表示
領域外に引き出され、信号線駆動回路、走査線駆動回路
などの外部回路との電気的接続を行うための接続パッド
に接続される。

【０００６】１つの画素への表示信号供給は、１本の信
号線及び１つの信号線駆動回路によって行われる。液晶
表示装置が大型化すると、信号線とゲート線間、信号線
とコモン電極間、あるいは信号線と画素電極間などに生
じる寄生容量が大きくなる。このため、信号線容量と配
線抵抗に規定される時定数が長くなる。これにより信号
線の立ち上がりがなまるため、画素への表示信号供給が
充分に行われないという問題を生じる。

【０００７】また、液晶表示装置が高精細化すると、１
フィールド期間内に駆動される画素数が増えることにな
る。このため、１画素あたりの書込み時間が短くなり画
素への電圧供給が不充分になってしまう。特に信号線駆
動回路から離れた画素についてはコントラストの低下が
生じる。

【０００８】一方、液晶材料に誘電率の大きい液晶材料
を用いた場合も同様に書込み時間が不充分となる。一
方、信号線駆動回路及び走査線駆動回路を画素電極及び
コモン電極が備わっているガラスなどの絶縁性基板上に
一体的に配設した液晶表示装置も提案されている。この
ような液晶表示装置では、画素選択用のＴＦＴと、駆動
回路を構成するＴＦＴとを、多結晶質シリコン（ｐｏｌ
ｙ−Ｓｉ）（微結晶質シリコン（μｃ−Ｓｉ）を含
む）をチャネル半導体膜として構成するものもある。駆
動回路を表示部と一体的に形成したこのような液晶表示
装置では、クロック及び表示信号の伝送線からの電磁ノ
イズ（ＥＭＩ）が問題となる。

【０００９】

【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、信号線と画素電極間のカップリング容量を大き
くすることなく、高開口率、高画質の液晶表示装置を提
供することを目的とする。

【００１０】

【課題を解決するための手段】このような課題を解決す
るため、本発明の液晶表示装置は以下に説明するような
構成を備えたものである。

【００１１】本発明の液晶表示装置は、第１の辺を有す
る第１の画素電極と、前記第１の画素電極の前記第１の
辺とほぼ平行に配設された信号線と、透明導電性材料か
らなり、前記第１の画素電極と前記信号線との間の領域
の少なくとも一部を覆うように配設された第２の画素電
極と、を具備したことを特徴とする。

【００１２】また、前記信号線と前記第１の画素電極と
の間に介挿され、前記信号線に印加される表示信号を選
択して前記第１の画素電極に印加する第１の選択手段
と、前記信号線と前記第２の画素電極との間に介挿さ
れ、前記表示信号を選択して前記第２の画素電極に印加
する第２の選択手段と、をさらに具備するようにしても
よい。

【００１３】さらに、前記第１の画素電極は前記第２の
電極よりも大きく形成し、前記第１の選択手段として第
１のチャネル幅を有する第１のＴＦＴを用い、前記第２
の選択手段としては前記第１のチャネル幅よりも小さな
第２のチャネル幅を有する第２のＴＦＴを用いるように
してもよい。

【００１４】また本発明の液晶表示装置は、絶縁基板上
にマトリクス状に配列されるスイッチング素子及びこの
スイッチング素子によって駆動される第１の透明画素電
極と、前記第１の透明画素電極の行方向に配列した走査
線及び列方向に配列した信号線とを備えたアレイ基板
と、対向電極を有し前記アレイ基板と対向配置された対
向基板と、前記アレイ基板と対向基板の間に液晶組成物
が封入されて成るアクティブマトリクス型液晶表示装置
において、前記第１の透明画素電極と信号線の間隙に絶
縁膜を介して、第２の透明画素電極が前記第１の透明画
素電極及び前記信号線と重なるように配置されているこ
とを特徴とする。

【００１５】また本発明の液晶表示装置は、絶縁基板上
にマトリクス状に配列されるスイッチング素子及びこの
スイッチング素子によつて駆動される第１の透明画素電
極と、前記第１の透明画素電極の行方向に配列した走査
線及び列方向に配列した信号線とを備えたアレイ基板
と、対向電極を有し前記アレイ基板と対向配置された対
向基板と、前記アレイ基板と対向基板の間に液晶組成物
が封入されて成るアクティブマトリクス型液晶表示装置
において、前記第１の透明画素電極と走査線の間隙に絶
縁膜を介して、第２の透明画素電極が前記第１の透明画
素電極及び前記走査線と重なるように配置されているこ
とを特徴とする。

【００１６】液晶層は前記第１の画素電極および前記第
２の画素電極と相互作用するように配設される。そして
前記第１の画素電極および第２の画素電極が配設された
第１の基板と、例えば対向電極などの第３の画素電極が
配設された第２の基板との間に液晶層を挟持するように
すればよい。なお前記第１の画素電極および第２の画素
電極と、第３の画素電極とは必ずしも液晶層を介して対
向している必要はない。例えば第１の画素電極、第２の
画素電極、第３の画素電極ともに同一基板上に配設して
基板面と略平行な横方向電界を形成し、この横方向電界
により液晶層を駆動するいわゆるｉｎ−ｐｌａｎｅモー
ドを採用するようにしてもよい。

【００１７】前記第１の画素電極、前記第２の画素電極
には、それぞれ第１のスイッチング素子と第２のスイッ
チング素子が接続され、これらスイッチング素子は表示
信号が供給される信号線と接続されている。第１の画素
電極と第２の画素電極へは同一の信号線から表示信号を
供給するようにしてもよい。また第１の画素電極と第２
の画素電極へは、それぞれ第１の信号線と第２の信号線
によりそれぞれ表示信号を供給するようにしてもよい。

【００１８】これら表示信号を信号線に印加する表示信
号の供給系としては、例えば信号線駆動回路をあげるこ
とができる。信号線駆動回路は単位画素を構成する画素
電極の数に応じて複数備えるようにしてもよい。さらに
複数の信号線駆動回路を１つの領域に集積化してもよ
い。

【００１９】第１の画素電極は例えば従来と同様の画素
電極である。そして第２の画素電極は、この第１の画素
電極と信号線あるいは走査線との間の領域の少なくとも
一部を覆うように配設されている。第２の画素電極は１
個に限ることなく複数に分割配置するようにしてもよ
い。液晶層への入射光は、これらの画素電極により形成
される電界に応答する液晶層の配向状態、相転移状態な
どにより変調される。液晶層に印加される電界は、第１
の画素電極および第２の画素電極に印加される表示信号
電圧により制御される。したがって、第１の画素電極お
よび第２の画素電極画素からなる単位画素をマトリクス
状に配設することで、画素への入射光（透過光、反射
光）を２次元的に変調することができる。

【００２０】これら第１の画素電極、第２の画素電極に
表示信号を供給する手段としては、例えば表示信号を信
号線に供給する信号線駆動回路をあげることができる。
信号線に供給された表示信号は、スイッチング素子によ
り選択され前記第１の画素電極、第２の画素電極に印加
される。表示信号を選択的に第１の画素電極、第２の画
素電極に印加するには、例えば薄膜トランジスタ（ＴＦ
Ｔ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）、Ｍ
ＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｅｒＭｅｔａｌ）
などの非線形スイッチング素子と、このスイッチング素
子の駆動手段、例えば走査線駆動回路、を用いるように
すればよい。第１の画素電極と接続された第１のＴＦＴ
と、第２の画素電極と接続された第２のＴＦＴとでは、
その電流供給能力を変えて配設するようにしてもよい。
例えば第２の画素電極の面積が第１の画素電極の面積よ
りも小さい場合、第２のＴＦＴの電流供給能力を第１の
ＴＦＴの電流供給能力よりも小さくするようにしてもよ
い。

【００２１】信号線および信号線駆動回路は複数系統備
えるようにしてもよく、スイッチング素子も信号線に対
応して各画素電極に複数接続するようにすればよい。ま
た走査線（走査線）および走査線線駆動回路（アドレス
駆動回路）も、信号線駆動回路と対応して複数系統備え
るようにしてもよいし、走査線を複数系統のスイッチン
グ素子で共用するようにしてもよい。例えば、第１の画
素電極と第１の信号線との間に第１のＴＦＴのソース・
ドレインを介挿する。走査線（アドレス線）駆動回路か
ら走査線を介して第１のＴＦＴのゲート電極に走査信号
を印加すると第１のＴＦＴはオン状態になる。このとき
第１の信号線に供給されている第１の表示信号は選択的
に画素電極に供給される。同様に、例えば、第２の画素
電極と第１の信号線との間に第２のＴＦＴのソース・ド
レインを介挿すればよい。

【００２２】第１のＴＦＴのゲート電極と第２のＴＦＴ
のゲート電極は、異なる走査線に接続するようにしても
よいし、異なる走査線に接続するようにしてもよい。ま
た第１のＴＦＴのゲート電極と第２のＴＦＴのゲート電
極とには、同一の走査線駆動回路から走査信号を印加す
るようにしてもよいし、第１の走査線駆動回路から第１
の走査線を介して第１のＴＦＴのゲート電極に第１の走
査信号を印加し、第２の走査線駆動回路から第２の走査
線を介して第２のＴＦＴのゲート電極に第２の走査信号
を印加するようにしてもよい。

【００２３】このように本発明の液晶表示装置において
は、１つの画素を複数の画素電極から構成するととも
に、第１の画素電極は信号線と重ならないように配置し
ている。このような構成を採用することにより、画素電
極一信号線間カップリング容量が大きくなるのを防止す
ることができる。この場合、信号線と第１の画素電極の
間の非変調光を遮るため、一般には対向基板にＢＭを配
置するが、本発明では、第２の画素電極を信号線と第１
の画素電極との間の領域を覆うように配置することによ
って、対向基板にＢＭを配置することなく、高開口率が
得られる。

【００２４】

【発明の実施の形態】以下に本発明の液晶表示装置につ
いてさらに詳細に説明する。

【００２５】（実施形態１）図１は本発明の液晶表示装
置の単位画素の構成を概略的に示す図であり、図２は本
発明の液晶表示装置のアレイ基板の構成を模式的に示す
図である。

【００２６】この液晶表示装置は画素ごとに独立に駆動
することができるアクティブマトリクス型液晶表示装置
であり、アレイ基板５００上に画素がマトリクスアレイ
状に配設されている。各画素には第１の画素電極５４
１、第２の画素電極５４２が配設されている。なお図２
の例では簡単のため第１の画素電極５４１と第２の画素
電極５４２とを並列に記載しているが、実際には第２の
画素電極５４２は、第１の画素電極５４１と信号線、走
査線との間の領域を覆うように配設されている（図１参
照）。

【００２７】第１の画素電極５４１、第２の画素電極５
４２にはそれぞれ第１のＴＦＴ５３１、第２のＴＦＴ５
３２が接続されている。第１のＴＦＴ５３１のソース電
極は第１の画素電極５４１と接続され、ドレイン電極は
信号線５１１と接続され、ゲート電極は走査線５５１と
接続されている。同様に、第２のＴＦＴ５３２のソース
電極は第２の画素電極５４２と接続され、ドレイン電極
は信号線５１１と接続され、ゲート電極は走査線５５１
と接続されている。すなわちこの例では、第１のＴＦＴ
５３１も第２のＴＦＴ５３２も同じ走査線、信号線に接
続されている。なお、必要に応じて、第１のＴＦＴ５３
１のゲート電極と第２のＴＦＴ５３２のゲート電極とを
別々の走査線に接続するようにしてもよく、また第１の
ＴＦＴ５３１のドレイン電極と第２のＴＦＴ５３２のド
レイン電極とを別々の信号線に接続するようにしてもよ
い。

【００２８】走査線５２１には走査線駆動回路５２０か
ら走査信号が供給され、信号線５１１には信号線駆動回
路５１０から表示信号が供給される。これら走査線駆動
回路５１０、信号線駆動回路５２０はアレイ基板５００
上に一体的に形成するようにしてもよい。またアレイ基
板５００とは個別のドライバＩＣとして形成し、アレイ
基板５００と接続するようにしてもよい。前者の場合、
画素選択用のＴＦＴ、駆動回路を構成するＴＦＴとも
に、非単結晶の結晶質シリコン（ｐｏｌｙ−Ｓｉ：多結
晶シリコン、およびμｃ−Ｓｉ：微結晶シリコン、を含
む）をチャネル半導体膜として用いることが好ましい。
ＴＦＴの構造はトップゲート型でもよいし、ボトムゲー
ト型でもよい。

【００２９】またこの例では、第１のＴＦＴ５３１およ
び第２のＴＦＴ５４２はそのチャネルを走査線５２１上
に有している。すなわち、走査線５２１自体をゲート電
極として用いている。このようにすることにより、画素
の開口率を向上することができる。

【００３０】そしてこの例では第１の画素電極５４１と
接続した第１のＴＦＴ５３１は、第２の画素電極５４２
と接続した第２のＴＦＴ５３２よりも大きく形成されて
いる。これは、第２の画素電極５４２の面積が第１の画
素電極５４１の面積よりも小さいため、その分だけ電流
供給能力が小さくてもよいからである。このような構成
を採用することにより、第１の画素電極５４１および第
２の画素電極５４２を１つのＴＦＴで駆動する場合と比
較して、突き抜け電圧を抑制することができる。

【００３１】図３は図１に例示した本発明の液晶表示装
置の単位画素のＡＡ方向の断面構造の例を概略的に示す
図である。図３に示したように本発明の液晶表示装置で
は、第２の画素電極５４２は第１の画素電極５４１と信
号線５１１との間の領域を覆うように配設されている。
図４は本発明の液晶表示装置の断面構造の例を概略的に
示す図である。この図では図１のＡＡ方向の断面構造を
示している。

【００３２】この例では第２の画素電極５４２は第１の
画素電極５４１および信号線５１１と重なるように配設
されている。そして液晶表示装置が透過型であるか反射
型であるかを問わず、第２の画素電極は例えばＩＴＯな
どの透明導電性物質により構成する。また第１の画素電
極と第２の画素電極との間には酸化シリコン膜（ＳｉＯ
x ）、窒化シリコン膜（ＳｉＮx ）、あるいはこれらの
積層膜などからなる絶縁層により絶縁されている。この
絶縁層も透光性を有する。

【００３３】一方対向基板６００は、ガラスなどの透明
絶縁性基材６０１上にＩＴＯなどの透明絶縁性膜からな
る対向電極６０２が配設されている。そしてこれらアレ
イ基板５００と対向基板６００との間に液晶層６９０を
挟持して液晶表示装置が構成されている。なお、アレイ
基板５００、対向基板６００の液晶層６９０挟持面には
ラビング処理されたポリイミドフィルムなどからなる配
向膜が配設されているが、ここでは図示を省略してい
る。

【００３４】また本発明の液晶表示装置では、ブラック
マトリクスを必ずしも必要とせず、図４の例ではブラッ
クマトリクスは配設していない。したがって、画素の開
口率を向上するだけでなく、液晶表示装置の生産性も向
上することができる。

【００３５】図４に例示したとおり、従来の画素構造で
は第１の画素電極５４１の端部から信号線までの領域で
は液晶層の状態を制御することができなかった。これに
対して本発明の液晶表示装置では、このような構成を採
用することにより、従来表示に寄与することができなか
った第１の画素電極５４１と信号線５１１との間の領域
でも液晶層の状態を制御することができるようになる。
したがって画素の開口率を向上し、明るく、コントラス
トの高い良好な表示を行うことができる。しかも本発明
の液晶表示装置では、信号線とのカップリングが主とし
て第２の画素電極５４２にのみ影響することになり、第
１の画素電極５４１に対する信号線の電位変動の影響を
小さく抑制することができる。このため、主たる画素電
極である第１の画素電極５４１への縦クロストークの影
響が小さくなり、表示品質を向上することができる。

【００３６】このように本発明の液晶表示装置によれ
ば、画素へのクロストークの影響を小さくするととも
に、画素の開口率を向上することができる。したがって
表示品質を大きく向上することができる。

【００３７】（実施形態２）図５は本発明の液晶表示装
置のアレイ基板の構成の例を概略的に示す図である。こ
のアレイ基板５００は、０．７ｍｍ厚のガラスからなる
絶縁基材５０１上に８００×３本の信号線５１１と、６
００本の走査線５２１とが互いに略直交するように配置
されている。この走査線５２１としては、例えばモリブ
デンータングステン（Ｍｏ−Ｗ）合金等の低抵抗金属材
料が好適に用いられる。走査線５２１は、絶縁基板５０
１の対向する２つの端５０１ｂ、５０１ｄにシール領域
６０１を介して延在され、一端辺５０１ｂ側には走査線
接続パッド５２３に導く斜め配線部５２１ａを構成す
る。

【００３８】走査線５２１上にはシリコン窒化膜からな
るゲート絶縁膜５７１を介して走査線と略直交する信号
線５１１が配設される。信号線５１１は絶縁基板５０１
の対向する２つの短辺５０１ａ、５０１ｃ側にシール材
が配されるシール領域６０１を介して延在され、一端辺
５０１ａ側は信号線接続パッド５１３に導く斜め配線部
５１１ａを構成する。この信号線５１１としては、例え
ば、アルミニウム（Ａｌ）合金等の低抵抗金属材料が好
適に用いられる。

【００３９】シール領域６０１内における信号線５１１
と走査線５２１との交差部分近傍には、走査線５２１に
ゲート電極が、信号線５１１にドレイン電極が接続され
た第１のＴＦＴ５３１が配置されている。そして、第１
のＴＦＴ５３１のソース電極にＩＴＯからなる第１の画
素電極５４１が接続される。さらに、第１の画素電極５
４１の周囲を囲むように絶縁膜５７２を介して、第２の
画素電極５４２が配置される。なお図５においては簡単
のため第２の画素電極５４２は図示を省略しているが、
上述のとおり第２の画素電極５４２は第１の画素電極５
４１と信号線５１１との間の領域の少なくとも一部を覆
うように配設されている。

【００４０】第２の画素電極５４２は層間の合わせ精度
を考慮して、約２μｍ〜約４μｍ程度、第１の画素電極
５４１および信号線５１１と重なるように配置されてい
る。したがって合わせずれが生じたとしても、非変調光
を遮ることができるようになっている。また、第２の画
素電極５４２は、走査線にゲート電極が、信号線５１１
にドレイン電極が接続された第２のＴＦＴ５３２のソー
ス電極に接続される。このように第１の画素電極５４１
と第２の画素電極５４２とは独立に配設されている。こ
のため信号線の電位変動は、より大きなカップリング容
量を形成する第２の画素電極には影響が大きいが、大部
分の面積を占める第１の画素電極に対する影響は少な
い。したがって、本発明の液晶表示装置では、信号線の
電位変動が画素電極全体の電位に及ぼす影響が少なく、
クロストークなどの画質劣化が起こりにくい。この第１
のＴＦＴ５３１は、半導体層としてアモルファスシリコ
ン（ａ−Ｓｉ：Ｈ、水素添加されたアモルファスシリコ
ン）薄膜が用いられてなるものであるが、半導体層とし
てはポリシリコン（ｐｏｌｙ−Ｓｉ）や化合物半導体等
が用いられるものであってもかまわない。

【００４１】このアレイ基板５００は、対向電極が形成
された対向基板と、シール剤で貼り合わせ、その間隙に
液晶組成物を封入して、アクティブマトリクス型液晶表
示装置となる。この例では、信号線等の配線材料として
Ｍｏ−Ｗ合金、Ａｌ合金を用いた例について説明した
が、本発明の液晶表示装置ではこれに限ることなくＡｌ
−Ｙ合金、Ｍｏ−Ｔａ合金などを用いるようにしてもよ
い。

【００４２】

【発明の効果】以上説明したように本発明の液晶表示装
置によれば、従来表示に寄与していなかった信号線また
は走査線と画素電極との間の領域を表示に用いることが
できる。このため画素の開口率を向上することができ、
明るい表示を行うことができる。また本発明の液晶表示
装置では、信号線と第１の画素電極と間のカップリング
容量に起因する画質劣化を小さく抑制することができ
る。したがって表示品質を向上することができる。さら
にブラックマトリクスの配設を不要とすることができの
で、液晶表示装置の生産性をも向上することができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の単位画素の構成を概略
的に示す図。

【図２】本発明の液晶表示装置のアレイ基板の構成を模
式的に示す図。

【図３】図１に例示した本発明の液晶表示装置の単位画
素のＡＡ方向の断面構造の例を概略的に示す図。

【図４】本発明の液晶表示装置の断面構造の例を概略的
に示す図。

【図５】本発明の液晶表示装置のアレイ基板の構成の例
を概略的に示す図。

【符号の説明】

５００………アレイ基板５０１………絶縁性基材５１０………信号線駆動回路５１１………信号線５２０………走査線駆動回路５２１………走査線５３１………第１のＴＦＴ５３２………第２のＴＦＴ５４１………第１の画素電極５４２………第２の画素電極５７２………絶縁層６００………対向基板６０１………絶縁性基材６０２………対向電極６９０………液晶層

Claims

【特許請求の範囲】

【請求項１】第１の辺を有する第１の画素電極と、前記第１の画素電極の前記第１の辺とほぼ平行に配設さ
れた信号線と、透明導電性材料からなり、前記第１の画素電極と前記信
号線との間の領域の少なくとも一部を覆うように配設さ
れた第２の画素電極と、を具備したことを特徴とする液晶表示装置。
【請求項２】前記信号線と前記第１の画素電極との間
に介挿され、前記信号線に印加される表示信号を選択し
て前記第１の画素電極に印加する第１の選択手段と、前
記信号線と前記第２の画素電極との間に介挿され、前記
表示信号を選択して前記第２の画素電極に印加する第２
の選択手段と、をさらに具備したことを特徴とする請求
項１に記載の液晶表示装置。
【請求項３】前記第１の画素電極は前記第２の電極よ
りも大きく、前記第１の選択手段は第１のチャネル幅を
有する第１のＴＦＴであり、前記第２の選択手段は前記
第１のチャネル幅よりも小さな第２のチャネル幅を有す
る第２のＴＦＴであることを特徴とする請求項２に記載
の液晶表示装置。
【請求項４】前記第１のＴＦＴと前記第２のＴＦＴと
は同一の前記信号線または走査線に接続されたことを特
徴とする請求項３に記載の液晶表示装置。