JP2000089190A

JP2000089190A - 液晶表示装置および液晶表示装置の駆動方法

Info

Publication number: JP2000089190A
Application number: JP10252668A
Authority: JP
Inventors: Hiroyuki Takahashi; 洋之高橋; Momoko Fukumoto; 桃子福元
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-09-07
Filing date: 1998-09-07
Publication date: 2000-03-31

Abstract

(57)【要約】【課題】本発明は液晶表示装置に係わり、特にパッシブ
型液晶表示装置の表示パターンに依存した表示むらを補
正する補正回路を備えた液晶表示装置およびその駆動方
法を提供することにある。【解決手段】走査電極に供給する選択電圧の実効値を制
御するための補正クロック（ＣＣ１、ＣＣ２）を生成す
る補正クロック生成回路１４８を具備した液晶表示装置
であって、補正クロック生成回路は異なる２つの要因に
よる実効値の増減を制御するための補正クロックパルス
を走査電極駆動回路１０２に供給し、走査電極駆動回路
１０２は上記補正クロックパルスのパルス幅に応じて、
走査電極に供給する選択電圧の電圧を補正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高い周波数で駆動
される液晶表示装置およびその駆動方法に係り、特に２
本以上の走査線を同時に選択する複数走査ライン選択駆
動方式によるパッシブ型（単純マトリクス型ともいう）
液晶表示装置および液晶表示装置の駆動方法であって、
表示むらが少ない高画質表示を可能とした液晶表示装置
および液晶表示装置の駆動方法に関する。

【０００２】

【従来の技術】パッシブ型の液晶パネルを用いた液晶表
示装置の駆動方式として電圧平均化方式が広く採用され
ている。この方式では、液晶パネルの行に対応する走査
電極（ライン電極、コモン電極）には１本ずつ順次に選
択電圧を一時分割期間ずつ印加し、１フレーム期間で全
ての走査電極を走査し、再び同じ動作を繰り返して画像
を表示する。

【０００３】液晶パネルの列に対応する表示電極（デー
タ電極、画素電極、セグメント電極）には、表示データ
の値に対応した表示電圧を非選択走査電圧レベルを中心
に印加する。さらに、液晶印加電圧の極性を一定の期間
毎に反転する交流化動作を行う。

【０００４】一方、電圧平均化方式での応答速度の高速
化の限界を越える液晶表示装置の駆動方式として、時開
平６−６７６２８号公報等に記載の複数走査ライン選択
駆動方式が提案されている。この方式は、液晶パネルの
行に対応する走査電極には、複数行ずつ直交関数（例え
ば、ウオルシュ関数など）に対応した選択走査電圧を順
次印加し、１フレーム期間で全ての走査電極を走査する
と、再び同じ動作を繰り返す走査方式である。液晶パネ
ルの列に対応するデータ電極には、選択走査されたライ
ンにおける直交関数の値および表示データの値との一致
数に応じたデータ電圧を印加するものである。

【０００５】近年、マルチメディア情報を表示する表示
装置として「動画表示」が可能なことが要求される。し
かし、上記従来の電圧平均化方式では応答速度を高速化
するとフレームレスポンス（フレ一ム応答性）が低下
し、コントラストが低下したり、画面ちらつき（フリッ
カ）が発生する。また、特定のパターンに応じたクロス
トークを起因とするシャドーイングが生じる。

【０００６】前者のフレームレスポンスに起因するコン
トラストの低下やフリッカ等を低減するため、複数走査
ライン選択駆動方式が推奨される。

【０００７】また、後者のクロストークを起因とするシ
ャドーイングを低減する手法としては、（１）表示内容
の規則性を定量的に抽出し、その抽出量に対応した補正
を走査電圧波形あるいは信号電圧波形に施すようにした
ものが特開平２−８９号公報に開示されており、（２）
データ電極に流れる電流を検知して、それに応じた電圧
を走査電極にフィードバックするようにしたものが特開
平５−１００６３９号公報に開示されている。また、
（３）信号電圧自体からコンデンサまたは電気抵抗を介
して電圧を取り出し、この電圧を演算増幅して走査電圧
に加算するようにしたものが、持開平６−１２０３０号
公報に開示されている。

【０００８】なお、複数走査ライン選択駆動方式では、
フレームレスポンスに起因するコントラストの低下等は
原理的にはある程度低減できるものの、特定の表示パタ
ーンを表示したときにシャドーイングと呼ばれる表示む
らが電圧平均化方式に比較して顕著に発生する。この表
示むらは、縦方向と横方向に共に発生する。

【０００９】このような表示むらのうち、べた塗りの背
景に縦方向の罫線を表示したとき、その罫線表示の上下
部に発生する縦方向のものが顕著であり、これが特に問
題となっている。この縦方向のシャドーイングは、液晶
印加電圧の実効値が列毎に異なることが原因である。こ
の実効値力例毎に異なる現象の要因としては、データ電
圧変化により走査電圧にスパイク状の歪み（クロストー
ク）が発生し、このクロストークによる影響が列毎に異
なることが挙げられる。

【００１０】図１０は縦方向の上下部に生じるシャドー
イングの発生原理の説明図である。例えば、図１０
（ａ）に示したような黒の縦罫線（オフ領域部分）を表
示する場合、図１０（ｃ）のようにデータ電極と走査電
極との間に介在する液晶は、各電極の抵抗（Ｒ）と液晶
の容量（Ｃ）との等価回路と見なすことができ、図中の
矢印方向への電流が流れることによる電圧降下が生じ
る。そのため、図１０（ｂ）に示したように、背景部
（オン領域）のデータ電圧が一斉に同一方向に変化した
場合に罫線部では実効電圧が増加し、逆に背景部では実
効値が減少するような歪が非選択走査電圧に生じる。

【００１１】したがって、図１０（ａ）の背景部のＢ点
に比較し、罫線部の列のＡ点は同じオン表示にもかかわ
らず、明るく抜けて見える。上記の現象が縦方向の表示
むら（シャドーイングあるいはクロストーク）を生じさ
せる主たる原因であり、液晶印加電圧の実効値が列毎に
異なることによる走査電極の非選択電圧に生じる波形歪
が主たる原因である。

【００１２】また、図１１は横方向の罫線の左右部に生
じるシャドーイングの発生原理の説明図である。図１１
（ａ）のように横罫線（オフ領域部分）を表示する場
合、図１１（ｂ）に示したように液晶層の容量Ｃは液晶
の誘電率に依存することになり、一般に液晶の誘電率は
オン領域は大きく、オフ領域は小さく、実質的な時定数
が異なるため、図１１（ｃ）に示すように、背景部のオ
ン領域が多い走査線では選択走査電圧に波形歪を生じ
る。したがって、オン領域が多い行の実効値はオフ領域
が多い行に比較して減少するため、図１１（ａ）の背景
部Ｂ点は罫線部の行のＡ点に比較して同じオン表示にも
かかわらず、実効値の減少分だけ暗く見える。

【００１３】上記の現象が横方向の表示むら（シャドー
イング）が生じる主たる要因であり、液晶印加電圧の実
効値が行毎に異なることによる走査電極の選択電圧の波
形なまり（あるいは波形歪ともいう）が原因である。

【００１４】このような複数走査ライン選択駆動方式を
採用するために顕著に生じるシャド−イングの補正方法
として、（１）走査電極および信号電極間における電圧
波形の歪を、信号電極上の電圧の変化または電流の変化
を監視することによって波形歪を推定し、この歪を相殺
する補正電圧を駆動電圧波形に加えるようにした特開平
６−２７８９９号公報に記載のもの、（２）走査電極に
印加された電圧を取り出して信号電極駆動回路（データ
ドライバ）に先回りして加えることにより補正するフィ
ードフォワード制御を行うようにした特開平７−１２９
１２８号公報に記載のもの、（３）周期性の高い行信号
のシーケンサを発生するための選択行列の列ベクトルの
シーケンスを決定し、さらには、クロストーク低減に最
適な直交行列系を用いる特開平８−１６０３９０号公報
に記載のもの、（４）１フレーム期間を複数の仮想的な
ブロック期間に分割し、各ブロック期間ごとに選択期間
を所定の間隔でｎ回の分割選択期間に分け、各分割期間
毎に選択電圧を印加するようにした特開平９−１５５５
６号公報等に記載のものを挙げることができる。

【００１５】

【発明が解決しようとする課題】本発明者等は、これら
の従来技術における課題を解決するため、欧州特許公開
第０８５８０６５号にて、異なる要因によるシャードー
イングを異なる方法で電圧の補正をおこない、特に、図
１０で説明したような走査線の非選択電圧が印加されて
いる走査電極に生じるスパイク状のクロストークによる
表示むらを低減するために、非選択電圧供給する走査電
極の上の電流から補正電圧を生成し、その補正電圧を一
時分割毎にリセットする技術を開示した。

【００１６】上記欧州特許公開第０８５８０６５号に開
示の技術では、非選択電圧の走査電極に流れる電流を検
知し、これに対応した補正電圧を非選択電圧に印加し、
その補正電圧を一時分割毎にリセットする。しかし、非
選択電圧が印加される走査線に生じるスパイク状の波形
歪と同様の原因による選択電圧の波形歪については対策
されておらず、これが画面の「ちらつき」の原因となっ
ていた。この「ちらつき」は画面の大型化、高速応答化
に伴って顕著になるという問題がある。

【００１７】特に、液晶層に印加される印加電圧実効値
は、選択電圧印加時の波高値の２乗に比例するため、デ
ータ信号電圧の切替わりに生じる歪の影響は、各時分割
期間の開始タイミングにおいて走査電極の選択電圧の実
効値に大きな影響を与える可能性がある。

【００１８】本発明の第１の目的は、走査線の選択電圧
の立ち上がりタイミングにて生じた歪を起因とする電圧
実効値の過不足を調整する機能を備えた液晶表示装置、
及び、液晶表示装置の駆動方法を提供することにある。

【００１９】また、本発明の第２の目的は、走査線の選
択電圧の立ち上がりタイミングにて、非選択電圧印加の
走査線に生じた歪から影響を受けないよう、走査電圧の
印加開始タイミングを遅延させた液晶表示装置、及び、
液晶表示装置の駆動方法を提供することにある。

【００２０】

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明は下記に記載の構成とした点に特徴を
有する。

【００２１】（１）相互に交差する走査電極およびデー
タ電極と、液晶層を介して対向配置された一対の基板
と、上記走査電極に非選択電圧または選択電圧を所定の
時分割期間において印加する走査電極駆動回路と、上記
データ電極に表示データに応じた電圧を印加するデータ
電極駆動回路と、上記走査電極駆動回路に非選択電圧お
よび選択電圧を供給する電源回路と、上記走査電極に供
給する選択電圧の実効値を制御するための補正クロック
を生成する補正クロック生成回路とから構成された液晶
表示装置あるいはその駆動方法であって、上記補正クロ
ック生成回路は上記走査電極が非選択電圧を印加する期
間に上記非選択電圧が供給された上記走査電極に流れる
電流に応じた補正クロックパルスを上記走査電極駆動回
路に供給し、上記走査電極駆動回路は上記補正クロック
パルスのパルス幅に応じて、走査電極に供給する選択電
圧の電圧を補正することを特徴とする。

【００２２】（２）また、異なる側面から本発明をとら
えると、相互に交差する走査電極およびデータ電極と、
液晶層を介して対向配置された一対の基板と、上記走査
電極に非選択電圧または選択電圧を所定の時分割期間に
おいて印加する走査電極駆動回路と、上記データ電極に
表示データに応じた電圧を印加するデータ電極駆動回路
と、上記走査電極駆動回路に非選択電圧および選択電圧
を供給する電源回路と、上記走査電極に供給する選択電
圧の実効値を制御するための補正クロックを生成する補
正クロック生成回路とから構成され、上記電源回路は上
記非選択電圧が供給された上記走査電極に流れる電流に
応じた補正電圧を上記走査電極の非選択電圧に重畳し、
上記補正クロック生成回路は上記走査電極が非選択電圧
を印加する期間に上記非選択電圧が供給された上記走査
電極に流れる電流に応じた補正クロックパルスを上記走
査電極駆動回路に供給し、上記走査電極駆動回路は上記
補正クロックパルスのパルス幅に応じて、走査電極に供
給する選択電圧の電圧を補正する。

【００２３】（３）また、前記補正クロック生成回路は
前記走査電極が非選択電圧を印加する期間に前記非選択
電圧が供給された上記走査電極に流れる電流、及び、表
示内容に応じて、上記補正クロックパルスを生成する。

【００２４】更に、上記第２の目的を達成するために、
本発明は次に記載の構成とした点に特徴を有する。

【００２５】（４）相互に交差する走査電極およびデー
タ電極と、液晶層を介して対向配置された一対の基板
と、上記走査電極に非選択電圧または選択電圧を所定の
時分割期間において印加する走査電極駆動回路と、上記
データ電極に表示データに応じた信号電圧を時分割期間
ごとに印加するデータ電極駆動回路と、上記走査電極駆
動回路に非選択電圧および選択電圧を供給し、上記デ一
タ電極駆動回路に信号電圧を供給する電源回路とを備え
た液晶表示装置あるいは液晶表示装置の駆動方法であっ
て、上記走査電極駆動回路は、上記走査電極に印加する
選択電圧のパルス波形のパルス幅を一時分割期間より小
さくし、かつ、選択電圧の印加開始タイミングを、上記
信号電圧の変化によるクロストークが収束する期間まで
遅らせることを特徴とする。

【００２６】（５）また、信号電圧の変化によるクロス
トークが収束する期間は、一時分割期間の約５％から３
５％、好ましくは約１０％から２５％の期間とする。

【００２７】（６）また、別の発明の捕らえ方において
は、走査電極に与える選択電圧の印加開始タイミング
は、一時分割期間の開始タイミングから、約２〜５（μ
ｓｅｃ）の期間後とする。または、走査電極に与える選
択電圧の印加開始タイミングを、一時分割期間の約５％
から３５％、好ましくは約１０％から２５％の期間遅ら
せる。

【００２８】上記本発明のさらに他の目的および構成
は、添付の図面を参照した以下の詳細な説明により明ら
かとなるであろう。

【００２９】

【発明の実施の形態】以下、本発明による液晶表示装置
の実施の形態につき、実施例の図面を参照して詳細に説
明する。

【００３０】図１は本発明を適用する液晶表示装置の構
成を示すブロック図であって、１０１は液晶パネル、１
０２は２ラインを同時に選択する走査電極駆動回路、１
０３は走査電極駆動回路１０２が選択走査する２ライン
上の表示状態を決定するデータ電極駆動回路である。１
０４は８ビットパラレルの表示データ（Ｄ７〜Ｄ０）、
１０５は表示データ１０４に同期したデータラッチクロ
ック（データクロック信号ＣＬ２）、１０６は１周期で
１ラインのデータが送られるラインクロック信号（ライ
ンクロックＣＬ１）、１０７は１フレーム期間の最初を
示す先頭ラインクロック（フレーム同期信号あるいはフ
レームパルス）ＦＬＭ、１０８は“０”のとき表示が停
止される表示オフ制御信号（ＤＩＳＰＯＦＦ）である。
なお、これらの表示データおよび同期信号１０４〜１０
８は液晶コントローラ１０９から与えられる。

【００３１】また、１１５，１１６はそれぞれデータ電
極駆動回路およびデータ電極駆動回路に必要な電源電圧
群であり、１１４は電源電圧群１１５，１１６を生成す
る電源回路である。１１１，１１２は電源電圧群１１
５，１１６の基となる外部電源電圧ＶＣＣ、ＧＮＤであ
る。１１３は液晶駆動電圧群の電圧レベルを調節する電
圧ＶＣＯＮであり、ここでは表示システム本体１１０か
ら供給されるものとする。そして、１１７と１１８は直
交関数発生回路１１９で発生した直交関数Ｗ１信号とＷ
２信号である。直交関数Ｗ１信号とＷ２信号は、走査電
極駆動回路１０２、データ電極駆動回路１０３、補正ク
ロック生成回路１４８に供給される。

【００３２】補正クロック生成回路１４８は、以下に詳
述されるように走査線の選択電圧の実効値を調整するた
めの補正クロックＣＣ１及びＣＣ２を生成する。本質的
な機能としては、いわゆるシフト数に該当する複数行分
の表示データの内容に基づく補正量と、走査線の非選択
電圧に生じるパルス状の歪から算出される補正量との合
計補正量に相当する補正クロックを生成する機能とも表
現できる。つまり、上述した縦方向のシャドーイングと
横方向のシャドーイングとを低減するために、縦方向の
シャドーイングに対しては非選択電圧に生じるパルス状
の歪から算出されるパルス幅と、横方向のシャドーイン
グに対してはいわゆるシフト数に該当する複数行分の表
示データの内容から算出されるパルス幅とを合算したパ
ルス幅の期間を、選択電圧印加中に実効値の調整期間と
して走査電極駆動回路１０２に与える点が特徴である。

【００３３】図２は本発明における電源回路１１４の構
成図である。電源回路１１４は、ＶＣＣ電圧１１１で駆
動するＤＣ−ＤＣコンバータ１３０、分圧抵抗Ｒ１〜Ｒ
４、オペアンプ１３１〜１３４、電圧補正回路１３５で
構成される。電圧補正回路はさらに、電流検知用抵抗器
Ｒ５、演算増幅回路１３６、積分回路１３７、および補
正電圧生成回路１３８により構成される。１３９、１４
０、１４１（図３における電源電圧群１１６の一部）は
走査電極駆動用電圧ＶＹＨ（正側選択電圧）、ＶＹ０
（非選択電圧）、ＶＹＬ（負側選択電圧）であり，走査
電極駆動回路１０２へ供給される。１４２、１４３、１
４４（図３における電源電圧群１１５の一部）は液晶駆
動用データ電圧ＶＸ０〜ＶＸ２であり、データ電極駆動
回路１０３へ供給される。また，１４５はＶＹ０電圧１
４０とＶＸ１電圧１４０を生成するための基準電圧であ
る。

【００３４】ＶＹＨ電圧１３９、ＶＹＬ電圧１４１はそ
れぞれＤＣ−ＤＣコンバータ１３０により直接生成さ
れ、調整電圧ＶＣＯＮ電圧１１３により可変できるもの
とする。また，ＶＸ２電圧１４２、ＶＸ０電圧１４３、
およびは、基準電圧１４５は走査ドライバ電源電圧ＶＹ
Ｈ電圧１３９とＶＹＬ電圧１４１との間でＲ１〜Ｒ４で
分圧し、オペアンプ１３１〜１３３を用いたボルテージ
フォロア回路を介してインピーダンス変換を行い出力さ
れる。ＶＸ１電圧１４３は基準電圧１４５からさらにボ
ルテージフォロア回路を介して出力される。

【００３５】なお、この抵抗Ｒ１〜Ｒ４間には、Ｒ１＝Ｒ４Ｒ２＝Ｒ３という関係がある。また，上記各電圧間には、ＶＹＨ＞ＶＹ０＞ＶＹＬＶＹＨ−ＶＹ０≒ＶＹ０−ＶＹＬＶＸ２＞ＶＸ１＞ＶＸ０ＶＸ２−ＶＸ１＝ＶＸ１−ＶＸ０の関係がある。

【００３６】ＶＹ０電圧１４０は基準電圧１４５を基に
ＣＬ１信号１０６を利用して、電圧補正回路１３５によ
って生成される。

【００３７】また、本発明にとって重要な構成として、
本来の選択電圧（ＶＹＨ、ＶＹＬ）より基準電圧（ＶＹ
０）に近い所定電圧（ＶＹＨＡ、ＶＹＬＡ）を生成す
る。非選択電圧が印加された走査線に生じる波形歪に応
じた第１のパルス幅で選択電圧の実効値を制御する。

【００３８】また、選択電圧の実効値を制御するため
に、表示内容に応じた第２のパルス幅を上記第１のパル
ス幅に加算することで、縦シャドーイングの低減に加え
横シャドーイングの低減も可能となり、より木目細やか
に選択電圧の実効値の制御が可能となる。パルス幅を規
定するのは補正パルスＣＣ１、ＣＣ２であり、この信号
が入力された走査電極駆動回路は選択パルスの入力期間
に本来の選択電圧（ＶＹＨあるいはＶＹＬ）に替えて、
基準電圧（ＶＹ０）に近い所定電圧（ＶＹＨＡあるいは
ＶＹＬＡ）を選択的に走査電極に供給する。

【００３９】尚、補正パルスＣＣ１、ＣＣ２のパルス幅
は、上述の２種類の異なる要因による実効値の増加ある
いは低減をするために、そのパルス幅が制御されるもの
であり、後述する図６に示すように、このパルス幅の期
間に本来の選択電圧（ＶＹＨあるいはＶＹＬ）に替えて
選択的に供給される所定電圧（ＶＹＨＡあるいはＶＹＬ
Ａ）によって実効値の補正制御をするものである。した
がって、システムクロックの一部である一時分割期間や
ラインクロックＣＬ１のように一定のパルス幅をもつク
ロックとは性質を異にする。

【００４０】また、図２においては図示が省略されてい
るが、後述する図７にて詳細に説明するように、選択電
圧の実効値を上昇させる場合は、本来の選択電圧（ＶＹ
ＨあるいはＶＹＬ）よりも非選択電圧（ＶＹ０）から離
れた電圧（ＶＹＨＢ及びＶＹＬＢ）を用意しておく必要
がある。

【００４１】また，その場合、上記各電圧間には、ＶＹＨＢ＞ＶＹＨ＞ＶＹＨＬ＞ＶＹ０＞ＶＹＬＡ＞Ｖ
ＹＬ＞ＶＹＬＢＶＹＨＢ−ＶＹＨ≒ＶＹＬ−ＶＹＬＢＶＹＨ−ＶＹＨＡ≒ＶＹＬＡ−ＶＹＬＶＹＨＢ−ＶＹＨ≒ＶＹＨ−ＶＹＨＡ、ＶＹＬＡ−ＶＹ
Ｌ≒ＶＹＬ−ＶＹＬＢＶＸ２＞ＶＸ１＞ＶＸ０ＶＸ２−ＶＸ１≒ＶＸ１−ＶＸ０の関係がある。

【００４２】また、データ駆動用電源（ＶＸ２、ＶＸ
０）を、抵抗Ｒ２０、Ｒ２１、Ｒ２２で分圧することに
より、図３で後述する電圧補正回路１３５内の歪パルス
発生回路１５５の基準電圧として用いられる。

【００４３】各電圧間には、ＶＸ２＞Ｖ（＋）＞ＶＸ１＞Ｖ（−）＞ＶＸ０の関係がある。

【００４４】図３は電圧補正回路１３５の一実施例であ
る。Ｒ５が電流検出用の抵抗器であり、走査電極駆動用
非選択電圧ラインに直列に設けられている。走査電極駆
動波形の非選択部の歪みはデータ電圧の切り替わりのク
ロストークにより走査電極に電流が流れ、回路抵抗の電
圧降下によって生じるものである。走査電極に流れる電
流は電源回路に流れる電流より予測できる。従って走査
電極駆動波形の非選択部の歪みは、電源回路の走査電極
駆動用非選択ラインに流れる電流値により予測できる。
即ちＲ５の両端に発生する電圧を検知することにより、
走査電極駆動波形の非選択部の歪みが検出できる。

【００４５】抵抗Ｒ１１〜Ｒ１４とオペアンプ１５１に
より演算増幅回路が構成されており、抵抗器Ｒ５の走査
電極駆動回路側の端子が、演算増幅器回路の非反転増幅
側のＲ１３に接続され、抵抗器Ｒ５の電源回路側の端子
が演算増幅器回路の反転増幅側のＲ１１に接続されてい
る。このとき反転増幅率をＡとすると、Ａ＝Ｒ１２／Ｒ１１非反転増幅率をＢとすると、Ｂ＝Ｒ１４（Ｒ１１＋Ｒ１２）／（Ｒ１１（Ｒ１３＋Ｒ
１４））となる。また、抵抗器Ｒ１６及びＲ１７、コンデンサＣ
１、オペアンプ１５２、ＣＬ１信号に従ってオンーオフ
動作を行うスイッチ１５３により積分回路（但し、反転
積分回路）が構成されている。なお本回路においては、
積分回路が補正電圧生成回路を兼ねている。

【００４６】以下、図３の回路の動作について説明す
る。出力に電流ｉが流れない（波形歪みがない）場合
は、出力電圧ＶＹ０は基準電圧１４５と同じになる。電
流ｉが流れた場合、演算増幅回路の出力電圧ｖ２は、積
分回路の出力電圧をｖ１として（但し基準電圧１４５を
０Ｖとした場合）ｖ２＝−Ａ・ｖ１＋Ｂ・（ｖ１−ｉ・Ｒ５）＝−Ｂ・Ｒ５・ｉ＋（Ｂ−Ａ）・ｖ１となる。さらに積分回路を通したｖ１出力はｖ１＝Ｂ・Ｄ・Ｒ５・∫ｉｄｔ−（Ｂ−Ａ）・∫ｖ１ｄ
ｔとなる。但しＤ＝Ｃ１／Ｒ１５である。

【００４７】ここでＡ＝Ｂとして第２項の積分をせずに
補正をかける方式が考えられる。即ち、ｖ１＝Ｋ・ｉと
した補正である。この方式では電流値に従って補正がか
かるが、液晶パネルの負荷を考えた場合、ｖ１の変化に
よって電流ｉが増加する方向に作用するため、完全に補
正をかけようとした場合、原理的には無限大の電流が必
要となる。実際は補正が十分かからないか、回路が安定
しないという欠点があった。対策としては、特開平６−
２７８９９号公報にも記載のあるデータ電圧に補正をか
ける方式や、時間遅延素子を用いる方式が考えられる。
しかしデータ電圧に補正をかける方式は表示のちらつき
が発生する副作用があり、また時間遅延素子を用いる方
式は回路が複雑になる欠点があった。

【００４８】そこで、図３の実施例では、まず電流値の
積分を補正に使用することで、時間遅延の効果をいれか
つ補正の振幅を下げるた。ここで電流は一時分割毎に変
化するので、積分値は一時分割毎にリセットする必要が
ある。更にＡ＜Ｂ（Ａ≠Ｂ）とすることでｖ１の変化を
抑制する項を入れることによって、回路の安定化を行っ
ている。以上により十分な補正が安定した状態で得られ
る。

【００４９】尚、回路中のノイズの影響の除去または補
正特性の最適化のため、補正回路に信号変調手段を付加
している。演算増幅回路１３６と積分回路１３７の間に
信号変調回路１４６が設けられている。信号変調回路１
４６は双方向のダイオードで構成されており、これによ
りダイオードの順方向電圧以上の電圧が入力されないと
積分回路が動作しない。従って回路のノイズを検知する
ことなく補正が可能となる。また、縦方向の罫線の上下
に生じるシャドーイングを補正する場合であっても、白
背景に黒罫線の場合と黒背景に白罫線の場合とでは液晶
の誘電率の違いにより厳密には適正な補正量が異なる。

【００５０】しかしながら、上記のように基本的に走査
電極上の電流を検知することによって補正電圧を生成す
る場合には、白背景と黒背景との違いに応じて補正量を
変えることは困難であるので、信号変調回路１４６で積
分補正にしきい値をもたせることにより、白背景と黒背
景との補正量を疑似的に最適化することが可能となるの
である。

【００５１】上述の実施例では、ＶＹ０電圧とＶＸ１電
圧を分離していたが、ＶＸ１電圧出力を直接ＶＹ０電圧
出力から取ることも可能である。また積分回路の出力部
に電流を増幅する回路を負荷することも可能である。

【００５２】また、直交関数Ｗ１信号及びＷ２信号を直
交関数発生回路１１９で発生させたがこれに限らず、走
査ドライバ内部で生成させ、その直交関数をデータドラ
イバや補正クロック発生回路に供給する構成にしても何
ら問題は無い。さらに、上記電源回路と組み合せて１つ
の駆動ＩＣとして１チップ化しても何ら問題は無い。

【００５３】さらに、同時選択するライン数を２として
説明したが、これに限ることなく、２以外でも同様の効
果が得られる。

【００５４】次に、上述までの構成では過渡的な波形歪
を検知するため、補正電圧のアナログ演算結果が適正値
よりも大きくなりすぎ、表示パターンによってはシャド
ーイング低減効果が半減する場合も生じる。

【００５５】そこで、本実施例では図３に示すように、
非選択電圧のための分圧出力１４５（基準電圧）と、信
号変調回路１４６（あるいは、演算増幅回路１３６の演
算増幅子１５１）の出力との間に、一対の双方向ショッ
トキーダイオード１４７を設ける。２つの抵抗Ｒ１６と
Ｒ１７との中間点に接続することにより、積分回路１３
７に流れる電流がショットキーダイオード１４７のしき
い値電圧ＶＦと抵抗Ｒ１７の比ＶＦ／Ｒ１７に制限でき
るため、過渡電流によるオーバー補正を抑制することが
可能となる。

【００５６】これらの図３に開示の構成のうち、歪パル
ス発生回路１５５が付加されている部分が特願平９−２
２７７２８号に開示の電圧補正回路と異なる部分であ
る。歪パルス発生回路１５５にて生成された正方向の歪
パルス信号ＣＷ＋（以下、正歪パルス信号）と負方向の
歪パルス信号ＣＷ−（以下、負歪パルス信号）は、補正
クロック生成回路１４８に供給される。

【００５７】図４は補正クロック生成回路１４８の機能
ブロック構成図である。上述の歪パルス（ＣＷ＋、ＣＷ
−）を受けた第１論理回路１４９は、走査電極駆動回路
１０２にも供給されている直交関数と縦シャドーイング
の起因となる非選択上のスパイク状の歪みの大きさとか
ら、同時選択される選択電圧をそれぞれ補正する第１補
正パルス（ＣＣＡ１、ＣＣＡ２）を決定する。原則的に
は決定されたパルス幅で実効値を制御する開始タイミン
グ（あるいは終了タイミング）を各時分割期間内の所定
のタイミングでおこなうため、ラインクロックＣＬ１も
第１の論理回路１４９に供給されるが、加算回路の内容
によっては必ずしも必須のクロックではない。

【００５８】また、第２の論理回路１５０は、横シャド
ーイングの起因となる表示内容に依存した実効値の増加
を低減するため、図示のように入力されるデータ信号
（Ｄ７〜Ｄ０）や他の信号から表示内容により計算され
た第２補正パルス（ＣＣＤ１、ＣＣＤ２）を生成する。
第２補正パルス幅は走査線の同時選択数分生成される。

【００５９】具体的な第２補正パルスの幅（ＷCCD ）
は、データ線の数を８００本（ＳＶＧＡに相当する）と
し、一時分割期間（クロックパルスＣＬ１の立下りから
次の立下りまでの期間）を約２０μ秒とすると、白表示
（オン）の背景に黒（オフ）の横罫線が表示され、その
白（オン）の数をｎとした時、（１）０＜ｎ＜４００の
場合は、ＷCCD＝Ａｎ＋Ｂ（但し、-4.1×10-3＜Ａ＜-3.4×10-
3、1.60＜Ｂ＜1.90）で一般化され、０．２４〜１．８μ秒の範囲のパルス幅
の補正となり、（２）４００＜ｎ＜８００の場合は、ＷCCD＝Ａｎ＋Ｂ（但し、Ａ≒-6.0×10-4、Ｂ≒0.48）で一般化され、０．２４μ秒以下の範囲のパルス幅の補
正となる。

【００６０】次に、これらの第１及び第２の論理回路で
生成された補正パルスは、加算回路に入力され、実際に
選択電圧の制御に用いる補正クロックＣＣ１及びＣＣ２
が生成される。補正クロックＣＣ１は同時選択される奇
数行の走査電極の選択電圧のための補正クロックであ
り、補正クロックＣＣ２は同時選択される偶数行の走査
電極の選択電圧のための補正クロックである。

【００６１】具体的には、図６の走査線Ｙ２に与えられ
る補正パルスＣＣ２に基づくパルス幅変調補正部の拡大
部分である図７（ａ）に示されるように、通常の選択電
圧印加期間の中で第１補正パルス（ＣＣＡ）による補正
が０になる時点と第２補正パルス（ＣＣＤ）による補正
が０になる時点とを一致させておく。つまり、第１補正
パルス（ＣＣＡ）の補正による補正量が０より大きい場
合は上記の補正量が０になる時点から時間軸で進行方向
に実効値を低減させる補正をおこない、第２補正パルス
（ＣＣＤ）による補正量が０より大きい場合は、その補
正量が０になる時点から時間軸で逆行する方向に実効値
を低減させる補正をおこなう。

【００６２】また、後述する図５から明らかなようにス
パイク状の歪みは、その方向により同時選択される走査
線の一方の選択電圧の実効値を増加させると同時に、他
方の選択電圧を減少させる場合もあるので、そのような
場合には、第１補正パルスにマイナスの補正量をもた
せ、図７（ｂ）のように、そのマイナスの補正量の分だ
け第２補正パルスによる補正を相殺するようにすること
が可能である。

【００６３】また、先述したが、第２補正パルスによる
補正量よりも第１補正パルスによるマイナスの補正量が
大きくなる場合も有りうることから、図７（ｃ）に示す
ように電源電圧に新たな電圧（ＶＹＨＢ、ＶＹＬＢ）を
設け、スパイク状の歪みを起因とする実効値を増加する
ような補正も可能である。

【００６４】尚、図４に示した補正クロック生成回路１
４８は一つの論理回路で構成し、２つの異なる要因によ
る補正量を論理的に演算して、最終的に補正クロックＣ
Ｃ１、ＣＣ２を生成してもよい。

【００６５】次に纏めとして、図５を参照しつつ、本発
明による電圧補正の波形図につき、動作の説明を加え
る。

【００６６】図５は液晶パネル印加電圧を示すタイミン
グ図である。図５に示すように電源回路出力の内、走査
電極駆動回路に供給するＶＹＨまたはＶＹＬ、及びＶＹ
０は、非走査電圧ＶＹ０に流れる縦シャドーイングの起
因となる歪み電流に応じて、その電圧が変動する。

【００６７】これにより走査電極駆動回路の出力はＹ１
〜Ｙ６に例示されるような波形となる。走査電圧の選択
期間では上記補正クロック生成回路１４８からの補正ク
ロックにより選択電圧の実効値を減少させた補正波形が
あり、非選択期間には、背景のデータ電圧波形の切り替
わりによるパルス状の波形歪みによる実効値の補正がみ
られる。非選択期間の補正では、その波形歪みにすぐに
続いてその歪みを相殺するように補正電圧が印加され、
時分割期間の終わりでリセットされる。

【００６８】尚、一時分割期間のタイミング制御のため
のラインクロックＣＬ１は図６のＹ３の走査線の部分に
示すように一定のパルス幅を有するクロック信号であ
る。図６に示すように、各時分割期間の開始タイミング
はラインクロックＣＬ１の立ち下がりのタイミングであ
り、上述の補正電圧のリセットはラインクロックＣＬ１
の立ち上がりのタイミングで開始される。もっとも、図
６はラインクロックＣＬ１のパルス幅を一時分割期間に
対し誇張して示しているが、少なくともそのパルス幅の
間に補正電圧のほぼ完全なリセットが可能となる程度の
パルス幅をもたせることが望ましい。

【００６９】また、図６の選択期間の補正に関しては、
上述したように図７に開示される種々の方法で実効値の
補正が可能である。もっとも、図５においては実効値を
増加する方向の補正（図７（ｃ））はされておらず、図
７（ａ）あるいは（ｂ）実効値の減少量を制御する補正
のみがされている。

【００７０】さらに、別の変形例によれば、パルス幅に
よる補正量が全くない場合の選択電圧の波形（デフォル
ト波形）を、図７（ａ）に示す程度のパルス状の凹部を
形成しておき、上述の２つの異なる要因によるパルス幅
補正量の総計が実効値を増加するような場合には、その
パルス状の凹部の領域をＶＹＨあるいはＶＹＬのレベル
にして増加する方法がある。その場合は、図７（ｃ）に
示すようなＶＹＨＢやＶＹＬＢを用いることなく、実効
値を増加するパルス幅補正が可能となる。

【００７１】次に、補正クロックによらずに、上記縦シ
ャドーイングの起因となる歪み波形が選択電圧に影響を
与えないような走査電圧印加タイミングを用いた実施例
につき説明する。

【００７２】図８は走査電極（例えば、Ｙ１）に印加す
る選択電圧の印加タイミングを説明するための図であ
る。本実施例では選択電圧の印加開始タイミングを、信
号電圧の変化によるクロストークが収束する期間まで遅
らせることにより、データ電圧の切り替えにより非選択
期間に生じる縦シャドーイングの起因となる波形歪みの
影響が、選択期間の実効値に影響をあたえないようにし
ている。

【００７３】一般に、ＳＶＧＡクラスの液晶パネル（走
査電極数６００で、信号電極数８００）では、一時分割
期間は、約２０μ秒（μｓｅｃ）である。従来の液晶パ
ネルの駆動においても、液晶駆動回路内のＩＣ内部遅延
やクロックのマージンや配線の抵抗による伝播遅延等の
理由から５０〜１００ｎ秒（ナノ秒）程度、選択電圧の
開始タイミングを遅延させるものはある。しかしなが
ら、上述のデータ電圧の切り替えにより生じる波形歪み
の影響は、従来の遅延時間より一桁以上長い約２〜５μ
ｓｅｃ（マイクロ秒）まで波及する。そこで、信号電圧
の変化によるクロストークが収束する期間としては、一
時分割期間の約５％から３５％、好ましくは約１０％か
ら２５％の期間とする。

【００７４】また、別の表現とすると、走査電極に与え
る選択電圧の印加開始タイミングを、一時分割期間の開
始タイミングから約２〜５μｓｅｃの期間後とすること
で、そのような影響を受けない選択期間にすることが可
能となる。また、遅延時間の上限は液晶のＯＮ／ＯＦＦ
実効値の比と走査電極駆動回路の耐圧等から定められ、
一時分割時間の３５％あるいは７μ秒程度が限界であ
る。

【００７５】もちろん、データ電圧の印加タイミングは
変わらないので、上述した非選択電圧の歪み補正や、表
示内容に応じたパルス幅変調補正による実効値の制御も
併用可能である。

【００７６】図９のＹ１（Idea1 ）は選択電圧の開始が
一時分割期間の開始から始まる場合の理想的な波形であ
るが、Ｙ１（Real1 ）は信号電圧の変化によるクロスト
ークにより実効値が減少してしまう具体例を示してい
る。図の斜線部が理想的な実効値より減少してしまう量
である。図８に示した実施例は、そのような実効値の低
減は無く、信号電圧の変化によるクロストークは走査線
の非選択電圧の補正により若干の修正を受け、クロスト
ークの有無に関わらず、一定の開始タイミングで選択電
圧が印加されることになる。

【００７７】なお、本発明では、上記した各実施例を組
み合わせることにより、さらに高画質の表示を実現でき
る。

【００７８】

【発明の効果】以上説明したように、本発明によれば、
信号電圧の変化によるクロストークを起因とする走査電
極の選択電圧の実効値の実質的な増減を適正な実効値に
補正することが可能となる。

【００７９】あるいは、本発明によれば、信号電圧の変
化によるクロストークを起因とする走査電極の選択電圧
の実効値の実質的な増減の影響を受けない駆動方法が実
現できる。

【００８０】また、詳細な作用としては、回路的に安定
し、かつシャドーイングの補正が十分かかり、データ電
極に印加される電圧変化によって走査電極に印加される
選択電圧の実効値の変化が押さえられるため、画面のち
らつきが抑制され、またフレ一ム周波数が１５０Ｈｚ程
度以上の高い周波数で駆動される液晶表示装置における
表示むらが抑制され、高画質な液晶表示装置を得ること
ができる。

【図面の簡単な説明】

【図１】本発明を適用した液晶表示装置の機能ブロック
構成図である。

【図２】図１における電源回路１１４の内部ブロック構
成図である。

【図３】図２における電圧補正回路１３５の回路構成図
である。

【図４】図１における補正クロック生成回路１４８の機
能ブロック図である。

【図５】本発明を適用した液晶駆動方法による駆動波形
図である。

【図６】液晶駆動波形の一部拡大図である。

【図７】異なる要因によるパルス幅による実効値の制御
のタイミング説明図である。

【図８】本発明の第２の実施例による選択電圧の印加タ
イミング（マスク）の説明図である。

【図９】理想的な印加タイミングと従来の実際の印加タ
イミングによる実効値の減少を説明する図である。

【図１０】いわゆる縦シャドーイングの発生メカニズム
を説明するための図である。

【図１１】いわゆる横シャドーイングの発生メカニズム
を説明するための図である。

【符号の説明】

１０１液晶パネル１０２走査電極駆動回路１０３データ電極駆動回路１０４表示データ１０５データラッチクロック１０６ラインクロック１０７先頭ラインクロック１０８表示オフ制御信号１０９液晶コントローラ１１０表示システム本体１１４電源回路１１５、１１６電源電圧群１１７、１１８直交関数１３０ＤＣーＤＣコンバータ１３１〜１３４オペアンプ１３５電圧補正回路１３６演算増幅回路１３７積分回路１３８補正電圧生成回路１３９、１４０、１４１走査電極駆動用電圧１４２、１４３、１４４データ電圧１４５基準電圧１４６信号変調回路１４７リミッタ回路１４８補正クロック生成回路１５１、１５２オペアンプ１５３スイッチ。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NA07 NA20 NA46 NA80 NB05 NB16 NC03 NC09 NC59 ND02 ND05 ND10 ND15 ND20 ND34 ND35 ND37 ND42 ND49 ND52 ND58 NE10 NF13

Claims

【特許請求の範囲】

【請求項１】相互に交差する走査電極およびデータ電極
と、液晶層を介して対向配置された一対の基板と、上記
走査電極に非選択電圧または選択電圧を所定の時分割期
間において印加する走査電極駆動回路と、上記データ電
極に表示データに応じた電圧を印加するデータ電極駆動
回路と、上記走査電極駆動回路に非選択電圧および選択
電圧を供給する電源回路と、上記走査電極に供給する選
択電圧の実効値を制御するための補正クロックを生成す
る補正クロック生成回路とから構成された液晶表示装置
であって、上記補正クロック生成回路は上記走査電極が
非選択電圧を印加する期間に上記非選択電圧が供給され
た上記走査電極に流れる電流に応じた補正クロックパル
スを上記走査電極駆動回路に供給し、上記走査電極駆動
回路は上記補正クロックパルスのパルス幅に応じて、走
査電極に供給する選択電圧の電圧を補正することを特徴
とする液晶表示装置。
【請求項２】相互に交差する走査電極およびデータ電極
と、液晶層を介して対向配置された一対の基板と、上記
走査電極に非選択電圧または選択電圧を所定の時分割期
間において印加する走査電極駆動回路と、上記データ電
極に表示データに応じた電圧を印加するデータ電極駆動
回路と、上記走査電極駆動回路に非選択電圧および選択
電圧を供給する電源回路と、上記走査電極に供給する選
択電圧の実効値を制御するための補正クロックを生成す
る補正クロック生成回路とから構成され、上記電源回路
は上記非選択電圧が供給された上記走査電極に流れる電
流に応じた補正電圧を上記走査電極の非選択電圧に重畳
し、上記補正クロック生成回路は上記走査電極が非選択
電圧を印加する期間に上記非選択が供給された上記走査
電極に流れる電流に応じた補正クロックパルスを上記走
査電極駆動回路に供給し、上記走査電極駆動回路は上記
補正クロックパルスのパルス幅に応じて、走査電極に供
給する選択電圧の電圧を補正することを特徴とする液晶
表示装置。
【請求項３】前記補正クロック生成回路は前記走査電極
が非選択電圧を印加する期間に上記非選択電圧が供給さ
れた上記走査電極に流れる電流、及び、表示内容に応じ
て、前記補正クロックパルスを生成することを特徴とす
る請求項１または２記載の液晶表示装置。
【請求項４】相互に交差する走査電極およびデータ電極
と、液晶層を介して対向配置された一対の基板と、上記
走査電極に非選択電圧または選択電圧を所定の時分割期
間において印加する走査電極駆動回路と、上記データ電
極に表示データに応じた電圧を印加するデータ電極駆動
回路と、上記走査電極駆動回路に非選択電圧および選択
電圧を供給する電源回路と、上記走査電極に供給する選
択電圧の実効値を制御するための補正クロックを生成す
る補正クロック生成回路とから構成された液晶表示装置
の駆動方法であって、上記補正クロック生成回路は上記
走査電極が非選択電圧を印加する期間に上記非選択電圧
が供給された上記走査電極に流れる電流に応じた補正ク
ロックパルスを上記走査電極駆動回路に供給し、上記走
査電極駆動回路は上記補正クロックパルスのパルス幅に
応じて、走査電極に供給する選択電圧の電圧を補正する
ことを特徴とする液晶表示装置の駆動方法。
【請求項５】相互に交差する走査電極およびデータ電極
と、液晶層を介して対向配置された一対の基板と、上記
走査電極に非選択電圧または選択電圧を所定の時分割期
間において印加する走査電極駆動回路と、上記データ電
極に表示データに応じた電圧を印加するデータ電極駆動
回路と、上記走査電極駆動回路に非選択電圧および選択
電圧を供給する電源回路と、上記走査電極に供給する選
択電圧の実効値を制御するための補正クロックを生成す
る補正クロック生成回路とから構成された液晶表示装置
の駆動方法であって、上記電源回路は上記非選択電圧が
供給された上記走査電極に流れる電流に応じた補正電圧
を上記走査電極の非選択電圧に重畳し、上記補正クロッ
ク生成回路は上記走査電極が非選択電圧を印加する期間
に上記非選択が供給された上記走査電極に流れる電流に
応じた補正クロックパルスを上記走査電極駆動回路に供
給し、上記走査電極駆動回路は上記補正クロックパルス
のパルス幅に応じて、走査電極に供給する選択電圧の電
圧を補正することを特徴とする液晶表示装置の駆動方
法。
【請求項６】前記補正クロック生成回路は前記走査電極
が非選択電圧を印加する期間に前記非選択電圧が供給さ
れた上記走査電極に流れる電流、及び、表示内容に応じ
て、前記補正クロックパルスを生成することを特徴とす
る請求項１または２記載の液晶表示装置の駆動方法。
【請求項７】相互に交差する走査電極およびデータ電極
と、液晶層を介して対向配置された一対の基板と、上記
走査電極に非選択電圧または選択電圧を所定の時分割期
間において印加する走査電極駆動回路と、上記データ電
極に表示データに応じた信号電圧を時分割期間ごとに印
加するデータ電極駆動回路と、上記走査電極駆動回路に
非選択電圧および選択電圧を供給し、上記デ一タ電極駆
動回路に信号電圧を供給する電源回路とを備えた液晶表
示装置であって、上記走査電極駆動回路は、上記走査電
極に印加する選択電圧のパルス波形のパルス幅を一時分
割期間より小さくし、かつ、選択電圧の印加開始タイミ
ングを、上記信号電圧の変化によるクロストークが収束
する期間まで遅らせることを特徴とする液晶表示装置。
【請求項８】前記信号電圧の変化によるクロストークが
収束する期間は、一時分割期間の約１０％から２５％の
期間であることを特徴とする請求項７記載の液晶表示装
置。
【請求項９】前記走査電極に与える選択電圧の印加開始
タイミングを、一時分割期間の開始タイミングから約２
〜５（μｓｅｃ）の期間遅らせることを特徴とする請求
項７記載の液晶表示装置。
【請求項１０】相互に交差する走査電極およびデータ電
極と、液晶層を介して対向配置された一対の基板と、上
記走査電極に非選択電圧または選択電圧を所定の時分割
期間において印加する走査電極駆動回路と、上記データ
電極に表示データに応じた信号電圧を時分割期間ごとに
印加するデータ電極駆動回路と、上記走査電極駆動回路
に非選択電圧および選択電圧を供給し、上記デ一タ電極
駆動回路に信号電圧を供給する電源回路とを備えた液晶
表示装置の駆動方法であって、上記走査電極駆動回路
は、上記走査電極に印加する選択電圧のパルス波形のパ
ルス幅を一時分割期間より小さくし、かつ、選択電圧の
印加開始タイミングを、上記信号電圧の変化によるクロ
ストークが収束する期間まで遅らせることを特徴とする
液晶表示装置の駆動方法。
【請求項１１】前記信号電圧の変化によるクロストーク
が収束する期間は、一時分割期間の約１０％から２５％
の期間であることを特徴とする請求項１０記載の液晶表
示装置の駆動方法。
【請求項１２】前記走査電極に与える選択電圧の印加開
始タイミングを、一時分割期間の開始タイミングから約
２〜５（μｓｅｃ）の期間遅らせることを特徴とする請
求項１０記載の液晶表示装置の駆動方法。