JP2000180822A

JP2000180822A - 液晶表示装置

Info

Publication number: JP2000180822A
Application number: JP10356557A
Authority: JP
Inventors: Takashi Tsuyuki; 尊露木; Hiroyuki Takahashi; 洋之高橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-12-15
Filing date: 1998-12-15
Publication date: 2000-06-30

Abstract

(57)【要約】【課題】上下に画面を分割して独立に表示データを表示
する液晶表示装置の消費電力を低減する。【解決手段】液晶表示装置が、表示画面を上半画面と下
半画面に分割して各半画面の走査電極を同時に選択して
表示を行う液晶パネル（１０３）と、各半画面で同時に
選択される走査電極あるいはデータ電極に与えられる選
択電圧が上半画面と下半画面で極性が異なるようにした
関数を発生する直交関数発生回路（１０４）と、各半画
面に接続された各走査電極駆動回路及び各データ電極駆
動回路に各駆動出力電圧の基準となる共通の複数レベル
の電源電圧を供給する電源回路（１００）であって、少
なくとも２つの電源電圧がそれぞれ電流補償素子（ＯＰ
１，ＯＰ２）を介してデータ電極駆動回路等に供給さ
れ、各電流補償素子がそれぞれ異なる動作電圧（ＶopH,
ＶopL ）が供給されている電源回路とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、低消費電力の液晶
表示装置に係り、特に、高速駆動のアルト・プレシコ方
式や複数走査ライン同時選択方式（Ｍｕｌｔｉ−Ｌｉｎ
ｅＳｅｌｅｃｔｉｏｎ）等の高速かつ高電圧での駆動
を行うための低消費電力の液晶表示装置に関する。

【０００２】

【従来の技術】近年、液晶表示装置の主要な用途として
は、ノート型パーソナルコンピュータであり、ユーザの
要求として応答速度の向上や画質の向上が求められてい
る。特に、スーパーツイステッドネマチックタイプ（Ｓ
ＴＮ）の液晶表示装置は、生産コスト面で有利ではある
が、画質の面でＴＦＴ液晶のようなアクティブ液晶表示
装置に肉薄する画質が要求されている。

【０００３】そのため、原理的には文献「Ｓｃａｎｎｉ
ｎｇＬｉｍｉｔａｔｉｏｎｓｏｆＬｉｑｕｉｄ
ＣｒｙｓｔａｌＤｉｓｐｌａｙｓ（スキャニングリ
ミテーソョンズオブリキッドクリスタルディスプ
レイズ）」（ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｏｎ
ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ，ｖｏｌ．ＥＤ−２
１，ＮＯ．２，Ｆｅｂｒｕａｒｙ１９７４）等に記載
のアルト・プレシコ法（Ｈｉ−ＦＡＳ：ＨｉｇｈＦｒ
ｅｑｕｅｎｃｙＡｍｐｌｉｔｕｄｅＳｅｌｅｃｔｉ
ｏｎとも呼ばれる）にてフレーム周波数３００Ｈｚ以上
で高速駆動する駆動方法や、フレーム周波数を１５０〜
３００Ｈｚ程度とし走査線を２本以上を同時に選択する
駆動とシャドーイング補正回路とを組み合わせたエンハ
ンスド・ハイアドレッシング駆動方式が提案されてい
る。後者の駆動方式としては、例えば特開平９−１５５
５６号公報に記載されている。

【０００４】

【発明が解決しようとする課題】このような高速駆動の
ＳＴＮ液晶表示装置では、液晶の実効値を必要なしベル
まで確保するために、液晶駆動用の電源電圧は従来の駆
動電圧よりも比較的高い電圧を必要とする。これらの駆
動方式にて低消費電力を目的としたものに、特開平８−
５９８７号公報や特開平８−３３８９８０号公報があ
る。

【０００５】また、複数のオペアンプに供給する電源電
圧を液晶駆動電圧のレベルによって２つに分ける電源回
路に関しては、特開昭６１−２９４４１５号公報や特開
平３−２２６７１７号公報等が挙げられるが、その２つ
に分けるオペアンプ電源電圧を生成するために前段のオ
ペアンプ回路で高電圧と低電圧を用いて生成するため、
結局は消費電力をロスする回路部分が異なるだけで、ト
ータルの電力損失（ロスパワー）については解決されて
いない。

【０００６】また、一般的な電源回路の低消費電力を目
的とした工夫については、特開平６−１３０９１６号、
特開平７−６６６４２号、特開平７−１２０７１８号、
特開平７−２３０２６５号、特開平７−２５３７６４
号、特開平７−２７１３２９号、特開平８−１４６３８
９号、特開平８−２６１４０１号、特開平９−２８１４
６１号、特開平９−２９２５９６号、特開平１０−１９
８４４６号、特開平１０−２５３９４５号の各公報など
に様々なものが記載されており、電源回路にエミッタフ
ォロワのトランジスタ回路を用いるものも時開昭６０−
２６２１３８号、特開昭６１−７３１９６号、特開平３
−４８２８４号の各公報等に記載されている。

【０００７】上記従来例の電源回路には、安定した電源
供給を行うためにオペアンプが用いられている。図１２
は従来の液晶駆動用電源回路の概略を説明する回路図で
ある。符号１はＤＣ−ＤＣコンバータであり、抵抗Ｒ
１，Ｒ２，Ｒ３，Ｒ４で分圧された電圧を人力とするオ
ペアンプ（ＯＰ７）の電源は、基本的には電源電圧Ｖ
（ＶOP）である。

【０００８】特に、データ電極駆動回路に供給される電
源電圧のうち、高電位電源電圧（ＶDH）、中間電位電源
電圧（ＶDC）、低電位電源電圧（ＶDL）が単一のオペア
ンプ（ＯＰ７）で生成される。

【０００９】高周波で液晶を駆動する場合には、上述し
たように、液晶の実効値を必要なレベルまで確保するた
めに、液晶駆動用の電源電圧は従来の駆動電圧より比較
的に高い電圧を必要とするため、上記高電位電源電圧
（ＶDH）は約５Ｖ程度、上記中間電位電源電圧（ＶDC）
は約２．５Ｖ程度、オペアンプの電圧（ＶOP）は約８．
５Ｖ程度が必要である。

【００１０】なお、走査電極駆動回路に供給される高電
位電源電圧（ＶSH）は約２２．０Ｖ程度、低電位電源電
圧（ＶSL）は約−１７．０Ｖ程度であるが、中間電位電
源電圧（ＶSC）はオペアンプの電源電圧（ＶOP）から２
つのブースタトランジスタ（ＴＲ１，ＴＲ２）を用いて
電流補償をさせ、上記中間電位電源電圧（ＶDC）と同一
の約２．５Ｖ程度としている。

【００１１】この場合、オペアンプの電圧（ＶOP）と中
間電位電源電圧（ＶDC）との電位差は約６．０Ｖ程度と
なり、中間電位電源に流れる電流（ＩＶ１）との積（Ｖ
DC×ＩＶ１）の電力、および、同様にオペアンプの電圧
（ＶOP）と、中間電位電源電圧（ＶSC）との電位差から
生じる電力がロスパワーとなる。

【００１２】さらに、走査電極駆動回路の中間電位電源
電圧（ＶSC）は大きくするたエミッタフォロワのブース
タトランジスタ（ＴＲ１，ＴＲ２）により電流供給能力
を強化しているため、このトランジスタとして高耐圧の
比較的大きなものが必要である。

【００１３】そのため、これが小型化（小パッケージ
化）の障害の一つとなっていた。また、許容損失の大き
いトランジスタは高価でもあり、液晶表示装置の生産コ
スト低減の阻害要因となっていた。

【００１４】一方、前記ハイアドレッシング駆動方式で
は、データ電極駆動電圧として、シャドーイング補正用
などの補助レベルを除いて３レベルある。

【００１５】図１４は画面を上下２分割して上半画面と
下半画面の各２ラインを同時に選択する２ライン同時選
択のハイアドレッシング駆動方式におけるデータ側駆動
電源の消費電流を説明する駆動出力波形図である。図
中、Ａの波形は上半画面のデータ側電圧波形（高電位電
圧：ＶＤＨ、中間電位電圧：ＶＤＣ、低電位電圧：ＶＤ
Ｌ）、Ｂの波形は下半画面のデータ側電圧波形（高電位
電圧：ＶＤＨ、中間電位電圧：ＶＤＣ、低電位電圧：Ｖ
ＤＬ）、Ｃの波形は上下画面の駆動電流を合計した波形
（高電位電流：ＶＤＨ電流、中間電位電流：ＶＤＣ電
流、低電位電流：ＶＤＬ電流）を示し、画面の全面をＯ
Ｎとした時の波形を示す。

【００１６】図１４のＣに示したように、上下画面の駆
動電流の合計電流は、高電位電流（ＶＤＨ電流）、中間
電位電流（ＶＤＣ電流）、低電位電流（ＶＤＬ電流）共
に同極性で、上半画面データ側電流と下半画面データ側
電流とを加算した値となり、加算電流値は大きく、これ
が消費電力の低減を抑制する原因となっていた。

【００１７】本発明の目的は、上記従来技術における諸
問題を解消することにあり、低消費電力の液晶表示装置
および液晶駆動方法を提供することにある。

【００１８】また、本発明の他の目的は、回路規模が小
さく、かつ、低コストな液晶駆動用電源回路とそれを内
蔵した液晶表示装置および液晶駆動方法を提供すること
にある。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、本発明による液晶表示装置は、複数の走査電極およ
び走査電極に交差する複数のデータ電極を有し、表示画
面を上半画面と下半画面に分割して各半画面の走査電極
を同時に選択して表示を行う液晶パネル（１０３）と、
所定の関数に従い各半画面の各走査電極に選択電圧を印
加する走査電極駆動回路（１０１）と、直交関数に従い
表示状態に応じた電圧を印加するおよびデータ電極駆動
回路（１０２）と、各半画面で同時に選択される走査電
極あるいはデータ電極に与えられる選択電圧が上半画面
と下半画面で極性が異なるようにした関数を発生する直
交関数発生回路（１０４）と、各半画面に接続された各
走査電極駆動回路及び各データ電極駆動回路に各駆動出
力電圧の基準となる共通の複数レベルの電源電圧を供給
する電源回路（１００）であって、複数レベルの電源電
圧の少なくとも２つの電源電圧がそれぞれ電流補償素子
（ＯＰ１，ＯＰ２等）を介して走査電極駆動回路あるい
はデータ電極駆動回路に供給され、各電流補償素子がそ
れぞれ異なる動作電圧（ＶｏｐＨ，ＶｏｐＬ）が供給さ
れている電源回路とからなる。

【００２０】また、電流補償素子はオペアンプであり、
少なくとも２つの電源電圧のうち、第１の電源電圧（Ｖ
DH）は第１の動作電圧（ＶOPＨ）で動作する第１のオペ
アンプ（ＯＰ１）を介して走査電極駆動回路あるいはデ
ータ電極駆動回路に供給され、第１の電源電圧より低い
第２の電源電圧（ＶDL）は第１の動作電源より所定の基
準電圧との電位差が小さい第２の動作電圧（ＶOPＬ）で
動作する第２のオペアンプ（ＯＰ２）を介して走査電極
駆動回路あるいはデータ電極駆動回路に供給される。

【００２１】また、走査駆動回路は、前記各半画面の少
なくとも２本以上の走査電極に同時に選択電圧を印加す
る。

【００２２】電源回路は上下半画面で分割する場合で
も、それぞれの半画面を駆動する駆動回路に共通の電源
を供給するので、一方の半画面での液晶の充放電電流は
他方の半画面での液晶の駆動に影響を与える。しかしな
がら、本発明のように、上下半画面を駆動するあるいは
走査電極あるいはデータ電極に与える選択電圧の極性を
逆にするような駆動をおこない、更に、極性を逆にする
ことによる消費電力の低減に加えて、各電源電圧の電圧
レベルに応じた電流補償素子の最適な動作電源を与える
ようにしたことで、消費電力の低減が達成できる。

【００２３】図１５は液晶表示素子を上下に画面分割
し、それぞれの半画面に与えられる電源電圧と、走査電
極駆動回路１０１及びデータ電極駆動回路１０２と、コ
ンデンサとして機能する液晶層との間で充放電される電
流の流れの概念説明図である。各駆動回路では電源回路
から供給される複数種の電源電圧を周期的あるいは表示
内容に応じて頻繁に切替えて、走査電極あるいはデータ
電極に接続する。例えば、高電位（ＶＤＨ）が印加され
た電極が低電位（ＶＤＬ）に接続された場合には、コン
デンサとして機能する液晶に接する電極から電源回路の
低電位（ＶＤＬ）に電流が流れることになる。電位を理
想的にするためには、低電位（ＶＤＬ）に接続されたオ
ペアンプ等の電流補償素子（ＯＰ３）が余分な電荷をよ
り低電位側にリークするが、その分はロス消費電力にな
る。

【００２４】そこで、上半画面と下半画面とに印加され
る電圧関数の極性を逆にすることによって、図中の矢印
に示すような一方の半画面側から他方の半画面側に電流
が流れることを利用してロス消費電力を低減できるので
ある。もっとも、このような半画面間での電荷の移動に
よる消費電力の効果は表示内容に依存するが、上下半画
面ともＯＮ（白表示）とＯＦＦ（黒表示）の比率が同等
である場合が多い場合が統計的に多いので、現実の液晶
表示装置の利用の際には本発明の効果は大きい。尚、上
半画面が全て白表示で下半画面が全て黒表示の場合に
は、交流化のための正負サイクルによる駆動回路の切替
えによっても電圧の変化がないので、その場合は電流補
償素子のみが機能することになるのは言うまでもない。

【００２５】なお、本発明は、上記構成に限定されるも
のではなく、本発明の技術思想を逸脱することなく、種
々の変更が可能である。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を参照して詳細に説明する。図１は本発明を
適用した液晶駆動用電源回路の第1実施例の要部を説明
する概略構成図である。

【００２７】この電源回路の要部には、パソコン等の表
示システム本体から供給される基準電源（ＶCC、ＶSS）
の他、制御用の信号（ＶCON ）が入力され、基準電圧と
なる４つの電圧（ＶSH、ＶSL、ＶOPＨ、ＶOPＬ）を出力
するＤＣ−ＤＣコンバータ１と、データ電極に印加する
駆動電圧（ＶDH、ＶDC、ＶDL）を生成する分圧抵抗回路
群（Ｒ１、Ｒ２、Ｒ３、Ｒ４）と、それらの駆動電圧の
電源強化とシャドーイング補正に必要なオペアンプ（Ｏ
Ｐ１、ＯＰ２、ＯＰ３）と、走査電極に供給される非選
択電圧の基準となる駆動電圧（ＶSC）の電流供給能力を
補うトランジスタ回路（ＴＲ１、ＴＲ２）とから構成さ
れる。

【００２８】このトランジスタ回路は、適宜ブースタト
ランジスタあるいは補助トランジスタとも表現できる。
トランジスタはオベアンプ（ＯＰ１）の素子能力を補助
する機能を持つからである。以下、このトランジスタと
オペアンプＯＰ２との組合わせたものは電流補償素子と
定義でき、単にオペアンプとも表現できる。また、逆に
オペアンプという表現は、単純にオペアンプＯＰ１を示
すものと、電流補償素子のことを示すもの双方の意味が
あると定義する。補助トランジスタはオペアンプの機能
の一部として捉えられるからである。

【００２９】走査電極の選択電圧として用いられる駆動
電圧のうち、高電圧はＶSHで表示されており、見本的に
ＤＣ−ＤＣコンバータ１からの出力が直接用いられる。
また、走査電極の選択電圧として用いられる駆動電圧の
うち、低電圧はＶSLで表示されており、これも基本的に
ＤＣ−ＤＣコンバータ１からの出力が直接用いられる。

【００３０】具体的には、上記高電圧ＶSHは約２２Ｖ、
低電圧はＶSLは約−１７Ｖである。走査電極に供給され
る非選択電圧となる駆動電圧（ＶSC）は約２．５Ｖであ
る。また、第１の電源電圧（ＶOPＨ）は約７．５Ｖ、第
２の電源電圧（ＶOPＬ）は約４．０Ｖであり、データ電
極に印加する駆動電圧（ＶDH）は約５．０Ｖ、データ電
極に印加する駆動電圧（ＶDC）は約２．５Ｖである。

【００３１】所謂、中心電圧としては、駆動電圧（ＶS
C）と駆動電圧（ＶDC）が同じ電圧であり、同じ構成で
生成しても構わないが、後述するように駆動電圧（ＶS
C）を補正する場合には、本実施例のように同電圧であ
っても別々に生成した方が好ましい。

【００３２】また、ＤＣ−ＤＣコンバータ１の内部混お
よび動作についての詳細は省略するが、図１３に示した
構成とするのが望ましい。すなわち、図１３は本発明に
よる電源回路に通したＤＣ−ＤＣコンバータの概略構成
を説明する回路図である。

【００３３】図１３に示すように、２．８〜３．６Ｖ
（ここでは、３．３Ｖ）の入力電源（ＶCC）をトランス
（Ｔ１およびＴ２）を用いて昇圧し、上記の電圧（ＶOP
Ｈ、ＶOPＬ、ＶSH、ＶSL）を生成する。

【００３４】したがって、ＤＣ−ＤＣコンバータ１の内
部においては、一度昇圧した電源を分圧し、従来技術の
項で説明したような前段オペアンプで後段オペアンプの
複数電源電圧を生成するような構成とはなっていない。

【００３５】なお、基準電圧の１つ（ＶSS）は接地電圧
のため、記載を省略してある。また、ＤＣ−ＤＣコンバ
ータ１の内部構成の他の変形例としては特開平８−５９
８７号公報（米国特許第５，６６３，７４３号明細書）
に記載のように、複数の駆動電圧の生成に用いるオペア
ンプの電源電圧は直接入力された基準電源から分圧等に
より生成し、その他の駆動電圧は基準電源を昇圧するこ
とによって生成するものも挙げることができる。

【００３６】いずれにしても、従来はＤＣ−ＤＣコンバ
ータ１の内部も含めた電源回路全体において、基準電圧
（ＶCC、ＶSS）を昇圧した電位差の間で何らかの電流補
償素子（オペアンプ）を動作させており、その動作に際
し、ロスパワーが生じることは言うまでもない。

【００３７】本実施例では、基準電圧（ＶCC、ＶSS）か
ら直接２つ（あるいは２つ以上）の異なる電流補償素子
（オペアンプ）の電源電圧を直接昇圧して生成する点を
前提としている。

【００３８】以上のような回路構成にすることにより、
データ電極に印加する駆動電圧（ＶDH、ＶDC、ＶDL）を
生成するオペアンプ（ＯＰ１、ＯＰ２、ＯＰ３）には、
ＯＰ１と他のオペアンプＯＰ２およびオペアンプＯＰ３
に、それぞれ異なる電圧の電源電圧が供給されるため、
図１２に示した従来の電源回路に比較し、消費電力を低
滅することができる。

【００３９】また、走査電極に供給される非選択電圧の
基準となる駆動電圧（ＶSC）を生成するために用いられ
る基準電圧に第２の電源電圧（ＶOPL ）が用いられるの
で、トランジスタ回路（ＴＲ１、ＴＲ２）に加わる電圧
が小さくなるため、小さなパッケージのトランジスタが
使用でき、回路規模の小型化、生産コストの低減につな
がる。

【００４０】図２は本発明を適用した液晶駆動用電源回
路の第２実施例の要部を説明する概略構成図である。こ
の実施例の構成は、基本的には図１と同様であるが、異
なるのは、オペアンプを１つのみ（オペアンプＯＰ４）
に簡略化した点である。

【００４１】オペアンプ（ＯＰ４）は電源電圧として、
高電圧のもの（ＶOPＨ）を用いる点において従来のもの
と同様であるが、走査電極に供給される非選択電圧の基
準となる駆動電圧（ＶSC）を生成するために用いられる
基準電圧に第２の電源電圧（ＶOPＬ）が用いられるの
で、第１実施例と同様にトランジスタ回路（ＴＲ１、Ｔ
Ｒ２）に加わる電圧が小さくなるため、消費電力は勿論
のこと、小さなパッケージのトランジスタが使用でき、
回路規模の小型化、生産コストの低減につながる。

【００４２】なお、各駆動電圧の電圧関係は第1実施例
と同様であり、走査線に選択電圧として供給される２つ
の電源電圧（ＶSH、ＶSL）の電位差と、データ線に選択
信号として供給される２つの電源電圧（ＶDH、ＶDL）の
電位差の比が、約７．５〜１０倍以上の場合に、上記の
第１および第２実施例の構成が適していることは言うま
でもない。

【００４３】図３は図１に示した電源回路の実際の回路
実装により近い走査電極駆動用電圧の生成部とデータ電
極駆動用電圧の生成部とを説明する回路図であるが、オ
ペアンプ（ＯＰ１、ＯＰ２、ＯＰ３）やＤＣ−ＤＣコン
バータ１が、それぞれ１つの集積回路ＩＣ内に形成され
ているイメージを示している。

【００４４】また、ＶSH、ＶSLを分圧することによって
生成されるロジック用の電圧（ＶLogic ）は駆動回路の
制御に用いられるが、本発明の説明には直接関係しない
ので詳細は省略する。

【００４５】以上の実施例に開示されたものであるが、
本発明は別の観点においては次のような捕らえ方が可能
である。

【００４６】つまり、高い電流補償素子用の電源（駆
動）電圧（VOPH）と接地電位（基準電位）との電位差は
７．５Ｖ、低い電流補償素子用の電源（駆動）電圧（Ｖ
OPＬ）と接地電位（基準電位）との電位差は４．０Ｖで
あり、その電位差の違いは３．５Ｖ（オペアンプ電源電
位差）である。また、ＤＣ−ＤＣコンバータ１からの出
力電圧の最高電圧（ＶSH：２２Ｖ）と最低電圧（ＶSL：
−１７Ｖ）との電位差は３９Ｖであり、液晶の実効値と
の関係では３９Ｖの１／１２（つまり、３．２５Ｖ）よ
り、上記オペアンプ電源電位差が大きいことが効果とし
てより有効な範囲であるとも規定できる。

【００４７】また、以下に本発明の液晶駆動用電源回路
を適用する液晶表示装置の構成の全概略につき、図４〜
図１１を用いて説明する。

【００４８】図４は本発明の液晶駆動用電源回路を適用
する液晶表示装置の構成を示すブロック図であって、１
０３は液晶パネル、１０１は２ラインを同時に選択する
走査電極駆動回路、１０２は走査電極駆動回路１０１が
選択走杏する２ライン上の表示状態を決定するデータ電
極駆動回路である。

【００４９】液晶表示コントローラ１０６からは、複数
ビット（ここでは８ビットであるが、１２あるいは１６
ビット等でも構わない）パラレルの表示データ（Ｄ７〜
Ｄ０）、表示データに同期したデータラッチクロック
（データクロック信号ＣＬ２）、１周期で１ラインのデ
ータが送られるラインクロック信号（ラインクロックＣ
Ｌ１）、１フレーム期間の最初を示す先頭ラインクロッ
ク（フレーム同期信号あるいはフレームパルスＦＬ
Ｍ）、”０”のとき表示が停止される表示オフ制御信号
（ＤＩＳＰＯＦＦ）が出力される。

【００５０】また、符号１０８、１０９はそれぞれデー
タ電極駆動回路およびデータ電極駆動回路に必要な電源
電圧群であり、１００は電源電圧群を生成する本発明に
よる電源回路である。そして、直交関数発生回路１０４
は直交関数Ｗ１信号とＷ２信号を発生する。

【００５１】直交関数Ｗ１信号とＷ２信号は、走査電極
駆動回路１０１、データ電極駆動回路１０２、補正クロ
ック生成回路１０５に供給される。

【００５２】補正クロック生成回路１０５は、後述する
ように、走査線の選択電圧の実効値を調整するための補
正クロックＣＣ１およびＣＣ２を生成する。本質的な機
能としては、所謂シフト数に該当する複数行分の表示デ
ータの内容に基づく補正量と、走査線の非選択電圧に生
じるスパイク状の歪から算出される補正量との合計補正
量に相当する補正クロックを生成する機能とも表現でき
る。より現実的な対費用効果を考慮すると、後者の走査
線の非選択電圧に生じるスパイク状の歪から算出される
補正から走査電極の選択電圧は省略しても構わない。

【００５３】この実施例では、縦方向のシャドーイング
と横方向のシャドーイングとを低減するため、縦方向の
シャドーイングに対しては非選択電圧に生じるスパイク
状の歪を非選択電圧電源に充放電される電流を積分し、
フィードバックすることによって走査線の非選択電圧を
補正する機能と、横方向のシャドーイングに対しては所
謂シフト数に相当する複数行分の表示データの内容から
算出されるパルス幅とスパイク歪みから算出されるパル
ス幅とを合算したパルス幅の期間を、選択電圧印加中に
実効値の調整期間として走査電極駆動回路101に与える
機能との双方が開示されている。

【００５４】図５は図４で説明した本発明における電源
回路１００の全体構成を説明する回路図である。電源回
路１００は、ＶCC電圧で駆動するＤＣ−ＤＣコンバータ
１、分圧抵抗Ｒ１〜Ｒ４、オペアンプＯＰ１，ＯＰ２お
よびＯＰ３、電圧補正回路２００、演算増幅積分回路２
０５等で構成される。

【００５５】電圧補正回路２００はさらに、後述の図６
に示したような回路になっており、電流検知用抵抗Ｒ１
０にて検知したスパイク状過渡電流を、オペアンプＯＰ
５を含む演算増幅積分回路２０５の部分とオペアンプＯ
Ｐ６を含む積分回路部分にて補正し、上記の駆動電圧
（ＶSC）を補正することになる。

【００５６】電圧ＶSH、電圧ＶSLは、それぞれＤＣ−Ｄ
Ｃコンバータ１により直接生成され、調整電圧ＶCON の
電圧により可変できるものとする。また、電圧ＶDH 、
ＶDC、ＶDLは、電圧ＶSCも含めて走査電極駆動用の電源
電圧ＶSHと電圧ＶSLとの間で抵抗Ｒ１〜Ｒ４で分圧し、
オペアンプＯＰ１、ＯＰ２、ＯＰ３とトランジスタＴＲ
１、ＴＲ２を用いたボルテージフォロワ回路を介してイ
ンピーダンス変換を行って出力される。

【００５７】なお、この抵抗Ｒ１〜Ｒ４の間には、Ｒ１＝Ｒ４Ｒ２＝Ｒ３という関係がある。また、上記各電圧間には、ＶSH ＞ＶSC ＞ＶSL ＶSH−ＶSC＝ＶSC−ＶSL ＶDH ＞ＶDC ＞ＶDL ＶDH−ＶDC＝ＶDC−ＶDL の関係がある。電圧ＶSCは基準電圧ＶC を幕に電圧補正
回路２００内で生成される。

【００５８】また、本実施例では、本来の選択電圧（Ｖ
SH、ＶSL）より電圧（ＶSC）に近い所定電圧（ＶSHA 、
ＶSLA ）を生成する。非選択電圧が印加された走査線に
生じた波形歪から積分した値で非選択電圧の実効値を制
御し、更に、波形歪みに応じた第1のパルス幅で選択電
圧の実効値を制御する。

【００５９】また、選択電圧の実効値を制御するため
に、表示内容に応じた第２のパルス幅を上記第１のパル
ス幅に加算することで、波形歪みの積分による縦シャド
ーイングの低減に加え、横シャドーイングの低減も可能
となり、より木目細やかに選択電圧の実効値の制御が可
能となる。

【００６０】パルス幅を規定するのは補正パルスＣＣ
１、ＣＣ２であり、この信号が入力された走査電極駆動
回路は選択パルスの入力期間に本来の選択電圧（ＶSHあ
るいはＶSL）に替えて、電圧（ＶSC）に近い所定電圧
（ＶSHA あるいはＶSLA ）を選択的に走査電極に供給す
る。

【００６１】なお、補正パルスＣＣ１、ＣＣ２のパルス
幅は、上述の異なる要因による実効値の増加あるいは低
減をするために、そのパルス幅が制御されるものであ
り、各パルス幅の期間に本来の選択電圧（ＶSH、ＶSL）
に替えて選択的に供給される所定電圧（ＶSHA あるいは
ＶSLA ）によって実効値の補正制御をするものである。

【００６２】したがって、システムクロックの一部であ
る一時分割期間やラインクロックＣＬ１のように一定の
パルス幅をもつクロックと性質は異にする。

【００６３】また、データ駆動用電源（ＶDH、ＶDL）
を、抵抗Ｒ２０、Ｒ２１、Ｒ２２で分圧することによ
り、図６で後述する歪パルス発生回路２０３の基準電圧
として用いられる。各電圧の間には、ＶDH ＞Ｖ（＋）＞ＶDC ＞Ｖ（−）＞ＶDL の関係がある。

【００６４】図６は本実施例における電圧補正回路の構
成例を説明する回路図である。抵抗Ｒ１０は電流検出用
の抵抗であり、走査電極駆動用非選択電圧ラインに直列
に設けられている。走査電極駆動波形の非選択部の歪は
データ電圧の切り替わりのクロストークにより、走査電
極に電流が流れ、回路抵抗の電圧降下によって生じるも
のである。

【００６５】走査電極に流れる電流は電源回路に流れる
電流より予測できる。したがって、走査電極駆動波形の
非選択部の歪は、電源回路の走査電極駆動用非選択ライ
ンに流れる電流値により予測できる。

【００６６】すなわち、抵抗Ｒ１０の両端に発生する電
圧を検知することにより、走査電極駆動波形の非選択部
の歪が検出できる。

【００６７】抵抗Ｒ１１〜Ｒ１４とオペアンプＯＰ５に
より演算増幅回路が構成されており、抵抗Ｒ１０の走査
電極駆動回路側の端子が、演算増幅回路の非反転増幅側
の抵抗Ｒ１３に接続され、抵抗Ｒ１０の電源回路側の端
子が演算増幅回路の反転増幅側の抵抗Ｒ１１に接続され
ている。このとき、反転増幅率をＡとすると、Ａ＝Ｒ１２／Ｒ１１非反転増幅率をＢとすると、Ｂ＝Ｒ１４（Ｒ１１＋Ｒ１２）／（Ｒ１１（Ｒ１３＋Ｒ
１４））となる。

【００６８】また、抵抗Ｒ１５およびＲ１６、コンデン
サＣ１０、オペアンプＯＰ６、クロックＣＬ１に従って
オン・オフ動作を行うスイッチ２０４により積分回路
（ただし、反転積分回路）が構成される。なお、本回路
においては、積分回路が補正電圧発生回路を兼ねてい
る。

【００６９】出力に電流ｉが流れない（波形歪がない）
場合は、出力電圧ＶY0は基準電圧ＶSCと同じになる。電
流ｉが流れた場合、演算増幅回路の出力電圧Ｖ２は、積
分回路の出力電圧をv1として（ただし、基準電圧ＶC を
０Ｖとした場合）、ｖ２＝−Ａ・ｖ１＋Ｂ・（ｖ１−ｉ・Ｒ１０）＝−Ｂ・Ｒ１０・ｉ＋（Ｂ−Ａ）・ｖ１となる。さらに積分回路を通したｖ１出力は、ｖ１＝Ｂ・Ｄ・Ｒ１０・∫ｉｄｔ−（Ｂ−Ａ）・∫ｖ１
ｄｔとなる。ただし、Ｄ＝Ｃ１０／（Ｒ１５＋Ｒ１６）であ
る。

【００７０】ここで、Ａ＝Ｂとして第２項を積分せずに
補正をかける方式が考えられる。すなわち、ｖ１＝K ・
ｉとした補正である。この方式では、電流値に従って補
正がかかるが、液晶パネルの付加を考えた場合、積分回
路の出力電圧ｖ１の変化によって電流ｉが増加する方向
に作用するため、完全に補正をかけようとした場合、原
理的には無限大の電流が必要となる。

【００７１】実際は補正が十分かからないか、回路が安
定しないという欠点が生じる。その対策としては、特開
平６−２７８９９号公報にも開示されたように、デ一夕
電圧に補正をかける方式や、時間遅延素了を用いる方式
が考えられる。しかし、データ電圧に補正をかける方式
は、表示のちらつきが発生する副作用があり、また時間
遅延秦了を用いる方式は回路が複雑になる。

【００７２】そこで、まず電流値の積分を補正に使用す
ることで時間遅延の効果を入れ、かつ補正の振幅を下げ
る。ここで、電流は一時分割毎に変化するので、積分値
は一時分割毎にリセットする必要がある。

【００７３】さらに、Ａ＜Ｂ（Ａ≠Ｂ）とすることで積
分回路の出力電圧ｖ１の変化を抑制する項を入れること
により、回路の安定化を行っている。以上により、十分
な補正が安定した状態で得られる。

【００７４】なお、回路中のノイズの影響の除去または
補正特性の最適化のため、補正回路に信号変調回路２０
１を付加している。この信号変調回路２０１は双方向の
ダイオードで構成され、当該ダイオードの順方向電圧以
上の電圧が入力されないと積分回路が動作しない。した
がって、回路のノイズを検知することなく補正が可能と
なる。

【００７５】また、縦方向の罫線の上下に生じるシャド
ーイングを補正する場合であっても、白背景に悪罫線表
示の場合と黒背景に白罫線表示の場合とでは、液晶の誘
電率の違いにより厳密には適正な補正量が異なる。

【００７６】しかしながら、上記したように、基本的に
走査電極上の電流を検知することによって補正電流を生
成する場合には、白背景と黒背景との違いに応じて補正
量を変えることは困難であるので、信号変調回路２０１
で積分補正にしきい値を持たせることによって白背景と
黒背景との補正量を疑似的に最適化するとが可能となる
のである。

【００７７】また、本構成例では、直交関数Ｗ１信号お
よびＷ２信号を直交関数発生回路１０５で発生させてい
るが、これに限るものではなく、走査電極駆動回路の内
部で直交関数Ｗ１信号およびＷ２信号を発生させて、こ
れをデータ電極駆動回路や補正クロック発生回路に供給
する構成としてもよい。さらに、ここでは同時選択する
ライン数を２として説明したが、これに限ることなく、
２以外の場合についても同様の効果が得られる。

【００７８】ところで、上記した構成では、過渡的な波
形歪を検知するため、補正電圧のアナログ演算結果が適
正値よりも大きくなり過ぎ、表示パターンによってはシ
ャドーイングの低減効果が半減する場合も生じる。

【００７９】そこで、本実施例では図６に示したよう
に、基準電圧ＶC と信号変調回路２０１の出力との間
に、一対の双方向ショットキーダイオード２０２を設け
ている。

【００８０】この双方向ショットキーダイオード２０２
を２つの抵抗Ｒ１５とＲ１６との中間点に接続すること
により、積分回路（コンデンサＣ１０とオペアンプＯＰ
６）に流れる電流が双方向ショットキーダイオード２０
２のしきい値電圧（これをＶＦとする）と抵抗Ｒ１６の
比（ＶＦ／Ｒ１６）に制限できるため、過渡電流による
オーバー補正を抑制することが可能となる。

【００８１】さらに、本構成には歪パルス発生回路２０
３が付加されている。この歪パルス発生回路２０３で生
成された正万向の歪パルス信号ＣＷ＋（以下、正歪パル
ス信号と言う）と負方向の歪パルス信号ＣＷ−（以下、
負歪パルス信号と言う）は、補正クロック牛成回路１０
５に供給される。

【００８２】図７は図４の補正クロック生成回路１０５
の構成を説明するブロック図である。

【００８３】上記の正歪パルス信号ＣＷ＋と負歪パルス
信号ＣＷ−を受けた第１論理回路３００は、走査電極駆
動回路１０１（図４）にも供給されている直交関数と縦
シャドーイングの起因となる非選択ライン上のスパイク
状の歪の大きさとから、同時選択される選択電圧をそれ
ぞれ補正する第１補正パルス（ＣＣＡ１、ＣＣＡ２）を
決定する。

【００８４】原則的には、決定されたパルス幅で実効値
を制御する開始タイミング（あるいは終了タイミング）
を各時分割期間内の所定のタイミングで行うため、ライ
ンクロックＣＬ１も第１の論理回路３００に供給される
が、加算回路３０２の内容によっては必ずしも必須のク
ロックではない。

【００８５】また、第２の論理回路３０１は横シャドー
イングの起因となる表示内容に依存した実効値の増加を
低減するため、図示のように入力されるデータ信号（Ｄ
７〜Ｄ０）や他の信号から表示内容により計算された第
2補正パルス（ＣＣＤ１、ＣＣＤ２）を生成する。第２
補正パルス幅は走査線の同時選択数分生成される。

【００８６】具体的な第２補正パルスの幅（ＷCCD ）
は、データ線の数を８００本（ＳＶＧＡに相当）とし、
一時分割期間（クロックパルスＣＬ１の立ち下かりから
次の立ち下がりまでの期間）を約２０μ秒とすると、白
表示（オン）の背景に黒（オフ）の横罫線が表示され、
その白（オン）の数をｎとした時、（１）０＜ｎ＜４０
０の場合は、ＷCCD ＝Ａｎ＋Ｂ但し、−４．１×１０^-3＜Ａ＜−３．４×１０^-3、１．
６＜Ｂ＜１．９０で一般化され、０．２４〜１．８μ秒の範囲のパルス幅
の補正となり、（２）４００＜ｎ＜８００の場合は、ＷCCD ＝Ａｎ＋Ｂ但し、ａ≒−６．０×１０^-4、Ｂ≒０．４８で一般化され、０．２４μ秒の範囲のパルス幅の補正と
なる。

【００８７】次に、これらの第１および第２の論理回路
３００と３０１で生成された補正パルスは、加算回路３
０２に入力され、実際に選択電圧の制御に用いる補正ク
ロックＣＣ１およびＣＣ２が生成される。

【００８８】補正クロックＣＣ１は同時選択される奇数
行の走査電極の選択電圧のための補正クロックであり、
補正クロックＣＣ２は同時選択される偶数行の走査電極
の選択電圧のための補正クロックである。

【００８９】詳細な動作については説明を省略するが、
基本的には通常の選択電圧印加期間の中で第１補正パル
スＣＣＡによる補正が０になる時点と第２補正パルスＣ
ＣＤによる補正が０になる時点とを一致させておく。

【００９０】つまり、第１補正パルスＣＣＡの補正によ
る補正量が０より大きい場合は、上記の補正量が０にな
る時点から時間軸で進行方向に実効値を低減させる補正
を行い、第２補正パルスＣＣＤの補正による補正量が０
より大きい場合は、その補正量が０になる時点から時間
軸で逆行する方向に実効値を低減させる補正を行う。

【００９１】また、スパイク状の歪は、その方向により
同時選択される走査線の一方の選択電圧の実効値を増加
させると同時に、他方の選択電圧を減少させる場合もあ
るので、そのような場合には、第1補正パルスにマイナ
スの補正量を持たせ、そのマイナスの補正量の分だけ第
2補正パルスによる補正を相殺するように構成すること
が可能である。

【００９２】図８は本実施例における液晶パネルの動作
を説明する波形図である。フレーム周波数は１５０〜３
００Ｈｚで駆動される。本実施例の液晶駆動電源回路の
出力の内、走査電極駆動回路に供給する選択電圧VSH ま
たはＶSL、およびＶSCは、非走査電圧（VSC）が供給さ
れる走査線に流れる縦シャドーイングの起因となる歪電
流に応じて、その電圧が変動する。

【００９３】これにより、走査電極駆動回路の出力はＹ
１〜Ｙ６に例示されるような波形となる。走査電圧の選
択期間では上述の補正クロック生成回路１０５からの補
正クロックにより選択電圧の実効値を減少させた補正波
形があり、非選択期間には背景のデータ電圧波形の切り
替わりによるパルス状の波形歪による実効値の補正が見
られる。

【００９４】非選択期間の補正では、その波形歪にすぐ
続いてその歪を相殺するように補正電圧が印加され、時
分割期間の終わりでリセットされる。なお、一時分割期
間のタイミング制御のためのラインクロックＣＬ１は一
定のパルス幅を有するクロック信号である。

【００９５】各時分割期間の開始タイミングはラインク
ロックＣＬ１の立ち下がりのタイミングであり、上述の
補正電圧のリセットはラインクロックＣＬ１の立ち上が
りのタイミングで開始される。

【００９６】図９は本発明による液晶表示装置の駆動方
法の実施例を説明する画面の全面をオンとした時の駆動
電圧および駆動電流の波形図である。同図のＡは上半画
面の駆動電圧および電流を、Ｂは下半画面の駆動電圧お
よび電流を示し、Ｃは上下半画面の駆動電流の合計を示
す。

【００９７】画面を上下に分割して２ライン同時選択す
る場合、前記図１４に示したものでは、上半画面と下半
下面の各選択ラインに印加する３レベルのデータ電圧
（高電位電圧：ＶDH、中間電位電圧：ＶDC、低電位電
圧：ＶDL）は同極性である。

【００９８】上下画面の駆動電流を合計したＣの波形
（高電位電流：ＶDH電流、中間電位電流：ＶDC電流、低
電位電流：ＶDL電流）である。

【００９９】すなわち、従来では、上半画面と下半画面
の各選択ラインに印加する３レベルのデータ電圧の印加
で流れる駆動電流の合計電流は、図１４のＣに示したよ
うに、合計電流は、高電位電流（ＶDH電流）、中間電位
電流（ＶDC電流）、低電位電流（ＶDL電流）共に上半画
面データ側電流と下半画面データ側電流とを加算した値
となる。

【０１００】本実施例では、上半画面と下半画面の各選
択ラインに印加する３レベルのデータ電圧（高電位電
圧：ＶDH、中間電位電圧：ＶDC、低電位電圧：ＶDL）を
ＡとＢに示したように互いに逆の波形にしたことで、図
９のＣに示したように中間電位電流（ＶDC電流）は０、
高電位電流（ＶDH電流）と低電位電流（ＶDL電流）は上
下の半画面それぞれの電流値のみとなる。

【０１０１】このような駆動電流を得るために、本実施
例では、上半画面と下半画面の同時選択される走査電極
およびデータ電極に供給する直交関数の波形を互いに逆
とすることによって、上下の半画面に供給される駆動電
圧が互いに逆になり、一方の半画面が充電であるときは
他方の半画面では放電となり、電源から供給する電力が
殆ど０になるようにした。尚、データ電圧（ＶDC）の電
源ラインが上下半画面で通じているので、充放電電流は
液晶層が容量成分をもつコンデンサのように機能するこ
とから効果が生じる。

【０１０２】その結果、液晶パネルを駆動するための電
力が著しく低減され、液晶表示装置全体として消費電力
を大幅に低減することができる。

【０１０３】図１０は上半画面の駆動波形図、図１１は
下半画面の駆動波形図である。なお、両図とも走査側波
形とデータ側波形は一部のみを示す。図１０と図１１を
比較して分かるように、上半画面に与える直交関数Ｗ１
Ｕ，Ｗ２Ｕと、下子画面に与える直交関数Ｗ１Ｌ，Ｗ２
Ｌのそれぞれは互いに逆の波形となっている。

【０１０４】したがって、上半画面の走査側波形（走査
電極駆動波形）Ｙ１〜Ｙ６と、下半画面の走査側波形
（走査電極駆動波形）Ｙ３０１〜Ｙ３０６は逆波形とな
る。そして、上半画面のデータ側波形（データ電極駆動
波形）と、下半画面のデータ側波形（データ電極駆動波
形）も逆波形となる。

【０１０５】このように、同時に選択される走査線の駆
動電圧を生成するための関数を上下の半画面で逆に与え
ることによって、分割した上下半画面の一方が充電の場
合、他方は放電となり、この放電電流を充電電流として
利用できるため、電源回路から供給する電流量の低減効
果がある。

【０１０６】また、高電位電源電圧と低電位電源電圧の
過電流が加算されることがなく、かつ、駆動電源から見
ると、中間電位電源には理想的には電流を供給する必要
がなくなる。その結果、消費電力は著しく低減される。

【０１０７】以上のように、ＳＴＮタイプの液晶表示装
置においては、薄膜トランジスタ（ＴＦＴ）タイプに肉
薄した画質を得るためには、フレーム周波数を高めるな
どの改良が必要である。しかし、フレーム周波数を高め
るが故に必要となる高低差の大きい電源電圧や頻繁に電
圧補正をするために生じる電源電圧への影響が大きくな
るという問題がある。本実施例の電源回路を用いること
で、このような問題を解消でき、高画質で低消費電力の
液晶表示装置を提供することができる。

【０１０８】なお、本発明は、上記実施例の液晶表示装
置に限るものではなく、比較的高電圧の駆動電圧が要求
される液晶表示装置の他、小型化が求められる制御装置
やその他の表示装置にも適用できる。

【０１０９】

【発明の効果】以上説明したように、本発明によれば、
高耐圧の比較的大きなトランジスタを必要としないた
め、小型のパッケージを用いることで回路規模が小さ
い、低コストの駆動回路構成とすることができる。ま
た、複数ライン同時選択走査では、一方のラインの駆動
電流の放電電流を他方のラインの充電に利用できるた
め、消費電力が低減し、高効率の液晶表示装置を得るこ
とができる。

【図面の簡単な説明】

【図１】本発明を適用した液晶駆動用電源回路の第１実
施例の要部を説明する概略構成図である。

【図２】本発明を適用した液晶駆動用電源回路の第２実
施例の要部を説明する概略構成図である。

【図３】図１に示した電源回路の実際の回路実装により
近い走査電極駆動用電圧の生成部とデータ電極駆動用電
圧の生成部とを説明する回路図である。

【図４】本発明の液晶駆動用電源回路を適用する液晶表
示装置の構成を示すブロック図である。

【図５】図４で説明した本発明における電源回路の全体
構成を説明する回路図である。

【図６】本発明の実施例における電圧補正回路の構成例
を説明する回路図である。

【図７】図４の補正クロック生成回路の構成を説明する
ブロック図である。

【図８】本発明の実施例における液晶パネルの動作を説
明する波形図である。

【図９】本発明による液晶表示装置の駆動方法の実施例
を説明する画面の全面をオンとした時の駆動電圧および
駆動電流の波形図である。

【図１０】上半画面の駆動波形図である。

【図１１】下半画面の駆動波形図である。

【図１２】従来の液晶駆動用電源回路の概略を説明する
回路図である。

【図１３】本発明による電源回路に通したＤＣ−ＤＣコ
ンバータの概略構成を説明する回路図である。

【図１４】画面を上下２分割して上半画面と下半画面の
各２ラインを同時に選択する２ライン同時選択のハイア
ドレッシング駆動方式における消費電流を説明する駆動
出力波形図である。

【図１５】上下半画面の間で充放電される電流の流れの
概念説明図である。

【符号の説明】

１ＤＣ−ＤＣコンバータＯＰ１〜ＯＰ３オペアンプＴＲ１，ＴＲ２トランジスタ１００電源回路１０１走査電極駆動回路１０２データ電極駆動回路１０３液晶パネル１０４直交関数発生回路１０５補正クロック生成回路１０６液晶コントローラ１０７表示システム本体。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NA10 NA22 NA34 NA80 NC03 NC04 NC09 NC13 NC16 NC22 NC23 NC25 NC26 NC27 ND39 ND49 ND50 ND54 NE07 NE10

Claims

【特許請求の範囲】

【請求項１】複数の走査電極および走査電極に交差する
複数のデータ電極を有し、表示画面を上半画面と下半画
面に分割して各半画面の走査電極を同時に選択して表示
を行う液晶パネルと、所定の関数に従い各半画面の各走
査電極に選択電圧を印加する走査電極駆動回路と、上記
関数に従い表示状態に応じた電圧を印加するおよびデー
タ電極駆動回路と、上記各半画面で同時に選択される走
査電極あるいはデータ電極に与えられる選択電圧が上半
画面と下半画面で極性が異なるようにした関数を発生す
る直交関数発生回路と、各半画面に接続された各走査電
極駆動回路及び各データ電極駆動回路に各駆動出力電圧
の基準となる共通の複数レベルの電源電圧を供給する電
源回路であって、上記複数レベルの電源電圧の少なくと
も２つの電源電圧がそれぞれ電流補償素子を介して上記
走査電極駆動回路あるいは上記データ電極駆動回路に供
給され、各電流補償素子がそれぞれ異なる動作電圧が供
給されている電源回路とからなることを特徴とする液晶
表示装置。
【請求項２】前記電流補償素子はオペアンプであり、前
記少なくとも２つの電源電圧のうち、第１の電源電圧は
第１の動作電圧で動作する第１のオペアンプを介して前
記走査電極駆動回路あるいは前記データ電極駆動回路に
供給され、上記第１の電源電圧より低い第２の電源電圧
は上記第１の動作電源より所定の基準電圧との電位差が
小さい第２の動作電圧で動作する第２のオペアンプを介
して前記走査電極駆動回路あるいは前記データ電極駆動
回路に供給されることを特徴とする請求項１に記載の液
晶表示装置。
【請求項３】前記走査駆動回路は、前記各半画面の少な
くとも２本以上の走査電極に同時に選択電圧を印加する
ことを特徴とする請求項１に記載の液晶表示装置。