JP2000083225A - Predictive arithmetic unit and image information converter - Google Patents

Predictive arithmetic unit and image information converter

Info

Publication number
JP2000083225A
JP2000083225A JP10251581A JP25158198A JP2000083225A JP 2000083225 A JP2000083225 A JP 2000083225A JP 10251581 A JP10251581 A JP 10251581A JP 25158198 A JP25158198 A JP 25158198A JP 2000083225 A JP2000083225 A JP 2000083225A
Authority
JP
Japan
Prior art keywords
prediction
data
class
signal
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10251581A
Other languages
Japanese (ja)
Other versions
JP2000083225A5 (en
JP4300603B2 (en
Inventor
Tetsujiro Kondo
哲二郎 近藤
Hideo Nakaya
秀雄 中屋
Yasushi Tatsuhira
靖 立平
Tsutomu Watanabe
勉 渡辺
Nobuyuki Asakura
伸幸 朝倉
Masashi Uchida
真史 内田
Takuo Morimura
卓夫 守村
Kazutaka Ando
一隆 安藤
Masaru Inoue
賢 井上
Wataru Niitsuma
渉 新妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25158198A priority Critical patent/JP4300603B2/en
Publication of JP2000083225A publication Critical patent/JP2000083225A/en
Publication of JP2000083225A5 publication Critical patent/JP2000083225A5/en
Application granted granted Critical
Publication of JP4300603B2 publication Critical patent/JP4300603B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily extract an output which is not subjected toa product-sum operation with general-purpose performance with respect to number of inputs in the case of generating a prediction value by the product-sum operation between a plurality of pixel values and coefficient data. SOLUTION: A product-sum device 301 consists of multipliers 3021-302n and an adder 303 that sums outputs of the multipliers. The multipliers 3021-302n multiply coefficient data with tap data of a prediction tap. Selectors S1-Sn that select the coefficient data or zero are provided to the multipliers 3021-302n respectively. In the case that number of taps is less than a number (n), the zero data are selected. In the case that the product-sum operation is desired to be evaded, the coefficient data with respect to the tap data that are disregarded are set to 1 and the selectors select the zero data as to the other tap data than above. This system is applied to a prediction device for the image information converter adopting classification adaptive prediction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、複数の画素デー
タと複数の係数データとの線型1次結合の予測演算を行
う予測演算装置および画像情報変換装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a prediction operation device and an image information conversion device for performing a prediction operation of a linear combination of a plurality of pixel data and a plurality of coefficient data.

【0002】[0002]

【従来の技術】入力ディジタル画像信号を異なる走査線
構造へ変換する画像信号変換装置の一つとして、予め求
められた係数データと入力画像信号の画素データとの線
型1次結合によって、出力画像信号の画素値を予測する
ものが提案されている。この予測演算を行うための予測
器は、各画素データと各係数データとを乗算する乗算器
と、乗算出力を加算する加算器とにより構成される。予
測器としては、画素データの個数(タップ数)が変化す
る場合にも使用できるような汎用性のある構成が好まし
い。また、予測結果の良否を判断するために、予測器を
通らない画像データを出力として必要とする場合もあ
る。
2. Description of the Related Art As one of image signal conversion apparatuses for converting an input digital image signal into a different scanning line structure, an output image signal is obtained by linearly combining coefficient data obtained in advance and pixel data of the input image signal. Has been proposed. A predictor for performing this prediction operation includes a multiplier that multiplies each pixel data by each coefficient data, and an adder that adds a multiplication output. As the predictor, a versatile configuration that can be used even when the number of pixel data (the number of taps) changes is preferable. In some cases, image data that does not pass through a predictor is required as an output in order to determine the quality of the prediction result.

【0003】[0003]

【発明が解決しようとする課題】従来の予測器では、タ
ップ数を最適とすることによって、未使用のタップが生
じないようにされている。従って、異なるタップ数に対
応できる汎用性を有しないのが普通であった。また、予
測器をスルーした画像データを出力したい場合には、予
測器をバイパスする信号線を設け、また、予測器の処理
に要する遅延を補償するための遅延回路をバイパス信号
路に設けるようにしており、遅延回路を必要とする問題
があった。
In the conventional predictor, unused taps are prevented from occurring by optimizing the number of taps. Therefore, it generally does not have versatility to support different tap numbers. When image data that has passed through the predictor is desired to be output, a signal line that bypasses the predictor is provided, and a delay circuit for compensating for a delay required for processing of the predictor is provided in the bypass signal path. Therefore, there is a problem that a delay circuit is required.

【0004】従って、この発明の目的は、タップ数に関
して汎用性を有し、また、演算を行わないスルー出力を
得るために遅延回路を必要としない予測演算装置および
予測演算装置を使用する画像情報変換装置を提供するこ
とにある。
Accordingly, an object of the present invention is to provide a versatility in the number of taps, and a prediction operation device which does not require a delay circuit to obtain a through output in which no operation is performed, and image information using the prediction operation device. A conversion device is provided.

【0005】[0005]

【課題を解決するための手段】請求項1の発明は、ディ
ジタル情報信号の複数のサンプルデータと複数の係数デ
ータとを乗算し、乗算結果を加算して予測値または補間
値を出力するようにした予測演算装置において、複数の
乗算器に対してそれぞれ入力されるサンプルデータおよ
び係数データの一方の値を0とする制御手段を設けた予
測演算装置である。
According to a first aspect of the present invention, a plurality of sample data of a digital information signal are multiplied by a plurality of coefficient data, and a multiplication result is added to output a predicted value or an interpolated value. The above-mentioned prediction operation device is a prediction operation device provided with control means for setting one of sample data and coefficient data input to a plurality of multipliers to 0.

【0006】請求項8の発明は、入力画像信号から走査
線構造の異なる複数の出力画像信号を形成するようにし
た画像情報変換装置において、出力画像信号の生成すべ
き画素の周辺に位置する入力画像信号の複数の第1の画
素を選択する第1のデータ選択手段と、出力画像信号の
生成すべき画素の周辺に位置する入力画像信号の複数の
第2の画素を選択する第2のデータ選択手段と、出力画
像信号の生成すべき画素の周辺に位置する入力画像信号
の複数の第3の画素を選択する第3のデータ選択手段
と、予め取得されている推定式係数を記憶するメモリ手
段と、第1のデータ選択手段で選択された複数の第1の
画素と推定式係数の線形推定式によって、出力画像信号
の画素を生成する信号生成手段と、第2のデータ選択手
段で選択された複数の第2の画素に基づいて、空間クラ
スを形成し、第3のデータ選択手段で選択された複数の
第3の画素に基づいて、動きクラスを形成し、空間クラ
スと動きクラスとを統合したクラス情報に対応して推定
式係数を信号生成手段に供給するクラス決定手段と、信
号生成手段に対して接続され、変換画像を指定された走
査線構造へ変換するための走査変換手段とを有し、信号
生成手段は、複数の第1の画素と複数の推定式係数とを
乗算し、乗算結果を加算する構成であって、複数の乗算
器に対してそれぞれ入力される第1の画素および推定式
係数の一方の値を0とする制御手段を有するものである
ことを特徴とする画像情報変換装置である。
According to an eighth aspect of the present invention, there is provided an image information conversion apparatus for forming a plurality of output image signals having different scanning line structures from an input image signal. First data selecting means for selecting a plurality of first pixels of the image signal, and second data for selecting a plurality of second pixels of the input image signal located around a pixel to be generated with the output image signal Selection means, third data selection means for selecting a plurality of third pixels of the input image signal located around a pixel to be generated with the output image signal, and memory for storing the estimation equation coefficients obtained in advance Means, a plurality of first pixels selected by the first data selection means, a signal generation means for generating pixels of the output image signal by a linear estimation formula of the estimation equation coefficients, and a selection means by the second data selection means Multiple A class in which a space class is formed based on the second pixel, a motion class is formed based on the plurality of third pixels selected by the third data selection means, and the space class and the motion class are integrated. A class determining unit that supplies the estimated expression coefficients to the signal generating unit in accordance with the information; and a scan converting unit that is connected to the signal generating unit and converts the converted image into a specified scanning line structure. , The signal generating means multiplies a plurality of first pixels by a plurality of estimation formula coefficients, and adds the multiplication results, wherein the first pixel and the estimated An image information conversion apparatus characterized by having control means for setting one of the expression coefficients to 0.

【0007】入力タップ数が変化し、動作を休止するタ
ップが生じる時には、そのタップに関する予測タップデ
ータまたは係数データをゼロとする。また、スルーした
いタップデータに関する係数を1とし、それ以外のタッ
プデータに関する係数を0とする。それによって、所望
のタップデータをスルーできる。
[0007] When the number of input taps changes and a tap that suspends operation occurs, predicted tap data or coefficient data relating to the tap is set to zero. Further, a coefficient relating to tap data to be passed through is set to 1, and a coefficient relating to other tap data is set to 0. Thereby, desired tap data can be passed through.

【0008】[0008]

【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照して説明する。図1は、この発明を適用
することができる予測処理の流れを概略的に示す。中心
的な部分は、入力画像信号から切り出された予測タップ
311と予測係数312との線型1次結合で表される演
算を行う積和器313である。システムの機能を設定す
るために、コマンドがシステムに対して供給される。3
14で示すエンコーダによって、コマンドの解釈と、解
釈した結果に基づいて内部状態を設定する指示が発生す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 schematically shows a flow of a prediction process to which the present invention can be applied. The central part is a product-sum unit 313 which performs an operation represented by a linear combination of a prediction tap 311 and a prediction coefficient 312 cut out from an input image signal. Commands are provided to the system to set the functions of the system. Three
The encoder denoted by 14 generates a command interpretation and an instruction to set an internal state based on the result of the interpretation.

【0009】予測係数群315の中で使用するn個の予
測係数312が予測係数切換指示316によって選択さ
れる。また、フィルタタップ317の中で使用するn個
の予測タップ311が予測タップ切換指示318によっ
て設定される。さらに、積和器313の入力の幅は、n
である。予測タップのタップ数および予測係数の個数n
が入力最適化処理319によって、nのまま、またはm
(n>m)に変換される。入力最適化処理319は、エ
ンコーダ314において形成されたコマンドの解釈に基
づく指示に従って行われる。積和器313によって、予
測演算がなされ、演算出力がゲイン調整およびリミッタ
ー320で処理され、最終的な予測演算出力が生成され
る。
The n prediction coefficients 312 to be used in the prediction coefficient group 315 are selected by a prediction coefficient switching instruction 316. Further, n prediction taps 311 used in the filter taps 317 are set by the prediction tap switching instruction 318. Further, the input width of the accumulator 313 is n
It is. Number of prediction taps and number of prediction coefficients n
Is kept n or m by the input optimization processing 319.
(N> m). The input optimization processing 319 is performed according to an instruction based on the interpretation of the command formed in the encoder 314. Prediction calculation is performed by the product-sum unit 313, and the calculation output is processed by the gain adjustment and limiter 320 to generate a final prediction calculation output.

【0010】上述したように、入力最適化処理319後
において、予測タップ311および予測係数312の個
数が積和器313の入力の幅nと等しければ、予測器3
13において、非動作のタップが生じない。しかしなが
ら、画像信号を変換する変換装置において、後述する画
像信号変換装置の実施形態から分かるように、入力画像
信号中の画素と、予測すべき画素の位置関係によって、
予測の難易度が異なり、その結果、入力最適化処理31
9後において、予測タップ311および予測係数312
の個数がm(n>m)となる場合がある。一方、ハード
ウエアの規模を小とするために、積和器313を共用す
ることが好ましい。従って、タップ数がmの場合では、
積和器313のn−mのタップ数が動作を休止する。さ
らに、出力として予測係数が乗じられていない所定のタ
ップの画素値をそのまま出力したい場合もある。
As described above, after the input optimization processing 319, if the number of the prediction taps 311 and the prediction coefficients 312 is equal to the input width n of the multiply-accumulator 313, the predictor 3
At 13, no inactive taps occur. However, in a conversion device that converts an image signal, as can be seen from an embodiment of an image signal conversion device described later, a pixel in an input image signal and a positional relationship between a pixel to be predicted and
Difficulty of prediction differs, and as a result, the input optimization processing 31
9 later, the prediction tap 311 and the prediction coefficient 312
May be m (n> m). On the other hand, in order to reduce the scale of hardware, it is preferable to use the product accumulator 313 in common. Therefore, when the number of taps is m,
The number of nm taps of the accumulator 313 suspends operation. Further, there is a case where the pixel value of a predetermined tap not multiplied by the prediction coefficient is desired to be output as it is.

【0011】予測演算を行わずに、いずれかのタップデ
ータをスルーして出力する場合の従来使用されている構
成例を図2に示す。破線で囲んで示す301は、積和器
を示す。積和器301は、n個の乗算器3021 ,30
2 ,・・・,302n と、乗算器3021 〜302n
の出力を加算する加算器303とによって構成され、入
力の幅としてnタップを有する。乗算器3021 〜30
n の一方の入力として、レジスタR11,R12,・
・・,R1nからの係数データCOEF1,COEF2,・・・,CO
EFn がそれぞれ供給される。乗算器3021 〜302n
の他方の入力として、レジスタR21,R22,・・
・,R2nからのタップデータDT1,DT2,・・・,DTn
それぞれ供給される。
FIG. 2 shows an example of a configuration conventionally used when any of the tap data is output without performing a prediction operation. Reference numeral 301 indicated by a broken line indicates a product-sum device. The accumulator 301 includes n multipliers 302 1 , 30
2 2, ..., and 302 n, multipliers 302 1 to 302 n
And an adder 303 for adding the outputs of the above. Multipliers 302 1 to 30
2 n as one input, registers R11, R12,.
.., coefficient data COEF1, COEF2,..., CO from R1n
EF n are supplied respectively. Multipliers 302 1 to 302 n
, Registers R21, R22,.
-, tap data from R2n DT1, DT2, · · ·, the DT n are supplied.

【0012】積和器301の加算器303の出力がゲイ
ンおよびリミッター304を介してセレクタ305に一
方の入力として供給される。セレクタ305の他方の入
力には、遅延回路307を介してセレクタ306の出力
が供給される。セレクタ305は、一方の入力を選択的
に出力する。セレクタ306には、レジスタR21,R
22,・・・,R2nからのタップデータDT1,DT2,・・
・,DTn が供給され、スルーしたい一つのデータが選択
される。
The output of the adder 303 of the accumulator 301 is supplied as one input to a selector 305 via a gain and limiter 304. The other input of the selector 305 is supplied with the output of the selector 306 via the delay circuit 307. The selector 305 selectively outputs one input. The selectors 306 include registers R21, R
22,..., Tap data DT1, DT2,.
, DT n are supplied, and one data to be passed through is selected.

【0013】図2に示すように、積和器1をバイパスす
る信号線を設け、積和器301で生じる遅延に対応する
時間の遅延回路307を設ける構成では、バイパス信号
線、セレクタ306および遅延回路307を付加する必
要があり、回路規模が増大する。また、積和器301の
入力の幅とタップ数とが通常は、等しい個数に選ばれて
おり、タップ数がnからmに減少した場合の対策がされ
ていなかった。
As shown in FIG. 2, in a configuration in which a signal line bypassing the product-sum device 1 is provided and a delay circuit 307 for a time corresponding to the delay generated in the product-sum device 301 is provided, the bypass signal line, the selector 306 and the delay It is necessary to add the circuit 307, and the circuit scale increases. Also, the input width and the number of taps of the accumulator 301 are usually selected to be equal, and no measure has been taken when the number of taps decreases from n to m.

【0014】図3に示すこの発明による予測演算器の一
実施形態は、これらの問題点を解決することができるも
のである。図2に示す構成と同様に、積和器301は、
n個の乗算器3021 〜302n と、乗算器3021
302n の出力を加算する加算器303とによって構成
され、入力の幅としてnタップを有する。
An embodiment of the prediction arithmetic unit according to the present invention shown in FIG. 3 can solve these problems. As in the configuration shown in FIG.
and n number of multipliers 302 1 to 302 n, multipliers 302 1 to
It is constituted by an adder 303 for adding the output of 302 n, having n taps as the width of the input.

【0015】乗算器3021 〜302n の一方の入力と
して、セレクタS1,S2,・・・,Snの出力が供給
される。セレクタS1,S2,・・・,Snの一方の入
力として、レジスタR11,R12,・・・,R1nか
らの係数データCOEF1,COEF2,・・・,COEFn がそれぞれ
供給される。セレクタS1〜Snの他方の入力として、
ゼロデータが供給される。セレクタS1〜Snは、それ
ぞれ制御信号CNT1〜CNTnに応答して係数データ
またはゼロデータを選択する。また、乗算器3021
302n の他方の入力として、レジスタR21〜R2n
からのタップデータDT1,DT2,・・・,DTn がそれぞれ供
給される。
The outputs of the selectors S1, S2,..., Sn are supplied as one input of the multipliers 302 1 to 302 n . The selector S1, S2, ···, as one input of Sn, registers R11, R12, ···, coefficients from R1n data COEF1, COEF2, ···, COEF n are supplied. As the other inputs of the selectors S1 to Sn,
Zero data is provided. The selectors S1 to Sn select coefficient data or zero data in response to the control signals CNT1 to CNTn, respectively. Further, the multipliers 302 1-
As the other input of 302 n , registers R21 to R2n
Tap data DT1, DT2 from, ..., is DT n are supplied.

【0016】入力ディジタル画像信号が予測タップ選択
部(図示しない)に供給され、予測に使用するn個のタ
ップデータDT1,DT2,・・・,DTn が同時に取り出され
る。一方、予め決定された係数データCOEF1,COEF2,・・
・,COEFn がメモリ部(図示しない)から読出される。
乗算器3021 〜302n の出力が加算器303におい
て加算され、加算器303から積和演算出力が取り出さ
れる。積和器301の出力がゲインおよびリミッター3
04を介して予測演算出力として出力される。ゲインお
よびリミッター304は、演算結果に対するゲインの補
正と、演算結果のビット数の制限とを行うもので、制御
信号cntによって制御される。
The input digital image signal is supplied to the prediction tap selection unit (not shown), n taps data DT1, DT2 to be used for prediction, ···, DT n is taken at the same time. On the other hand, predetermined coefficient data COEF1, COEF2,
·, COEF n is read from a memory unit (not shown).
The outputs of the multipliers 302 1 to 302 n are added in an adder 303, and a product-sum operation output is taken out from the adder 303. The output of the accumulator 301 is a gain and limiter 3
The signal is output as a prediction calculation output via the line 04. The gain and limiter 304 corrects the gain for the operation result and limits the number of bits of the operation result, and is controlled by the control signal cnt.

【0017】上述したこの発明の一実施形態の動作につ
いて説明する。先ず、n個のタップデータDT1,DT2,・・
・,DTn とn個の係数データCOEF1,COEF2,・・・,COEF
n との線型1次結合(COEF1 ×DT1 +COEF2 ×DT2 +・
・・+COEFn ×DTn )によって予測演算出力を形成する
場合には、セレクタS1〜Snがそれぞれ係数データを
乗算器21 〜2n に供給するように、制御信号CNT1
〜CNTnによってセレクタS1〜Snが制御される。
The operation of the embodiment of the present invention will be described. First, n tap data DT1, DT2,.
・, DT n and n coefficient data COEF1, COEF2, ..., COEF
Linear primary coupling with n (COEF1 × DT1 + COEF2 × DT2 +
· · + COEF when n × DT n) by forming a prediction calculation output, as the selector S1~Sn supplies the coefficient data to the multiplier 2 1 to 2 n, respectively, the control signals CNT1
To CNTn control the selectors S1 to Sn.

【0018】次に、m(n>m)個のタップとm個の係
数データによって予測演算出力を発生する時には、セレ
クタS1〜Snの内で、m個のセレクタが係数データを
選択すると共に、残りのn−mの個数のセレクタがゼロ
データを選択するように、制御信号CNT1〜CNTn
によってセレクタS1〜Snが制御される。ゼロデータ
は、例えば接地レベルである。従って、ゼロデータが入
力された乗算器は、実質的に乗算動作を行わず、無駄な
電力消費を防ぐことができる。さらに、必要に応じて、
タップ数の相違に応じてゲインおよびリミッター304
を制御信号cntによって最適化する。
Next, when a prediction operation output is generated by m (n> m) taps and m coefficient data, among the selectors S1 to Sn, m selectors select coefficient data, and The control signals CNT1 to CNTn are set so that the remaining nm selectors select zero data.
The selectors S1 to Sn are controlled by the selector. Zero data is, for example, a ground level. Therefore, the multiplier to which the zero data is input does not substantially perform the multiplication operation, thereby preventing wasteful power consumption. In addition, if necessary,
Gain and limiter 304 according to the difference in the number of taps
Is optimized by the control signal cnt.

【0019】さらに、予測演算出力ではなく、入力され
た1以上のタップの画素値をそのまま出力するスルー動
作を行う場合について説明する。例えばタップデータDT
n を出力したい場合では、係数データCOEFn を1に設定
し、セレクタSnがこの1の係数データを選択するよう
に、制御信号CNTnによってセレクタSnを制御す
る。従って、乗算器302n の出力は、データDTn であ
る。
Further, a case will be described in which a through operation is performed in which the pixel values of one or more input taps are output as they are, instead of the prediction calculation output. For example, tap data DT
When it is desired to output n , the coefficient data COEF n is set to 1, and the selector Sn is controlled by the control signal CNTn so that the selector Sn selects the 1 coefficient data. Therefore, the output of the multiplier 302 n is the data DT n .

【0020】セレクタSn以外の他のセレクタは、全て
ゼロデータを選択するように、制御信号によって制御さ
れる。従って、乗算器302n 以外の乗算器の出力が全
てゼロデータとなり、加算器303からは、データDTn
が出力される。ゲインおよびリミッター304は、ゲイ
ンを1とし、入力ビット数をそのまま出力するように、
制御信号cntによって制御する。このようにして、出
力としては、タップデータDTn を得ることができる。ス
ルーされるデータが積和器301の通っているので、時
間合わせ用の遅延回路は、不要である。
Other selectors than the selector Sn are controlled by a control signal so as to select all zero data. Therefore, all outputs of the multipliers other than the multiplier 302 n become zero data, and the adder 303 outputs data DT n
Is output. The gain and limiter 304 sets the gain to 1 and outputs the number of input bits as it is,
It is controlled by the control signal cnt. In this way, the output can be obtained tap data DT n. Since the through data passes through the accumulator 301, a delay circuit for time alignment is not required.

【0021】この発明では、図4に示すように、セレク
タS1〜Snの代わりにアンド回路G1〜Gnを接続し
た構成も可能である。すなわち、アンド回路G1〜Gn
の一方の入力として係数データCOEF1 〜COEFn が供給さ
れ、その他方の入力として制御信号CNT1〜CNTn
が供給される。乗算器に対する係数データの入力を禁止
したい場合には、制御信号CNT1〜CNTnの中で対
応するものを"0" とすれば良い。他の構成および動作
は、図3に示す予測器と同様である。
In the present invention, as shown in FIG. 4, a configuration in which AND circuits G1 to Gn are connected instead of the selectors S1 to Sn is also possible. That is, the AND circuits G1 to Gn
Are supplied with coefficient data COEF1 to COEFn as one input, and control signals CNT1 to CNTn as the other input.
Is supplied. When it is desired to prohibit the input of coefficient data to the multiplier, the corresponding one of the control signals CNT1 to CNTn may be set to “0”. Other configurations and operations are the same as those of the predictor shown in FIG.

【0022】なお、図3に示す構成では、係数データと
ゼロデータを選択するために、セレクタS1〜Snを使
用し、図4に示す構成では、係数データを無効とするた
めにアンド回路G1〜Gnを使用している。しかしなが
ら、係数データに対しては何ら処理を行わず、タップデ
ータとゼロデータを選択し、またはタップデータをゼロ
データにするようにしても良い。
In the structure shown in FIG. 3, selectors S1 to Sn are used to select coefficient data and zero data. In the structure shown in FIG. 4, AND circuits G1 to G1 are used to invalidate coefficient data. Gn is used. However, no processing may be performed on the coefficient data, and tap data and zero data may be selected or tap data may be set to zero data.

【0023】上述したこの発明による動き判定装置は、
画像信号変換装置における動きクラスの生成に対して適
用することができる。この画像信号変換装置は、SD
(Standard Definition )信号が入力され、HD(High
Definition )信号を出力するものである。また、HD
画素を生成する場合、生成するHD画素の近傍にある、
SD画素をクラス分割し、それぞれのクラス毎に予測係
数値を学習により獲得することで、より真値に近いHD
画素を得るものである。図9は、このような手法による
画像信号変換装置である。
The above-described motion judging device according to the present invention comprises:
The present invention can be applied to generation of a motion class in an image signal conversion device. This image signal conversion device uses SD
(Standard Definition) signal is input and HD (High
Definition) Outputs a signal. Also, HD
When generating a pixel, it is in the vicinity of the HD pixel to be generated,
By classifying SD pixels into classes and acquiring prediction coefficient values for each class by learning, HD pixels closer to the true value are obtained.
Get the pixels. FIG. 9 shows an image signal conversion apparatus using such a method.

【0024】画像情報変換装置の一例についての説明に
先立ち、その前提となる画像情報変換処理について説明
する。かかる処理は、標準解像度のディジタル画像信号
(以下、SD信号と表記する)を高解像度の画像信号
(HD信号と称されることがある)に変換して出力する
ものである。この際のSD信号としては、例えばライン
数が525本でインターレス方式の画像信号(以下、5
25i信号と表記する)等が用いられる。また、高解像
度の画像信号としては、例えばライン数が525本でプ
ログレッシブ方式の出力映像信号(以下、525p信号
と表記する)等が用いられる。さらに、出力画像信号に
おける水平方向の画素数が入力画像信号における水平方
向の画素数の2倍とされる。
Before describing an example of the image information conversion apparatus, an image information conversion process as a premise thereof will be described. This process converts a standard resolution digital image signal (hereinafter, referred to as an SD signal) into a high resolution image signal (which may be referred to as an HD signal) and outputs the same. As the SD signal at this time, for example, an image signal of an interlace system (hereinafter referred to as 5
25i signal). As a high-resolution image signal, for example, an output video signal of a progressive system with 525 lines (hereinafter referred to as a 525p signal) or the like is used. Further, the number of pixels in the horizontal direction in the output image signal is twice the number of pixels in the horizontal direction in the input image signal.

【0025】かかる画像情報変換処理においては、本願
出願人の提案に係るクラス分類適応処理によって解像度
を高めようとしている。クラス分類適応処理は、従来の
補間処理によって高解像度信号を形成するものとは異な
る。すなわち、クラス分類適応処理は、入力SD信号の
信号レベルの3次元(時空間)分布に応じてクラス分割
を行い、クラス毎に予め学習によって獲得された予測計
数値を所定の記憶部に格納し、予測式に基づいた演算に
よって最適な推定値を出力する処理である。クラス分類
適応処理によって、入力SD信号の解像度以上の解像度
を得ることが可能となる。
In such image information conversion processing, the resolution is to be increased by the classification adaptive processing proposed by the present applicant. The classification adaptive processing is different from the one that forms a high-resolution signal by the conventional interpolation processing. That is, in the class classification adaptive processing, class division is performed according to the three-dimensional (spatio-temporal) distribution of the signal level of the input SD signal, and the prediction count value obtained by learning in advance for each class is stored in a predetermined storage unit. This is a process of outputting an optimum estimated value by an operation based on a prediction formula. Through the classification adaptive processing, it is possible to obtain a resolution higher than the resolution of the input SD signal.

【0026】図5は、1フィールドの画像の一部を拡大
することによって、入力SD信号としての525i信号
を、出力画像信号としての525p信号に変換する画像
情報変換処理における画素の配置の一例を示すものであ
る。大きなドットが525i信号の画素を示し、また、
小さなドットが525p信号の画素を示す。ここで、図
5は、あるフレームの奇数フィールドの画素配置を示し
ている。他のフィールド(偶数フィールド)では、52
5i信号のラインが空間的に0.5ラインずれたものと
なる。図5から分かるように、525i信号のラインと
同一位置のラインデータy1(黒塗りの小さいドットと
して示した)および525i信号の上下のラインの中間
位置のラインデータy2(白抜きの小さいドットとして
示した)とが形成されることによって525p信号が予
測生成される。
FIG. 5 shows an example of the arrangement of pixels in an image information conversion process for converting a 525i signal as an input SD signal into a 525p signal as an output image signal by enlarging a part of an image of one field. It is shown. Large dots indicate pixels of the 525i signal, and
Small dots indicate pixels of the 525p signal. Here, FIG. 5 shows a pixel arrangement in an odd field of a certain frame. In other fields (even fields), 52
The line of the 5i signal is spatially shifted by 0.5 line. As can be seen from FIG. 5, the line data y1 at the same position as the line of the 525i signal (shown as small black dots) and the line data y2 at the middle position between the upper and lower lines of the 525i signal (shown as small white dots) Is formed to predict and generate a 525p signal.

【0027】ここで、y1は既に存在するポイントであ
るのに対し、y2は新たに予測することによって生成さ
れるポイントである。従って、y2を予測生成する方が
y1を予測生成するよりも困難である。このため、y2
を予測生成する場合には、y1を予測生成する場合より
も多くのクラス数を割り当てる必要がある。また、例え
ば装置に備えられるメモリー資産が充分な量を有しない
場合、または、より少ないクラス数を用いて、効率的な
画像情報変換処理を行う場合等においては、クラスの総
数をより少なくするようなクラス値の変換を行う必要が
ある。これらの観点から、以下に説明する画像情報変換
装置は、y1,y2の予測生成を効率的に、また、きめ
細かく行えるように、クラス数を適切に割り当てるよう
にしたものである。
Here, while y1 is an existing point, y2 is a point generated by newly predicting. Therefore, predictive generation of y2 is more difficult than predictive generation of y1. Therefore, y2
Needs to be assigned a larger number of classes than when predicting and generating y1. Further, for example, when the memory resources provided in the apparatus do not have a sufficient amount, or when performing efficient image information conversion processing using a smaller number of classes, the total number of classes may be reduced. It is necessary to perform the conversion of a simple class value. From these viewpoints, the image information conversion apparatus described below allocates the number of classes appropriately so that prediction and generation of y1 and y2 can be performed efficiently and finely.

【0028】以下、かかる画像情報変換装置の一例につ
いて適宜図面を参照して説明する。この一例は、入力S
D信号としての525i信号を、出力画像信号としての
525p信号に変換する画像情報変換処理を行うもので
ある。図6は、画像情報変換処理系の構成の一例を示す
ブロック図である。入力SD信号(525i信号)がタ
ップ選択回路1、10、20に供給される。
Hereinafter, an example of such an image information conversion apparatus will be described with reference to the drawings as appropriate. An example of this is input S
The image information conversion processing for converting a 525i signal as a D signal into a 525p signal as an output image signal is performed. FIG. 6 is a block diagram illustrating an example of the configuration of the image information conversion processing system. The input SD signal (525i signal) is supplied to the tap selection circuits 1, 10, and 20.

【0029】タップ選択回路1は、ラインデータy1,
y2を予測推定するための演算処理(後述する式(1)
に従う演算処理)に必要とされる複数の画素が含まれる
領域を切り出し、切り出した領域からラインデータy
1,y2を予測推定するために必要なSD画素(以下、
予測タップと表記す)を選択する。選択される予測タッ
プが推定予測演算回路4、5に供給される。ここで、予
測タップとしては、後述する空間クラスタップと同様な
ものを使用することができる。但し、予測精度を向上さ
せるために、クラスに対応する予測タップ位置情報によ
って予測タップを選択するようにしても良い。
The tap selection circuit 1 includes line data y1,
Calculation processing for predicting and estimating y2 (formula (1) described later)
Area including a plurality of pixels required for the calculation processing according to
SD pixels necessary for predicting and estimating 1, y2 (hereinafter, referred to as
(Referred to as prediction tap). The selected prediction tap is supplied to the estimation prediction calculation circuits 4 and 5. Here, as the prediction tap, the same as a space class tap described later can be used. However, in order to improve prediction accuracy, a prediction tap may be selected based on prediction tap position information corresponding to a class.

【0030】また、推定予測演算回路4、5には、後述
する係数メモリ41からラインデータy1,y2を予測
推定するために必要な予測係数を供給される。推定予測
演算回路4、5は、タップ選択回路1から供給される予
測タップ、および係数メモリ41から供給される予測係
数に基づいて、以下の式(1)に従って画素値yを順次
予測生成する。
The estimation prediction calculation circuits 4 and 5 are supplied with prediction coefficients necessary for predicting and estimating the line data y1 and y2 from a coefficient memory 41 described later. Based on the prediction taps supplied from the tap selection circuit 1 and the prediction coefficients supplied from the coefficient memory 41, the estimation prediction calculation circuits 4 and 5 sequentially predictively generate pixel values y according to the following equation (1).

【0031】 y=w1 ×x1 +w2 ×x2 +‥‥+wn ×xn (1) ここで、x1 ,‥‥,xn が各予測タップであり、
1 ,‥‥,wn が各予測係数である。すなわち、式
(1)は、n個の予測タップを用いて画素値yを予測生
成するための式である。画素値yの列として、推定予測
演算回路4においてはラインデータy1が予測生成さ
れ、推定予測演算回路5においてはラインデータy2が
予測生成される。予測係数w1 ,‥‥,wn は、y1,
y2についてそれぞれ相違したものである。
Y = w 1 × x 1 + w 2 × x 2 + ‥‥ + w n × x n (1) where x 1 , ‥‥, x n are each prediction tap,
w 1 , ‥‥, and w n are respective prediction coefficients. That is, Expression (1) is an expression for predictively generating a pixel value y using n prediction taps. As a column of pixel values y, the line data y1 is predicted and generated in the estimated prediction operation circuit 4, and the line data y2 is predicted and generated in the estimated prediction operation circuit 5. The prediction coefficients w 1 , ‥‥, w n are y1,
y2 are different from each other.

【0032】ここでは、後述するように、ラインデータ
y1を予測するために、5個の予測タップを使用し(す
なわち、n=5)、ラインデータy2を予測するため
に、6個の予測タップを使用する(すなわち、n=
6)。このようにタップ数が相違し、予測係数も相違す
るので、図6では、2個の推定予測演算回路4および5
が示されている。これらの推定予測演算回路4および5
に対して、上述したこの発明による予測演算器を適用す
ることができる。この発明による予測演算器は、予測タ
ップ数の相違に対処することができるので、ハードウエ
アの構成としては、同一の構成とすることができる。こ
のように、この発明による予測演算器は、汎用性を有す
るので、推定予測演算回路の集積回路の設計の労力が少
なくできる。
Here, as will be described later, five prediction taps are used to predict line data y1 (that is, n = 5), and six prediction taps are used to predict line data y2. (Ie, n =
6). Since the number of taps is different and the prediction coefficient is different, the two estimated prediction calculation circuits 4 and 5 are shown in FIG.
It is shown. These estimation and prediction calculation circuits 4 and 5
However, the above-described prediction operation unit according to the present invention can be applied. The prediction arithmetic unit according to the present invention can cope with the difference in the number of prediction taps, so that the hardware configuration can be the same. As described above, since the prediction arithmetic unit according to the present invention has versatility, the labor for designing an integrated circuit of the estimated prediction arithmetic circuit can be reduced.

【0033】推定予測演算回路4、5は、それぞれ、ラ
インデータy1、y2を線順序変換回路6に供給する。
線順序変換回路6は、供給されるラインデータにライン
倍速処理を施し、高解像度信号を生成する。この高解像
度信号が画像情報変換処理系の最終的な出力画像信号と
される。図示しないが、出力画像信号がCRTディスプ
レイに供給される。CRTディスプレイは、出力画像信
号(525p信号)を表示することが可能なように、そ
の同期系が構成されている。また、入力SD信号として
は、放送信号、またはVTR等の再生装置の再生信号が
供給される。すなわち、画像情報変換装置をテレビジョ
ン受像機等に内蔵することができる。
The estimation prediction operation circuits 4 and 5 supply the line data y1 and y2 to the line order conversion circuit 6, respectively.
The line order conversion circuit 6 performs a line double speed process on the supplied line data to generate a high-resolution signal. This high resolution signal is used as the final output image signal of the image information conversion processing system. Although not shown, an output image signal is supplied to a CRT display. The synchronization system of the CRT display is configured so that an output image signal (525p signal) can be displayed. As the input SD signal, a broadcast signal or a reproduction signal of a reproduction device such as a VTR is supplied. That is, the image information conversion device can be built in a television receiver or the like.

【0034】一方、タップ選択回路10、11は、入力
SD信号からそれぞれ、ラインデータy1,y2につい
ての空間クラスを検出するために必要なSD画素(以
下、空間クラスタップと表記する)を選択する。また、
タップ選択回路20は、入力SD信号から動きクラスを
検出するために必要なSD画素(以下、動きクラスタッ
プと表記する)動きクラスタップを選択する。タップ選
択回路10、11の出力が空間クラス検出回路12、1
3にそれぞれ供給され、また、タップ選択回路20の出
力が動きクラス検出回路21に供給される。
On the other hand, the tap selection circuits 10 and 11 respectively select SD pixels (hereinafter, referred to as space class taps) required to detect a space class for the line data y1 and y2 from the input SD signal. . Also,
The tap selection circuit 20 selects an SD pixel (hereinafter, referred to as a motion class tap) motion class tap necessary for detecting a motion class from the input SD signal. The outputs of the tap selection circuits 10 and 11 are output to the space class detection circuits 12 and 1
3 and the output of the tap selection circuit 20 is supplied to the motion class detection circuit 21.

【0035】空間クラス検出回路12、13は、供給さ
れる空間クラスタップに基づいて、それぞれy1,y2
についての空間クラス値を検出する。そして、検出した
空間クラス値をそれぞれクラス合成回路30、31に供
給する。また、動きクラス検出回路21は、供給される
動きクラスタップに基づいて動きクラス値を検出し、検
出した動きクラス値をクラス合成回路30、31に供給
する。
The space class detection circuits 12 and 13 respectively determine y1 and y2 based on the supplied space class tap.
Find the spatial class value for. Then, the detected space class values are supplied to the class synthesis circuits 30 and 31, respectively. The motion class detection circuit 21 detects a motion class value based on the supplied motion class tap, and supplies the detected motion class value to the class synthesis circuits 30 and 31.

【0036】クラス合成回路30、31は、供給される
空間クラス値と、動きクラス値とを合成する。クラス合
成回路30、31の出力は、それぞれ、クラス値変換回
路32、33に供給される。クラス値変換回路32、3
3は、それぞれ、クラス合成回路30、31の出力に後
述するようなクラス値変換処理を施す。クラス値変換処
理により、クラスの総数が削減される。
The class combining circuits 30 and 31 combine the supplied space class value and motion class value. The outputs of the class synthesis circuits 30 and 31 are supplied to class value conversion circuits 32 and 33, respectively. Class value conversion circuits 32, 3
3 performs a class value conversion process described later on the outputs of the class synthesis circuits 30 and 31, respectively. The class value conversion process reduces the total number of classes.

【0037】変換されたクラス値が係数メモリ41に供
給される。係数メモリ41は、後述する学習によって予
め決められた予測係数を記憶し、記憶した予測係数の内
でクラス値変換回路32、33から供給されるクラス値
によって指定されるものを推定予測演算回路4、5に対
して出力する。このような動作を可能とするためには、
例えば、クラス値変換によって得られるクラス値によっ
て指定されるアドレスに従って予測係数を記憶する等の
方法を用いれば良い。
The converted class value is supplied to the coefficient memory 41. The coefficient memory 41 stores prediction coefficients determined in advance by learning, which will be described later, and, among the stored prediction coefficients, the one specified by the class value supplied from the class value conversion circuits 32 and 33 and the estimated prediction calculation circuit 4 , 5 are output. To enable such an operation,
For example, a method of storing a prediction coefficient in accordance with an address specified by a class value obtained by class value conversion may be used.

【0038】ここで、空間クラス検出についてより詳細
に説明する。一般に、空間クラス検出回路は、空間クラ
スタップのレベル分布のパターンに基づいて画像データ
のレベル分布の空間的パターンを検出し、検出した空間
的パターンに基づいて空間クラス値を生成する。この場
合、クラス数が膨大になることを防ぐために、各画素に
ついて8ビットの入力画素データをより少ないビット数
のデータに圧縮するような処理を行う。このような情報
圧縮処理の一例として、ADRC(Adaptive Dynamic Ra
nge Coding) を用いることができる。また、情報圧縮処
理として、DPCM(予測符号化)、VQ(ベクトル量
子化)等を用いることもできる。
Here, the space class detection will be described in more detail. In general, a space class detection circuit detects a spatial pattern of a level distribution of image data based on a level distribution pattern of a space class tap, and generates a space class value based on the detected spatial pattern. In this case, in order to prevent the number of classes from becoming enormous, a process of compressing 8-bit input pixel data into data of a smaller number of bits is performed for each pixel. As an example of such information compression processing, ADRC (Adaptive Dynamic Ra
nge Coding) can be used. Further, DPCM (predictive coding), VQ (vector quantization), or the like can be used as the information compression processing.

【0039】ADRCは、本来、VTR(Video Tape Re
coder)向け高能率符号化用に開発された適応的再量子化
法であるが、信号レベルの局所的なパターンを短い語長
で効率的に表現できるので、この一例では、ADRCを
空間クラス分類のコード発生に使用している。ADRC
は、空間クラスタップのダイナミックレンジをDR,ビ
ット割当をn,空間クラスタップの画素のデータレベル
をL,再量子化コードをQとして、以下の(2)によ
り、最大値MAXと最小値MINとの間を指定されたビ
ット長で均等に分割して再量子化を行う。
ADRC is originally designed for VTR (Video Tape Re-
This is an adaptive requantization method developed for high-efficiency coding for coder) .However, in this example, ADRC classifies ADRC as spatial class classification because local patterns at the signal level can be expressed efficiently with a short word length. Is used to generate the code. ADRC
Is the dynamic range of the spatial class tap as DR, the bit allocation as n, the data level of the pixel of the spatial class tap as L, and the requantization code as Q, by the following (2), the maximum value MAX and the minimum value MIN Are equally divided by the designated bit length and requantization is performed.

【0040】 DR=MAX−MIN+1 Q={(L−MIN+0.5)×2/DR} (2) 但し、{ }は切り捨て処理を意味する。DR = MAX−MIN + 1 Q = {(L−MIN + 0.5) × 2 / DR} (2) where {} indicates a truncation process.

【0041】上述したように、ラインデータy2につい
てのクラス数は、ラインデータy1についてのクラス数
よりも大きい。この点について具体的に説明する。ま
ず、y1についての空間クラス検出に使用される空間ク
ラスタップの配置の一例を図7に示す。図7では、水平
方向(左→右)に時間が進行する場合に、各フィールド
内の画素を垂直方向に並べて示されている。
As described above, the number of classes for the line data y2 is larger than the number of classes for the line data y1. This point will be specifically described. First, FIG. 7 shows an example of an arrangement of space class taps used for space class detection for y1. FIG. 7 shows pixels in each field arranged in the vertical direction when time progresses in the horizontal direction (left to right).

【0042】図示されているフィールドを、左から順に
F−1/o、F−1/e、F/o、F/eと表記する。
なお、F−1/oは、「F−1番目のフレームの奇数
(odd)番目の走査線からなるフィールド」である旨
を示す表記である。同様に、F−1/eは、「F−1番
目のフレームの偶数(even)番目の走査線からなる
フィールド」を意味し、F/oは、「F番目のフレーム
の奇数番目の走査線からなるフィールド」を意味し、ま
た、F/eは、「F番目のフレームの偶数番目の走査線
からなるフィールド」を意味する。
The fields shown are denoted as F-1 / o, F-1 / e, F / o, and F / e in order from the left.
Note that F-1 / o is a notation indicating that it is "a field including the odd-numbered (odd) -th scanning line of the (F-1) -th frame". Similarly, F-1 / e means "a field consisting of even-numbered (even) -th scanning lines of the (F-1) -th frame", and F / o means "an odd-numbered scanning line of the F-th frame." F / e means “a field consisting of even-numbered scanning lines of the F-th frame”.

【0043】かかる一例においては、フィールドF/o
内のラインデータy1についての空間クラスタップとし
て、フィールドF−1/e内のT4,T5,およびフィ
ールドF/o内のT1、T2、T3の全部で5個の画素
値が使用される。但し、空間クラスタップの配置はこれ
に限定されるものでは無い。例えば、空間クラスタップ
として、水平方向の複数の入力画素を使用しても良い。
In one such example, the field F / o
Are used as space class taps for the line data y1 in the field F-1 / e, and T1, T2, and T3 in the field F / o are all five pixel values. However, the arrangement of the space class taps is not limited to this. For example, a plurality of input pixels in the horizontal direction may be used as space class taps.

【0044】同様に、y2についての空間クラス検出に
使用される空間クラスタップの配置の一例を図8に示
す。図8中での表記は図7と同様である。かかる一例に
おいては、フィールドF/o内のラインデータy2につ
いての空間クラスタップとして、フィールドF−1/e
内のT6、およびフィールドF/o内のT2、T3、T
4,T5,およびフィールドF/e内のT1の全部で6
個の画素値が使用される。但し、空間クラスタップの配
置はこれに限定されるものでは無い。例えば、空間クラ
スタップとして、水平方向の複数の入力画素を使用して
も良い。なお、図7および図8にそれぞれ示される空間
クラスタップと同一の予測タップがラインデータy1お
よびy2を予測するのに使用される。
Similarly, FIG. 8 shows an example of the arrangement of space class taps used for space class detection for y2. The notation in FIG. 8 is the same as that in FIG. In such an example, the field F-1 / e is used as a space class tap for the line data y2 in the field F / o.
, And T2, T3, T in the field F / o.
4, T5 and a total of 6 in T1 in field F / e
Pixel values are used. However, the arrangement of the space class taps is not limited to this. For example, a plurality of input pixels in the horizontal direction may be used as space class taps. Note that the same prediction taps as the space class taps shown in FIGS. 7 and 8, respectively, are used to predict line data y1 and y2.

【0045】次に、動きクラス検出についてより詳細に
説明する。動きクラス検出回路21は、供給される動き
クラスタップに基づいて、以下の式(3)に従ってフレ
ーム間差分絶対値の平均値paramを計算する。そし
て、計算したparamの値に基づいて、動きクラス値
を検出する。
Next, the motion class detection will be described in more detail. The motion class detection circuit 21 calculates an average value param of the inter-frame difference absolute value based on the supplied motion class tap according to the following equation (3). Then, a motion class value is detected based on the calculated param value.

【0046】[0046]

【数1】 (Equation 1)

【0047】式(3)においてnは動きクラスタップ数
であり、例えばn=6と設定することができる(図9参
照)。そして、paramの値と、予め設定されたしき
い値とを比較することによって動きの指標である動きク
ラス値が決定される。例えば、param≦2の場合に
は動きクラス値0、2<param≦4の場合には動き
クラス値1、4<param≦8の場合には動きクラス
値2、param>8の場合には動きクラス値3という
ように動きクラス値が生成される。動きクラス値0が動
きが最小(静止)であり、動きクラス値1、2、3とな
るに従って動きが大きいものと判断される。なお、動き
ベクトルを検出し、検出した動きベクトルに基づいて動
きクラスを検出しても良い。
In equation (3), n is the number of motion class taps, and can be set to, for example, n = 6 (see FIG. 9). Then, by comparing the value of param with a preset threshold value, a motion class value that is a motion index is determined. For example, when param ≦ 2, the motion class value is 0. When 2 <param ≦ 4, the motion class value is 1. When 4 <param ≦ 8, the motion class value is 2. When param> 8, the motion class value. A motion class value is generated, such as class value 3. The motion class value 0 indicates that the motion is the minimum (still), and the motion class values 1, 2, and 3 are determined to be large as the motion becomes. Note that a motion vector may be detected, and a motion class may be detected based on the detected motion vector.

【0048】動きクラス検出に使用される動きクラスタ
ップの配置の一例を図9に示す。かかる一例においてフ
ィールドF/o内のラインデータy1およびy2を予測
する際に使用される動きクラスタップは、フィールドF
/o内の画素n1,n3,n5,およびフィールドF/
e内の画素n2,n4,n6,並びにフィールドF−1
/e内の画素m2,m4,m6,さらに、フィールドF
−1/o内の画素m1,m3,m5である。ここで、画
素m1と画素n1,画素m2と画素n2,‥‥,画素m
6と画素n6の垂直方向の位置が一致している。但し、
動きクラスタップの配置はこれに限定されるものでは無
い。
FIG. 9 shows an example of the arrangement of motion class taps used for motion class detection. In such an example, the motion class tap used when predicting the line data y1 and y2 in the field F / o is the field F / o.
Pixels n1, n3, n5 in / o and field F /
e, pixels n2, n4, n6 and field F-1
/ E in pixels m2, m4, m6 and field F
Pixels m1, m3, and m5 within −1 / o. Here, pixel m1 and pixel n1, pixel m2 and pixel n2,.
6 and the vertical position of the pixel n6 coincide with each other. However,
The arrangement of the motion class taps is not limited to this.

【0049】図7および図8に示したような空間クラス
タップ配置を使用して、1ビットADRCでクラス分類
する場合には、y1,y2について動きクラス値を共通
とし、動きクラス値の分類数を4とすると、クラス数は
それぞれ以下のようになる。
When classifying by 1-bit ADRC using the spatial class tap arrangement as shown in FIGS. 7 and 8, the motion class values are common to y1 and y2, and the number of motion class value classes Is 4, the number of classes is as follows.

【0050】 y1についてのクラス数 = 25 ×4 = 128 y2についてのクラス数 = 26 ×4 = 256 この場合、合計のクラス数は384である。但し、例え
ば画像情報変換処理系に備えられるメモリー資産(図6
中では係数メモリ41)がこのクラス数に対応するため
に充分な記憶容量を有しない場合、または、より少ない
クラス数で効率的に画像情報変換処理を行う場合等にお
いては、クラスの総数を削減する必要がある。そこで、
クラス値変換処理を行うことによってy1,y2につい
てのクラス数を削減する。図10は、この場合のクラス
総数の削減について模式的に示すものである。なお、図
10中の仮予測係数については後述する。
The number of classes for y1 = 25 × 4 = 128 The number of classes for y2 = 26 × 4 = 256 In this case, the total number of classes is 384. However, for example, a memory resource provided in the image information conversion processing system (FIG. 6)
In the case where the coefficient memory 41) does not have a sufficient storage capacity to correspond to this number of classes, or when the image information conversion process is efficiently performed with a smaller number of classes, the total number of classes is reduced. There is a need to. Therefore,
By performing the class value conversion processing, the number of classes for y1 and y2 is reduced. FIG. 10 schematically shows the reduction of the total number of classes in this case. The provisional prediction coefficients in FIG. 10 will be described later.

【0051】次に、学習、すなわち適切な予測係数を設
定する処理について以下に説明する。まず、学習の第1
段階である、クラス値変換テーブルの作成に係る処理系
の構成の一例を図11に示す。出力画像信号と同じ信号
形式を有する既知の信号(例えば525p信号)が間引
きフィルタ51、および正規方程式加算回路61、62
に供給される。間引きフィルタ51は、水平方向および
垂直方向で画素数がそれぞれ1/2とされ、全体として
供給される信号の1/4の画素数を有するSD信号(例
えば525i信号)を生成する。
Next, learning, that is, processing for setting an appropriate prediction coefficient will be described below. First, the first of learning
FIG. 11 shows an example of the configuration of the processing system related to the creation of the class value conversion table, which is the stage. A known signal (for example, a 525p signal) having the same signal format as the output image signal is converted to a thinning filter 51 and normal equation addition circuits 61 and 62.
Supplied to The thinning filter 51 generates an SD signal (for example, a 525i signal) having a number of pixels of で each in the horizontal direction and the vertical direction, and having 数 of the number of signals supplied as a whole.

【0052】かかる処理として、例えば、入力する画像
信号について垂直方向の周波数が1/2になるように垂
直間引きフィルタによって画素を間引き、さらに、水平
方向の周波数が1/2になるように水平間引きフィルタ
によって画素を間引く等の処理が行われる。間引きフィ
ルタ51の特性を変えることによって学習の特性を変
え、それによって、変換して得られる画像の画質を制御
することができる。
As such processing, for example, pixels are decimated by a vertical decimating filter so that the vertical frequency of the input image signal is halved, and further, horizontal decimating is performed so that the horizontal frequency is halved. Processing such as thinning out pixels is performed by the filter. By changing the characteristics of the thinning filter 51, the characteristics of the learning can be changed, and thereby the image quality of the image obtained by the conversion can be controlled.

【0053】ここで、間引きフィルタ51に対する入力
SD信号の一例としての525p信号と、間引きフィル
タ51からの出力画像信号の一例としての525i信号
との間の画素の空間的関係を図12に示す。525p信
号の奇数番目のフィールドでは、偶数番目のラインが間
引かれ、また、奇数番目のラインにおいて画素が水平方
向に交互に間引かれる。この間引き処理の様子を、図1
2では、第1フィールドと第3フィールドについて図示
した。一方、525p信号の奇数番目のフィールドで
は、奇数番目のラインが間引かれ、また、偶数番目のラ
インにおいて画素が水平方向に交互に間引かれる。この
間引き処理の様子を、図12では、第2フィールドにつ
いて図示した。
FIG. 12 shows a spatial relationship of pixels between a 525p signal as an example of an input SD signal to the thinning filter 51 and a 525i signal as an example of an output image signal from the thinning filter 51. In the odd-numbered fields of the 525p signal, even-numbered lines are thinned out, and pixels in the odd-numbered lines are alternately thinned out in the horizontal direction. The state of this thinning process is shown in FIG.
FIG. 2 illustrates the first field and the third field. On the other hand, in odd-numbered fields of the 525p signal, odd-numbered lines are thinned out, and pixels in even-numbered lines are alternately thinned out in the horizontal direction. FIG. 12 shows the state of the thinning process for the second field.

【0054】図11において、間引きフィルタ51が生
成するインターレス画像信号がタップ選択回路101、
110、111および120に供給される。タップ選択
回路101は、後述する正規方程式の計算において使用
され得る予測タップを選択し、選択した予測タップを正
規方程式加算回路61、62に供給する。一方、タップ
選択回路110、111は、それぞれ、ラインデータy
1,y2についての空間クラスタップを選択し、選択し
た空間クラスタップをそれぞれ、空間クラス検出回路1
12、113に供給する。さらに、タップ選択回路12
0は、動きクラスタップを選択し、選択した動きクラス
タップを動きクラス検出回路121に供給する。
In FIG. 11, the interlaced image signal generated by the thinning filter 51 is supplied to the tap selection circuit 101,
110, 111 and 120. The tap selection circuit 101 selects a prediction tap that can be used in calculation of a normal equation described later, and supplies the selected prediction tap to the normal equation addition circuits 61 and 62. On the other hand, the tap selection circuits 110 and 111 respectively output the line data y
1 and y2 are selected, and the selected space class taps are respectively assigned to the space class detection circuit 1
12 and 113. Further, the tap selection circuit 12
0 selects a motion class tap, and supplies the selected motion class tap to the motion class detection circuit 121.

【0055】空間クラス検出回路112、113は、空
間クラスタップのデータをADRCによって圧縮し、そ
れぞれ、y1,y2についての空間クラス値を独立に検
出する。また、動きクラス検出回路121は、動きクラ
ス値を検出する。空間クラス検出回路112の出力と動
きクラス検出回路121の出力とがクラス合成回路13
0に供給される。また、空間クラス検出回路113の出
力と動きクラス検出回路121の出力とがクラス合成回
路131に供給される。クラス合成回路130、131
は、それぞれy1,y2についての空間クラス値と動き
クラス値とを合成する。クラス合成回路130、131
の出力が正規方程式加算回路61、62に供給される。
The space class detection circuits 112 and 113 compress the data of the space class tap by ADRC, and independently detect the space class values for y1 and y2. Further, the motion class detection circuit 121 detects a motion class value. The output of the space class detecting circuit 112 and the output of the motion class detecting circuit 121 are
0 is supplied. The output of the space class detection circuit 113 and the output of the motion class detection circuit 121 are supplied to a class synthesis circuit 131. Class synthesis circuits 130 and 131
Combines the spatial class value and the motion class value for y1 and y2, respectively. Class synthesis circuits 130 and 131
Are supplied to normal equation addition circuits 61 and 62.

【0056】正規方程式加算回路61は、入力SD信
号、タップ選択回路101の出力、およびクラス合成回
路130の出力に基づいてy1の予測生成に係る予測係
数を解とする正規方程式に係るデータを得るための加算
を行う。同様に、正規方程式加算回路62は、入力SD
信号、タップ選択回路101の出力、およびクラス合成
回路131の出力に基づいてy2の予測生成に係る予測
係数を解とする正規方程式に係るデータを得るための加
算を行う。
The normal equation addition circuit 61 obtains data relating to a normal equation using a prediction coefficient for predicting y1 as a solution based on the input SD signal, the output of the tap selection circuit 101, and the output of the class synthesis circuit 130. To perform addition. Similarly, the normal equation adding circuit 62 outputs the input SD
Based on the signal, the output of the tap selection circuit 101, and the output of the class synthesis circuit 131, an addition is performed to obtain data relating to a normal equation having a solution of a prediction coefficient related to prediction generation of y2.

【0057】正規方程式加算回路61、62は、それぞ
れ、算出したデータを仮予測係数決定回路63に供給す
る。仮予測係数決定回路63は、供給されるデータに基
づき、正規方程式を解く計算処理を行って、y1,y2
の予測生成に係る仮予測係数を算出する。そして、算出
した仮予測係数を近接係数クラス統合処理部64に供給
する。ここで、仮予測係数と称するのは、最終的な予測
係数は、後述するように、クラス統合の結果として決定
されるからである。正規方程式を解くための計算処理
は、後述する予測係数決定回路263(図13参照)に
おける計算処理と同様である。
The normal equation adding circuits 61 and 62 supply the calculated data to the provisional prediction coefficient determining circuit 63, respectively. The tentative prediction coefficient determination circuit 63 performs a calculation process for solving a normal equation based on the supplied data, and calculates y1, y2
Tentative prediction coefficients for the prediction generation of. Then, the calculated temporary prediction coefficient is supplied to the proximity coefficient class integration processing unit 64. Here, the temporary prediction coefficient is referred to because the final prediction coefficient is determined as a result of class integration, as described later. The calculation process for solving the normal equation is the same as the calculation process in the prediction coefficient determination circuit 263 (see FIG. 13) described later.

【0058】近接係数クラス統合処理部64は、供給さ
れる仮予測係数の間の距離dを、例えば以下の式(4)
に従って計算する。
The proximity coefficient class integration processing unit 64 determines the distance d between the provisional prediction coefficients to be supplied, for example, by the following equation (4).
Calculate according to

【0059】[0059]

【数2】 (Equation 2)

【0060】ここで、kl 、kl ’は相異なるクラスの
予測係数を示す。また、lは、予測タップの番号を示
す。また、nが予測タップの総数を表す。
Here, k l and k l ′ represent prediction coefficients of different classes. Also, l indicates the number of the prediction tap. Further, n represents the total number of prediction taps.

【0061】さらに、近接係数クラス統合処理部64
は、上述したようにして求めたクラス間の予測係数の距
離を所定のしきい値と比較し、互いの距離がしきい値よ
り小さくなるような複数個のクラスを1つのクラスに統
合する。クラスを統合することによってクラスの総数を
減らすことができる。この際に、あるクラスと他の幾つ
かのクラスとの間の距離が共にしきい値より小さくなる
場合には、距離が最小となるクラス同志を統合するよう
にすれば良い。上述の所定のしきい値を大きく設定する
程、クラス数を削減することができる。従って、しきい
値を可変することにより、クラス値変換処理によって得
られるクラスの総数を調整することができる。
Further, the proximity coefficient class integration processing section 64
Compares the distance between the prediction coefficients between the classes obtained as described above with a predetermined threshold value, and integrates a plurality of classes whose distances are smaller than the threshold value into one class. By integrating classes, the total number of classes can be reduced. At this time, if the distances between a certain class and some other classes are both smaller than the threshold, the classes having the smallest distance may be integrated. The larger the above-mentioned predetermined threshold value is set, the more the number of classes can be reduced. Therefore, by varying the threshold value, the total number of classes obtained by the class value conversion processing can be adjusted.

【0062】この際に、画像情報変換処理系に備えられ
るメモリ資産(図6中では係数メモリ41)の記憶容量
等の条件に応じて、y1、y2について的確なクラス数
を割り振るようにすることにより、メモリ資産をより有
効に使用できる、または、より少ないクラス数で効率的
に画像情報変換処理を行うことができる、等の効果を得
ることができる。
At this time, an appropriate number of classes is assigned to y1 and y2 in accordance with conditions such as the storage capacity of a memory resource (coefficient memory 41 in FIG. 6) provided in the image information conversion processing system. Accordingly, it is possible to obtain an effect that the memory resources can be used more effectively, or the image information conversion processing can be efficiently performed with a smaller number of classes.

【0063】そして、近接係数クラス統合処理部64
は、クラスの統合に関する情報をクラス値変換テーブル
生成部65に供給する。クラス値変換テーブル生成部6
5は、供給される情報に基づいてクラス値変換テーブル
を生成する。このクラス値変換テーブルは、上述したク
ラス値変換回路32、33(図6参照)、および後述す
るクラス値変換回路81、82(図13参照)に供給さ
れ、記憶される。そして、これらの構成要素の動作にお
いて参照される。
Then, the proximity coefficient class integration processing section 64
Supplies information on class integration to the class value conversion table generation unit 65. Class value conversion table generator 6
5 generates a class value conversion table based on the supplied information. This class value conversion table is supplied to and stored in the above-described class value conversion circuits 32 and 33 (see FIG. 6) and class value conversion circuits 81 and 82 (see FIG. 13) described later. And it is referred to in the operation of these components.

【0064】次に、学習の第2段階としての予測係数の
算出処理について詳細に説明する。図13に、予測係数
を算出する予測係数算出処理系の構成の一例を示す。出
力画像信号と同じ信号形式を有する既知の信号(例えば
525p信号)が間引きフィルタ251、正規方程式加
算回路261、262に供給される。間引きフィルタ2
51は、水平方向および垂直方向で画素数がそれぞれ1
/2とされ、全体として供給される信号の1/4の画素
数を有するSD信号(例えば525i信号)を生成す
る。
Next, the calculation process of the prediction coefficient as the second stage of the learning will be described in detail. FIG. 13 illustrates an example of a configuration of a prediction coefficient calculation processing system that calculates a prediction coefficient. A known signal (for example, a 525p signal) having the same signal format as the output image signal is supplied to the decimation filter 251 and the normal equation addition circuits 261 and 262. Thinning filter 2
51 indicates that the number of pixels in each of the horizontal direction and the vertical direction is 1
/ 2, and generates an SD signal (for example, a 525i signal) having 1/4 the number of pixels of the signal supplied as a whole.

【0065】かかる処理として、例えば、入力する画像
信号について垂直方向の周波数が1/2になるように垂
直間引きフィルタによって画素を間引き、さらに、水平
方向の周波数が1/2になるように水平間引きフィルタ
によって画素を間引く等の処理が行われる。間引きフィ
ルタ51の特性を変えることによって学習の特性を変
え、それによって、変換して得られる画像の画質を制御
することができる。間引きフィルタ251が生成するS
D信号がタップ選択回路201、210、211、22
0に供給される。間引きフィルタ251の特性を変える
ことによって学習の特性を変え、それによって、変換し
て得られる画像の画質を制御することができる。
As such processing, for example, pixels are decimated by a vertical decimating filter so that the vertical frequency of the input image signal is halved, and further horizontal decimating is performed so that the horizontal frequency is halved. Processing such as thinning out pixels is performed by the filter. By changing the characteristics of the thinning filter 51, the characteristics of the learning can be changed, and thereby the image quality of the image obtained by the conversion can be controlled. S generated by the thinning filter 251
The D signal is applied to the tap selection circuits 201, 210, 211, 22
0 is supplied. By changing the characteristics of the thinning filter 251, the characteristics of learning can be changed, thereby controlling the image quality of the image obtained by the conversion.

【0066】タップ選択回路201は、予測タップを選
択し、選択した予測タップを正規方程式加算回路26
1、262に供給する。一方、タップ選択回路210、
211が選択する,y1,y2についての空間クラスタ
ップがそれぞれ空間クラス検出回路212、213に供
給される。さらに、タップ選択回路220が選択する予
測タップが動きクラス検出回路221に供給される。
The tap selection circuit 201 selects a prediction tap, and adds the selected prediction tap to the normal equation addition circuit 26.
1, 262. On the other hand, the tap selection circuit 210,
The space class taps for y1 and y2 selected by 211 are supplied to space class detection circuits 212 and 213, respectively. Further, the prediction tap selected by the tap selection circuit 220 is supplied to the motion class detection circuit 221.

【0067】空間クラス検出回路212、213は、供
給される空間クラスタップに基づいて、それぞれy1,
y2についての空間クラス値を検出する。また、動きク
ラス検出回路221は、供給される動きクラスタップに
基づいて、動きクラス値を検出する。空間クラス検出回
路212の出力と動きクラス検出回路221の出力とが
クラス合成回路230に供給される。また、空間クラス
検出回路212の出力と動きクラス検出回路221の出
力とがクラス合成回路231に供給される。クラス合成
回路230、231は、それぞれy1,y2についてク
ラス値を合成し、各クラス値をクラス値変換処理部8
1、82に供給する。
The space class detection circuits 212 and 213 respectively supply y1 and y1 based on the supplied space class tap.
Detect the space class value for y2. Further, the motion class detection circuit 221 detects a motion class value based on the supplied motion class tap. The output of the space class detection circuit 212 and the output of the motion class detection circuit 221 are supplied to the class synthesis circuit 230. Further, the output of the space class detection circuit 212 and the output of the motion class detection circuit 221 are supplied to the class synthesis circuit 231. The class combining circuits 230 and 231 combine class values for y1 and y2, respectively, and convert each class value to the class value conversion processing unit 8.
1, 82.

【0068】クラス値変換処理部81、82は、上述し
たようにして生成されるクラス値変換テーブルを記憶し
ており、かかるクラス値変換テーブルを参照して、クラ
ス合成回路230、231の出力に対してクラス値変換
を施す。そして、クラス値変換の結果を、それぞれ、正
規方程式加算回路261、262に供給する。
The class value conversion processing units 81 and 82 store the class value conversion tables generated as described above, and refer to the class value conversion tables to output the class synthesis circuits 230 and 231. Class value conversion is performed on them. Then, the result of the class value conversion is supplied to the normal equation adding circuits 261 and 262, respectively.

【0069】正規方程式加算回路261、262は、予
測係数を解とする正規方程式を解くための計算処理に使
用されるデータを算出する。すなわち、正規方程式加算
回路261は、入力SD信号、タップ選択回路201の
出力、およびクラス値変換回路81の出力に基づいて加
算処理を行うことにより、y1の予測生成に係る予測係
数を解とする正規方程式を解くために必要なデータを算
出する。また、正規方程式加算回路262は、入力SD
信号、タップ選択回路201の出力、およびクラス値変
換回路82の出力に基づいて加算処理を行うことによ
り、y2の予測生成に係る予測係数を解とする正規方程
式を解くために必要なデータを算出する。
The normal equation addition circuits 261 and 262 calculate data used for a calculation process for solving a normal equation using the prediction coefficient as a solution. That is, the normal equation adding circuit 261 performs an adding process based on the input SD signal, the output of the tap selecting circuit 201, and the output of the class value converting circuit 81, and thereby solves the prediction coefficient related to the prediction generation of y1. Calculate the data required to solve the normal equation. The normal equation addition circuit 262 receives the input SD
By performing an addition process based on the signal, the output of the tap selection circuit 201, and the output of the class value conversion circuit 82, data necessary for solving a normal equation having a prediction coefficient related to prediction generation of y2 is calculated. I do.

【0070】正規方程式加算回路261、262が算出
したデータが予測係数決定回路263に供給される。予
測係数決定回路263は、供給されるデータに基づいて
正規方程式を解くための計算処理を行い、ラインデータ
y1,y2の予測生成に係る予測係数を算出する。算出
される予測係数が係数メモリ84に供給され、記憶され
る。
The data calculated by the normal equation addition circuits 261 and 262 are supplied to the prediction coefficient determination circuit 263. The prediction coefficient determination circuit 263 performs a calculation process for solving a normal equation based on the supplied data, and calculates a prediction coefficient related to prediction generation of the line data y1 and y2. The calculated prediction coefficients are supplied to the coefficient memory 84 and stored.

【0071】予測係数の決定に係る処理、すなわち正規
方程式加算回路261、262、および予測係数決定回
路263が行う処理について、以下、より詳細に説明す
る。まず、正規方程式について説明する。上述したよう
に、n個の予測タップを使用して、ラインデータy1,
y2を構成する各画素を式(1)によって順次予測生成
することができる。
The processing related to the determination of the prediction coefficient, that is, the processing performed by the normal equation addition circuits 261 and 262 and the prediction coefficient determination circuit 263 will be described in more detail below. First, the normal equation will be described. As described above, using the n prediction taps, the line data y1,
Each pixel constituting y2 can be sequentially predicted and generated by equation (1).

【0072】式(1)において、学習前は予測係数
1 ,‥‥,wn が未定係数である。学習は、クラス毎
に複数の信号データに対して行う。信号データの総数を
mと表記する場合、式(1)に従って、以下の式(5)
が設定される。
In equation (1), before learning, the prediction coefficients w 1 , ‥‥, and w n are undetermined coefficients. The learning is performed on a plurality of signal data for each class. When the total number of signal data is expressed as m, the following equation (5) is used according to equation (1).
Is set.

【0073】 yk =w1 ×xk1+w2 ×xk2+‥‥+wn ×xkn (5) (k=1,2,‥‥,m) m>nの場合、予測係数w1 ,‥‥,wn は一意に決ま
らないので、誤差ベクトルeの要素ek を以下の式
(6)で定義して、式(7)によって定義される誤差ベ
クトルeを最小とするように予測係数を定めるようにす
る。すなわち、いわゆる最小2乗法によって予測係数を
一意に定める。
Y k = w 1 × x k1 + w 2 × x k2 + ‥‥ + w n × x kn (5) (k = 1,2, ‥‥, m) When m> n, the prediction coefficients w 1 , Since ‥‥ and w n are not uniquely determined, the element e k of the error vector e is defined by the following equation (6), and the prediction coefficient is set so as to minimize the error vector e defined by the equation (7). To be determined. That is, the prediction coefficient is uniquely determined by the so-called least square method.

【0074】 ek =yk −{w1 ×xk1+w2 ×xk2+‥‥+wn ×xkn} (6) (k=1,2,‥‥m)E k = y k − {w 1 × x k1 + w 2 × x k2 + Δ + w n × x kn } (6) (k = 1, 2, Δm)

【0075】[0075]

【数3】 (Equation 3)

【0076】式(7)のe2 を最小とする予測係数を求
めるための実際的な計算方法としては、e2 を予測係数
i (i=1,2‥‥)で偏微分し(式(8))、iの各値に
ついて偏微分値が0となるように各予測係数wi を定め
れば良い。
As a practical calculation method for obtaining the prediction coefficient minimizing e 2 in equation (7), partial differentiation of e 2 with the prediction coefficient w i (i = 1, 2 ‥‥) (8)) It is sufficient to determine each prediction coefficient w i so that the partial differential value becomes 0 for each value of i .

【0077】[0077]

【数4】 (Equation 4)

【0078】式(8)から各予測係数wi を定める具体
的な手順について説明する。式(9)、(10)のよう
にXji,Yi を定義すると、式(8)は、式(11)の
行列式の形に書くことができる。
A specific procedure for determining each prediction coefficient w i from equation (8) will be described. When X ji and Y i are defined as in equations (9) and (10), equation (8) can be written in the form of a determinant of equation (11).

【0079】[0079]

【数5】 (Equation 5)

【0080】[0080]

【数6】 (Equation 6)

【0081】[0081]

【数7】 (Equation 7)

【0082】式(11)が一般に正規方程式と呼ばれる
ものである。正規方程式加算回路261、262のそれ
ぞれは、クラス値変換回路81、82から供給されたク
ラス値、予測タップ選択回路201から供給される予測
タップ、および入力画像信号と同じ信号形式を有する既
知の画像信号を用いて、正規方程式データ、すなわち、
式(9)、(10)に従うXji,Yi の値を算出する。
そして、算出した正規方程式データを予測係数決定部4
3に供給する。予測係数決定部43は、正規方程式デー
タに基づいて、掃き出し法等の一般的な行列解法に従っ
て正規方程式を解くための計算処理を行って予測係数w
i を算出する。
Equation (11) is generally called a normal equation. Each of the normal equation addition circuits 261 and 262 includes a class value supplied from the class value conversion circuits 81 and 82, a prediction tap supplied from the prediction tap selection circuit 201, and a known image having the same signal format as the input image signal. Using the signal, the normal equation data, ie,
The values of X ji and Y i according to equations (9) and (10) are calculated.
Then, the calculated normal equation data is transmitted to the prediction coefficient determination unit 4.
Supply 3 Based on the normal equation data, the prediction coefficient determination unit 43 performs a calculation process for solving the normal equation according to a general matrix solution method such as a sweeping-out method, and calculates the prediction coefficient w.
Calculate i .

【0083】なお、以上のように生成される予測係数
は、クラス値変換が施されたデータに基づいて算出され
るのに対し、図11を参照して上述した仮予測係数は、
クラス値変換が未だ施されていないデータに基づいて算
出される。かかる点以外では、両者は正規方程式の解と
して全く同様な計算処理によって算出される。従って、
仮予測係数の決定に係る処理、すなわち図11中の正規
方程式加算回路61、62、および予測係数決定回路6
3が行う処理も、全く同様なものである。
The prediction coefficients generated as described above are calculated based on the data subjected to the class value conversion, whereas the tentative prediction coefficients described above with reference to FIG.
It is calculated based on data that has not been subjected to class value conversion. Except for this point, both are calculated by completely the same calculation processing as the solution of the normal equation. Therefore,
Processing related to the determination of the tentative prediction coefficient, that is, the normal equation addition circuits 61 and 62 and the prediction coefficient determination circuit 6 in FIG.
The processing performed by No. 3 is exactly the same.

【0084】すなわち、図11では、クラス合成回路1
30、131から供給されるクラス値、予測タップ選択
回路101から供給される予測タップ、および出力画像
信号と同じ信号形式を有する既知の入力画像信号(例え
ば525p信号)を用いて、正規方程式加算回路61、
62のそれぞれが正規方程式データ、すなわち、式
(9)、(10)に従うXji,Yi の値を算出する。そ
して、算出した正規方程式データを仮予測係数決定部6
3に供給する。仮予測係数決定部63は、正規方程式デ
ータに基づいて、掃き出し法等の一般的な行列解法に従
って正規方程式を解くための計算処理を行って仮予測係
数を算出する。
That is, in FIG. 11, the class synthesis circuit 1
A normal equation adding circuit using a class value supplied from the prediction taps 30 and 131, a prediction tap supplied from the prediction tap selection circuit 101, and a known input image signal (for example, a 525p signal) having the same signal format as the output image signal. 61,
Each of 62 calculates normal equation data, that is, the values of X ji and Y i according to equations (9) and (10). Then, the calculated normal equation data is transferred to the provisional prediction coefficient determination unit 6.
Supply 3 The tentative prediction coefficient determination unit 63 calculates a tentative prediction coefficient by performing a calculation process for solving a normal equation according to a general matrix solution method such as a sweeping method based on the normal equation data.

【0085】このように、仮予測係数を算出し、それに
基づいてクラス値変換テーブルを生成し、さらに、クラ
ス値変換テーブルを参照してクラス値変換を行いながら
予測係数を算出することによって、学習が行なわれる。
その結果として、予測係数メモリ84には、クラス毎
に、プログレッシブ画像の注目画素を推定するための、
統計的に最も真値に近いと推定ができる予測係数が格納
される。予測係数メモリ84に格納された予測係数は、
図6等を参照して上述した画像情報変換処理系内の予測
係数メモリ41にロードされる。
As described above, the tentative prediction coefficients are calculated, the class value conversion table is generated based on the tentative prediction coefficients, and further, the prediction coefficients are calculated while performing the class value conversion with reference to the class value conversion table. Is performed.
As a result, the prediction coefficient memory 84 stores, for each class,
A prediction coefficient that can be estimated to be statistically closest to the true value is stored. The prediction coefficients stored in the prediction coefficient memory 84 are:
It is loaded into the prediction coefficient memory 41 in the image information conversion processing system described above with reference to FIG.

【0086】なお、図9示したような画像信号変換処理
系、図11に示したようなクラス値変換テーブルの作成
に係る処理系、および図13に示した予測係数の決定に
係る処理系は、各々別個に設けても良いし、スイッチ等
を適宜設けることによって構成要素を共通に使用するよ
うに構成しても良い。但し、これらの処理系を別個に設
ける場合には、学習の有効性を担保するため、同一の機
能を有する構成要素は、同一の動作特性を有するものを
使用する必要がある。例えばタップ選択回路1、51、
201は、同一の動作特性を有する必要がある。構成要
素を共通に使用する場合には、スイッチング等に起因し
て装置全体の処理が複雑化するが、装置全体に関わる回
路規模、コスト等の削減に寄与することができる。
The image signal conversion processing system as shown in FIG. 9, the processing system for creating the class value conversion table as shown in FIG. 11, and the processing system for determining the prediction coefficients shown in FIG. May be provided separately, or a component may be commonly used by appropriately providing a switch or the like. However, when these processing systems are separately provided, it is necessary to use components having the same operation characteristics as components having the same function in order to ensure the effectiveness of learning. For example, tap selection circuits 1, 51,
201 need to have the same operating characteristics. When components are commonly used, the processing of the entire device becomes complicated due to switching or the like, but it can contribute to the reduction of the circuit scale, cost, and the like relating to the entire device.

【0087】また、タップ選択回路201が出力する予
測タップの個数は、画像情報変換処理系において使用さ
れる予測タップの個数より大きいものとされる。従っ
て、図13中の予測係数決定部263では、クラス毎に
より多くの係数が求まる。このようにして求まった予測
係数の中で、絶対値が大きいものから順に使用する数の
予測係数が選択される。
The number of prediction taps output by the tap selection circuit 201 is larger than the number of prediction taps used in the image information conversion processing system. Therefore, the prediction coefficient determination unit 263 in FIG. 13 obtains more coefficients for each class. Among the prediction coefficients obtained in this manner, the prediction coefficients to be used are selected in order from the one having the largest absolute value.

【0088】次に、線順序変換回路6が行うライン倍速
処理について説明する。上述したようにして推定予測演
算回路4、5が生成する525p信号の水平周期は、画
像情報変換処理がなされる前の525i信号の水平周期
と同一である。線順序変換回路6は、ラインメモリを有
し、水平周期を2倍とするライン倍速処理を行う。図1
4は、ライン倍速処理をアナログ波形を用いて示すもの
である。推定予測演算回路4、5によって、ラインデー
タy1およびy2が同時に予測生成される。
Next, the line double speed processing performed by the line order conversion circuit 6 will be described. As described above, the horizontal period of the 525p signal generated by the estimation / prediction calculation circuits 4 and 5 is the same as the horizontal period of the 525i signal before the image information conversion processing is performed. The line order conversion circuit 6 has a line memory and performs line double speed processing for doubling the horizontal period. FIG.
4 shows the line double speed processing using an analog waveform. The line data y1 and y2 are simultaneously predicted and generated by the estimated prediction operation circuits 4 and 5.

【0089】ラインデータy1には、順にa1,a2,
a3‥‥のラインが含まれ、ラインデータy2には、順
にb1,b2,b3‥‥のラインが含まれる。線順序変
換回路500内には、ラインダブラ(図示せず)とスイ
ッチング回路(図示せず)とが設けられている。ライン
ダブラは、各ラインのデータを時間軸方向に1/2に圧
縮し、圧縮されたデータをスイッチング回路に供給す
る。スイッチング回路は、供給されるデータを交互に選
択して出力する。以上のようにして、線順次出力(a
0,b0,a1,b1,‥‥)が形成される。
The line data y1 includes a1, a2,
a3 # line is included, and the line data y2 includes lines b1, b2, b3 # in order. The line order conversion circuit 500 includes a line doubler (not shown) and a switching circuit (not shown). The line doubler compresses the data of each line by half in the time axis direction and supplies the compressed data to the switching circuit. The switching circuit alternately selects and outputs the supplied data. As described above, the line sequential output (a
0, b0, a1, b1,...) Are formed.

【0090】なお、上述した構成では、現存ライン上の
出力画素値(ラインデータL1)と、作成ライン上の出
力画素値(ラインデータL2)とを並列構成でもって作
成するようにしている。これに対し、メモリを追加し、
回路の動作速度が速ければ時分割処理でラインデータy
1およびy2を順に生成すると共に、ライン倍速処理を
行うように構成しても良い。
In the above configuration, the output pixel value (line data L1) on the existing line and the output pixel value (line data L2) on the creation line are created in a parallel configuration. On the other hand, adding memory,
If the operation speed of the circuit is high, the line data y
1 and y2 may be generated in order and the line double speed processing may be performed.

【0091】また、上述した画像情報変換装置の一例
は、525i信号を525p信号に変換するものである
が、525本のライン数は、一例であって、他のライン
数であっても良い。例えば、入力SD信号における水平
方向の画素数に対して、2倍以外の画素数を含むライン
からなる出力画像信号を予測生成するようにしても良
い。より具体的には、出力画像信号として1050i信
号、すなわち走査線数が1050本でインターレス方式
の画像信号を予測生成するようにしても良い。図15
は、1フィールドの画像の一部を拡大することによっ
て、525i信号と、1050i信号とにおける画素の
配置を示すものである。大きなドットが525i信号の
画素を示し、また、小さなドットが1050i信号の画
素を示す。なお、図15の実線で示したものは、あるフ
レームの奇数フィールドの画素配置である。他のフィー
ルド(偶数フィールド)のラインは、点線で示すように
空間的に0.5ラインずれたものであり、ラインデータ
y1’,y2’の画素が形成される。
Further, an example of the above-described image information conversion apparatus is for converting a 525i signal into a 525p signal. However, the number of 525 lines is an example, and another number of lines may be used. For example, an output image signal including a line including a number of pixels other than twice the number of pixels in the horizontal direction in the input SD signal may be predicted and generated. More specifically, a 1050i signal as an output image signal, that is, an interlace-type image signal having 1050 scanning lines may be predicted and generated. FIG.
Shows an arrangement of pixels in a 525i signal and a 1050i signal by enlarging a part of an image of one field. Large dots indicate pixels of the 525i signal, and small dots indicate pixels of the 1050i signal. Note that what is indicated by the solid line in FIG. 15 is a pixel arrangement in an odd field of a certain frame. Lines in other fields (even-numbered fields) are spatially shifted by 0.5 lines as indicated by dotted lines, and pixels of line data y1 'and y2' are formed.

【0092】なお、この発明による予測演算装置は、ク
ラス分類適応処理を使用した画像情報変換装置に限ら
ず、複数の画素データの線型1次結合により予測値また
は補間値を生成する他の装置に対して適用することがで
きる。
The prediction operation device according to the present invention is not limited to the image information conversion device using the classification adaptive processing, but may be applied to another device that generates a prediction value or an interpolation value by linearly combining a plurality of pixel data. Can be applied to

【0093】[0093]

【発明の効果】この発明は、係数データまたはタップデ
ータの一方をゼロデータとすることによって、そのタッ
プに関する演算動作を休止することができ、タップ数の
変化に柔軟に対応することができる。また、バイパス信
号線、遅延回路を設けずに、積和器をスルーしたタップ
データを取り出すことができる。
According to the present invention, by setting one of the coefficient data and the tap data to zero data, the operation for the tap can be suspended, and the change in the number of taps can be flexibly handled. Further, tap data that has passed through the accumulator can be extracted without providing a bypass signal line and a delay circuit.

【0094】この発明による予測演算装置を使用した画
像情報変換装置は、入力画像信号の走査線との位置関係
が異なる複数種類の注目点(具体的には、入力画像信号
の走査線上に位置するy1と、入力画像信号の走査線の
間に位置するy2等)の各々について決定されるクラス
の数を、注目点の入力画像信号の走査線に対する位置関
係に応じて(例えば、予測生成がより困難なy2に対し
てより多くのクラス数を割当てる等)、削減するように
したものである。
The image information conversion device using the prediction operation device according to the present invention is provided with a plurality of types of points of interest (specifically, located on the scanning line of the input image signal) having different positional relationships with the scanning line of the input image signal. The number of classes determined for each of y1 and y2 located between the scanning lines of the input image signal is determined in accordance with the positional relationship of the target point with respect to the scanning line of the input image signal (for example, prediction generation becomes more difficult). (E.g., assigning a larger number of classes to difficult y2).

【0095】このため、装置内のメモリ資産の記憶容量
に応じてクラス数を設定できるので、メモリ資産の記憶
容量が小さい場合にも的確な処理を行うことが可能とな
る。また、より少ないクラス数の下で効率的な処理を行
う場合にも、この発明を適用することが有効となる。
Therefore, the number of classes can be set according to the storage capacity of the memory resources in the apparatus, so that accurate processing can be performed even when the storage capacity of the memory resources is small. In addition, it is effective to apply the present invention when performing efficient processing with a smaller number of classes.

【0096】また、注目点と入力画像信号の走査線との
位置関係の違い等に起因する(具体的にはy1とy2の
間での)予測生成の困難さに応じて、各注目点に対して
適切なクラス数が割り当てられる。このため、メモリ資
産の記憶容量が限られている場合にも、きめ細かく、ま
た効率的な画像情報変換処理を行うことが可能となる。
Further, depending on the difficulty of predictive generation (specifically, between y1 and y2) due to the difference in the positional relationship between the point of interest and the scanning line of the input image signal, each point of interest is An appropriate number of classes will be assigned to them. For this reason, even when the storage capacity of the memory assets is limited, it is possible to perform fine and efficient image information conversion processing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明を適用することができる予測器を概略
的に示す略線図である。
FIG. 1 is a schematic diagram schematically showing a predictor to which the present invention can be applied.

【図2】この発明の説明の参考に用いる予測器の一例の
ブロック図である。
FIG. 2 is a block diagram of an example of a predictor used for reference of the description of the present invention.

【図3】この発明による予測器の一実施形態のブロック
図である。
FIG. 3 is a block diagram of an embodiment of a predictor according to the present invention.

【図4】この発明による予測器の他の実施形態のブロッ
ク図である。
FIG. 4 is a block diagram of another embodiment of the predictor according to the present invention.

【図5】この発明が適用される画像情報変換装置の一例
によってなされる画像情報変換処理における画素の配置
の一例を示す略線図である。
FIG. 5 is a schematic diagram illustrating an example of an arrangement of pixels in an image information conversion process performed by an example of an image information conversion apparatus to which the present invention is applied;

【図6】この発明が適用される画像情報変換装置の一例
における画像情報変換処理系の構成の一例を示すブロッ
ク図である。
FIG. 6 is a block diagram showing an example of a configuration of an image information conversion processing system in an example of an image information conversion device to which the present invention is applied.

【図7】この発明が適用される画像情報変換装置の一例
における、ラインデータy1についての空間クラスタッ
プ配置の一例を示す略線図である。
FIG. 7 is a schematic diagram illustrating an example of a space class tap arrangement for line data y1 in an example of an image information conversion device to which the present invention is applied.

【図8】この発明が適用される画像情報変換装置の一例
における、ラインデータy2についての空間クラスタッ
プ配置の一例を示す略線図である。
FIG. 8 is a schematic diagram illustrating an example of a space class tap arrangement for line data y2 in an example of an image information conversion device to which the present invention is applied.

【図9】この発明が適用される画像情報変換装置の一例
における、動きクラスタップ配置の一例を示す略線図で
ある。
FIG. 9 is a schematic diagram illustrating an example of a motion class tap arrangement in an example of an image information conversion device to which the present invention is applied.

【図10】この発明が適用される画像情報変換装置の一
例におけるクラス統合について説明するための略線図で
ある。
FIG. 10 is a schematic diagram illustrating class integration in an example of an image information conversion apparatus to which the present invention is applied.

【図11】この発明が適用される画像情報変換装置の一
例におけるクラス値変換テーブル生成処理系の構成の一
例を示すブロック図である。
FIG. 11 is a block diagram illustrating an example of a configuration of a class value conversion table generation processing system in an example of an image information conversion device to which the present invention is applied.

【図12】クラス値変換テーブル生成処理系および予測
係数算出処理系において使用される間引きフィルタによ
る処理について説明するための略線図である。
FIG. 12 is a schematic diagram for explaining processing by a thinning filter used in a class value conversion table generation processing system and a prediction coefficient calculation processing system.

【図13】この発明が適用される画像情報変換装置の一
例における、予測係数算出処理系の構成の一例を示すブ
ロック図である。
FIG. 13 is a block diagram illustrating an example of a configuration of a prediction coefficient calculation processing system in an example of an image information conversion device to which the present invention is applied.

【図14】ライン倍速処理について説明するための略線
図である。
FIG. 14 is a schematic diagram illustrating a line double speed process.

【図15】この発明が適用される画像情報変換装置の他
の例における画素の配置の一例を示す略線図である。
FIG. 15 is a schematic diagram illustrating an example of an arrangement of pixels in another example of the image information conversion device to which the present invention is applied.

【符号の説明】[Explanation of symbols]

1・・・予測タップ選択回路、4,5・・・推定予測演
算回路、 32、33・・・クラス値変換回路、41・
・・係数メモリ、64・・・近接係数クラス統合、65
・・・クラス値変換テーブル生成部、81、82・・・
クラス値変換回路、18、19・・・クラス値変換回
路、301・・・積和器、3021 〜302n ・・・乗
算器、303・・・加算器、S1〜Sn・・・セレク
タ、G1〜Gn・・・アンド回路
1 ... prediction tap selection circuit, 4, 5 ... estimation prediction calculation circuit, 32, 33 ... class value conversion circuit, 41
..Coefficient memory, 64 ... Proximity coefficient class integration, 65
... Class value conversion table generators, 81, 82 ...
Class value converting circuit, 18 and 19 ... class value conversion circuit, 301 ... product-sum unit, 302 1 to 302 n ... multiplier, 303 ... adder, S1 to Sn ... selector, G1 to Gn: AND circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 立平 靖 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 渡辺 勉 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 朝倉 伸幸 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 内田 真史 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 守村 卓夫 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 安藤 一隆 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 井上 賢 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 新妻 渉 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5C063 AC01 BA04 BA09 CA01 CA34 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yasushi Tatehira 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Tsutomu Watanabe 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo No. 72 Inside Sony Corporation (72) Nobuyuki Asakura, Inventor 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Masashi Uchida 6-35, 7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni -Inside the Corporation (72) Inventor Takuo Morimura 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation Inside (72) Inventor Kazutaka Ando 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni Inside (72) Inventor Ken Ken Inoue 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation (72) Inventor Wataru Niizuma 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F Over-time (reference) 5C063 AC01 BA04 BA09 CA01 CA34

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ディジタル情報信号の複数のサンプルデ
ータと複数の係数データとを乗算し、乗算結果を加算し
て予測値または補間値を出力するようにした予測演算装
置において、 複数の乗算器に対してそれぞれ入力されるサンプルデー
タおよび係数データの一方の値を0とする制御手段を設
けた予測演算装置。
1. A prediction operation device in which a plurality of sample data of a digital information signal is multiplied by a plurality of coefficient data, and a multiplication result is added to output a prediction value or an interpolation value. A predictive calculation device provided with control means for setting one of the values of sample data and coefficient data which are respectively input to the control unit to 0.
【請求項2】 請求項1において、 さらに、複数の乗算器に対してそれぞれ入力される上記
係数データまたは上記サンプルデータの一部分の値を0
とし、他の部分の値を1に設定するようにした予測演算
装置。
2. The method according to claim 1, further comprising setting a value of a part of the coefficient data or a part of the sample data input to each of the plurality of multipliers to 0.
And a prediction calculation device configured to set values of other parts to 1.
【請求項3】 入力画像信号から走査線構造の異なる複
数の出力画像信号を形成するようにした画像情報変換装
置において、 出力画像信号の生成すべき画素の周辺に位置する入力画
像信号の複数の第1の画素を選択する第1のデータ選択
手段と、 出力画像信号の生成すべき画素の周辺に位置する入力画
像信号の複数の第2の画素を選択する第2のデータ選択
手段と、 出力画像信号の生成すべき画素の周辺に位置する入力画
像信号の複数の第3の画素を選択する第3のデータ選択
手段と、 予め取得されている推定式係数を記憶するメモリ手段
と、 上記第1のデータ選択手段で選択された複数の第1の画
素と上記推定式係数の線形推定式によって、出力画像信
号の画素を生成する信号生成手段と、 上記第2のデータ選択手段で選択された複数の第2の画
素に基づいて、空間クラスを形成し、上記第3のデータ
選択手段で選択された複数の第3の画素に基づいて、動
きクラスを形成し、上記空間クラスと上記動きクラスと
を統合したクラス情報に対応して上記推定式係数を上記
信号生成手段に供給するクラス決定手段と、 上記信号生成手段に対して接続され、変換画像を指定さ
れた走査線構造へ変換するための走査変換手段とを有
し、 上記信号生成手段は、 複数の上記第1の画素と複数の上記推定式係数とを乗算
し、乗算結果を加算する構成であって、 複数の乗算器に対してそれぞれ入力される上記第1の画
素および上記推定式係数の一方の値を0とする制御手段
を有するものであることを特徴とする画像情報変換装
置。
3. An image information conversion apparatus which forms a plurality of output image signals having different scanning line structures from an input image signal, wherein a plurality of output image signals located around a pixel where an output image signal is to be generated are provided. First data selection means for selecting a first pixel; second data selection means for selecting a plurality of second pixels of an input image signal located around a pixel to be generated with an output image signal; A third data selection unit that selects a plurality of third pixels of the input image signal located around a pixel where an image signal is to be generated; a memory unit that stores a previously acquired estimation formula coefficient; A plurality of first pixels selected by the first data selection unit and a signal generation unit that generates pixels of an output image signal based on the linear estimation expression of the estimation expression coefficient; and a selection unit selected by the second data selection unit. plural A space class is formed based on the second pixel, and a motion class is formed based on the plurality of third pixels selected by the third data selection means. Class determining means for supplying the estimation formula coefficients to the signal generating means in accordance with the integrated class information; and scanning for converting the converted image into a designated scanning line structure, connected to the signal generating means. Conversion means, wherein the signal generation means multiplies a plurality of the first pixels by a plurality of the estimation formula coefficients and adds a multiplication result. An image information conversion apparatus, comprising: a control unit that sets one of the input first pixel and the estimation formula coefficient to 0.
【請求項4】 請求項3において、 インターレス方式入力画像信号からプログレッシブ方式
出力画像信号を形成するようにしたことを特徴とする画
像情報変換装置。
4. The image information conversion device according to claim 3, wherein a progressive output image signal is formed from the interlace input image signal.
【請求項5】 請求項3において、 さらに、水平方向に上記入力画像信号の2倍の画素数の
出力画像信号を生成することを特徴とする画像情報変換
装置。
5. The image information conversion device according to claim 3, further comprising generating an output image signal having twice as many pixels as the input image signal in the horizontal direction.
【請求項6】 請求項3において、 上記予測係数は、上記線形推定式によって、出力画像信
号の画素を生成した時に、生成された値と上記画素の真
値との誤差を最小とするように、上記クラス情報毎に予
め学習によって求めることを特徴とする画像情報変換装
置。
6. The prediction coefficient according to claim 3, wherein, when the pixel of the output image signal is generated by the linear estimation formula, an error between a generated value and a true value of the pixel is minimized. An image information conversion apparatus characterized in that the class information is previously obtained by learning for each class information.
JP25158198A 1998-09-04 1998-09-04 Image information conversion apparatus and method Expired - Fee Related JP4300603B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25158198A JP4300603B2 (en) 1998-09-04 1998-09-04 Image information conversion apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25158198A JP4300603B2 (en) 1998-09-04 1998-09-04 Image information conversion apparatus and method

Publications (3)

Publication Number Publication Date
JP2000083225A true JP2000083225A (en) 2000-03-21
JP2000083225A5 JP2000083225A5 (en) 2005-10-27
JP4300603B2 JP4300603B2 (en) 2009-07-22

Family

ID=17224953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25158198A Expired - Fee Related JP4300603B2 (en) 1998-09-04 1998-09-04 Image information conversion apparatus and method

Country Status (1)

Country Link
JP (1) JP4300603B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359821A (en) * 2001-05-31 2002-12-13 Sony Corp Device and method for generating coefficient data, device and method for processing information signal using the same, device and method for generating coefficient information used therefor, and information providing medium
JP2002359820A (en) * 2001-05-31 2002-12-13 Sony Corp Device and method for generating coefficient data, device and method for processing information signal using the same, device and method for acquiring information used for the same and information-providing medium
JP2002374505A (en) * 2001-06-12 2002-12-26 Sony Corp Device and method for generating coefficient data, device and method for processing information signal using it, device and method for acquiring coefficient data used for it, and information providing medium
JP2003023609A (en) * 2001-07-05 2003-01-24 Sony Corp Device and method for generating coefficient data, device and method for processing information signal for use with them, device and method for generating coefficient kind data for use of them, and information providing medium
JP2003052024A (en) * 2001-08-03 2003-02-21 Sony Corp Device and method for generating coefficient data, device and method for processing information signal using the same, device and method for acquiring information to be used for the same and information providing medium
US7844136B2 (en) 2003-05-29 2010-11-30 Sony Corporation Apparatus and method for generating coefficients, apparatus and method for generating class configuration, informational signal processing apparatus, and programs for performing these methods
WO2017191750A1 (en) * 2016-05-02 2017-11-09 ソニー株式会社 Encoding device and encoding method, and decoding device and decoding method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4691831B2 (en) * 2001-05-31 2011-06-01 ソニー株式会社 Coefficient data generating apparatus and generating method, information signal processing apparatus and processing method using the same, information acquiring apparatus and acquiring method used therefor, and recording medium
JP2002359820A (en) * 2001-05-31 2002-12-13 Sony Corp Device and method for generating coefficient data, device and method for processing information signal using the same, device and method for acquiring information used for the same and information-providing medium
JP2002359821A (en) * 2001-05-31 2002-12-13 Sony Corp Device and method for generating coefficient data, device and method for processing information signal using the same, device and method for generating coefficient information used therefor, and information providing medium
JP4692801B2 (en) * 2001-05-31 2011-06-01 ソニー株式会社 Coefficient data generating apparatus and generating method, information signal processing apparatus and processing method using the same, and coefficient information generating apparatus and generating method used therefor
JP2002374505A (en) * 2001-06-12 2002-12-26 Sony Corp Device and method for generating coefficient data, device and method for processing information signal using it, device and method for acquiring coefficient data used for it, and information providing medium
JP4691835B2 (en) * 2001-06-12 2011-06-01 ソニー株式会社 Coefficient data generating apparatus and generating method, information signal processing apparatus and processing method using the same, coefficient data acquiring apparatus and acquiring method used therefor, and information recording medium
JP2003023609A (en) * 2001-07-05 2003-01-24 Sony Corp Device and method for generating coefficient data, device and method for processing information signal for use with them, device and method for generating coefficient kind data for use of them, and information providing medium
JP4649786B2 (en) * 2001-07-05 2011-03-16 ソニー株式会社 Coefficient data generating apparatus and generating method, information signal processing apparatus and processing method using the same, and coefficient seed data generating apparatus and generating method used therefor
JP2003052024A (en) * 2001-08-03 2003-02-21 Sony Corp Device and method for generating coefficient data, device and method for processing information signal using the same, device and method for acquiring information to be used for the same and information providing medium
JP4691849B2 (en) * 2001-08-03 2011-06-01 ソニー株式会社 Coefficient data generating apparatus and generating method, information signal processing apparatus and processing method using the same, and information acquiring apparatus and acquiring method used therefor
US7844136B2 (en) 2003-05-29 2010-11-30 Sony Corporation Apparatus and method for generating coefficients, apparatus and method for generating class configuration, informational signal processing apparatus, and programs for performing these methods
WO2017191750A1 (en) * 2016-05-02 2017-11-09 ソニー株式会社 Encoding device and encoding method, and decoding device and decoding method
JPWO2017191750A1 (en) * 2016-05-02 2019-03-07 ソニー株式会社 Encoding apparatus and encoding method, and decoding apparatus and decoding method
US10645384B2 (en) 2016-05-02 2020-05-05 Sony Corporation Encoding apparatus and encoding method as well as decoding apparatus and decoding method

Also Published As

Publication number Publication date
JP4300603B2 (en) 2009-07-22

Similar Documents

Publication Publication Date Title
JP4158232B2 (en) Image information conversion device and image display device
EP0825780B1 (en) Coding system
JP4147632B2 (en) Image information conversion apparatus, image information conversion method, and television receiver
US6057885A (en) Picture information converting apparatus and method thereof and sum-of-product calculating circuit and method thereof
KR19990067447A (en) Method and apparatus for deinterlacing video fields for continuously scanning video frames
JP4300603B2 (en) Image information conversion apparatus and method
JP4131048B2 (en) Image information conversion apparatus, conversion method, and image display apparatus
JP4193233B2 (en) Motion determination device, method and image information conversion device
JP2000078539A (en) Motion decision device, its method and image information converter
JP4140091B2 (en) Image information conversion apparatus and image information conversion method
JP3723995B2 (en) Image information conversion apparatus and method
JP4099555B2 (en) Image information converter
JP4470324B2 (en) Image signal conversion apparatus and method
JP4123587B2 (en) Image information processing apparatus and method
JP2000050213A (en) Image information converter, conversion method and image display device
JP3826434B2 (en) Signal conversion apparatus and method
JP4193236B2 (en) Image information conversion apparatus, image information conversion method, and television receiver
JP3480011B2 (en) Image information conversion device
JP3653287B2 (en) Image information conversion apparatus and image information conversion method
JP2000092454A (en) Device and method for image information conversion
JP4310847B2 (en) Image information conversion apparatus and conversion method
JP4042121B2 (en) Image information processing apparatus and image information processing method
JPH08307834A (en) Image information converter and its method
JP2000244879A (en) Image information conversion device and method
JP2000083223A (en) Image information converter and image information converting method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050816

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees