JP2000077597A - Lead frame for semiconductor device - Google Patents

Lead frame for semiconductor device

Info

Publication number
JP2000077597A
JP2000077597A JP10241458A JP24145898A JP2000077597A JP 2000077597 A JP2000077597 A JP 2000077597A JP 10241458 A JP10241458 A JP 10241458A JP 24145898 A JP24145898 A JP 24145898A JP 2000077597 A JP2000077597 A JP 2000077597A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
thickness
lead frame
insulating adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10241458A
Other languages
Japanese (ja)
Inventor
Hiroshi Sugimoto
洋 杉本
Shigeo Hagitani
重男 萩谷
Takaharu Yonemoto
隆治 米本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP10241458A priority Critical patent/JP2000077597A/en
Publication of JP2000077597A publication Critical patent/JP2000077597A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent contacting between a lead which is not provided with insulating bond and a semiconductor chip by allowing the thickness of a part which is not provided with insulating bond provides to be smaller than the thickness of the lead of a part which the insulating bond of an inner lead provides. SOLUTION: An insulating bond 4 is applied near the tip end of an inner lead 2. The thickness of an inner lead at a tip end part 7 where an insulating bond 4 is applied is identical with that on an outer lead side. However for a range A, which overlaps with a semiconductor chip 5 of other inner lead 2 except for the tip end part 7, thickness is reduced by about 15 μm as compared to the tip end part 7 for providing a thin-wall part 3, forming a recessed part 8. Thus, even if slight inclination of the semiconductor chip 5 or a slight dispersion in thickness direction of a lead frame of the inner lead 2 occurs at bonding of the semiconductor chip, the inner lead 2 which is not provided with insulating bond 4 does not make contact with the semiconductor chip 5, and this results in the fixed and stable semiconductor chip 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置用リー
ドフレーム、特に、LOC構造でモールドパッケージが
施される半導体装置に用いられる半導体装置用リードフ
レームに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for a semiconductor device, and more particularly to a lead frame for a semiconductor device used for a semiconductor device having a LOC structure and a mold package.

【0002】[0002]

【従来の技術】高密度実装が可能なLOC(Lead On Ch
ip)構造等の半導体装置に用いられるリードフレームと
して、その片面又は両面に熱可塑性や熱硬化性の接着剤
層を形成して成る接着剤付テープ(厚さ50μm程度の
高耐熱絶縁フィルムと、この両面に25μm程度の厚さ
に塗布された接着剤からなる)を用い、その接着剤付テ
ープの表面に半導体チップを加熱及び加圧して搭載する
方式のリードフレーム(プリテープLOCリードフレー
ム)がある。
2. Description of the Related Art LOC (Lead On Ch
ip) A tape with an adhesive having a thermoplastic or thermosetting adhesive layer formed on one or both surfaces thereof as a lead frame used for a semiconductor device having a structure or the like (a high heat-resistant insulating film having a thickness of about 50 μm, There is a lead frame (a pre-tape LOC lead frame) in which a semiconductor chip is mounted by heating and pressing on the surface of the tape with the adhesive by using an adhesive applied to a thickness of about 25 μm on both surfaces. .

【0003】この方式のリードフレームの場合、接着剤
付テープの高耐熱絶縁フィルムには、通常、ポリイミド
系フィルムが用いられている。そして、リードフレーム
への貼り付け方法としては、金型による打ち抜き貼り付
け方法が採用されている。具体的には、リール状に巻か
れたフィルムを金型で所定の形に打ち抜き、これをリー
ドフレームに加熱及び加圧することにより貼付してい
る。
In the case of this type of lead frame, a polyimide-based film is usually used as the high heat-resistant insulating film of the tape with an adhesive. As a method of attaching to a lead frame, a punching and attaching method using a die is adopted. Specifically, a film wound in a reel shape is punched into a predetermined shape by a mold, and the film is attached to a lead frame by heating and pressing.

【0004】この方法の問題点は、フィルムを金型にて
打抜くことにより、貼付けるフィルムの形状を決定して
いるので、フィルムの打抜いた余りが発生し、材料の無
駄が多く、不経済であることである。
[0004] The problem with this method is that the shape of the film to be pasted is determined by punching out the film with a mold, so that there is a surplus of punching out of the film, waste of material is large, and there is no waste. It is economic.

【0005】この問題に対し、材料を効率的に利用する
方法として、半導体チップの搭載領域(インナーリード
の先端部等)にワニス状の絶縁性接着剤をディスペンサ
等で塗布し、絶縁性を確保しながら半導体チップを固定
する方式のリードフレーム(コーティングLOCリード
フレーム)が開発されている。特に、リードの先端部に
接着剤を塗布する場合、点塗布方式が用いられる。この
方式は、必要量をリードフレーム上に塗布するのみであ
るため、材料に余りが発生せず、かつ高価な金型も必要
としないので、製造コストの低減を図る上で効果が大で
ある。
To solve this problem, as a method of efficiently using the material, a varnish-like insulating adhesive is applied to a mounting area of the semiconductor chip (the tip of the inner lead or the like) with a dispenser or the like to secure insulation. A lead frame (coating LOC lead frame) for fixing a semiconductor chip while fixing the semiconductor chip has been developed. In particular, when an adhesive is applied to the tip of the lead, a spot application method is used. In this method, since only the required amount is applied on the lead frame, no excess material is generated, and an expensive mold is not required. Therefore, the method is highly effective in reducing the manufacturing cost. .

【0006】ワニス状の絶縁性接着剤(例えば、接着性
の樹脂を溶媒で溶いたもの)の塗布は、リードフレーム
上に細管状のニードル(又はノズル)を移動させながら
接着剤をニードルからリードフレームの所定部分に空気
圧によって吐出することにより行われる。
[0006] The application of a varnish-like insulating adhesive (for example, a solution obtained by dissolving an adhesive resin in a solvent) is performed by moving a thin tubular needle (or nozzle) onto a lead frame while removing the adhesive from the needle. This is performed by discharging air to a predetermined portion of the frame by air pressure.

【0007】実際に半導体チップの固定に使用するワニ
ス状の絶縁性接着剤としては、従来使用されている半導
体チップ固定用フィルムに使用されている絶縁性接着剤
をワニス状にして使用する。この絶縁性接着剤は熱可塑
性のもが主流である。
As the varnish-shaped insulating adhesive actually used for fixing the semiconductor chip, a varnish-shaped insulating adhesive used for a conventionally used semiconductor chip fixing film is used. This insulating adhesive is mainly thermoplastic.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、熱可塑
性の絶縁性接着剤は、一般的に溶媒に溶けにくく、かつ
比較的少ない溶解量でも高粘度になりやすい。そのため
ワニス状の絶縁性接着剤をディスペンサでリードフレー
ム上に塗布するには、その作業性を考慮すると、ワニス
状の絶縁性接着剤を少ない溶解量で比較的低い粘度にし
なければならない。従って、リード上に厚く、かつ均一
な膜厚の絶縁性接着剤層を得ることが困難である。
However, thermoplastic insulating adhesives are generally difficult to dissolve in a solvent and tend to have high viscosity even with a relatively small amount of dissolution. Therefore, in order to apply the varnish-like insulating adhesive on the lead frame with a dispenser, the varnish-like insulating adhesive must be made to have a relatively low viscosity with a small amount of dissolution in consideration of its workability. Therefore, it is difficult to obtain a thick and uniform insulating adhesive layer on the lead.

【0009】従来の接着剤付テープ(厚さ50μm程度
の高耐熱絶縁フィルムと、この両面に25μm程度の厚
さに塗布された接着剤からなる)をリードフレームに貼
り付けて半導体チップをマウントする構造(プリテープ
LOC)の場合、接着剤付フィルムは厚さが約100μ
mで、その厚さのばらつきは±3μm程度である。従っ
て、リードと半導体チップとの間に必要充分な間隔があ
る。
A conventional adhesive tape (consisting of a high heat-resistant insulating film having a thickness of about 50 μm and an adhesive applied to both sides thereof with a thickness of about 25 μm) is attached to a lead frame to mount a semiconductor chip. In the case of the structure (pre-tape LOC), the film with adhesive has a thickness of about 100μ.
m, the thickness variation is about ± 3 μm. Therefore, there is a necessary and sufficient space between the lead and the semiconductor chip.

【0010】これに対し、ワニス状の絶縁性接着剤をリ
ードフレームに塗布して半導体チップをマウントする構
造(コーティングLOC)の場合、そのワニス状絶縁性
接着剤の塗布厚さは約20μm前後で、その厚さのばら
つきは±5μm程度である。従って、この接着剤塗布に
よるコーティングLOCリードフレームの場合には、リ
ードと半導体チップとの間の間隔がプリテープLOCリ
ードフレームの場合に較べて非常に小さくなり、また、
その厚さのばらつきの割合も全体の塗布厚さに比して非
常に大きなものとなる。
On the other hand, in the case of a structure in which a varnish-like insulating adhesive is applied to a lead frame to mount a semiconductor chip (coating LOC), the applied thickness of the varnish-like insulating adhesive is about 20 μm. The thickness variation is about ± 5 μm. Therefore, in the case of the LOC lead frame coated with the adhesive, the distance between the lead and the semiconductor chip is much smaller than that in the case of the pre-tape LOC lead frame.
The ratio of the variation in the thickness is also very large as compared with the entire coating thickness.

【0011】そのため、半導体チップとの接着時に、半
導体チップの僅かな傾きや、インナーリードの僅かなリ
ードフレーム厚み方向のばらつきが発生すると、絶縁性
接着剤を設けていないインナーリードと半導体チップが
接触してしまい、半導体チップの機能を低下させてしま
う可能性がある。
Therefore, when a slight inclination of the semiconductor chip or a slight variation in the thickness of the inner lead in the thickness direction of the lead occurs when the semiconductor chip is bonded to the semiconductor chip, the inner lead without the insulating adhesive is brought into contact with the semiconductor chip. As a result, the function of the semiconductor chip may be degraded.

【0012】そこで、本発明の目的は、前記した従来技
術の欠点を解消し、半導体チップに僅かな傾きが発生し
ても又はインナーリードに厚み方向に僅かなばらつきが
発生しても、絶縁性接着剤を設けていないインナーリー
ドと半導体チップとが接触せず、従って、半導体チップ
の固定が安定してできる、低コストで、かつ薄型のパッ
ケージにも適した半導体装置用リードフレームを提供す
ることにある。
Accordingly, an object of the present invention is to solve the above-mentioned disadvantages of the prior art, and to reduce the insulating property even if a slight inclination occurs in the semiconductor chip or a slight variation in the thickness of the inner leads occurs in the thickness direction. An object of the present invention is to provide a semiconductor device lead frame suitable for a low-cost and thin package, in which an inner lead without an adhesive is not in contact with a semiconductor chip and, therefore, the semiconductor chip can be stably fixed. It is in.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置用リードフレームは、半導体チ
ップの搭載領域内でインナーリードの一部に、前記半導
体チップを固定するための絶縁性接着剤が塗布されるリ
ードフレームにおいて、前記インナーリードの絶縁性接
着剤が設けられる部位のリードの厚さより、前記絶縁性
接着剤が設けられない部位のリードの厚さを薄くしたも
のである。
In order to achieve the above object, a semiconductor device lead frame according to the present invention comprises an insulating material for fixing the semiconductor chip to a part of an inner lead in a semiconductor chip mounting area. In the lead frame to which the adhesive is applied, the thickness of the lead at the portion where the insulating adhesive is not provided is smaller than the thickness of the lead at the portion where the insulating adhesive is provided of the inner lead.

【0014】本発明の半導体装置用リードフレームにお
いては、前記インナーリードの厚さを薄くする範囲を、
インナーリードの先端部を除く半導体チップと重なる範
囲とするのが望ましい。
In the lead frame for a semiconductor device according to the present invention, the range in which the thickness of the inner lead is reduced is as follows.
It is desirable to set the area to overlap with the semiconductor chip except the tip of the inner lead.

【0015】ここに、インナーリードの先端部を除く半
導体チップと重なる範囲とは、チップ外形ライン内の領
域と一致する範囲を意味する場合だけでなく、更に、そ
の外側に連続する隣接の外周囲領域を含めた範囲を指す
場合をも含む。
Here, the range overlapping with the semiconductor chip excluding the tip of the inner lead means not only the range coinciding with the area in the chip outline line, but also the adjacent outer peripheral area continuous outside the area. This includes the case where it indicates the range including the area.

【0016】本発明の要旨は、リードフレームのインナ
ーリードに絶縁性接着剤を設け、前記絶縁性接着剤を介
して半導体チップをリードフレームへ固定する半導体装
置に使用するリードフレームにおいて、半導体チップ固
定用絶縁性接着剤を設ける部位のリードより、前記半導
体チップ固定用絶縁性接着剤を設けない部位のリードの
厚さを薄くしたことにより、半導体チップの固定が安定
してできる低コストのリードフレームを製造することに
ある。
The gist of the present invention is to provide a lead frame for use in a semiconductor device in which an insulating adhesive is provided on inner leads of a lead frame and a semiconductor chip is fixed to the lead frame via the insulating adhesive. A low-cost lead frame that can stably fix a semiconductor chip by reducing the thickness of a lead in a portion where the insulating adhesive for semiconductor chip fixing is not provided, compared to a lead in a portion where the insulating adhesive for fixing is provided. Is to manufacture.

【0017】接着剤塗布によるコーティングLOCリー
ドフレームの場合、リードと半導体チップとの間の間隔
は、プリテープLOCリードフレームの場合に較べて非
常に小さくなり、かつその厚さのばらつきの割合も全体
の塗布厚さに比して大きなものとなる。従って、半導体
チップとの接着時に、半導体チップの僅かな傾きや、リ
ードフレームの僅かなリードフレーム厚み方向のばらつ
きにより、絶縁性接着剤を設けていないリードと半導体
チップが接触し易い。
In the case of a LOC lead frame coated with an adhesive, the distance between the lead and the semiconductor chip is much smaller than in the case of the pre-tape LOC lead frame, and the ratio of the thickness variation is also reduced. It is larger than the coating thickness. Therefore, at the time of bonding to the semiconductor chip, the semiconductor chip is likely to come into contact with the lead on which the insulating adhesive is not provided due to a slight inclination of the semiconductor chip and a slight variation in the lead frame thickness direction of the lead frame.

【0018】しかし、本発明では、インナーリードの絶
縁性接着剤が設けられる部位のリードの厚さより、前記
絶縁性接着剤が設けられない部位のリードの厚さを薄く
しているので、この部分においてはリードと半導体チッ
プとの間の隙間が大きくなる。従って、半導体チップが
僅かに傾いても又はリードフレームに厚み方向に僅かな
ばらつきが発生しても、上記インナーリードの肉厚の薄
い部分には上記隙間が存在するため、絶縁性接着剤を設
けていないリードと半導体チップは接触しなくなる。
However, in the present invention, the thickness of the lead at the portion where the insulating adhesive is not provided is smaller than the thickness of the lead at the portion where the insulating adhesive is provided on the inner lead. In this case, the gap between the lead and the semiconductor chip becomes large. Therefore, even if the semiconductor chip is slightly tilted or a slight variation occurs in the thickness direction of the lead frame, since the gap exists in the thin portion of the inner lead, the insulating adhesive is provided. The unread leads and the semiconductor chip are not in contact.

【0019】よって、コーティングLOCリードフレー
ムを採用することで、インナーリードと半導体チップと
の間の間隔が絶縁性接着剤の厚さ相当分だけとなって従
来より小さくなった場合でも、その変化の影響をなく
し、半導体チップの固定を容易、かつ安定して行うこと
ができると共に、パッケージの薄型化にも適する。
Therefore, by adopting the coated LOC lead frame, even if the distance between the inner lead and the semiconductor chip is reduced by the thickness of the insulating adhesive and becomes smaller than before, the change is not affected. It is possible to easily and stably fix the semiconductor chip by eliminating the influence, and it is also suitable for thinning the package.

【0020】また、インナーリードの絶縁性接着剤を設
ける部位のリード厚さより、前記絶縁性接着剤を設けな
い部位のリード厚さを薄くする構成は、エッチングフレ
ームの場合はハーフエッチング法により、また、スタン
ピングフレームの場合はコイニング法により、非常に低
コストに実施することができる利点がある。
Further, in the structure in which the lead thickness of the portion where the insulating adhesive is not provided is made thinner than that of the portion where the insulating adhesive is provided on the inner lead, a half-etching method is used for an etching frame. In the case of a stamping frame, there is an advantage that the coining method can be implemented at a very low cost.

【0021】更に、半導体チップとリードフレームの距
離が近すぎると、モールド時にレジンが間に流れ込めず
に空洞になる可能性があるが、このような不都合も回避
できる。
Furthermore, if the distance between the semiconductor chip and the lead frame is too short, there is a possibility that the resin will not flow in between the resin and the cavity, resulting in a cavity. However, such a disadvantage can be avoided.

【0022】また、上述の半導体チップの傾き等の問題
は半導体チップが大きいほど顕著となるので、本発明の
作用効果は半導体装置内に納められる半導体チップが大
きいほど効果が得られる。また、インナーリードの絶縁
性接着剤を設ける部位と設けない部位の厚さの差が大き
い程効果がある。
Further, since the above-mentioned problems such as the inclination of the semiconductor chip become more remarkable as the semiconductor chip becomes larger, the effect of the present invention can be obtained as the semiconductor chip accommodated in the semiconductor device becomes larger. Further, the effect is larger as the difference between the thickness of the part where the insulating adhesive is provided and the part where the insulating adhesive is not provided is larger.

【0023】[0023]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0024】図1に本発明によるLOC用リードフレー
ムの外観を示す。リードフレーム10は、インナーリー
ド2及びアウターリード1を主体に構成されている。イ
ンナーリード2は、半導体チップ5(図2)の搭載領域
であるチップ外形ライン6内に先端部が配設されるよう
に加工され、かつ両方向から対向するように配設されて
いる。このチップ外形ライン6は、通常より大型の半導
体チップをマウントする場合として示してある。
FIG. 1 shows the appearance of a LOC lead frame according to the present invention. The lead frame 10 mainly includes an inner lead 2 and an outer lead 1. The inner leads 2 are processed so that the tips are disposed within a chip outline line 6 which is a mounting area for the semiconductor chip 5 (FIG. 2), and are disposed so as to face each other from both directions. This chip outline line 6 is shown as a case where a larger semiconductor chip is mounted.

【0025】また、アウターリード1はインナーリード
2の夫々(リードによっては2本のインナーリード2が
並列接続されている)に接続され、かつ平行するように
形成されている。このアウターリード1には、樹脂封止
後に露出する部分に対して、リード間を連結するように
タイバー9が設けられている。更に、このタイバー9を
支持するようにして、両側には幅広の枠部11が設けら
れている。
The outer leads 1 are connected to each of the inner leads 2 (two inner leads 2 are connected in parallel depending on the leads) and are formed so as to be parallel to each other. The outer lead 1 is provided with a tie bar 9 so as to connect between the leads to a portion exposed after resin sealing. Further, wide frame portions 11 are provided on both sides to support the tie bar 9.

【0026】このような構造のリードフレーム10に対
し、インナーリード2の先端部に絶縁性接着剤4が塗布
される。絶縁性接着剤4は樹脂材が用いられ、そのガラ
ス転移温度が220℃の熱可塑性の絶縁性接着剤を溶媒
でワニス状に溶かしたものである。そのワニス粘度及び
固形分は、ワニス粘度=10,000cp、固形分=2
0%である。
An insulating adhesive 4 is applied to the tip of the inner lead 2 on the lead frame 10 having such a structure. The insulating adhesive 4 is made of a resin material, and is obtained by dissolving a thermoplastic insulating adhesive having a glass transition temperature of 220 ° C. in a varnish shape with a solvent. The varnish viscosity and solid content were as follows: varnish viscosity = 10,000 cp, solid content = 2
0%.

【0027】これを塗布するには、ディスペンサが用い
られる。即ち、外部からエアーを供給可能な容器にワニ
ス状に溶かした絶縁性接着剤を収納し、この容器内の接
着剤をニードルに導いてリード上に吐出する。
To apply this, a dispenser is used. That is, a varnish-melted insulating adhesive is stored in a container to which air can be supplied from the outside, and the adhesive in this container is guided to a needle and discharged onto a lead.

【0028】リードフレーム10への絶縁性接着剤4の
塗布方法は、ワニス状の絶縁性接着剤をディスペンサで
塗布する。ディスペンサは、ワニス状の絶縁性接着剤を
収納する容器、この容器に空気を圧送する加圧手段、容
器の先端部に連結されたニードル、このニードルをリー
ドフレーム上を塗布方向へ移動させる駆動手段から構成
されている。ワニス状の絶縁性接着剤を入れた容器内に
空気を圧送することにより、ニードルから絶縁性接着剤
をインナーリード2上に吐出させ、ニードルをリードの
隣接方向へ順次移動させることにより、絶縁性接着剤4
を塗布する。
The method of applying the insulating adhesive 4 to the lead frame 10 is to apply a varnish-like insulating adhesive with a dispenser. The dispenser is a container for storing a varnish-like insulating adhesive, a pressurizing unit for feeding air to the container, a needle connected to the tip of the container, and a driving unit for moving the needle on the lead frame in the coating direction. It is composed of By injecting air into the container containing the varnish-like insulating adhesive, the insulating adhesive is discharged from the needle onto the inner lead 2 and the needle is sequentially moved in the direction adjacent to the lead, thereby obtaining the insulating property. Adhesive 4
Is applied.

【0029】この絶縁性接着剤4を塗布する位置は、イ
ンナーリード2の先端付近である。図2に示すように、
インナーリード2の厚さは、この絶縁性接着剤4が塗布
される先端部7の部位についてはアウターリード1側と
同じ厚さとなっている。しかし、この先端部7を除く、
その他のインナーリード2の半導体チップ5と重なる範
囲Aの部位については、先端部7より約15μmだけリ
ードの厚さを薄くした肉薄部3として形成されている。
8はこれにより形成される凹部である。
The position where the insulating adhesive 4 is applied is near the tip of the inner lead 2. As shown in FIG.
The thickness of the inner lead 2 is the same as the thickness of the outer lead 1 at the tip 7 where the insulating adhesive 4 is applied. However, except for this tip 7,
The other portion of the inner lead 2 in the range A overlapping with the semiconductor chip 5 is formed as a thin portion 3 in which the thickness of the lead is reduced by about 15 μm from the tip 7.
8 is a concave portion formed by this.

【0030】ここで、先端部7を除くインナーリード2
の半導体チップ5と重なる範囲Aというのは大まかな表
現であって、この表現には、チップ外形ライン6内の領
域aと一致する範囲を意味する場合と、更に、その外側
に連続する隣接の外周囲領域bを含めた範囲を指す場合
の両者を含む。本実施形態は後者の例を示す。
Here, the inner lead 2 excluding the tip 7
The range A overlapping with the semiconductor chip 5 is a rough expression. This expression includes a case where the range A coincides with the region a in the chip outline line 6 and a range adjacent to the region a. This includes both cases where the range includes the outer peripheral region b. This embodiment shows the latter example.

【0031】このようにインナーリード2は、その先端
部7を除く、半導体チップ5と重なる範囲Aの部位を、
約15μmだけリードの厚さを薄くする。薄くする方法
としては、エッチングフレームの場合はハーフエッチン
グ法により、また、スタンピングフレームの場合はコイ
ニング法により成形する。
As described above, the inner lead 2 has a portion A in a range A overlapping with the semiconductor chip 5 except for the tip portion 7 thereof.
The thickness of the lead is reduced by about 15 μm. As a method for reducing the thickness, a half etching method is used for an etching frame, and a coining method is used for a stamping frame.

【0032】上記のようにインナーリード2における先
端部7を除く半導体チップ5と重なる範囲Aの部位を、
約15μmだけリードの厚さを薄くして凹部8を形成し
ておくことにより、半導体チップ5との接着時に、半導
体チップ5の僅かな傾きや、インナーリード2の僅かな
リードフレーム厚み方向のばらつきが発生しても、絶縁
性接着剤を設けていないインナーリード2と半導体チッ
プ5が接触しなくなり、半導体チップ5の固定が安定し
てできるようになった。
As described above, the portion of the inner lead 2 in the range A overlapping with the semiconductor chip 5 excluding the tip 7 is
By forming the recess 8 by reducing the thickness of the lead by about 15 μm, a slight inclination of the semiconductor chip 5 and a slight variation in the thickness of the inner lead 2 in the thickness direction of the lead frame can be obtained at the time of bonding with the semiconductor chip 5. When the semiconductor chip 5 does not contact the inner lead 2 provided with no insulating adhesive, the semiconductor chip 5 can be stably fixed.

【0033】[0033]

【発明の効果】以上説明したように本発明によれば、イ
ンナーリードの絶縁性接着剤が設けられる部位のリード
の厚さより、絶縁性接着剤が設けられない部位のリード
の厚さを薄くしたので、この部分においてはリードと半
導体チップとの間の隙間が大きくなる。このため、半導
体チップが僅かに傾いても又はリードフレームに厚み方
向に僅かなばらつきが発生しても、絶縁性接着剤を設け
ていないリードと半導体チップの接触が生じなくなる。
As described above, according to the present invention, the thickness of the lead at the portion where the insulating adhesive is not provided is made smaller than the thickness of the lead at the portion where the insulating adhesive is provided on the inner lead. Therefore, in this portion, the gap between the lead and the semiconductor chip becomes large. For this reason, even if the semiconductor chip is slightly tilted or a slight variation occurs in the thickness direction of the lead frame, contact between the lead without the insulating adhesive and the semiconductor chip does not occur.

【0034】よって、半導体チップの固定を容易、かつ
安定して行うことができることから、コーティングLO
Cリードフレームを採用してパッケージの薄型化を図る
上で有利に作用し、また、大型の半導体チップを安定し
てマウントすることを可能にする。
Therefore, the semiconductor chip can be fixed easily and stably.
Employing a C lead frame is advantageous in reducing the thickness of the package, and enables a large semiconductor chip to be stably mounted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態のコーティングLOCリード
フレームを示す外観図である。
FIG. 1 is an external view showing a coated LOC lead frame according to an embodiment of the present invention.

【図2】本発明の実施形態のコーティングLOCリード
フレームを示す断面図である。
FIG. 2 is a sectional view showing a coated LOC lead frame according to the embodiment of the present invention.

【図3】従来のコーティングLOCリードフレームの断
面図である。
FIG. 3 is a cross-sectional view of a conventional coated LOC lead frame.

【符号の説明】[Explanation of symbols]

1 アウターリード 2 インナーリード 3 肉薄部 4 絶縁性接着剤 5 半導体チップ 6 チップ外形ライン 7 先端部 8 凹部 9 タイバー 10 リードフレーム 11 枠部 DESCRIPTION OF SYMBOLS 1 Outer lead 2 Inner lead 3 Thin part 4 Insulating adhesive 5 Semiconductor chip 6 Chip outline line 7 Tip 8 Recess 9 Tie bar 10 Lead frame 11 Frame part

───────────────────────────────────────────────────── フロントページの続き (72)発明者 米本 隆治 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 Fターム(参考) 5F067 AA01 AB02 BA06 BB04 BE10 CC02 CC07 DA14 DA18 DF02 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Ryuji Yonemoto 3550 Kida Yomachi, Tsuchiura-shi, Ibaraki F-term in the System Materials Research Laboratory, Hitachi Cable, Ltd. 5F067 AA01 AB02 BA06 BB04 BE10 CC02 CC07 DA14 DA18 DF02

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体チップの搭載領域内でインナーリー
ドの一部に、前記半導体チップを固定するための絶縁性
接着剤が塗布されるリードフレームにおいて、前記イン
ナーリードの絶縁性接着剤が設けられる部位のリードの
厚さより、前記絶縁性接着剤が設けられない部位のリー
ドの厚さを薄くしたことを特徴とする半導体装置用リー
ドフレーム。
1. A lead frame in which an insulating adhesive for fixing the semiconductor chip is applied to a part of an inner lead in a mounting area of the semiconductor chip, wherein the insulating adhesive for the inner lead is provided. A lead frame for a semiconductor device, wherein the thickness of the lead at a portion where the insulating adhesive is not provided is smaller than the thickness of the lead at the portion.
【請求項2】請求項1記載の半導体装置用リードフレー
ムにおいて、前記インナーリードの厚さを薄くする範囲
が、インナーリードの先端部を除く半導体チップと重な
る範囲であることを特徴とする半導体装置用リードフレ
ーム。
2. The semiconductor device lead frame according to claim 1, wherein the range in which the thickness of the inner lead is reduced is a range overlapping with the semiconductor chip excluding the tip of the inner lead. For lead frame.
JP10241458A 1998-08-27 1998-08-27 Lead frame for semiconductor device Pending JP2000077597A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10241458A JP2000077597A (en) 1998-08-27 1998-08-27 Lead frame for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10241458A JP2000077597A (en) 1998-08-27 1998-08-27 Lead frame for semiconductor device

Publications (1)

Publication Number Publication Date
JP2000077597A true JP2000077597A (en) 2000-03-14

Family

ID=17074623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10241458A Pending JP2000077597A (en) 1998-08-27 1998-08-27 Lead frame for semiconductor device

Country Status (1)

Country Link
JP (1) JP2000077597A (en)

Similar Documents

Publication Publication Date Title
US5548160A (en) Method and structure for attaching a semiconductor die to a lead frame
JPH1070230A (en) Lead frame for loc
JPH08111465A (en) Semiconductor device and fabrication thereof
JPH1012773A (en) Resin-sealed semiconductor device and its manufacture
JP2914624B2 (en) Lead-on-chip semiconductor package having discontinuous adhesive layer formed by applying liquid adhesive to lead frame and method of manufacturing the same
US6040620A (en) Lead frame for LOC having a regulating lead to prevent variation in adhesive coverage
JP2000077597A (en) Lead frame for semiconductor device
JPH1022443A (en) Lead frame
KR100432348B1 (en) Leadframe for lead-on-chip (LOC)
KR100366110B1 (en) Semiconductor device and assembling method thereof
JPS6188535A (en) Manufacture of semiconductor device
US5880522A (en) Stamped lead frame with adhesive layer for fixing to semiconductor device
JP3306981B2 (en) Method for applying adhesive to lead frame for semiconductor device
JPH1041325A (en) Lug lead frame
JPH1022437A (en) Adhesive coater for lead frame
JPH1070231A (en) Lead frame for loc and manufacture of the same
JP3520820B2 (en) Adhesive transfer method
JPH1050924A (en) Lead frame, semiconductor device and manufacture of the lead frame
KR100257396B1 (en) Fabrication method for semiconductor lead frame
JPS6134579Y2 (en)
JP2000223512A (en) Lead frame, resin package, their manufacture and semiconductor device
JP2002057265A (en) Semiconductor device and method of manufacturing the same
JPH0346358A (en) Resin-sealed semiconductor device and manufacture thereof
JPH0629446A (en) Semiconductor device
JP2002289717A (en) Lead frame, electronic component apparatus and its manufacturing method