JP2000068827A

JP2000068827A - 基準クロック生成装置

Info

Publication number: JP2000068827A
Application number: JP10233795A
Authority: JP
Inventors: Seiichi Saito; 成一斉藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-08-20
Filing date: 1998-08-20
Publication date: 2000-03-03

Abstract

(57)【要約】【課題】定常動作時の基準クロックの周波数の安定性
が高く、なおかつ参照クロックにノイズが入った場合で
も基準クロックの周波数が安定している。【解決手段】参照クロックにノイズが入ったときにノ
イズ検出信号（１３）を出力するノイズ検出手段（１
０、１２）を設ける。ローパスフィルタ（５）のＯＰア
ンプ（５０）には定数の異なる２つの帰還回路を設け、
一方の帰還回路には抵抗値の大きな時定数変更用抵抗器
（５６）を直列に設ける。通常他方の帰還回路が有効で
あるが、ノイズ検出信号が出力されると、時定数変更用
抵抗器の両端を短絡スイッチ（５７）が短絡して上記一
方の帰還回路を有効にし、時定数を大きな値に変更す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、デジタル機器に
おける動作の基準となる基準クロック生成装置に関する
ものであり、特に外部からのノイズに対しても安定な基
準クロック生成装置に関するものである。

【０００２】

【従来の技術】従来の基準クロック生成装置に関して図
５、図７および図１８から図２１を用いて説明する。図
について説明すると、図５は従来の基準クロック生成装
置の定常動作時の説明図、図７は従来の基準クロック生
成装置におけるノイズが入った時の説明図、図１８は従
来の基準クロック生成装置のブロック図、図１９は従来
の基準信号クロック装置のローパスフィルタの図、図２
０は従来の基準クロック生成装置のローパスフィルタ出
力と基準クロックの図、図２１は従来の他の基準クロッ
ク生成装置のブロック図である。図５、図７、図２０は
説明のために各部の波形を模式化したものである。

【０００３】まず構成を説明する。図１８は、「わかる
ＰＬＬの応用テクニック」（日本放送出版協会）などに
示されている従来の基準クロック生成装置である位相同
期回路の構成を示すものであり、例えばシステムに1個
の基準発振器が発生する参照クロックから、システム内
の各部分がそれぞれの動作の基準として使用する基準ク
ロックを生成する装置である。

【０００４】図において、１は上記参照クロック２と後
述の帰還クロック３の位相差を検出して、この位相差に
対応した出力を出力する位相比較器、４はこの位相比較
器１の出力である位相比較器出力、４００はこの位相比
較器出力４を平滑化するとともに反転して出力するロー
パスフィルタ（ＬＰＦ）、４０１はこのローパスフィル
タ４００の出力であるローパスフィルタ出力、７はこの
ローパスフィルタ出力４０１の電圧に比例した周波数の
パルスを基準クロック８として発生する電圧制御型発振
器（ＶＣＯ）、９は上記基準クロック８を所定の比率で
分周し、帰還クロック３として上記位相比較器１に入力
するディバイダである。この構成において、参照クロッ
ク２の周波数fに対して、基準クロック８の周波数はＮ
×f（Ｎは自然数）となるように、位相比較器１、ロー
パスフィルタ４００および電圧制御型発振器７の定数は
設定されており、ディバイダ９は基準クロック８をＮ分
周して帰還クロック３の周波数をfとする。

【０００５】上記位相比較器出力４は、参照クロック２
の位相と帰還クロック３の位相の相互関係により下記
（１）から（３）のようになる。（１）参照クロック２の位相が帰還クロック３の位相よ
り一定値以上進んでいる場合：位相のずれに対応した幅
のＬＯＷレベルのパルス。（２）参照クロック２の位相が帰還クロック３の位相よ
り一定値以上遅れている場合：位相のずれに対応した幅
のＨＩＧＨレベルのパルス。（３）参照クロック２の位相と帰還クロック３の位相の
ずれが一定値以下の場合：フロート状態（ＨＩＧＨレベ
ルとＬＯＷレベルのほぼ中間レベルの出力）。

【０００６】また、図１９は上記ローパスフィルタ４０
０の具体的な構成を示す図であり、オペアンプ（ＯＰア
ンプ）４１０の周囲の抵抗器ＲＹ４１１、ＲＺ４１２お
よびコンデンサＣＹ４１３から構成されている。このロ
ーパスフィルタ４００において、上記位相比較器出力４
の変動に対するローパスフィルタ出力４０１の応答性は
上記抵抗器ＲＹ４１１とコンデンサＣＹ４１３の大きさ
に依存するが、抵抗器ＲＹ４１１とコンデンサＣＹ４１
３の抵抗と容量の大きさをそれぞれＲＹ４１１、ＣＹ４
１３と表した場合、ＴＹ＝ＣＹ４１３×ＲＹ４１１で表
されるＴＹをここではローパスフィルタ４００の時定数
と呼ぶこととする。この時定数ＴＹが大きいほど、上記
位相比較器出力４の変動に対してローパスフィルタ出力
４０１の応答が遅くなる。

【０００７】次に動作について説明するが、以後の説明
で使用する図において、位相比較器出力４がＨＩＧＨレ
ベルの場合を”Ｈ”、フロート状態の場合を”Ｆ”と示
す。図１８の位相同期回路が安定に動作している定常動
作においては、参照クロック２と帰還クロック３は図５
（ａ）に示すように一定以下の位相差を持ち、位相比較
器出力４は図５（ｂ）のようにフロート状態で安定して
いる。ここで、参照クロック２と帰還クロック３の位相
の比較はそれぞれの立ち上がりのタイミングの比較によ
り行われる。このように位相比較器出力４が安定してい
る場合、ローパスフィルタ出力４０１も図５（ｃ）のよ
うに安定しており、電圧制御型発振器７には一定電圧Ｖ
１が加わるため、電圧制御型発振器７から出力される基
準クロック８は図５（ｄ）のように一定の周波数Ｎ×ｆ
となる。電圧Ｖ１は基準値であり、電圧制御型発振器７
から出力されるクロックの周波数がＮ×ｆになる電圧で
ある。この基準クロック８がディバイダ９によって分周
されて帰還クロック３として位相比較器１にフィードバ
ックされ、参照クロック２と帰還クロック３の位相を一
致させるように動作することにより、参照クロック２と
基準クロック８の同期が確保される。この例ではディバ
イダ９は基準クロック８を２分周して帰還クロック３を
生成する例を示している。

【０００８】このような定常動作においては、一般にロ
ーパスフィルタ４００の時定数ＴＹが小さく応答性が高
いことが、基準クロック８の周波数の安定性を維持する
という観点からは好ましい。

【０００９】次に、参照クロック２に外部からノイズが
入って、図７（ａ）のように参照クロック２に外部から
ノイズが入った場合の挙動を説明する。このようなノイ
ズは、参照クロック２の正常な立ち上がりを阻止するの
で、参照クロック２の周期が長くなって帰還クロック３
の位相より一定値以上遅れたのと同様の影響を持ち、こ
の基準クロック生成装置は帰還クロック３の周期を参照
クロック２に合わせて長くするように動作する。前述の
ように、参照クロック２の位相が帰還クロック３の位相
より一定値以上遅れている場合は位相比較器出力４はＨ
ＩＧＨレベルになるので、図７（ｂ）のように、ノイズ
が入ってから最初の帰還クロック３の立ち上がりａ１
（図７（ａ）参照）から参照クロック２の立ち上がりａ
２（図７（ａ）参照）までＨＩＧＨレベルが維持され
る。

【００１０】この位相比較器出力４が入力されるローパ
スフィルタ出力４０１は、図２０（ａ）のように一定の
遅れ時間ｔｄかかって基準値Ｖ１から、より小さいＶ２
に変化し、図２０（ｂ）のように電圧制御型発振器７の
出力である基準クロック８の周波数が小さい（周期が長
い）方向に変動する。すなわち、ノイズにより基準クロ
ック８の周波数が乱されたことになる。

【００１１】一方、この遅れ時間ｔｄはローパスフィル
タ４００の時定数ＴＹと相関があり、時定数ＴＹが大き
いほど、遅れ時間ｔｄは大きくなり、ローパスフィルタ
出力４０１の変化は緩やかになる。図２０（ｃ）に示し
たように時定数ＴＹを大きくしていくと、ローパスフィ
ルタ出力４０１の変化はＣ１、Ｃ２、・・・と緩やかに
なり、ついにはローパスフィルタ出力４はＣＮで示した
ように、ノイズの継続時間が一定時間以下であれば、基
準値Ｖ１のままとなり、従って、基準クロック８の周波
数は一定値が保たれる。すなわちローパスフィルタ３の
時定数ＴＹが大きいほど、この基準クロック生成装置の
耐ノイズ性は高くなる。

【００１２】また、従来の基準クロック生成装置の他の
例としては、公開特許公報平３−２１４９２５号「ＰＬ
Ｌシンセサイザ回路」に記載されたものがある。図２１
に構成図を示すが、この構成が図１８に示したものと異
なる点を説明する。６００は、位相比較器１の出力から
参照クロック２と帰還クロック３の位相のずれが一定値
以上であるか否かを検出し、位相のずれが一定値以上の
場合は短絡スイッチＳＷＣ６０１を閉じるロック検出部
である。この短絡スイッチＳＷ６０１が閉じられると、
位相比較器１と電圧制御型発振器７はインバータ６０２
を経由して短絡される。この例において、リセット動作
時にはロック検出部６００が参照クロック２と帰還クロ
ック３の位相が一定値以上ずれていることを検出し、短
絡スイッチＳＷＣ６０１を閉じる。短絡スイッチＳＷＣ
６０１が閉じられると、位相比較器出力４が直接電圧制
御型発振器７に入力されるので、ローパスフィルタ４０
０の時定数に影響されず基準クロック８の周波数を短時
間で修正することができる。しかし、参照クロック２に
ノイズが入った場合も参照クロック２と帰還クロック３
の位相が一定値以上ずれるので、短絡スイッチＳＷＣ６
０１が閉じられ、位相比較器出力４が直接電圧制御型発
振器７に入力される。この結果基準クロック８の周波数
が変動することになる。以上のように、この構成は参照
クロック２にノイズが入った場合にローパスフィルタ４
００の時定数が作用しないので、図１８に示した先の従
来例よりも耐ノイズ性が低い。

【００１３】

【発明が解決しようとする課題】従来の基準クロック生
成装置は以上のように構成されていたので、ローパスフ
ィルタ４００の時定数ＴＹを小さくすると耐ノイズ性が
低くなり、逆に耐ノイズ性を向上させるためにローパス
フィルタ４００の時定数ＴＹを大きくすると基準クロッ
クの周波数の安定性が下がるという問題があった。ま
た、ロックが外れた時に位相比較器１と電圧制御型発振
器７を短絡させる構成では、耐ノイズ性が低くなるとい
う問題があった。

【００１４】この発明は上記のような問題点を解決する
ためになされたもので、耐ノイズ性が高く、同時に基準
クロックの安定性が高い基準クロック生成装置を得るこ
とを目的とする。

【００１５】またこの発明は、電圧制御型発振器への入
力信号にグリッチが発生せず、安定した基準クロックを
生成することが可能な基準クロック生成装置を得ること
を目的とする。

【００１６】またこの発明は、リセット動作における引
き込み時間が短い基準クロック生成装置を得ることを目
的とする。

【００１７】

【課題を解決するための手段】この発明に係る基準クロ
ック生成装置は、参照用に供給される参照クロックの位
相と、該参照クロックと位相を比較される比較クロック
の位相とを比較して位相差に対応した信号を出力する位
相比較器と、上記位相比較器の出力から上記参照クロッ
クにノイズが入ったことを検出しノイズ検出信号を出力
するノイズ検出手段と、複数の時定数の中から１つの時
定数を選択可能であり、上記ノイズ検出信号に応じて所
定の時定数に切り換える時定数切換手段を有する、上記
位相比較器の出力を平滑化する時定数可変ローパスフィ
ルタと、上記時定数可変ローパスフィルタの出力電圧に
対応した周波数を持つ基準クロックを出力し、該基準ク
ロックを上記比較クロックとして上記位相比較器に帰還
させる電圧制型発振器とからなるものである。

【００１８】また、この発明に係る基準クロック生成装
置は、上記時定数可変ローパスフィルタはオペアンプ
と、直列接続された第１の抵抗器と第１のコンデンサと
からなる上記オペアンプに関する第１の帰還回路と、
直列接続された第２の抵抗器と第２のコンデンサと時定
数変更用抵抗器とからなる上記オペアンプに関する第２
の帰還回路とを有し、上記時定数切換手段は上記ノイズ
検出信号に従って動作する上記時定数変更用抵抗器の両
端を短絡可能な短絡スイッチであるようにしたものであ
る。

【００１９】また、この発明に係る基準クロック生成装
置は、上記第１のコンデンサの容量は上記第２のコンデ
ンサの容量より小さく、上記第１の抵抗器の抵抗値は上
記第２の抵抗器の抵抗値より大きくかつ上記第１の抵抗
器の抵抗値は上記時定数変更用抵抗器の抵抗値より小さ
くしたものである。

【００２０】また、この発明に係る基準クロック生成装
置は、上記短絡スイッチは光結合電子スイッチであるよ
うにしたものである。

【００２１】また、この発明に係る基準クロック生成装
置は、上記ノイズ検出手段は上記位相比較器出力の変化
を検出する変化検出手段と、上記変化検出手段の出力か
ら上記位相比較器出力の変化方向を検出し、この検出結
果に対応した信号を上記ノイズ検出信号として出力する
変化方向検出手段からなるものである。

【００２２】また、この発明に係る基準クロック生成装
置は、上記変化検出手段はオペアンプと、直列接続され
た抵抗器とコンデンサからなる上記オペアンプに関する
帰還回路と、上記コンデンサと並列に設けられた抵抗器
を有するものである。

【００２３】また、この発明に係る基準クロック生成装
置は、上記変化方向検出手段は、上記変化検出手段の出
力を微分する微分回路と、上記微分回路出力が負の場合
に導通するダイオードと上記微分回路出力が正の場合に
導通するダイオードの少なくとも一方からなるものであ
る。

【００２４】また、この発明に係る基準クロック生成装
置は、上記位相比較器と上記時定数可変ローパスフィル
タの間に時間遅れ要素を設けたものである。

【００２５】また、この発明に係る基準クロック生成装
置は、上記時定数可変ローパスフィルタと電圧制御型発
振器の間にグリッチ除去回路を設けたものである。

【００２６】また、この発明に係る基準クロック生成装
置は、システムのリセット信号が入力される断続器を上
記位相比較器と上記ノイズ検出手段の間に設け、システ
ムのリセット信号が有意の場合は上記断続器が上記位相
比較器と上記ノイズ検出手段の接続を遮断するようにし
たものである。

【００２７】また、この発明に係る基準クロック生成装
置は、上記断続器は上記システムのリセット信号が入力
されるインバータと、上記インバータの出力により上記
位相比較器と上記ノイズ検出手段の接続を断続する断続
スイッチとからなり、上記断続スイッチは上記インバー
タの出力が有意でない場合に上記位相比較器と上記ノイ
ズ検出手段の接続を遮断するようにしたものである。

【００２８】また、この発明に係る基準クロック生成装
置は、上記断続器は上記位相比較器と上記ノイズ検出手
段の間に設けた抵抗器と、上記システムのリセット信号
により上記抵抗器の上記ノイズ検出手段側とグランドと
の間を断続する断続スイッチとからなり、上記断続スイ
ッチは上記システムのリセット信号が有意の場合上記抵
抗器の上記ノイズ検出手段側とグランドとの間を短絡す
るようにしたものである。

【００２９】また、この発明に係る基準クロック生成装
置は、上記基準クロックを所定分周比に分周して上記比
較クロックを生成するディバイダを備えたものである。

【発明の実施の形態】実施の形態１．以下、本発明の実
施の形態１について、図１から図８を用いて説明する。
図について説明すると、図１はこの実施の形態１による
基準クロック生成装置のブロック図、図２はこの図１の
各ブロック内の詳細な回路を示した図、図３は一般的な
ローパスフィルタの構成図、図４は図３のローパスフィ
ルタの動作の説明図、図５および図６はこの実施の形態
１における定常動作時の説明図、図７および図８はこの
実施の形態１におけるノイズが入った時の説明図であ
る。図４から図８は動作の説明のため各信号を模式化し
たものである。

【００３０】構成を説明する。図１において、１は周知
の位相比較器であり、システムから供給される参照クロ
ック２と比較クロックである後述の帰還クロック３の位
相差を検出して、この位相差が大きいほど幅の広いパル
スを出力する。４はこの位相比較器１の出力である位相
比較器出力、５はこの位相比較器出力４を平滑化すると
ともに反転して出力する時定数可変ローパスフィルタ
（時定数可変ＬＰＦ）、６はこの時定数可変ローパスフ
ィルタ３の出力である時定数可変ローパスフィルタ出力
（時定数可変ＬＰＦ出力）、７はこの時定数可変ローパ
スフィルタ出力６の電圧に比例した周波数のパルスを基
準クロック８として発生する周知の電圧制御型発振器
（ＶＣＯ）、９は上記基準クロック８を所定の比率で分
周し、帰還クロック３として上記位相比較器１に入力す
る周知のディバイダである。

【００３１】１０は上記位相比較器１の急激な出力変化
を検出する変化検出手段である変化検出ローパスフィル
タ（変化検出ＬＰＦ）、１１はこの変化検出ローパスフ
ィルタ１０の出力である変化検出ローパスフィルタ出力
（変化検出ＬＰＦ出力）、１２は上記変化検出ローパス
フィルタ出力１１の変化の方向が減少の方向であること
を検出する変化方向検出手段である片方向エッジディテ
クタであり、この片方向エッジディテクタ１２の出力で
ある片方向エッジディテクタ出力１３により上記時定数
可変ローパスフィルタ５の応答性が変化する。上記変化
検出ローパスフィルタ１０と片方向エッジディテクタ１
２によりノイズ検出手段を形成し、片方向エッジディテ
クタ出力１３がノイズ検出信号である。

【００３２】この構成において、参照クロック２の周波
数fに対して、基準クロック８の周波数はＮ×f（Ｎは自
然数）となるように、位相比較器１、時定数可変ローパ
スフィルタ５および電圧制御型発振器７の定数は設定さ
れており、ディバイダ９は基準クロック８をＮ分周して
帰還クロック３の周波数をfとする。

【００３３】上記位相比較器出力４は、参照クロック２
の位相と帰還クロック３の位相の相互関係により下記
（１）から（３）のようになる。（１）参照クロック２の位相が帰還クロック３の位相よ
り一定値以上進んでいる場合：位相のずれに対応した幅
のＬＯＷレベルのパルス。（２）参照クロック２の位相が帰還クロック３の位相よ
り一定値以上遅れている場合：位相のずれに対応した幅
のＨＩＧＨレベルのパルス。（３）参照クロック２の位相と帰還クロック３の位相の
ずれが一定値以下の場合：フロート状態（ＨＩＧＨレベ
ルとＬＯＷレベルのほぼ中間レベルの出力）。

【００３４】次に、図２を用いて上記時定数可変ローパ
スフィルタ５、変化検出ローパスフィルタ１０、片方向
エッジディテクタ１２の回路構成を説明する。

【００３５】時定数可変ローパスフィルタ５の構成にお
いて、５０はオペアンプ（以後ＯＰアンプと呼ぶ）Ａ、
５１は抵抗器ＲＡ、５２は第１の抵抗器である抵抗器Ｒ
Ｂ、５３は第１のコンデンサであるコンデンサＣＡであ
り、上記抵抗器ＲＢ５２とコンデンサＣＡ５３とから上
記ＯＰアンプ５０に関する第１の帰還回路を形成する。
また５４は第２の抵抗器である抵抗器ＲＣ、５５は第２
のコンデンサであるコンデンサＣＢ、５６は時定数変更
用抵抗器である抵抗器ＲＤであり、これらで上記ＯＰア
ンプ５０に関する第２の帰還回路を形成する。また、上
記抵抗器ＲＤ５６の両端は時定数切換手段である短絡ス
イッチで短絡可能であり、本実施形態においては光結合
電子スイッチＳＷ５７で短絡可能になっている。上記抵
抗器の抵抗値は大きい方から、抵抗器ＲＤ５６、抵抗器
ＲＢ５２、抵抗器ＲＣ５４の順であり、抵抗器ＲＤ５６
は抵抗器ＲＢ５２より十分大きく、抵抗器ＲＣ５４は抵
抗器ＲＢ５２より十分小さい。またコンデンサＣＢ５５
の容量はコンデンサＣＡ５３の容量より十分大きい。５
８は抵抗器ＲＥであり、発光ダイオードである上記光結
合電子スイッチＳＷ５７の発光部５７Ａに流れる電流を
制限する。

【００３６】図３に示したようなＯＰアンプＸ５００、
抵抗器ＲＸ５０１、ＲＹ５０２、コンデンサＣＸ５０３
からなるローパスフィルタにおいて、ＴＸ＝ＲＸ×ＣＸ
（ＲＸ、ＣＸはそれぞれ抵抗器ＲＸ５０１の抵抗値とコ
ンデンサＣＸ５０３の容量）で示される数値を、ここで
はこのローパスフィルタの時定数と呼ぶことにする。入
力５０４に対する出力５０５の応答性はこの時定数ＴＸ
で決定され、時定数ＴＸが大きいほど応答は遅くなるこ
とが周知である。図４のように、入力５０４がフロート
状態からＨＩＧＨレベルに変化した際の出力５０５の初
期変化は時定数ＴＸが大きいほどＸ１、Ｘ２、・・・と
緩やかになり、ついには入力５０４のＨＩＧＨレベルの
継続時間が一定時間以下なら、出力５０５はＸＮのよう
に変化しなくなる。

【００３７】上記時定数可変ローパスフィルタ５におい
て、位相比較器出力４の変動に対する時定数可変ローパ
スフィルタ出力６の応答性は、上記各抵抗器およびコン
デンサの大きさに依存する。抵抗器ＲＡ５１の抵抗値を
ＲＡ、コンデンサＣＡ５３の容量をＣＡ、コンデンサＣ
Ｂの容量をＣＢとした時に、Ｔ１＝ＲＡ×ＣＡで示され
るＴ１を第１の時定数、Ｔ２＝ＲＡ×ＣＢで表されるＴ
２を第２の時定数と呼ぶことにすると、上記抵抗器ＲＤ
５６が短絡されていない場合は、抵抗器ＲＢ５２の値が
抵抗器ＲＤ５６より十分小さいので、第１の帰還回路に
流れる電流が第２の帰還回路に流れる電流より十分大き
くなり、この時定数可変ローパスフィルタ５の時定数は
第１の時定数Ｔ１とみなせる。また、上記抵抗器ＲＤ５
６が短絡されている場合は、抵抗器ＲＣ５４の抵抗値が
抵抗器ＲＢ５２より十分小さいので、第２の帰還回路に
流れる電流が第１の帰還回路に流れる電流より十分大き
くなり、この時定数可変ローパスフィルタ５の時定数は
第２の時定数Ｔ２とみなせる。

【００３８】すなわち、上記抵抗器ＲＤ５６が短絡され
ていない場合、この時定数可変ローパスフィルタ５の時
定数は小さい時定数である第１の時定数Ｔ１であるた
め、位相比較器出力４が変動すると時定数可変ローパス
フィルタ出力６も素早く変動する。また、上記抵抗器Ｒ
Ｄ５６が短絡されている場合は大きい時定数である第２
の時定数Ｔ２であり、この第２の時定数Ｔ２は位相比較
器出力４が変動しても時定数可変ローパスフィルタ出力
６は一定時間変化しない大きさに設定されている。

【００３９】この時定数可変ローパスフィルタ５の構成
部品の具体的な定数の一例は、ＲＡ＝４．７ＫΩ、ＲＢ
＝４．７ＫΩ、ＲＣ＝１００Ω、ＲＤ＝１００ＫΩ、Ｃ
Ａ＝０．０２μＦ、ＣＢ＝２μＦである。

【００４０】変化検出ローパスフィルタ１０の構成にお
いて、１００はＯＰアンプＢ、１０１は抵抗器ＲＦ、１
０２は抵抗器ＲＧ、１０３はコンデンサＣＣ、１０４は
抵抗器ＲＨであり、このＯＰアンプＢ１００、抵抗器Ｒ
Ｆ１０１、抵抗器ＲＧ１０２、コンデンサＣＣ１０３か
らローパスフィルタが形成される。抵抗器ＲＨ１０４は
上記コンデンサＣＣ１０３の放電用である。

【００４１】さらに、片方向エッジディテクタ１２の構
成において、１２０はコンデンサＣＤ、１２１は抵抗器
ＲＩであり、このコンデンサＣＤ１２０と抵抗器ＲＩ１
２１とで微分回路が形成され、さらにダイオードＤＡ１
２２により上記変化検出ローパスフィルタ出力１１が負
の方向に変化した場合のみ片方向エッジディテクタ出力
１３が変化する。抵抗器ＲＪ１２３はこの変化のレベル
を安定化するものである。

【００４２】次に動作について下記の（１）（２）の場
合に分けて説明する。（１）定常状態：参照クロック２が安定しており、基準
クロック生成回路が安定に動作している場合。（２）参照クロック２にノイズが入った場合。

【００４３】また、以後の説明で使用する図において、
位相比較器出力４がＨＩＧＨレベルの場合を”Ｈ”、フ
ロート状態の場合を”Ｆ”と示す。

【００４４】（１）定常状態図１、図２に示した基準クロック生成装置が安定に動作
している場合は、参照クロック２と帰還クロック３は図
５（ａ）に示すように一定以下の位相差であり、位相比
較器出力４は図５（ｂ）のようにフロート状態で安定し
ている。ここで、参照クロック２と帰還クロック３の位
相の比較はそれぞれの立ち上がりのタイミングの比較に
より行われる。このように位相比較器出力４が安定して
いる場合、時定数可変ローパスフィルタ出力６も図５
（ｃ）のように安定しており、電圧制御型発振器７には
一定電圧Ｖ１が加わるため、電圧制御型発振器７から出
力される基準クロック８は図５（ｄ）のように一定の周
波数（Ｎ×ｆ）となる。電圧Ｖ１は基準値であり、電圧
制御型発振器７から出力されるクロックの周波数がＮ×
ｆになる電圧である。この基準クロック８がディバイダ
９によって分周されて帰還クロック３として位相比較器
１にフィードバックされ、参照クロック２と帰還クロッ
ク３の位相を一致させるように動作することにより、参
照クロック２と基準クロック８の同期が確保される。こ
の例ではディバイダ９は基準クロック８を２分周して帰
還クロック３を生成する例を示している。

【００４５】このとき、図６（ａ）のように変化検出ロ
ーパスフィルタ出力１１は一定値をとるので、図６
（ｂ）のように片方向エッジディテクタ出力１３に出力
は現れず、光結合電子スイッチＳＷ５７はＯＦＦを保
つ。従って、抵抗器ＲＤ５６は短絡されないので時定数
可変ローパスフィルタ５の時定数は第１の時定数Ｔ１と
なり、高い応答性を有している。定常動作において、こ
のように時定数可変ローパスフィルタ５の応答性が高い
ことが、この基準クロック生成装置が生成する基準クロ
ック８の周波数の安定性を確保するという観点からは好
ましい。

【００４６】（２）参照クロック２にノイズが入った場
合。次に、この基準クロック生成装置が定常状態で動作して
いる際に、図７（ａ）のようなノイズが外部から参照ク
ロック２に入った場合の挙動を説明する。このようなノ
イズは、参照クロック２がＨＩＧＨレベルからＬＯＷレ
ベルへのスレッシュホールド以下になることを阻止する
ので、参照クロック２の周期が長くなって帰還クロック
３の位相より一定値以上遅れたのと同様の影響を与え、
この基準クロック生成装置は帰還クロック３の周期を参
照クロック２に合わせて長くするように動作する。前述
のように、参照クロック２の位相が帰還クロック３の位
相より一定値以上遅れている場合は位相比較器出力４は
ＨＩＧＨレベルになるので、図７（ｂ）のように、ノイ
ズが入ってから最初の帰還クロック３の立ち上がりａ１
（図７（ａ）参照）から参照クロック２の立ち上がりａ
２（図７（ａ）参照）までＨＩＧＨレベルが維持され
る。

【００４７】位相比較器出力４が図７（ｂ）のように変
化すると、抵抗ＲＨ１０４により放電速度が決定される
コンデンサＣＣ１０３の放電が、位相比較器出力４の変
化に対して遅いため、変化検出ローパスフィルタ出力１
１は図８（ａ）のように減少の方向に変化する。この結
果、片方向エッジディテクタ出力１３は図８（ｂ）のよ
うにＧＮＤレベル以下に落ちるので、光結合電子スイッ
チＳＷ５７の発光部５７Ａに電流が流れ、抵抗器ＲＤ５
６が短絡される。

【００４８】抵抗器ＲＤ５６が短絡されると、この時定
数可変ローパスフィルタ５の時定数は第２の時定数Ｔ２
となり、応答が遅くなるため、図８（ｃ）に示したよう
に時定数可変ローパスフィルタ出力６は位相比較器出力
４の変動に応答せずに、ノイズの継続時間が一定以下な
ら基準値Ｖ１を維持する。従って、基準クロックの周波
数がＮ×ｆで一定のまま維持される。

【００４９】この後、片方向エッジディテクタ出力１３
の絶対値が減少すると光結合電子スイッチＳＷ５７の発
光部５７Ａに流れる電流が減少し、ついには光結合電子
スイッチＳＷ５７がＯＦＦになるので抵抗器ＲＤ５６が
短絡されていない状態に戻り、時定数可変ローパスフィ
ルタ５の時定数は第１の時定数Ｔ１に戻る。

【００５０】変化検出ローパスフィルタ出力１１が図８
（ａ）のように回復する時間は抵抗器ＲＨ１０４の大き
さで決定される。この抵抗器ＲＨ１０４が無いと、変化
検出ローパスフィルタ出力１１が回復しないので、次の
ノイズの検出が不可能になる。

【００５１】以上のように、この実施の形態１による基
準クロック生成装置は、通常は時定数可変ローパスフィ
ルタの時定数が小さいので基準クロックの周波数の安定
性が高く、また、参照クロックにノイズが入ると、この
ノイズを検出して時定数可変ローパスフィルタの時定数
を大きくするので、ノイズが入っても基準クロックの周
波数が安定しているという効果がある。

【００５２】また、時定数可変ローパスフィルタの時定
数を変更するために、ＯＰアンプに２つの帰還回路を設
け、帰還回路の切換を光結合電子スイッチで行うように
したので、切換時ノイズが出ないという効果がある。

【００５３】また、変化検出ローパスフィルタにおい
て、ＯＰアンプの帰還回路中のコンデンサを短絡する抵
抗器を設けたので、コンデンサが所定の時間内に放電
し、ノイズが連続してきた場合にも検出できるという効
果がある。

【００５４】実施の形態２．実施の形態２について、図
５から図１０を用いて説明する。上記実施の形態１で
は、ノイズが参照クロック２の周期が長くなったのと同
様の影響を与える場合に、基準クロックの周波数を安定
させる例について説明した。本実施形態では、ノイズが
実施の形態１のような影響を与える場合の他に、ノイズ
が図９のように参照クロック２の本来の周期よりも短い
周期でスレッシュホールドの上下に変動し、参照クロッ
ク２の周期が短くなったのと同様の影響を与える場合に
も基準クロックの周波数を安定させることが可能な例に
ついて説明する。図について説明すると、図５から図８
は上記実施の形態１の説明で使用した図であるがこの実
施の形態２の説明に援用するものであり、図５および図
６は定常動作時の説明図、図７および図８はノイズが入
った時の説明図である。また、図９はこの実施の形態２
において新たに説明するノイズの図、図１０はこの実施
の形態２における両方向エッジディテクタと時定数可変
ローパスフィルタの構成図である。図９は説明のためノ
イズを模式化したものである。

【００５５】構成を説明する。本実施形態の構成は、図
２に示した実施の形態1による基準クロック生成装置の
構成の、片方向エッジディテクタ１２を図１０の両方向
エッジディテクタ１２ａに、図２の時定数可変ローパス
フィルタ５を図１０の時定数可変ローパスフィルタ５に
それぞれ置換したものである。また、図２においては片
方向エッジディテクタ１２の出力は片方向エッジディテ
クタ出力１３のみであったが、図１０のように本実施形
態における両方向エッジディテクタ１２ａの出力は、１
３ａ、１３ｂで示した両方向エッジディテクタ出力Ａ、
両方向エッジディテクタ出力Ｂの２本となっている。他
の構成は図２と同様である。

【００５６】図１０の両方向エッジディテクタ１２ａ
は、図２の片方向エッジディテクタ１２と同様のコンデ
ンサＣＤ１２０、抵抗器ＲＩ１２１、ダイオードＤＡ１
２２、抵抗器ＲＪ１２３の他に、上記ダイオードＤＡ１
２２と方向が逆であるダイオードＤＡａ１２２ａおよび
抵抗器ＲＪａ１２３ａから構成される。このコンデンサ
ＣＤ１２０と抵抗器ＲＩ１２１とで微分回路が形成さ
れ、さらにダイオードＤＡ１２２により変化検出ローパ
スフィルタ出力１１が負の方向に変化した場合のみ両方
向エッジディテクタ出力Ａ１３ａが変化するが、これは
図２において変化検出ローパスフィルタ出力１１が負の
方向に変化した場合のみ片方向エッジディテクタ出力１
３が変化することと同様である。抵抗器ＲＪ１２３はこ
の変化のレベルを安定化するものであることも図２と同
様である。また、ダイオードＤＡａ１２２ａにより、変
化検出ローパスフィルタ出力１１が正の方向に変化した
場合のみ両方向エッジディテクタ出力Ｂ１３ｂが変化す
る。抵抗器ＲＪａ１２３ａはこの変化のレベルを安定化
するものである。

【００５７】すなわち、この両方向エッジディテクタ１
２ａにおいては、変化検出ローパスフィルタ出力１１が
負の方向に変化すると両方向エッジディテクタ出力Ａ１
３ａが変化し、変化検出ローパスフィルタ出力１１が正
の方向に変化すると両方向エッジディテクタ出力Ｂ１３
ｂが変化する。

【００５８】次に、図１０の時定数可変ローパスフィル
タ５の構成について説明するが、この時定数可変ローパ
スフィルタ５において、光結合電子スイッチＳＷＡ５７
Ｂおよび抵抗器ＲＥａ５８ａ以外は図２に示した実施の
形態１の構成と同様であり、抵抗器ＲＢ５２とコンデン
サＣＡ５３とからＯＰアンプＡ５０に関する第１の帰還
回路を形成し、抵抗器ＲＣ５４とコンデンサＣＢ５５お
よび抵抗器ＲＤ５６からＯＰアンプＡ５０に関する第２
の帰還回路を形成する。５７Ｃは発光ダイオードである
上記光結合電子スイッチＳＷＡ５７Ｂの発光部である。

【００５９】抵抗器ＲＤ５６の両端は図２と同様に光結
合電子スイッチＳＷ５７で短絡可能になっているが、本
実施形態においてはさらに光結合電子スイッチＳＷＡ５
７Ｂでも短絡可能であり、光結合電子スイッチＳＷ５７
の発光部５７Ａは上記両方向エッジディテクタ出力Ａ１
３ａに、光結合電子スイッチＳＷＡ５７Ｂの発光部５７
Ｃは上記両方向エッジディテクタ出力Ｂ１３ｂに、それ
ぞれ図１０に示した方向に接続されているさらに実施の形態１と同様に、抵抗器ＲＤ５６が短絡さ
れていない場合は、抵抗器ＲＢ５２の値が抵抗器ＲＤ５
６より十分小さいので、第１の帰還回路に流れる電流が
第２の帰還回路に流れる電流より十分大きくなり、この
時定数可変ローパスフィルタ５の時定数は小さい時定数
である第１の時定数Ｔ１とみなせる。また、上記抵抗器
ＲＤ５６が短絡されている場合は、抵抗器ＲＣ５４の抵
抗値が抵抗器ＲＢ５２より十分小さいので、第２の帰還
回路に流れる電流が第１の帰還回路に流れる電流より十
分大きくなり、この時定数可変ローパスフィルタ５の時
定数は大きい時定数である第２の時定数Ｔ２とみなすこ
とができ、位相比較器出力４が変動しても時定数可変ロ
ーパスフィルタ出力６は一定時間変化しない。ここで、
抵抗器ＲＡ５１の抵抗値をＲＡ、コンデンサＣＡ５３の
容量をＣＡ、コンデンサＣＢの容量をＣＢとして、Ｔ１
＝ＲＡ×ＣＡ、Ｔ２＝ＲＡ×ＣＢである。

【００６０】次に動作について下記の（１）（２）の場
合に分けて説明するが、（２）の参照クロック２にノイ
ズが入った場合については、ノイズの種類によりさらに
（２．１）（２．２）に分けて説明する。（１）定常状態：参照クロック２が安定しており、基準
クロック生成回路が安定に動作している場合（２）参照クロック２にノイズが入った場合（２．１）ノイズが図７（ａ）に示すように参照クロッ
ク２がＨＩＧＨレベルからＬＯＷレベルへのスレッシュ
ホールド以下になることを阻止する場合（２．２）ノイズが図９のように参照クロック２の本来
の周期よりも短い周期でスレッシュホールドの上下に変
動する場合

【００６１】（１）定常状態定常状態においては、実施の形態１と同様に、参照クロ
ック２と帰還クロック３は図５（ａ）に示すように一定
以下の位相差であり、位相比較器出力４は図５（ｂ）の
ようにフロート状態で安定している。このように位相比
較器出力４が安定している場合、時定数可変ローパスフ
ィルタ出力６も図５（ｃ）のように安定しており、電圧
制御型発振器７には一定電圧Ｖ１が加わるため、電圧制
御型発振器７から出力される基準クロック８は図５
（ｄ）のように一定の周波数（Ｎ×ｆ）となる。

【００６２】このとき、図６（ａ）のように変化検出ロ
ーパスフィルタ出力１１は一定値をとるので、図６
（ｂ）の実施の形態１の片方向エッジディテクタ出力１
３と同様に、両方向エッジディテクタ出力Ａ１３ａ、両
方向エッジディテクタ出力Ｂ１３ｂに出力は現れず、光
結合電子スイッチＳＷ５７および光結合電子スイッチＳ
ＷＡ５７ＢはＯＦＦを保つ。従って、抵抗器ＲＤ５６は
短絡されないので時定数可変ローパスフィルタ５の時定
数は小さい時定数である第１の時定数Ｔ１となり、高い
応答性を有している。定常動作において、このように時
定数可変ローパスフィルタ５の応答性が高いことが、こ
の基準クロック生成装置が生成する基準クロック８の周
波数の安定性を確保するという観点からは好ましい。

【００６３】（２）参照クロック２にノイズが入った場
合（２．１）ノイズが図７（ａ）に示すように参照クロッ
ク２がＨＩＧＨレベルからＬＯＷレベルへのスレッシュ
ホールド以下になることを阻止する場合このようなノイズが参照クロック２に入った場合は、実
施の形態１において説明したように参照クロック２の周
期が長くなって帰還クロック３の位相より一定値以上遅
れたのと同様の影響を与え、この基準クロック生成装置
は帰還クロック３の周期を参照クロック２に合わせて長
くするように動作する。実施の形態１で説明したよう
に、参照クロック２の位相が帰還クロック３の位相より
一定値以上遅れている場合は位相比較器出力４はＨＩＧ
Ｈレベルになるので、図７（ｂ）のように、ノイズが入
ってから最初の帰還クロック３の立ち上がりａ１（図７
（ａ）参照）から参照クロック２の立ち上がりａ２（図
７（ａ）参照）までＨＩＧＨレベルが維持される。

【００６４】位相比較器出力４が図７（ｂ）のように変
化すると、実施の形態１と同様に変化検出ローパスフィ
ルタ出力１１は図８（ａ）のように減少の方向に変化す
る。この結果、両方向エッジディテクタ出力Ａ１３ａは
図８（ｂ）の実施の形態１における片方向エッジディテ
クタ出力１３と同様にＧＮＤレベル以下に落ちるので、
光結合電子スイッチＳＷ５７の発光部５７Ａに電流が流
れ、抵抗器ＲＤ５６が短絡される。この時両方向エッジ
ディテクタ出力Ｂ１３ｂは変化しないので、光結合電子
スイッチＳＷＡ５７ＢはＯＦＦのままである。

【００６５】抵抗器ＲＤ５６が短絡されると、この時定
数可変ローパスフィルタ５の時定数は大きい時定数であ
る第２の時定数Ｔ２となり、応答が遅くなるため、図８
（ｃ）に示したように時定数可変ローパスフィルタ出力
６は位相比較器出力４の変動に応答せずに、ノイズの継
続時間が一定以下なら基準値Ｖ１を維持する。従って、
基準クロックの周波数がＮ×ｆで一定のまま維持され
る。

【００６６】この後、両方向エッジディテクタ出力Ａ１
３ａの絶対値が減少すると光結合電子スイッチＳＷ５７
の発光部５７Ａに流れる電流が減少し、ついには光結合
電子スイッチＳＷ５７がＯＦＦになるので抵抗器ＲＤ５
６が短絡されていない状態に戻り、時定数可変ローパス
フィルタ５の時定数は小さい時定数である第１の時定数
Ｔ１に戻る。

【００６７】（２．２）ノイズが図９のように参照クロ
ック２の本来の周期よりも短い周期でスレッシュホール
ドの上下に変動する場合このようなノイズが参照クロック２に入った場合は、上
記（２．１）の場合とは逆に参照クロック２の周期が短
くなって帰還クロック３の位相より一定値以上進んだの
と同様の影響を与え、この基準クロック生成装置は帰還
クロック３の周期を参照クロック２に合わせて短くする
ように動作する。実施の形態１で説明したように、参照
クロック２の位相が帰還クロック３の位相より一定値以
上進んでいる場合は位相比較器出力４はＬＯＷレベルに
なるので、上記（２．１）の説明では図７（ｂ）におい
てＨＩＧＨレベルであった部分が、この場合はＬＯＷレ
ベルとなる。

【００６８】位相比較器出力４が図７（ｂ）とはＨＩＧ
ＨレベルとＬＯＷレベルが反転した変化をすると、変化
検出ローパスフィルタ出力１１は図８（ａ）とは変化の
方向が反転して増加の方向に変化する。この結果、図１
０における両方向エッジディテクタ出力Ｂ１３ｂは、図
８（ｂ）の実施の形態１の片方向エッジディテクタ出力
１３とはＧＮＤレベルを挟んで上下対称形に増加しＧＮ
Ｄレベル以上になるので、光結合電子スイッチＳＷＡ５
７Ｂの発光部５７Ｃに電流が流れ、抵抗器ＲＤ５６が短
絡される。この時両方向エッジディテクタ出力Ａ１３ａ
は変化しないので、光結合電子スイッチＳＷ５７はＯＦ
Ｆのままである。

【００６９】抵抗器ＲＤ５６が短絡されると、この時定
数可変ローパスフィルタ５の時定数は大きい時定数であ
る第２の時定数Ｔ２となり、応答が遅くなるため、図８
（ｃ）に示したように時定数可変ローパスフィルタ出力
６は位相比較器出力４の変動に応答せずに、ノイズの継
続時間が一定以下なら基準値Ｖ１を維持する。従って、
基準クロックの周波数がＮ×ｆで一定のまま維持され
る。

【００７０】この後、両方向エッジディテクタ出力Ｂ１
３ｂの絶対値が減少すると光結合電子スイッチＳＷＡ５
７Ｂの発光部５７Ｃに流れる電流が減少し、ついには光
結合電子スイッチＳＷＡ５７ＢがＯＦＦになるので抵抗
器ＲＤ５６が短絡されていない状態に戻り、時定数可変
ローパスフィルタ５の時定数は小さい時定数である第１
の時定数Ｔ１に戻る。

【００７１】以上のように、この実施の形態２による基
準クロック生成装置は、通常は時定数可変ローパスフィ
ルタの時定数が小さいので基準クロックの周波数の安定
性が高く、また参照クロックにノイズが入った場合、こ
のノイズが参照クロックの周期が長くなったのと同様の
影響を与えるノイズであっても、参照クロックの周期が
短くなったのと同様の影響を与えるノイズであっても、
いずれの場合でもこのノイズを検出して時定数可変ロー
パスフィルタの時定数を大きくするので、ノイズが入っ
ても基準クロックの周波数が安定しているという効果が
ある。

【００７２】実施の形態３．実施の形態３について、図
７、図１１、図１２を用いて説明する。上記実施の形態
１では、参照クロック２にノイズが入って位相比較器出
力４が変動してから、時定数可変ローパスフィルタ５の
時定数が変わるまでの時間が無視できる場合について説
明したが、本実施形態ではこの時間が無視できない場合
にこの時間の影響を抑制する例について説明する。図に
ついて説明すると、図７はこの実施の形態３におけるノ
イズが入った時の説明図、図１１はこの実施の形態３に
よる基準クロック生成装置のブロック図、図１２はこの
実施の形態３の各信号の説明図である。図７、図１２は
動作の説明のため各部の波形を模式化したものである。

【００７３】構成を説明する。図１１に示した構成は、
図１に示した実施の形態１による基準クロック生成装置
の、位相比較器１と時定数可変ローパスフィルタ５の間
に時間遅れ要素１４を設けたものであり、この時間遅れ
要素１４は抵抗器ＲＫ１４１とコンデンサＣＥ１４２か
らなる。１５はこの時間遅れ要素１４の出力である時間
遅れ要素出力である。その他は実施の形態１と同様の構
成である。

【００７４】次に動作を説明する。本実施形態は、定常
状態の動作は実施の形態１と同様であり、参照クロック
２にノイズが入った場合のみ実施の形態１と動作が異な
るので、この場合についてのみ説明する。

【００７５】実施の形態１で説明したように、定常状態
で動作している際に図７（ａ）のように参照クロック２
に外部からノイズが入ると、位相比較器出力４が図７
（ｂ）のように変化する。定常状態では時定数可変ロー
パスフィルタ５の時定数は小さい時定数である第１の時
定数Ｔ１である。図１２（ａ）は図７（ｂ）と同じ位相
比較器出力４の変化を示す図であるが、この位相比較器
出力４が変化検出ローパスフィルタ１０に入力される
と、変化検出ローパスフィルタ１０内部の回路により遅
延を生じ、変化検出ローパスフィルタ出力１１は図１２
（ｂ）のように時間ｔｂ１遅れて変化する。片方向エッ
ジディテクタ出力１３もこれより遅れて変化し、さらに
時定数可変ローパスフィルタ５内の光結合電子スイッチ
ＳＷ５７の応答時間等を要するために、時定数可変ロー
パスフィルタ５の時定数が切り換わり大きい時定数であ
る第２の時定数Ｔ２になるのは、位相比較器出力４が変
化してから時間ｔｂ２経過した後となる。

【００７６】実施の形態１で説明したように、時定数可
変ローパスフィルタ５の時定数が位相比較器出力４の変
化と同時に大きい時定数である第２の時定数Ｔ２に切り
換わる場合は、時定数可変ローパスフィルタ出力６はノ
イズの継続時間が一定値以下なら変動しない。しかし、
本実施形態では時間ｔｂ２の間、時定数可変ローパスフ
ィルタ５の時定数は小さい時定数である第１の時定数Ｔ
１で応答性が高いため、仮に時間遅れ要素１４がない
と、時定数可変ローパスフィルタ出力６は図１２（ｄ）
のように位相比較器出力４の変化と同時に変化し始めて
しまい、時間ｔｂ２の後、大きい時定数である第２の時
定数Ｔ２に対応した大きさになる。この時定数可変ロー
パスフィルタ出力６の変動がグリッチとして現れ、電圧
制御型発振器７に加わるため、基準クロック８の周波数
も変動する。

【００７７】これに対して、図１１のように位相比較器
１と時定数可変ローパスフィルタ５の間に時間遅れ要素
１４を設けると、これは積分回路であるため時間遅れ要
素出力１５は図１２（ｅ）のようになだらかな変化を
し、これが時定数可変ローパスフィルタ５に入力される
ので時定数可変ローパスフィルタ出力６は図１２（ｆ）
のようにグリッチが小さくなり、電圧制御型発振器７に
加わる電圧の変動が小さくなるため、基準クロック８の
周波数の変動も小さい。

【００７８】以上のように、この実施の形態３による基
準クロック発生装置は、位相比較器と時定数可変ローパ
スフィルタの間に時間遅れ要素を設けたので、時定数可
変ローパスフィルタ５の時定数の切換が遅れても時定数
可変ローパスフィルタ出力のグリッチを抑制することが
可能であり、基準クロック８の周波数の変動が小さいと
いう効果がある。

【００７９】実施の形態４．実施の形態４について図
７、図１２、図１３を用いて説明する。実施の形態３で
は位相比較器１と時定数可変ローパスフィルタ５の間に
時間遅れ要素１１を入れて時定数可変ローパスフィルタ
出力６の変動を小さくする例を示したが、本実施形態で
は時定数可変ローパスフィルタ５と電圧制御型発振器７
の間にグリッチ防止回路を入れる例を示す。図について
説明すると、図７はこの実施の形態４におけるノイズが
入った時の説明図、図１２はこの実施の形態４の各信号
の説明図、図１３はこの実施の形態４による基準クロッ
ク生成装置のブロック図である。図７、図１２は動作の
説明のため各部の波形を模式化したものである。

【００８０】構成を説明する図１３に示した構成は、図
１に示した実施の形態１による基準クロック生成装置
の、時定数可変ローパスフィルタ５と電圧制御型発振器
７の間に、グリッチ除去回路１３を設けたものであり、
このグリッチ除去回路１３は抵抗器ＲＬ１６１とコンデ
ンサＣＦ１６２からなる。１７はこのグリッチ除去回路
の出力であるグリッチ除去回路出力である。その他は実
施の形態１と同様の構成である。

【００８１】次に動作を説明する。本実施形態は、定常
状態の動作は実施の形態１と同様であり、参照クロック
２にノイズが入った場合のみ実施の形態１と動作が異な
るので、この場合についてのみ説明する。

【００８２】実施の形態１で説明したように、定常状態
で動作している際に図７（ａ）のように参照クロック２
に外部からノイズが入ると、位相比較器出力４が図７
（ｂ）のように変化する。定常状態では時定数可変ロー
パスフィルタ５の時定数は小さい時定数である第１の時
定数Ｔ１である。図１２（ａ）は図７（ｂ）と同じ位相
比較器出力４の変化を示す図であるが、この位相比較器
出力４が変化検出ローパスフィルタ１０に入力される
と、変化検出ローパスフィルタ１０内部の回路により遅
延を生じ、変化検出ローパスフィルタ出力１１は図１２
（ｂ）のように時間ｔｂ１遅れて変化する。片方向エッ
ジディテクタ出力１３もこれより遅れて変化し、さらに
時定数可変ローパスフィルタ５内の光結合電子スイッチ
ＳＷ５７の応答時間等を要するために、時定数可変ロー
パスフィルタ５の時定数が切り換わり大きい時定数であ
る第２の時定数Ｔ２になるのは、位相比較器出力４が変
化してから時間ｔｂ２経過した後となる。

【００８３】実施の形態１で説明したように、時定数可
変ローパスフィルタ５の時定数が位相比較器出力４の変
化と同時に大きい時定数である第２の時定数Ｔ２に切り
換わる場合は、時定数可変ローパスフィルタ出力６はノ
イズの継続時間が一定値以下なら変動しない。しかし、
本実施形態では時間ｔｂ２の間、時定数可変ローパスフ
ィルタ５の時定数は小さい時定数である第１の時定数Ｔ
１で応答性が高いため、時定数可変ローパスフィルタ出
力６は図１２（ｄ）のように位相比較器出力４の変化と
同時に変化し始めてしまい、時間ｔｂ２の後、大きい時
定数である第２の時定数Ｔ２に対応した大きさになる。

【００８４】仮にグリッチ除去回路１６がないとする
と、この時定数可変ローパスフィルタ出力６の変動がグ
リッチとして現れ、電圧制御型発振器７に加わるため、
基準クロック８の周波数も変動する。これに対して、図
１３のように時定数可変ローパスフィルタ５と電圧制御
型発振器７の間にグリッチ除去回路１６を設けると、こ
れは積分回路であるためグリッチ除去回路出力１７は図
１２（ｇ）のようになだらかに変化し、これが電圧制御
型発振器７に加わるので、基準クロック８の周波数の変
動も小さい。

【００８５】以上のように、この実施の形態４による基
準クロック発生装置は、時定数可変ローパスフィルタと
電圧制御型発振器の間にグリッチ除去回路を設けたの
で、時定数可変ローパスフィルタ５の時定数の切換が遅
れて時定数可変ローパスフィルタ出力にグリッチが発生
しても、基準クロック８の周波数の変動は小さいという
効果がある

【００８６】実施の形態５．実施の形態１で図１および
図２に示したような基準クロック生成装置では、リセッ
ト動作時の電源変動などにより参照クロック２の周波数
が不安定で大きく変動することがある。この場合、帰還
クロック３の周波数も不安定であり、通常、一旦両者の
位相が大きくずれてその後再び位相が一致していくとい
う挙動を示す。

【００８７】この時の動作について、図１４（ａ）のよ
うにリセット動作時参照クロック２と帰還クロック３の
位相が偶然一致していたが、一旦帰還クロック３の位相
が参照クロック２の位相より進み、その後再び両者の位
相が一致していく場合を例に説明する。

【００８８】図１４（ｂ）のように位相比較器出力４は
当初フロート状態であるが、参照クロック２と帰還クロ
ック３の位相がずれると図１４（ｃ）に示したように位
相のずれに応じた幅の広いＨＩＧＨレベルのパルスを発
生し、位相ずれが小さくなるに従いパルス幅は小さくな
る。変化検出ローパスフィルタ出力１１も位相比較器出
力４を平滑化するとともに反転して出力するので、図１
４（ｃ）のように位相比較器出力４の急激な変動に対応
して一旦大きく負の方向に変動する。この結果、図１４
（ｄ）のように片方向エッジディテクタ出力１３がＧＮ
Ｄレベルより低くなり、光結合電子スイッチＳＷ５７の
発光部５７Ａが発光するので、時定数可変ローパスフィ
ルタ５の時定数は大きな時定数である第２の時定数Ｔ２
となる。

【００８９】一方、時定数可変ローパスフィルタ５はこ
の位相比較器出力４を平滑化するとともに反転するの
で、時定数可変ローパスフィルタ出力６は図１５（ａ）
のように基準値Ｖ１より大きな値から徐々に基準値Ｖ１
に収束する。図１５（ｂ）のように基準クロック８の周
波数はこの時定数可変ローパスフィルタ出力６に従うた
め徐々に低くなり、帰還クロック３の進み量を抑制する
方向に作用し、最終的に参照クロック２と帰還クロック
３の位相ずれが一定値以下に収束する。この時定数可変
ローパスフィルタ出力６が基準値Ｖ１に収束するために
要する時間（引き込み時間）ｔａは時定数可変ローパス
フィルタ５の時定数により左右され、時定数が大きくな
るほど長くなる。

【００９０】このように、実施の形態１で説明した図１
および図２の構成では、リセット動作時の電源変動など
で参照クロック２が大きく変動することが原因で、時定
数可変ローパスフィルタ５の時定数が大きくなることが
あり、その結果引き込み時間が長くなることがある。

【００９１】この実施の形態５は、リセット動作時に位
相比較器出力が変化検出ローパスフィルタに入力されな
いようにして時定数が大きくなることを防ぎ、引き込み
時間が長くなることを防止するものである。

【００９２】以下、実施の形態５について、図１６、図
１７を用いて説明する。図について説明すると、図１６
はこの実施の形態５による基準クロック生成装置のブロ
ック図、図１７ははこの実施の形態５の変形例よる基準
クロック生成装置のブロック図である。

【００９３】構成を説明する。図１６に示した構成は、
図１に示した実施の形態１による基準クロック生成装置
の、位相比較器１と変化検出ローパスフィルタ１０の間
に断続器１８を設けたものである。この断続器１８は、
インバータ１８１と断続スイッチである光結合電子スイ
ッチＳＷＢ１８２からなり、上記インバータ１８１の出
力であるインバータ出力１８１ａが上記光結合電子スイ
ッチＳＷＢ１８２の発光部１８２ａに入力される。１９
はシステムから入力され、リセット動作時に有意である
ＨＩＧＨレベルになるリセット信号ＲＳＴである。その
他は実施の形態１と同様の構成である。

【００９４】次に動作について説明する。この実施の形
態５による基準クロック生成装置においては、リセット
動作時の一定時間、システムから出されるリセット信号
ＲＳＴ１９が断続器１８に入力される。リセット信号Ｒ
ＳＴ１９はＨＩＧＨであるので、インバータ出力１８１
ａは有意でないＬＯＷになり、発光部１８２ａに電流は
流れず、光結合電子スイッチＳＷＢ１８２はＯＦＦのま
まとなる。この時、位相比較器１と変化検出ローパスフ
ィルタ１０の間は遮断されていることになり、位相比較
器出力４に変動があっても変化検出ローパスフィルタ出
力１１は変動しない。従って、片方向エッジディテクタ
出力１３も変動しないので、時定数可変ローパスフィル
タ５の時定数は、小さい時定数である第１の時定数Ｔ１
を維持し、引き込み時間が長くなることはない。

【００９５】リセット動作開始後一定時間経過すると、
リセット信号ＲＳＴ１９は解除されＬＯＷとなる。リセ
ット信号１９がＬＯＷになるとインバータ出力１８１ａ
はＨＩＧＨになるので発光部１８２ａに電流が流れ、光
結合電子スイッチＳＷＢ１８２がＯＮとなる。この時、
位相比較器１と変化検出ローパスフィルタ１０は電気的
に接続されるので、この基準クロック生成装置は図１に
示した実施の形態１と同様に動作するようになる。

【００９６】以上のように、この実施の形態５による基
準クロック生成装置は、リセット動作時の一定時間、位
相比較器と変化検出ローパスフィルタが遮断されるので
時定数可変ローパスフィルタの時定数が大きくなること
はなく、引き込み時間が長くなることが無いという効果
がある。

【００９７】また、以上の説明においては、断続器１８
はインバータ１８１ａと光結合電子スイッチＳＷＢ１８
２から構成される例を示したが、図１７のような構成に
してもよい。図１７において断続器１８は電界効果型ト
ランジスタである断続スイッチ１８３と抵抗器ＲＭ１８
４とからなっている。抵抗器ＲＭ１８４の大きさは変化
検出ローパスフィルタ１０の入力インピーダンスより十
分小さいものとする。リセット動作時、有意であるＨＩ
ＧＨレベルのリセット信号ＲＳＴ１９が断続器１８に入
力されると、断続スイッチ１８３がＯＮになるため変化
検出ローパスフィルタ１０の入力端子１０ａはＧＮＤレ
ベルに落ち、位相比較器出力４に変動があっても変化検
出ローパスフィルタ出力１１は変動しない。従って、片
方向エッジディテクタ出力１３も変動しないので、時定
数可変ローパスフィルタ５の時定数は、小さい時定数で
ある第１の時定数Ｔ１を維持し、引き込み時間が長くな
ることはないという効果がある。リセット動作開始後一
定時間経過すると、リセット信号ＲＳＴ１９はＬＯＷと
なる。リセット信号ＲＳＴ１９がＬＯＷになると断続ス
イッチ１８３はＯＦＦとなるが、抵抗器ＲＭ１８４は、
その抵抗値が変化検出ローパスフィルタ１０の入力イン
ピーダンスに比較して十分小さいため無視することがで
き、図１に示した実施の形態１と同様に動作するように
なる。

【００９８】

【発明の効果】以上のようにこの発明では、位相比較器
の出力から参照クロックにノイズが入ったことを検出し
ノイズ検出信号を出力するノイズ検出手段と、複数の時
定数の中から１つの時定数を選択可能であり、上記ノイ
ズ検出信号に応じて所定の時定数に切り換える時定数切
換手段を有する時定数可変ローパスフィルタとを備えた
ので、参照クロックにノイズが入ったときに時定数可変
ローパスフィルタの時定数を適切な値に切り換えること
が可能であり、参照クロックにノイズが入っても基準ク
ロックの周波数が安定しているという効果がある。

【００９９】また、上記時定数可変ローパスフィルタ
は、オペアンプと、直列接続された第１の抵抗器と第１
のコンデンサとからなり第１の時定数を決定する第１の
帰還回路と、直列接続された第２の抵抗器と第２のコン
デンサと時定数変更用抵抗器とからなり第２の時定数を
決定する第２の帰還回路とを有し、上記時定数切換手段
は上記ノイズ検出信号に従って動作する上記時定数変更
用抵抗器の両端を短絡可能な短絡スイッチとしたので、
参照クロックにノイズが入った場合に時定数可変ローパ
スフィルタの時定数を切り換えることが容易であるとい
う効果がある。

【０１００】また、上記第１のコンデンサの容量は上記
第２のコンデンサの容量より小さく、上記第１の抵抗器
の抵抗値は上記第２の抵抗器の抵抗値より大きくかつ上
記第１の抵抗器の抵抗値は上記時定数変更用抵抗器の抵
抗値より小さくしたので、簡単な構成で時定数可変ロー
パスフィルタの時定数を切り換えることが可能であると
いう効果がある。

【０１０１】また、上記短絡スイッチは光結合電子スイ
ッチであるので時定数切換時にノイズが発生しにくいと
いう効果がある。

【０１０２】また、上記ノイズ検出手段は上記位相比較
器出力の変化を検出する変化検出手段と、上記変化検出
手段の出力から上記位相比較器出力の変化方向を検出
し、この検出結果に対応した信号を上記ノイズ検出信号
として出力する変化方向検出手段からなるので、参照ク
ロックに入ったノイズの検出が正確に行えるという効果
がある。

【０１０３】また、上記変化検出手段は、直列接続され
た抵抗器とコンデンサからなるオペアンプに関する帰還
回路と、上記コンデンサと並列に設けられた抵抗器を有
するので、上記コンデンサの電荷が上記抵抗器を通して
放電され、参照クロックに入る連続したノイズを検出す
ることができるという効果がある。

【０１０４】また、上記変化方向検出手段は、上記変化
検出手段の出力を微分する微分回路と、該微分回路出力
が負の場合に導通するダイオードと該微分回路出力が正
の場合に導通するダイオードの少なくとも一方からなる
ので、参照クロックに入るノイズの種類に対応して柔軟
にノイズ検出が行えるという効果がある。

【０１０５】また、上記位相比較器と上記時定数可変ロ
ーパスフィルタの間に時間遅れ要素を設けたので、時定
数の切換に遅れが生じてもグリッチを軽減することが可
能であり、基準クロックの周波数が安定するという効果
がある。

【０１０６】また、上記時定数可変ローパスフィルタと
電圧制御型発振器の間にグリッチ除去回路を設けたの
で、グリッチが電圧制御型発振器に入力されず、基準ク
ロックの周波数が安定するという効果がある。

【０１０７】また、システムのリセット信号が入力され
る断続器を上記位相比較器と上記ノイズ検出手段の間に
設け、システムのリセット信号が有意の場合は上記断続
器が上記位相比較器と上記ノイズ検出手段の接続を遮断
するようにしたので、リセット動作時にノイズ検出手段
が動作して引き込み時間が長くなることを防ぐことがで
きるという効果がある。

【０１０８】また、上記断続器は上記システムのリセッ
ト信号が入力されるインバータと、上記インバータの出
力により上記位相比較器と上記ノイズ検出手段の接続を
断続する断続スイッチとからなり、上記断続スイッチは
上記インバータの出力が有意でない場合に上記位相比較
器と上記ノイズ検出手段の接続を遮断するようにしたの
で、リセット動作時にノイズ検出手段が動作して引き込
み時間が長くなることを防ぐことができるという効果が
ある。

【０１０９】また、上記断続器は上記位相比較器と上記
ノイズ検出手段の間に設けた抵抗器と、上記システムの
リセット信号により上記抵抗器の上記ノイズ検出手段側
とグランドとの間を断続する断続スイッチとからなり、
上記断続スイッチは上記システムのリセット信号が有意
の場合上記抵抗器の上記ノイズ検出手段側とグランドと
の間を短絡するようにしたので、リセット動作時にノイ
ズ検出手段が動作して引き込み時間が長くなることを防
ぐことができるという効果がある。

【０１１０】また、上記基準クロックを所定分周比に分
周して上記比較クロックを生成するディバイダを備えた
ので、基準クロックの周波数を柔軟に変更することが可
能であるという効果がある。

【図面の簡単な説明】

【図１】この発明の実施の形態１による基準クロック
生成装置のブロック図。

【図２】図１の各ブロック内の詳細な回路を示した
図。

【図３】一般的なローパスフィルタの構成図。

【図４】図３のローパスフィルタの動作の説明図。

【図５】従来の基準クロック生成装置およびこの発明
の実施の形態１における定常動作時の説明図。

【図６】この発明の実施の形態１における定常動作時
およびリセット動作時の説明図。

【図７】従来の基準クロック生成装置およびこの発明
の実施の形態１および実施の形態３におけるノイズが入
った時の説明図。

【図８】この発明の実施の形態１におけるノイズが入
った時の説明図。

【図９】この発明の実施の形態２における参照クロッ
クに入ったノイズの図。

【図１０】この発明の実施の形態２における構成図。

【図１１】この発明の実施の形態３による基準クロッ
ク生成装置のブロック図。

【図１２】この発明の実施の形態３および実施の形態
４における各信号の説明図。

【図１３】この発明の実施の形態４による基準クロッ
ク生成装置のブロック図。

【図１４】この発明の実施の形態１においてリセット
動作時に参照クロックが変動した場合の各信号の説明
図。

【図１５】この発明の実施の形態１においてリセット
動作時に参照クロックが変動した場合の各信号の説明
図。

【図１６】この発明の実施の形態５による基準クロッ
ク生成装置のブロック図。

【図１７】この発明の実施の形態５の変形例のブロッ
ク図。

【図１８】従来の基準クロック生成装置のブロック
図。

【図１９】従来の基準信号クロック装置のローパスフ
ィルタの図。

【図２０】従来の基準クロック生成装置のローパスフ
ィルタ出力と基準クロックの図。

【図２１】従来の他の基準クロック生成装置のブロッ
ク図。

【符号の説明】

１位相比較器２参照クロック３帰還クロック４位相比較器出力５時定数可変ローパスフィルタ６時定数可変ローパスフィルタ出力７電圧制御型発振器８基準クロック９ディバイダ１０変化検出ローパスフィルタ１０ａ入力端子１１変化検出ローパスフィルタ出力１２片方向エッジディテクタ１２ａ両方向エッジディテクタ１３片方向エッジディテクタ出力１３ａ両方向エッジディテクタ出力Ａ１３ｂ両方向エッジディテクタ出力Ｂ１４時間遅れ要素１５時間遅れ要素出力１６グリッチ除去回路１７グリッチ除去回路出力１８断続器１９リセット信号ＲＳＴ５０オペアンプＡ５１抵抗器ＲＡ５２抵抗器ＲＢ５３コンデンサＣＡ５４抵抗器ＲＣ５５コンデンサＣＢ５６抵抗器ＲＤ５７光結合電子スイッチＳＷ５７Ａ発光部５７Ｂ光結合電子スイッチＳＷＡ５７Ｃ発光部５８抵抗器ＲＥ５８ａ抵抗器ＲＥａ１００ＯＰアンプＢ１０１抵抗器ＲＦ１０２抵抗器ＲＧ１０３コンデンサＣＣ１０４抵抗器ＲＨ１２０コンデンサＣＤ、１２１抵抗器ＲＩ１２２ダイオードＤＡ１２２ａダイオードＤＡａ１２３抵抗器ＲＪ１２３ａ抵抗器ＲＪａ１４１抵抗器ＲＫ１４２コンデンサＣＥ１６１抵抗器ＲＬ１６２コンデンサＣＦ１８１インバータ１８１ａインバータ出力１８２光結合電子スイッチＳＷＢ１８２ａ発光部１８３断続スイッチ１８４抵抗器ＲＭ４００ローパスフィルタ４０１ローパスフィルタ出力４１０オペアンプ４１１抵抗器ＲＹ４１２抵抗器ＲＺ４１３コンデンサＣＹ５００オペアンプ５０１抵抗器ＲＸ５０２抵抗器ＲＹ５０３コンデンサＣＸ５０４入力５０５出力６００ロック検出部６０１短絡スイッチＳＷＣ６０２インバータ。

Claims

【特許請求の範囲】

【請求項１】参照用に供給される参照クロックの位相
と、該参照クロックと位相を比較される比較クロックの
位相とを比較して位相差に対応した信号を出力する位相
比較器と、上記位相比較器の出力から上記参照クロックにノイズが
入ったことを検出しノイズ検出信号を出力するノイズ検
出手段と、複数の時定数の中から１つの時定数を選択可能であり、
上記ノイズ検出信号に応じて所定の時定数に切り換える
時定数切換手段を有する、上記位相比較器の出力を平滑
化する時定数可変ローパスフィルタと、上記時定数可変ローパスフィルタの出力電圧に対応した
周波数を持つ基準クロックを出力し、該基準クロックを
上記比較クロックとして上記位相比較器に帰還させる電
圧制御型発振器とからなることを特徴とする基準クロッ
ク生成装置。
【請求項２】上記時定数可変ローパスフィルタはオペアンプと、直列接続された第１の抵抗器と第１のコンデンサとから
なる上記オペアンプに関する第１の帰還回路と、直列接続された第２の抵抗器と第２のコンデンサと時定
数変更用抵抗器とからなる上記オペアンプに関する第２
の帰還回路とを有し、上記時定数切換手段は上記ノイズ検出信号に従って動作
する上記時定数変更用抵抗器の両端を短絡可能な短絡ス
イッチであることを特徴とする請求項１に記載の基準ク
ロック生成装置。
【請求項３】上記第１のコンデンサの容量は上記第２
のコンデンサの容量より小さく、上記第１の抵抗器の抵
抗値は上記第２の抵抗器の抵抗値より大きくかつ上記第
１の抵抗器の抵抗値は上記時定数変更用抵抗器の抵抗値
より小さいことを特徴とする請求項２に記載の基準クロ
ック生成装置。
【請求項４】上記短絡スイッチは光結合電子スイッチ
であることを特徴とする請求項２に記載の基準クロック
生成装置。
【請求項５】上記ノイズ検出手段は上記位相比較器出
力の変化を検出する変化検出手段と、上記変化検出手段の出力から上記位相比較器出力の変化
方向を検出し、この検出結果に対応した信号を上記ノイ
ズ検出信号として出力する変化方向検出手段からなる請
求項１または請求項２に記載の基準クロック生成装置。
【請求項６】上記変化検出手段は、オペアンプと、直列接続された抵抗器とコンデンサからなる上記オペア
ンプに関する帰還回路と、上記コンデンサと並列に設けられた抵抗器を有すること
を特徴とする請求項５記載の基準クロック生成装置。
【請求項７】上記変化方向検出手段は、上記変化検出手段の出力を微分する微分回路と、上記微分回路出力が負の場合に導通するダイオードと上
記微分回路出力が正の場合に導通するダイオードの少な
くとも一方からなることを特徴とする請求項５記載の基
準クロック生成装置。
【請求項８】上記位相比較器と上記時定数可変ローパ
スフィルタの間に時間遅れ要素を設けたことを特徴とす
る請求項１から請求項７のいずれかに記載の基準クロッ
ク生成装置。
【請求項９】上記時定数可変ローパスフィルタと電圧
制御型発振器の間にグリッチ除去回路を設けたことを特
徴とする請求項１から請求項８のいずれかに記載の基準
クロック生成装置。
【請求項１０】システムのリセット信号が入力される
断続器を上記位相比較器と上記ノイズ検出手段の間に設
け、システムのリセット信号が有意の場合は上記断続器
が上記位相比較器と上記ノイズ検出手段の接続を遮断す
ることを特徴とする請求項１から請求項９のいずれかに
記載の基準クロック生成装置。
【請求項１１】上記断続器は上記システムのリセット
信号が入力されるインバータと、上記インバータの出力により上記位相比較器と上記ノイ
ズ検出手段の接続を断続する断続スイッチとからなり、上記断続スイッチは上記インバータの出力が有意でない
場合に上記位相比較器と上記ノイズ検出手段の接続を遮
断することを特徴とする請求項１０に記載の基準クロッ
ク生成装置。
【請求項１２】上記断続器は上記位相比較器と上記ノ
イズ検出手段の間に設けた抵抗器と、上記システムのリセット信号により上記抵抗器の上記ノ
イズ検出手段側とグランドとの間を断続する断続スイッ
チとからなり、上記断続スイッチは上記システムのリセット信号が有意
の場合上記抵抗器の上記ノイズ検出手段側とグランドと
の間を短絡することを特徴とする請求項１０に記載の基
準クロック生成装置。
【請求項１３】上記基準クロックを所定分周比に分周
して上記比較クロックを生成するディバイダを備えたこ
とを特徴とする請求項１から請求項１２のいずれかに記
載の基準クロック生成装置。