JP2000066918A - Scanning test device for circuit board - Google Patents

Scanning test device for circuit board

Info

Publication number
JP2000066918A
JP2000066918A JP10236020A JP23602098A JP2000066918A JP 2000066918 A JP2000066918 A JP 2000066918A JP 10236020 A JP10236020 A JP 10236020A JP 23602098 A JP23602098 A JP 23602098A JP 2000066918 A JP2000066918 A JP 2000066918A
Authority
JP
Japan
Prior art keywords
test
circuit board
external controller
module
boards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10236020A
Other languages
Japanese (ja)
Inventor
Haruhisa Taguchi
口 晴 久 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10236020A priority Critical patent/JP2000066918A/en
Publication of JP2000066918A publication Critical patent/JP2000066918A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make it possible to execute a test in system operation by widely developing a scanning test for a circuit board in a computer system. SOLUTION: The circuit board scanning test device is provided with plural circuit boards 1, 2 connected to a bus, selectors 3, 4 connected to respective circuit board 1, 2 and allowed to deter-mine whether the boards 1, 2 are to be tested or not in accordance with a test signal from an external controller 7 and a circuit for providing test pattern signals from the controller 7 to respective boards 1, 2 and sending output signals corresponding to the test pattern signals from the boards 1, 2 to the controller 7.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、計算機システムに
おける回路基板をテストするための装置に係り、とくに
回路基板をスキャンテストする装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for testing a circuit board in a computer system, and more particularly to an apparatus for performing a scan test on a circuit board.

【0002】[0002]

【従来の技術】計算機システムは、多くの回路基板によ
り構成されており、これら回路基板が正常動作すること
を絶えず確認しておく必要がある。この回路基板とは、
モジュールとして構成されたものも含む。そこで、従来
は計算機システムが停止しているときを利用して、計算
機システムに組み込まれている複数の回路基板につき基
板単位でテストを行っている。
2. Description of the Related Art A computer system is composed of many circuit boards, and it is necessary to constantly check that these circuit boards operate normally. This circuit board is
Also includes those configured as modules. Therefore, conventionally, a test is performed for each of a plurality of circuit boards incorporated in the computer system by using the time when the computer system is stopped.

【0003】また、モジュール構成になっている計算機
システムでは、特殊なブリッジICを用いたモジュール
または試験用モジュールを実装してテストを行ってい
る。
In a computer system having a modular configuration, a test is performed by mounting a module using a special bridge IC or a test module.

【0004】[0004]

【発明が解決しようとする課題】このように、従来の回
路基板テストは、計算機システムの動作中には行われて
いない。また、複数の基板をモジュールとするシステム
でスキャンテストを行うには、モジュール上に特殊なブ
リッジICを載せる必要がある。そのため、スキャンチ
ェーンの構成に制限があり、同一バス上では1個のモジ
ュールにしかアクセスできない。
As described above, the conventional circuit board test is not performed during the operation of the computer system. In addition, in order to perform a scan test in a system using a plurality of substrates as modules, it is necessary to mount a special bridge IC on the module. Therefore, the configuration of the scan chain is limited, and only one module can be accessed on the same bus.

【0005】本発明は上述の点を考慮してなされたもの
で、計算機システムにおける回路基板のスキャンテスト
をより幅広く展開することを目的とする。
The present invention has been made in view of the above points, and has as its object to develop a circuit board scan test in a computer system more widely.

【0006】[0006]

【課題を解決するための手段】上記目的達成のため、本
発明では、バスに結合された複数の回路基板と、前記回
路基板毎に設けられ、外部コントローラからのテスト信
号に応じて当該回路基板をテストするか否かを決定する
セレクタと、前記回路基板に対して前記外部コントロー
ラからのテストパターン信号を与えるとともに、このテ
ストパターン信号に応じた前記回路基板からの出力信号
を前記外部コントローラに送り出す回路とをそなえた回
路基板のスキャンテスト装置、を提供する。
According to the present invention, a plurality of circuit boards coupled to a bus are provided. Each of the circuit boards is provided in accordance with a test signal from an external controller. And a selector for determining whether or not to perform the test, and a test pattern signal from the external controller to the circuit board, and an output signal from the circuit board according to the test pattern signal sent to the external controller. Provided is a circuit board scan test apparatus provided with a circuit.

【0007】[0007]

【発明の実施の形態】図1は、本発明の第1の実施例の
構成を示すブロック線図である。この図において、10
はモジュール1,2が組み付けられた回路基板である。
モジュール1,2には、それぞれセレクタ3,4が接続
されており、またモジュール1,2相互間はバス5によ
り接続されている。
FIG. 1 is a block diagram showing a configuration of a first embodiment of the present invention. In this figure, 10
Is a circuit board on which modules 1 and 2 are assembled.
Selectors 3 and 4 are connected to the modules 1 and 2, respectively, and the modules 1 and 2 are connected to each other by a bus 5.

【0008】そして、モジュール1,2のテストによる
出力信号は、セレクタ3,4の何れかからパラレル/シ
リアル変換器6を介して、外部コントローラ7に取り出
される。
[0008] Output signals from the tests of the modules 1 and 2 are taken out from one of the selectors 3 and 4 to the external controller 7 via the parallel / serial converter 6.

【0009】このテストでは、次のような動作が行われ
る。まずスキャンテストプログラムを格納した外部コン
トローラ7からモジュール1,2に直接、テストパター
ン信号TCLK,TMSが与えられる。そして、これに
基づきモジュール1,2がセレクタ3,4の動作制御の
信号SELをセレクタ3,4に与えるとともに、パレレ
ル/シリアル変換器6を介して動作制御の信号SELを
外部コントローラに与える。また、モジュール1,2が
外部コントローラ7からセレクタ3,4を介してテスト
信号TDIを与えられると、セレクタ3,4を介してテ
スト出力TDOを外部コントローラ7に返す。
In this test, the following operation is performed. First, the test pattern signals TCLK and TMS are directly supplied to the modules 1 and 2 from the external controller 7 storing the scan test program. Then, based on this, the modules 1 and 2 supply the operation control signal SEL of the selectors 3 and 4 to the selectors 3 and 4, and also supply the operation control signal SEL to the external controller via the parallel / serial converter 6. When the module 1 or 2 receives the test signal TDI from the external controller 7 via the selectors 3 and 4, the module 1 returns the test output TDO to the external controller 7 via the selectors 3 and 4.

【0010】図2は、セレクタ3,4のデータチェイン
選択動作の内容を示したものである。セレクタ3,4
は、バウンダリスキャンチェインを切り換えるものであ
る。そして、モジュール1,2からのセレクション信号
SELのレベル(H,L)に応じて切替を行い、Hであ
ればテスト信号TDIをそのまま出力端子にTDOとし
て送出し、一方Lであればモジュール1,2に向けてモ
ジュールテスト信号MOD−TDIとして送り込み、モ
ジュール1,2からテスト出力信号MOD−TDOを得
て外部コントローラ7に送り出す。
FIG. 2 shows the contents of the data chain selecting operation of the selectors 3 and 4. Selector 3, 4
Switches the boundary scan chain. Switching is performed in accordance with the level (H, L) of the selection signal SEL from the modules 1 and 2. If H, the test signal TDI is sent to the output terminal as it is as TDO. The module test signal MOD-TDI is sent to the external controller 7 as the module test signal MOD-TDI.

【0011】簡単に言えば、セレクタ3,4は、セレク
ション信号SELのレベルに応じて外部コントローラ7
からのテスト信号を、モジュールを介して、あるいは介
さずに、外部コントローラに返す動作を行う、というこ
とである。
[0011] Briefly, the selectors 3 and 4 operate according to the level of the selection signal SEL.
To return the test signal from the external controller to or from the external controller with or without the module.

【0012】図3は、各モジュール1,2のテスト入出
力動作を示したものである。この例では、各モジュール
には、統一仕様の仮BSDLファイルが形成されてい
る。したがって、各モジュールは、バイパス命令、ID
読み出し命令が等しく、またIDコード長も等しくHビ
ットである。そして、各モジュールは何れも、図示しな
い3つのレジスタIR,バイパスレジスタBypass
−Rおよび識別データ用のID−Rをそなえており、I
D−Rの持つ識別データによりモジュールの種類、およ
びどのスロットに実装されているかの実装位置が分か
る。
FIG. 3 shows a test input / output operation of each of the modules 1 and 2. In this example, a temporary BSDL file having a uniform specification is formed in each module. Therefore, each module has a bypass instruction, ID
The read command is equal, and the ID code length is also equal and is H bits. Each module has three registers IR and a bypass register Bypass (not shown).
-R and ID-R for identification data.
The type of module and the mounting position in which slot the module is mounted can be known from the identification data of DR.

【0013】そして、モジュールが実装されているか否
かはハード的に検出する必要があり、この検出結果に基
づきモジュール非実装時のスキャンチェインを選択する
必要があるため、セレクタ3,4(図1)が設けられて
いる。
It is necessary to detect whether or not the module is mounted in a hardware manner, and it is necessary to select a scan chain when the module is not mounted based on the detection result. ) Is provided.

【0014】このようにしてIDコードを読み出すこと
によりモジュールの種類が分かれば、その種類に応じた
BSDLファイルを用いてテストデータを作成し、通常
のテストを行う。
If the type of the module is determined by reading the ID code in this way, test data is created using a BSDL file corresponding to the type, and a normal test is performed.

【0015】図4は、本発明の第2の実施例の構成を示
したブロック線図である。この実施例は、バウンダリス
キャンテストに対応するものであり、セレクタ3,4は
バウンダリスキャンチェインを切り換えるものであり、
モジュール1,2からのセレクト信号SELに応じてチ
ェインを切り換える。
FIG. 4 is a block diagram showing the configuration of the second embodiment of the present invention. This embodiment corresponds to a boundary scan test, and the selectors 3 and 4 switch the boundary scan chain.
The chains are switched according to the select signals SEL from the modules 1 and 2.

【0016】この実施例では、サービスプロセッサ8が
データスキャンの実施タイミングを制御する。このサー
ビスプロセッサ8は、コントロール部およびメモリを有
し、コントロール部はメモリに格納されたマイクロプロ
グラムによってバス5上のモジュールをプローブしてモ
ジュールの種類および実装位置を知る。
In this embodiment, the service processor 8 controls the data scan execution timing. The service processor 8 has a control unit and a memory. The control unit probes a module on the bus 5 by a microprogram stored in the memory to know the type and mounting position of the module.

【0017】回路基板10にモジュール1,2が実装さ
れると、モジュール1,2からセレクタ3,4に対して
セレクト信号が与えられ、これによりセレクタ3,4が
スキャンチェインを選択する。次いでサービスプロセッ
サ8は、マイクロプログラムに基づきバス5をアクセス
し、モジュールの実装位置と固有の識別IDを得る。こ
の実装位置および固有の識別IDを、サービスプロセッ
サ8が外部コントローラ7に送る。外部コントローラ7
は、これに基づきテストデータを作成しスキャンテスト
を実施する。
When the modules 1 and 2 are mounted on the circuit board 10, select signals are given from the modules 1 and 2 to the selectors 3 and 4, whereby the selectors 3 and 4 select a scan chain. Next, the service processor 8 accesses the bus 5 based on the microprogram to obtain the mounting position of the module and a unique identification ID. The service processor 8 sends the mounting position and the unique identification ID to the external controller 7. External controller 7
Creates test data based on this and performs a scan test.

【0018】[0018]

【発明の効果】本発明は上述のように、バスに結合され
た複数の回路基板を、外部コントローラからのテスト信
号に応じて当該回路基板をテストするか否かをセレクタ
が決定し、外部コントローラからのテストパターン信号
を与えるとともに、このテストパターン信号に応じた回
路基板からの出力信号を外部コントローラに送り出すよ
うにしたため、計算機システムにおける回路基板のスキ
ャンテストをより幅広く展開することができる。すなわ
ち、テスト用モジュールの作成が不要になり、スキャン
チェインの手動切り換えが不要になって、特殊なブリッ
ジICも不要になる。そして、バスを通してのボード間
テストも可能になる。
As described above, according to the present invention, a selector determines whether or not to test a plurality of circuit boards coupled to a bus in accordance with a test signal from an external controller. Since the test pattern signal is supplied to the external controller from the circuit board in accordance with the test pattern signal, a scan test of the circuit board in the computer system can be more widely developed. That is, creation of a test module becomes unnecessary, manual switching of scan chains becomes unnecessary, and a special bridge IC becomes unnecessary. Then, a test between boards through a bus can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の構成を示すブロック線
図。
FIG. 1 is a block diagram showing a configuration of a first exemplary embodiment of the present invention.

【図2】図1の実施例におけるセレクタの動作を示す説
明図。
FIG. 2 is an explanatory diagram showing an operation of a selector in the embodiment of FIG.

【図3】図1の実施例におけるモジュールと外部コント
ローラとの動作上の関係を示す説明図。
FIG. 3 is an explanatory diagram showing an operational relationship between a module and an external controller in the embodiment of FIG. 1;

【図4】本発明の第2の実施例の構成を示すブロック線
図。
FIG. 4 is a block diagram showing a configuration of a second exemplary embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,2 モジュール 3,4 セレクタ 5 バス 6 パラレル/シリアル変換器 7 外部コントローラ 8 サービスプロセッサ 10 回路基板 1, 2 module 3, 4 selector 5 bus 6 parallel / serial converter 7 external controller 8 service processor 10 circuit board

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】バスに結合された複数の回路基板と、 前記回路基板毎に設けられ、外部コントローラからのテ
スト信号に応じて当該回路基板をテストするか否かを決
定するセレクタと、 前記回路基板に対して前記外部コントローラからのテス
トパターン信号を与えるとともに、このテストパターン
信号に応じた前記回路基板からの出力信号を前記外部コ
ントローラに送り出す回路とをそなえた回路基板のスキ
ャンテスト装置。
A plurality of circuit boards coupled to a bus; a selector provided for each of the circuit boards, for determining whether or not to test the circuit board in response to a test signal from an external controller; A circuit board scan test apparatus comprising: a circuit that supplies a test pattern signal from the external controller to the board and sends an output signal from the circuit board to the external controller in accordance with the test pattern signal.
【請求項2】請求項1記載の回路基板のスキャンテスト
装置において、 前記テストパターン信号は、前記外部コントローラから
信号が与えられることにより前記回路基板をテストする
ための信号を形成するサービスプロセッサを有する回路
基板のスキャンテスト装置。
2. The circuit board scan test apparatus according to claim 1, further comprising: a service processor configured to generate a signal for testing the circuit board by receiving the test pattern signal from the external controller. Scan test equipment for circuit boards.
JP10236020A 1998-08-21 1998-08-21 Scanning test device for circuit board Pending JP2000066918A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10236020A JP2000066918A (en) 1998-08-21 1998-08-21 Scanning test device for circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10236020A JP2000066918A (en) 1998-08-21 1998-08-21 Scanning test device for circuit board

Publications (1)

Publication Number Publication Date
JP2000066918A true JP2000066918A (en) 2000-03-03

Family

ID=16994586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10236020A Pending JP2000066918A (en) 1998-08-21 1998-08-21 Scanning test device for circuit board

Country Status (1)

Country Link
JP (1) JP2000066918A (en)

Similar Documents

Publication Publication Date Title
KR100896538B1 (en) Electronic device
US5781560A (en) System testing device and method using JTAG circuit for testing high-package density printed circuit boards
EP1036338B1 (en) Boundary scan system with address dependent instructions
KR900018693A (en) Circuit Board Test System and Testing Method
KR100454989B1 (en) Boundary scan element and communication device made by using the same
JP3287539B2 (en) Processing system with test mechanism
JP5167904B2 (en) Scan control method, scan control circuit and apparatus
US20040163012A1 (en) Multiprocessor system capable of efficiently debugging processors
JPH1183956A (en) Integrated circuit
JPH06249919A (en) Interterminal-connection test method of semiconductor integrated circuit device
JP4992791B2 (en) Scan control method and apparatus
JP2000162277A (en) Semiconductor integrated circuit
US7930606B2 (en) Selectively debugging processor cores through instruction codes
JP3094983B2 (en) System logic test circuit and test method
JPS61155874A (en) Method and device for detecting fault of large-scale integrated circuit
JP2000066918A (en) Scanning test device for circuit board
KR970011582B1 (en) Large-scale integrated circuit device
EP2141597B1 (en) Semiconductor integrated circuit
JP3594340B2 (en) Testing equipment
JPH06213972A (en) Boundary scan cell circuit, boundary scan test circuit and their using method
JPH1026655A (en) Testing apparatus for lsi
JP2002286800A (en) Semiconductor testing device
Collins Design considerations in using 1149.1 as a backplane test bus
SU690648A1 (en) System for automatic programme checking of communication apparatus
JP2877505B2 (en) LSI mounting board and data processing device