JP2000049745A - Ｏｆｄｍ用プリディストータ - Google Patents

Abstract

(57)【要約】 【課題】 簡易な構成で高精度な非線形歪補償のできる
ＯＦＤＭ用プリディストータを提供する。 【解決手段】 ＯＦＤＭ用プリディストータ１００は、
各サブキャリアで伝送される送信データを入力し、この
送信データに基づき各サブキャリア及び帯域外の３次歪
を演算する歪発生回路１７と、増幅器で発生する非線形
歪の３次歪成分が増幅器の出力において相殺されるよう
に、演算された各サブキャリア及び帯域外の３次歪の位
相及び振幅を調整して出力する位相振幅調整回路１８
と、歪発生回路１７および位相振幅調整回路１８の処理
時間分、送信データを遅延調整する遅延回路１６と、遅
延回路１６の出力と位相振幅調整回路１８の出力とを対
応するサブキャリアどうしで合成する合成回路１９とか
らなるデジタル処理回路により構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＯＦＤＭ（Orthog
onal Frequency Division Multiplexing；以下「ＯＦＤ
Ｍ」と略記）装置の送信部で問題となる増幅器の非線形
歪を取り除くプリディストータに関するものである。

【０００２】

【従来の技術】始めに、ＯＦＤＭ装置の送信部（以下、
「ＯＦＭＤ送信部」と呼ぶ）の構成例について図５を用
いて説明する。ＱＰＳＫ（Quadrarure Phase Shift Key
ing）−ＯＦＤＭ送信部の場合、送信するデータ系列は
直列／並列変換器１によりサブキャリア数分（ｎ）の低
速シンボル列に変換されｎ個からなるマッピング回路２
にそれぞれ入力される。各マッピング回路２では１つの
サブキャリアで伝送する１低速シンボル当たりの２ビッ
トをＩ、Ｑデータとして割り当てられる。ここで、Ｉ、
Ｑデータは周波数軸上の複素数の実部、虚部に相当す
る。各マッピング回路２から出力されたＩ、Ｑデータ
は、逆ＦＦＴ回路３により、サブキャリア数分のｎ列を
シンボル期間毎に１回、時間軸上に変換され、並列／直
列変換器４により時系列データの複素数に変換される。
この逆ＦＦＴ回路３のＦＦＴサイズはｍ（＞ｎ）であ
り、一般には処理の高速化のため２の冪乗となってい
る。この時系列データはシンボル整形回路５によりガー
ドインターバルが付加され、ランプ処理が行われる。こ
のデジタル信号波形は、Ｄ／Ａ変換器８によりＤ／Ａ変
換されアナログ信号となる。アナログ信号となった後、
所定の低域通過フィルタ７により高周波を取り除かれ、
直交変調器８でベースバンド帯から中間周波数帯に変換
し、さらに周波数変換器９により無線周波数帯に移し、
最後に高出力な増幅器１０により所望出力レベルにして
出力する。

【０００３】ところでＯＦＤＭ送信部では、増幅器１０
において複数のサブキャリアを共通増幅するため非線形
歪の影響を受けやすい。図６に３次歪が発生しているＯ
ＦＤＭ変調波のスペクトラムを示す。相互に変調し合い
３次歪を発生する３つのサブキャリアの周波数をｆ１、
ｆ２、ｆ３とすると、変調波近傍ではｆ１＋ｆ２−ｆ３
の所に歪成分が生じる。３つのサブキャリアの全組み合
わせにおける歪の重ね合わせが全体の非線形歪となる。

【０００４】従来、このＯＦＤＭ送信部の後段に設置さ
れた増幅器１０の非線形歪の補償回路としてプリディス
トータが用いられている。その構成例を図７に示す。図
７に示すプリディストータは、増幅器１０に入力する前
の無線周波数帯あるいは中間周波数帯に配置されるが、
ここでは、図５における周波数変換器９と増幅器１０と
の間に設けられているものとする。まず、周波数変換器
９からの信号がこのプリディストータへ入力される。こ
の入力信号はプリディストータ内で２分岐され、一方の
信号は歪発生器１１により歪成分を意図的に作り、可変
移相器１２と可変減衰器１３によりこの歪成分の位相と
振幅が増幅器１０で生じる歪成分と等振幅・逆位相とな
るように調整される。もう一方の信号は遅延回路１４
で、歪発生器１１、可変移相器１２、可変減衰器１３の
おける遅延時間分だけ遅延調整される。そして、可変減
衰器１３と遅延回路１４からの信号が合成回路１５によ
り合成された後、増幅器１０に入力される。これによ
り、増幅器１０からの出力において歪が相殺される。な
お、上述したプリディストータの詳細については、例え
ば、野島、岡本、“マイクロ波ＳＳＢ−ＡＭ方式用プリ
ディストーション非線形歪補償回路、”電子情報通信学
会論文誌（Ｂ）。vol.j67-B.no.l pp.78-85（昭59-1）
を参照にされたい。

【０００５】

【発明が解決しようとする課題】図７に示すような従来
のプリディストータは、増幅器１０に入力する前の無線
周波数帯あるいは中間周波数帯に配置され、アナログ信
号に対して実現されている。よって、前述の歪発生回路
１１、可変移相器１２、可変減衰器１３及び遅延回路１
４にはアナログ回路が用いられていた。このため、各回
路の経年変化に対して可変移相器１２及び可変減衰器１
３は自動的に追従し長期安定性を達成する必要があっ
た。また、歪発生回路１１の出力における周波数特性の
平坦性が良好であることが要求されていた。さらに、ア
ナログ回路の多用することにより、装置の小型化、長期
安定性といった要求を満たすことが困難となる。

【０００６】本発明はこのような事情に鑑みてなされた
もので、簡易な構成で高精度な非線形歪補償のできるＯ
ＦＤＭ用プリディストータを提供することを目的とす
る。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、ＯＦＤＭ送信部において、後段に設置さ
れた増幅器の非線形歪を取り除くＯＦＤＭ用プリディス
トータであって、前記ＯＦＤＭ用プリディストータが、
各サブキャリアで伝送される送信データを入力し、該送
信データに基づき各サブキャリア及び帯域外の３次歪を
演算する歪発生回路と、前記増幅器で発生する非線形歪
の３次歪成分が該増幅器の出力において相殺されるよう
に、該演算された各サブキャリア及び帯域外の３次歪の
位相及び振幅を調整して出力する位相振幅調整回路と、
前記歪発生回路および位相振幅調整回路の処理時間分、
前記送信データを遅延調整する遅延回路と、前記遅延回
路の出力と前記位相振幅調整回路の出力とを対応するサ
ブキャリアどうしで合成する合成回路と、からなるデジ
タル処理回路により構成され、前記ＯＦＤＭ送信部を構
成する逆フーリエ変換回路に前記合成回路の出力と前記
位相振幅調整回路において調整された帯域外の３次歪と
が入力され、該逆フーリエ変換回路により逆フーリエ変
換されて時系列データが出力されることを特徴とするＯ
ＦＤＭ用プリディストータである。

【０００８】また、本発明は、ＯＦＤＭ送信部におい
て、後段に設置された増幅器の非線形歪を取り除くＯＦ
ＤＭ用プリディストータであって、前記ＯＦＤＭ用プリ
ディストータが、各サブキャリアで伝送される送信デー
タを入力し、該送信データに基づきサブキャリアに対し
帯域外の３次歪を演算する歪発生回路と、前記増幅器で
発生する非線形歪の帯域外の３次歪成分が相殺されるよ
うに、該演算された帯域外の３次歪の位相及び振幅を調
整して出力する位相振幅調整回路と、前記歪発生回路お
よび位相振幅調整回路の処理時間分、前記送信データを
遅延調整する遅延回路と、からなるデジタル処理回路に
より構成され、前記ＯＦＤＭ送信部を構成する逆フーリ
エ変換回路に前記遅延回路の出力と前記位相振幅調整回
路において調整された帯域外の３次歪とが入力され、該
逆フーリエ変換回路により逆フーリエ変換されて時系列
データが出力されることを特徴とするＯＦＤＭ用プリデ
ィストータである。

【０００９】

【発明の実施の形態】以下、本発明の一実施形態による
ＯＦＤＭ用プリディストータを図面を参照して説明す
る。

【００１０】（第１の実施の形態）図１は、本発明の第
１の実施の形態によるＯＦＤＭ送信部の構成を示した図
である。本実施の形態におけるＯＦＤＭ送信部は、図５
に示すＯＦＤＭ送信部に対し、ＯＦＤＭ用プリディスト
ータ１００がｎ個のマッピング回路２と逆ＦＦＴ回路
３’との間に挿入された構成となっている。ここで、図
５に示す逆ＦＦＴ回路３では、サブキャリア数分のｎ列
の入力信号があり、このｎ列の入力信号をシンボル周期
毎に一回、逆フーリエ変換して時系列データを出力する
のに対し、図１に示す逆ＦＦＴ回路３’では、サブキャ
リア数分のｎ列とその帯域外の（ｒ−ｎ）列の入力信号
があり、このｒ（＝ｎ＋（ｒ−ｎ））列の入力信号をシ
ンボル周期毎に一回、逆フーリエ変換して時系列データ
を出力する点で異なる。ただし、列数ｒは逆ＦＦＴ回路
３’のＦＦＴサイズｍ以下であるものとする。それ以外
の入力からマッピング回路２までと、並列／直列変換器
４以降は図５と同じである。なお、図１において、並列
／直列変換器４以降のシンボル整形回路５、Ｄ／Ａ変換
回路６、低域通過フィルタ７、直交変調器８、周波数変
換器９、増幅器１０は、紙面の都合から省略してある。
また、図１において、図４の各部に対応する部分には同
一の符号を付け、その説明を省略し、以下では本実施の
形態のＯＦＤＭ用プリディストータ１００を詳細に説明
する。

【００１１】ＯＦＤＭ用プリディストータ１００は、図
１に示すように、歪発生回路１７、位相振幅調整回路１
８、遅延回路１６、サブキャリア数分のｎ個の合成回路
１９とからなるデジタル処理回路により構成される。こ
こで、歪発生回路１７は、各サブキャリアで伝送される
送信データ、すなわちそれぞれのマッピング回路２から
の信号を入力し、この送信データに基づき各サブキャリ
ア及び帯域外の３次歪を演算する。演算される３次歪の
列数をｒ（ｒ＞ｎ）とすると、ｎ列がサブキャリアの３
次歪であり、それ以外の（ｒ−ｎ）列が帯域外の３次歪
となる。位相振幅調整回路１８は、増幅器１０で発生す
る非線形歪の３次歪成分が増幅器１０の出力において相
殺されるように、歪発生回路１７で演算された各サブキ
ャリア（ｎ列）及び帯域外（（ｒ−ｎ）列）の３次歪の
位相及び振幅を調整して出力する。なお、ｎ列のサブキ
ャリアの３次歪に関する出力信号は、対応する各合成回
路１９に対して出力され、（ｒ−ｎ）列の帯域外の３次
歪に関する出力信号は、逆ＦＦＴ回路３’に対し出力さ
れる。遅延回路１６は、歪発生回路１７および位相振幅
調整回路１８に対して並列に接続され、歪発生回路１７
および位相振幅調整回路１８の処理時間分、前述の送信
データを遅延調整する。そして、合成回路１９は、遅延
回路１６の出力と位相振幅調整回路１８の出力とを対応
するサブキャリアどうしで合成し、その合成信号を逆Ｆ
ＦＴ回路’に対し出力する。

【００１２】なお、ＯＦＤＭ送信部において、Ｄ／Ａ変
換器６以前の処理は、すべてデジタル処理となることか
ら、ＯＦＤＭ用プリディストータ１００もデジタル信号
処理を行うデジタル処理回路により構成される。

【００１３】次に、ＯＦＤＭ用プリディストータ１００
の動作を説明する。まず、ｎ個のマッピング回路２の出
力は２分岐され、一方の信号は後で詳細に説明する歪発
生回路１７に入力される。そして、歪発生回路１７にお
いて、サブキャリア数分のｎ列の３次歪と（ｒ−ｎ）列
の帯域外の３次歪を演算により発生させる。歪発生回路
１７で演算された合計ｒ列（＝ｎ＋（ｒ−ｎ））の３次
歪は位相振幅調整回路１８に入力される。そして、入力
された３次歪別に位相及び振幅が調整されて出力され
る。なお、各列の３次歪の位相調整量および振幅調整量
は、増幅器１０で発生する非線形歪の３次歪成分が増幅
器１０の出力において相殺される、すなわち逆位相、同
振幅となるように初期値として予め設定されており、こ
の初期値に基づき位相及び振幅の調整が行われるものと
する。また、サブキャリアに関するｎ列の３次歪に関す
る位相振幅調整回路１８の出力信号は各サブキャリアに
対応する合成回路１９にそれぞれ出力され、（ｒ−ｎ）
列の帯域外の３次歪に関する出力信号は逆ＦＦＴ回路
３’に対して出力される。マッピング回路２の出力のも
う一方は遅延回路１６に入力される。そして、遅延回路
１６において、歪発生回路１７及び位相振幅調整回路１
８の処理時間だけ遅延調整されて出力される。この遅延
回路１６の出力と位相振幅調整回路１８の出力のうちの
ｎ列の各サブキャリアの３次歪がｎ個の合成回路１９に
よって合成され、逆ＦＦＴ回路３’に対して出力され
る。以上が、ＯＦＤＭ用プリディストータ１００の動作
である。

【００１４】なお、逆ＦＦＴ回路３’には、合成回路１
９のそれぞれの出力と位相振幅調整回路１８の出力のう
ち（ｒ−ｎ）列の帯域外の３次歪成分が逆ＦＦＴ回路
３’に入力されて、これらｒ列の信号がシンボル期間毎
に逆フーリエ変換により時間軸上に変換される。そし
て、この時間軸上に変換されたｍ列の信号は、並列／直
列変換器４により時系列データの複素数に変換され、以
降は図５で説明した通りの処理が各回路により行われ
る。

【００１５】次に、図１で示した歪発生回路１７の構成
例を図２に示す。図２に示すように、歪発生回路１７
は、ｎ個のサブキャリアの周波数から３次歪を発生する
組み合わせを選択する選択回路３０と、ｎ個のマッピン
グ回路から入力されるｎ個の送信信号の位相データθ１
〜θｎを順に記憶するメモリ２０と、求めた３次歪の演
算結果を周波数単位で記憶するメモリ２５と、メモリ２
０の記憶内容を利用して選択回路３０で選択された組み
合わせの歪成分を計算する演算回路２３と、選択回路３
０で選択された組み合わせの周波数に相当するメモリ２
５のアドレスを演算する演算回路２４と、演算回路２４
で演算されたアドレスの歪成分をメモリ２５から呼び出
しこの歪成分に演算回路２３で演算された歪成分を加え
て演算回路２４で演算されたアドレスに格納する合成回
路２６とにより構成されている。なお、演算の終了段階
でメモリ２５に記憶された値が、ｒ列の３次歪成分とし
て、位相振幅調整回路１８に出力される。

【００１６】次に図２に示す歪発生回路１７の動作を説
明する。はじめに、サブキャリアに１からｎの番号を付
け、対応する送信信号の位相データθ１からθｎをメモ
リ２０に格納する。ここで言う位相信号とは、ｎ個の各
マッピング回路２の出力データのことをいい、前述の動
作はマッピング回路２から信号が入力されることにより
行われる。なお、１からｎのサブキャリアの番号は、サ
ブキャリアの周波数の低い順であるものとする。またメ
モリ２５は、歪成分が発生する周波数単位数に対応して
−ｎから２ｎまでのアドレスを持ち、マッピング回路２
から信号が入力される段階で、全て０の値に初期化され
る。

【００１７】次に、歪発生回路１７は、メモリ２０への
位相データの格納およびメモリ２５の初期化が終了する
と、歪成分の演算を開始する。ここで、ｎ波のサブキャ
リアのうち相互に変調し合い３次歪を発生する３波の番
号をそれぞれｎ１、ｎ２、ｎ３とすると、前述したよう
に３次歪はｓ＝ｎ１＋ｎ２−ｎ３の所に生じ、ｎ波から
選択した３波のサブキャリアの全組み合わせにおける重
ね合わせとなる。さらに細かくいえば次の３つの条件
（ｎ１≦ｎ２，ｎ１≠ｎ３，ｎ２≠ｎ３）を満足する組
み合わせとなる。そこで、上述の条件を満たす３波の組
み合わせを順に選択していくために、選択回路３０は、
前述のｎ１、ｎ２、ｎ３にそれぞれ対応する番号をカウ
ントしていくための３台のカウンタ２１ａ，２１ｂ，２
１ｃを備えている。ここで、図２の選択回路３０の構成
から分かるように、ｎ１とｎ３に対応したカウンタ２１
ａ，２１ｃは１からｎまで１ずつ順にカウントアップを
行い、ｎ２に対応したカウンタ２１ｂはｎ１からｎまで
１ずつ順にカウントアップを行う。なお、各カウンタ２
１ａ〜２１ｃのカウント初期値は入力部「start」に入
力される値であり、各カウンタ２１ａ〜２１ｃは入力部
「＋１」に信号が入力される毎にカウントアップを行
う。また、各カウンタ２１ａ〜２１ｃの出力部「out」
からはカウント値が出力され、カウント値がｎを越える
と出力部「reset」からリセット信号を出力するともに
カウント値が入力部「start」に入力されている値にリ
セットさせる。本実施の形態では、初期段階で各カウン
タのカウント値は全て「１」にセットされ、ｎ３に対応
したカウンタ２１ｃら順繰りに１からｎまでカウントア
ップをしていく。そして、カウンタ２１ｃのカウント値
がｎに達すると、次にカウンタ２１ｃのカウント値が
「１」にリセットされるとともに、カウンタ２１ｂのカ
ウント値がカウントアップされる。また、カウンタ２１
ｂのカウント値がｎに達すると、次にカウンタ２１ａの
カウント値がカウントアップされるとともに、カウンタ
２１ｂのカウント値がカウンタ２１ａのカウント値と等
しい値にリセットされる。

【００１８】一方、条件回路２２ａ，２２ｂによって条
件（ｎ１≠ｎ３，ｎ２≠ｎ３）を満たさない（ｎ１，ｎ
２，ｎ３）の組み合わせは除かれる。すなわち、条件回
路２２ａは、ｎ３に関するカウンタ２１ｃのカウント値
とｎ１に関するカウンタ２１ａのカウント値の比較を行
い２つのカウント値が一致する場合に、信号ｃ１を出力
する。また、条件回路２２ｂは、ｎ３に関するカウンタ
２１ｃのカウント値とｎ２に関するカウンタ２１ｂのカ
ウント値の比較を行い２つのカウント値が一致する場合
に、信号ｃ２を出力する。また、これら条件回路２２
ａ、２２ｂの出力信号は、出力先をカウンタ２１ｃの入
力部「+1」とする論理和回路２７となっていることか
ら、（ｎ１≠ｎ３，ｎ２≠ｎ３）を満たさない（ｎ１，
ｎ２，ｎ３）の組み合わせの場合、カウンタ２１ｃが直
ちにカウントアップされる。その結果、条件（ｎ１≠ｎ
３，ｎ２≠ｎ３）を満たさない（ｎ１，ｎ２，ｎ３）の
組み合わせは歪成分の演算から除かれることになる。

【００１９】３次歪を発生する組み合わせになると、そ
の組み合わせ（ｎ１，ｎ２，ｎ３）が、選択回路３０よ
り出力される。そして、演算回路２３は、この組み合わ
せ（ｎ１，ｎ２，ｎ３）に対応したメモリ２０のアドレ
スを参照することで、この時の送信信号の位相データ
（θｎ１，θｎ２，θｎ３）をメモリ２０から呼び出
す。そして、歪成分φを φ＝θｎ１＋θｎ２−θｎ３ として計算し、出力する。また、選択回路３０より出力
された組み合わせ（ｎ１，ｎ２，ｎ３）は演算回路２４
にも入力される。そして、この演算回路２４は、この組
み合わせにおいて歪成分が演算される周波数に相当する
メモリ２５のアドレスｓを ｓ＝ｎ１＋ｎ２−ｎ３ として計算する。なお、ｓの最小値は組み合わせが（ｎ
１＝１、ｎ２＝１、ｎ３＝ｎ）の場合の（−ｎ＋２）で
あり、ｓの最大値は組み合わせが（ｎ１＝ｎ、ｎ２＝
ｎ、ｎ３＝１）の（２ｎ−１）となり、メモリ２５のア
ドレスの範囲（−ｎから２ｎ）に収まる。次に、合成回
路２６は、メモリ２５から演算回路２４で演算されたア
ドレスｓに格納されている歪成分φｓを呼び出す。そし
て、歪成分φｓに演算回路２３で演算された歪成分φを
加えて、再度メモリ２５のアドレスｓに加算した歪成分
値（φｓ＋φ）を格納する。メモリ２５は、この更新過
程を終えたら完了パルスｃ３を発生させ、次の組み合わ
せのため、ｎ３に関するカウンタ２１ｃをカウントアッ
プさせる。

【００２０】以上が全組み合わせについて繰り返され
る。こうして歪発生回路１７で計算された歪成分の結果
が周波数単位でメモリ２５に記憶される。そして、演算
を終了するとメモリ２５に記憶された各値が、ｒ列の３
次歪成分として、位相振幅調整回路１８に出力される。
ここで、メモリ２５から出力される値は、実際に歪成分
の演算が行われるアドレス範囲（−ｎ＋２）から（２ｎ
−１）に格納されたｒ＝（３ｎ−２）列の値とする。な
お、メモリ２５は初期値として０がセットされることか
ら、アドレス範囲（−ｎ）から（２ｎ）に格納されたｒ
＝（３ｎ＋１）列の値を位相振幅調整回路１８に出力し
ても問題ない。ここで、メモリ２５に格納された歪成分
のうち、アドレス範囲１〜ｎに格納されたｎ個の歪成分
が、各サブキャリアに関する３次歪成分であり、それ以
外の（ｒ−ｎ）個が帯域外の３次歪成分となる。なお、
メモリ２５のアドレス範囲を−ｎから２ｎとするのでな
く、実際に歪成分の演算が行われるアドレス範囲（−ｎ
＋２）から（２ｎ−１）としてもよい。

【００２１】以上説明した歪発生回路１７は、カウンタ
や加算のみの演算回路といった小規模のゲート数で構成
できる回路および容量の少ないメモリのみから構成され
ている。よって、歪発生回路１７は、ゲート数、メモリ
容量が少ない規模で実現できる。

【００２２】以上のように本実施の形態のＯＦＤＭ用プ
リディストータ１００は、歪発生回路１７で演算、出力
される周波数毎の３次歪が、位相振幅調整回路１８によ
り増幅器１０の出力において３次歪が相殺されるように
位相と振幅が調整される。このように、周波数毎に逆特
性の３次歪を発生させて歪補償を行うため広帯域信号に
対しても高精度な非線形歪補償が可能となる。また、Ｏ
ＦＤＭ用プリディストータ１００は、デジタル回路とし
て構成されるため、アナログ回路のような経年劣化がな
く、装置を小型化することができる。

【００２３】（第２の実施の形態）図３は、本発明の第
２の実施の形態によるＯＦＤＭ送信部の構成を示した図
である。第１の実施形態に示すＯＦＤＭ用プリディスト
ータ１００が各サブキャリア及び帯域外の３次歪を補償
するのに対し、本実施の形態のＯＦＤＭ用プリディスト
ータ１０１は、帯域外輻射成分を減衰させることを目的
としてサブキャリアに対し帯域外となる３次歪の補償の
みを行う点において相違する。以下では、本実施の形態
におけるＯＦＤＭ用プリディストータ１０１を図３を参
照して説明する。

【００２４】本実施の形態におけるＯＦＤＭ送信部も第
１の実施の形態と同様に、図５に示すＯＦＤＭ送信部に
対し、ＯＦＤＭ用プリディストータ１０１がｎ個のマッ
ピング回路２と逆ＦＦＴ回路３’との間に挿入された構
成となっている。本実施の形態のＯＦＤＭ送信部は、本
実施の形態のＯＦＤＭ用プリディストータ１０１が第１
の実施の形態のＯＦＤＭ用プリディストータ１００と構
成が異なる点を除いて同じである。そこで、以下では本
実施の形態のＯＦＤＭ用プリディストータ１０１を図面
を参照して詳細に説明する。

【００２５】ＯＦＤＭ用プリディストータ１０１は、図
３に示すように、歪発生回路１７’、位相振幅調整回路
１８’、遅延回路１６とからなるデジタル処理回路によ
り構成される。ここで、歪発生回路１７’は、各サブキ
ャリアで伝送される送信データ、すなわちそれぞれのマ
ッピング回路２からの信号を入力し、この送信データに
基づきサブキャリアに対し帯域外となる３次歪を演算す
る。ここでは、演算される帯域外の３次歪の列数を（ｒ
−ｎ）列とする。位相振幅調整回路１８’は、増幅器１
０で発生する非線形歪の帯域外の３次歪成分が相殺され
るように、演算された帯域外の３次歪の位相及び振幅を
調整して出力する。なお、（ｒ−ｎ）列の帯域外の３次
歪に関する出力信号は、逆ＦＦＴ回路３’に対し出力さ
れる。遅延回路１６は、歪発生回路１７’および位相振
幅調整回路１８’の処理時間分、前述の送信データを遅
延調整する。なお、遅延調整されたｎ列の送信データ
は、逆ＦＦＴ回路３’に対し出力される。

【００２６】なお、ＯＦＤＭ送信部において、Ｄ／Ａ変
換器６以前の処理は、すべてデジタル処理となることか
ら、ＯＦＤＭ用プリディストータ１０１もデジタル信号
処理を行うデジタル処理回路により構成される。

【００２７】次に、ＯＦＤＭ用プリディストータ１０１
の動作を説明する。まず、ｎ個のマッピング回路２の出
力は２分岐され、一方の信号は後で詳細に説明する歪発
生回路１７’に入力される。そして、歪発生回路１７’
において、（ｒ−ｎ）列の帯域外の３次歪を演算により
発生させる。歪発生回路１７’で演算された合計（ｒ−
ｎ）列の帯域外の３次歪は位相振幅調整回路１８’に入
力される。そして、（ｒ−ｎ）列の帯域外の３次歪別に
位相及び振幅が調整されて出力される。なお、各列の３
次歪の位相調整量および振幅調整量は、増幅器１０で発
生する非線形歪の３次歪成分が増幅器１０の出力におい
て相殺される、すなわち逆位相、同振幅となるように初
期値として予め設定されているものとする。そして、位
相振幅調整回路１８’からの（ｒ−ｎ）列の帯域外の３
次歪に関する出力信号は逆ＦＦＴ回路３’に対して出力
される。マッピング回路２の出力のもう一方は遅延回路
１６に入力される。そして、遅延回路１６において、歪
発生回路１７’及び位相振幅調整回路１８’の処理時間
だけ遅延調整されて、逆ＦＦＴ回路３’に対し出力され
る。以上が、ＯＦＤＭ用プリディストータ１０１の動作
である。

【００２８】なお、逆ＦＦＴ回路３’には、遅延回路か
らのｎ列の送信データと位相振幅調整回路１８’の（ｒ
−ｎ）列の帯域外の３次歪成分が入力されて、これらｒ
列の信号がシンボル期間毎に逆フーリエ変換により時間
軸上に変換される。そして、この時間軸上に変換された
ｍ列の信号は、並列／直列変換器４により時系列データ
の複素数に変換され、以降は図５で説明した通りの処理
が各回路により行われ、後段の増幅器１０の出力では帯
域外の３次歪が相殺される。

【００２９】次に、図３で示した歪発生回路１７’の構
成例を図４に示す。図４の歪発生回路１７’は、図２の
歪発生回路１７とほぼ構成が同じであることから、図４
において図２の各部に対応する部分には同一の符号を付
けてその説明を省略し、相違点のみを以下で説明する。

【００３０】まず、選択回路３０’において、各サブキ
ャリアの周波数における歪成分の演算を行わないため
に、演算回路２４で演算されたアドレス値ｓが １≦ｓ
≦ｎの場合、すなわち発生する歪が帯域内にある場合を
除くための条件回路２２ｃをさらに設けていている点が
異なる。この条件回路２２ｃの出力ｃ４は、論理和回路
２７’に入力されていることから、アドレス値ｓが条件
１≦ｓ≦ｎ を満たす場合、直ちにｎ３に関するカウ
ンタ２１ｃがカウントアップされることになり、帯域内
の歪成分の演算を行わないようになる。また、演算され
た歪成分を格納するメモリ２５’のアドレス範囲は（−
ｎ）から２ｎとしても、その中のアドレス範囲１からｎ
は帯域内の歪成分演算結果の格納領域となることから、
実質的に使用されないことになる。なお、アドレス範囲
１からｎは使用されないことから、図４に示すようにメ
モリ２５’のアドレス範囲を論理的に（−ｎ）〜０、
（ｎ＋１）〜２ｎとしてもよい。以上が、図２の歪発生
回路１７に対する相違点である。

【００３１】なお、歪成分演算が終了の後、メモリ２
５’に格納された帯域外の歪成分が、ｒ列の帯域外の３
次歪として、逆ＦＦＴ回路３’へ出力される。

【００３２】このように、本実施の形態のＯＦＤＭ用プ
リディストータ１０１は、サブキャリア周波数帯内であ
る帯域内の歪成分が自身の伝送品質劣化に対して問題に
ならず、むしろ、帯域外輻射が隣接するチャネルに与え
る干渉を軽減させる場合に利用できる。また、第１の実
施の形態のＯＦＤＭ用プリディストータ１００よりも演
算量が少なくて済む。

【００３３】以上、第１および第２の実施の形態におい
て、ＯＦＤＭ用プリディストータは、歪補償効果の大き
い３次歪を補償する回路として説明したが、これに限定
されるものではなく、より高次の歪補償も行うようにし
てもよい。

【００３４】また、この発明の実施の形態を図面を参照
して詳述してきたが、具体的な構成はこの実施形態に限
られるものではなく、この発明の要旨を逸脱しない範囲
の設計等も含まれる。

【００３５】

【発明の効果】以上説明したように、本発明によるＯＦ
ＤＭ用プリディストータによれば、下記の効果を得るこ
とができる。

【００３６】各サブキャリアで伝送される送信データか
ら歪発生回路を用いて周波数単位で３次歪を演算し、こ
の歪を増幅器で発生する非線形歪が相殺されるように位
相振幅調整回路により位相振幅調整を行い、主信号と合
わせて逆ＦＦＴ回路に入力している。このように、周波
数単位で歪補償を行っているため広帯域信号に対しても
高精度な非線形歪補償が可能となる。また、本発明のＯ
ＦＤＭ用プリディストータは、デジタル回路として構成
されるため、アナログ回路のような経年劣化がなく、装
置を小型化することができる。また、増幅器で発生する
帯域外の３次歪のみを相殺するように構成することで、
特に非線形歪の帯域外輻射が問題になる場合に、この帯
域外輻射のみを減衰させて隣接チャネル干渉を抑えるこ
とができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態によるＯＦＤＭ送信
部の構成を示した図である。

【図２】 図１の歪発生回路の構成例を示した図であ
る。

【図３】 本発明の第２の実施形態によるＯＦＤＭ送信
部の構成を示した図である。

【図４】 図３の歪発生回路の構成例を示した図であ
る。

【図５】 一般的なＯＦＤＭ送信部の構成を示した図で
ある

【図６】 ３次歪が発生しているＯＦＤＭ変調波のスペ
クトラムを示した図である。

【図７】 従来のプリディストータの一構成例を示した
図である。

【符号の説明】

１ 直列／並列変換器 ２ マッピン
グ回路 ３、３’ 逆ＦＦＴ回路 ４ 並列／直
列変換器 ５ シンボル整形回路 ６ Ｄ／Ａ変
換器 ７ 低域通過フィルタ ８ 直交変調
器 ９ 周波数変換器 １０ 増幅器 １６ 遅延回路 １７，１７’
歪発生回路 １８，１８’位相振幅調整回路 １９ 合成回
路 ２０，２５ メモリ ２１ａ，２１
ｂ，２１ｃ カウンタ ２２ａ，２２ｂ，２２ｃ 条件回路 ２３，２４
演算回路 ２６ 合成回路 ２７，２７’
論理和回路 １００，１０１ ＯＦＤＭ用プリディストータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＯＦＤＭ送信部において、後段に設置さ
   れた増幅器の非線形歪を取り除くＯＦＤＭ用プリディス
   トータであって、 前記ＯＦＤＭ用プリディストータは、 各サブキャリアで伝送される送信データを入力し、該送
   信データに基づき各サブキャリア及び帯域外の３次歪を
   演算する歪発生回路と、 前記増幅器で発生する非線形歪の３次歪成分が該増幅器
   の出力において相殺されるように、該演算された各サブ
   キャリア及び帯域外の３次歪の位相及び振幅を調整して
   出力する位相振幅調整回路と、 前記歪発生回路および位相振幅調整回路の処理時間分、
   前記送信データを遅延調整する遅延回路と、 前記遅延回路の出力と前記位相振幅調整回路の出力とを
   対応するサブキャリアどうしで合成する合成回路と、 からなるデジタル処理回路により構成され、 前記ＯＦＤＭ送信部を構成する逆フーリエ変換回路に前
   記合成回路の出力と前記位相振幅調整回路において調整
   された帯域外の３次歪とが入力され、該逆フーリエ変換
   回路により逆フーリエ変換されて時系列データが出力さ
   れることを特徴とするＯＦＤＭ用プリディストータ。
2. 【請求項２】 ＯＦＤＭ送信部において、後段に設置さ
   れた増幅器の非線形歪を取り除くＯＦＤＭ用プリディス
   トータであって、 前記ＯＦＤＭ用プリディストータは、 各サブキャリアで伝送される送信データを入力し、該送
   信データに基づきサブキャリアに対し帯域外の３次歪を
   演算する歪発生回路と、 前記増幅器で発生する非線形歪の帯域外の３次歪成分が
   相殺されるように、該演算された帯域外の３次歪の位相
   及び振幅を調整して出力する位相振幅調整回路と、 前記歪発生回路および位相振幅調整回路の処理時間分、
   前記送信データを遅延調整する遅延回路と、からなるデ
   ジタル処理回路により構成され、 前記ＯＦＤＭ送信部を構成する逆フーリエ変換回路に前
   記遅延回路の出力と前記位相振幅調整回路において調整
   された帯域外の３次歪とが入力され、該逆フーリエ変換
   回路により逆フーリエ変換されて時系列データが出力さ
   れることを特徴とするＯＦＤＭ用プリディストータ。