JP2000049142A - Ti除去方法 - Google Patents

Ti除去方法

Info

Publication number
JP2000049142A
JP2000049142A JP10211146A JP21114698A JP2000049142A JP 2000049142 A JP2000049142 A JP 2000049142A JP 10211146 A JP10211146 A JP 10211146A JP 21114698 A JP21114698 A JP 21114698A JP 2000049142 A JP2000049142 A JP 2000049142A
Authority
JP
Japan
Prior art keywords
film
forming
ticl
flow rate
tisi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10211146A
Other languages
English (en)
Other versions
JP3171245B2 (ja
Inventor
Koji Watabe
宏治 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21114698A priority Critical patent/JP3171245B2/ja
Publication of JP2000049142A publication Critical patent/JP2000049142A/ja
Application granted granted Critical
Publication of JP3171245B2 publication Critical patent/JP3171245B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体装置を構成するコンタクト底部にTi
Si2層を形成するときに、コンタクトホール内の層間絶
縁膜上に堆積した未反応Tiを簡便に取り除く方法を提
供する。 【解決手段】 原料ガスTiCl4の有する成膜反応とエ
ッチング反応の二面性、すなわちガスの流量比や基板温
度によってどちらの反応が優勢になるかが決定されるこ
と、および、下地の違いによる反応性の差を利用するこ
とによる、目的とする領域へのTiSi2成膜、Ti除去。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置を構成
する電極材料であるTiSi2層を形成するときに絶縁膜
上に堆積した未反応Tiを、簡便に取り除く方法に関す
る。
【0002】
【従来の技術】シリサイド技術は、コンタクトホールや
MOSFET構造作成における、いわゆるサリサイド技
術等において、ULSIの電極形成技術として重要であ
る。従来、このサリサイド化技術では、スパッタ法等で
Tiを堆積、これを熱処理してシリサイド化する方法が
一般的であった。しかし近年、ULSIの微細化に伴
い、スパッタ法では高アスペクト比のコンタクトホール
に段差被覆性良くTiを堆積できなくなっている。特
に、コンタクトホール底部にTiを効率良く堆積するこ
とは困難である。
【0003】このような状況を踏まえて、段差被覆性の
改善に効果があるCVD法によるTi膜堆積技術が注目
されてきた。
【0004】例えば、プラズマCVD法による一般的な
TiSi2層の形成では、Ar/H2/TiCl4雰囲気中で基板
を600℃程度に加熱しながらTi膜を堆積させる。こ
のとき、Tiは露出した下地Siとシリサイド化反応を起
こす。
【0005】この場合、素子分離等により選択的に形成
された層間絶縁膜、例えばシリカ膜上にもTiが堆積す
る。このTiは、リーク電流の原因となるため、除去さ
れることが望ましい。一般的なTi除去方法としては、
22、NH4OH、H2Oを混合した溶液を用いて選択
的に除去するウェットプロセスと、Cl2、BCl3、Si
Cl4等の塩素系ガスを用いたプラズマエッチングによる
ドライプロセスが挙げられる。Ti除去後、試料は再び
CVD装置へ搬送され、TiN等のバリア膜の形成がお
こなわれる。
【0006】
【発明が解決しようとする課題】以上、電極技術では、
Ti堆積、シリサイド化、電極とのバリアメタルである
TiNの形成が必須である。この中に存在する絶縁膜上
に堆積したTi除去工程は、工程数の増大や歩留まり低
下の大きな原因となる。特に、常温でおこなわれるH2
2+NH4OH+H2O溶液を用いたウェットプロセス
は、高温でおこなわれるクラスターツールによるTiSi
2成膜とその後に続くTiNバリアメタル形成の連続性を
損なう。一方、プラズマエッチングによるTi除去工程
は、エッチング用チャンバーやエッチング用ガスライン
の増設が必要となり、工程数の増加と装置の大型化が問
題となる。
【0007】本発明は、TiSi2膜、TiN膜形成の連続
性を損なうことなく、また、従来のTiプラズマCVD
装置をそのまま使用し、TiSi2形成に使用したガス種
をそのまま用いることにより、簡便にTiを除去する方
法を提供する。
【0008】
【課題を解決するための手段】本発明は、シリコン基板
上に素子領域を形成後、その上に層間絶縁膜を堆積し、
所定個所にホールを形成してなる半導体材料の表面に、
少なくともTiCl4とH2を含むガスのプラズマ解離雰囲
気下でTi膜を堆積し、シリコン膜上に堆積した該Ti膜
をシリサイド化反応によりTiSi2にした後、堆積時よ
りもTiCl4の流量をH2の流量に対して増加させること
で、層間絶縁膜上に堆積したTi膜を除去し、その後、
表面にバリア膜を形成するホールの形成方法に関するも
のである。
【0009】なお、本発明における「ホール」とは、コ
ンタクトホールおよびヴィアホールを指す。
【0010】プラズマCVD法によるTiSi2膜形成に
おいて、原料ガスとして使用するTiCl4は、成膜反応
とエッチング反応とを引き起こす。それぞれの反応は、
ガスの流量比や基板温度によってどちらの反応が優勢に
なるかが決定される。また、それぞれの反応性は下地の
種類によっても異なる。例えば、下地がSi、TiSi2
SiO2上での成膜速度、あるいは、エッチング速度はそ
れぞれ異なる。本発明では、原料ガスTiCl4の有する
成膜とエッチング反応の二面性、および、下地の違いに
よる反応性の差を利用することにより、目的とする領域
へのTiSi2成膜、Ti除去をおこなう。
【0011】
【発明の実施の形態】TiCl4とH2との流量比を変える
ことにより、成膜反応とエッチング反応とを制御するこ
とが可能となる。TiCl4とH2とを用いたプラズマCV
D法では、プラズマの安定化のためにArを加えるが、
基板温度600℃程度でTiSi2膜の形成をおこなう場
合、TiSi2成膜時のTiCl4/H2流量比が0.01程度
で効率良く堆積される。このとき、露出したSi上で、
Tiはシリサイド化反応によりTiSi2となるが、SiO2
上においては、シリサイド化反応は起こらず、Ti膜が
堆積する。続いて、TiCl4/H2の値を大きくしてプラ
ズマを発生させると、Ti膜のエッチングが起こる。こ
の場合、0.6≦TiCl4/H2≦1.0とするのがTi膜の
エッチング効率と、SiO2、TiSi2膜のエッチング抑
制の点から好ましく、より好ましくはTiCl4/H2〜0.
75である。
【0012】なお、TiCl4/H2>1.0なる条件におい
ては、SiO2、TiSi2膜のエッチング反応が顕著にな
るため、好ましくない。
【0013】Tiをエッチングする反応をおこなう温度
は、TiSi2、Siのエッチング量を抑制でき、かつ、T
iのエッチング量を確保する観点から600℃以上、7
00℃未満が好ましく、より好ましくは600〜650
℃である。実施例ではコンタクトホール埋め込みプロセ
スについて説明するが、多層配線におけるヴィアホール
においても有効である。
【0014】
【実施例】図1に、本実施例で用意した試料の概略図を
示す。以下に、試料の作成方法を簡単に説明する。n-
Si(100)基板上1にフィールド酸化膜2を選択的に
形成し、露出したSi基板にBを注入する。熱処理によ
り拡散層を活性化し、0.1μm程度の浅いp+拡散層4を
形成する。続いて、層間絶縁膜としてCVD-SiO2
3を2.5μm堆積し、拡散層上にコンタクトホールを
形成する。尚、開口径は約0.5μmであり、したがっ
てこのコンタクトホールのアスペクト比は約5である。
最後に、希フッ酸液で洗浄し、拡散層上の自然酸化膜を
除去する。洗浄後、試料は直ちにECR-CVD装置へ
搬入され、本発明によるプロセスに従って拡散層上にT
iSi2層を形成し、その後、絶縁膜上のTiを除去する。
【0015】[実施例1] (TiSi2成膜条件)TiSi2成膜条件の一例を以下に示
す。TiSi2成膜時間は、20min.で、膜厚は300Å
程度である。 Ar流量 ; 50sccm H2流量 ; 20sccm TiCl4流量 ; 0.03sccm 基板温度 ; 600℃ マイクロ波パワー; 1000W 本条件でTiSi2膜を形成したときの試料断面図を図2
に示す。Si基板上に堆積したTi膜はシリサイド化反応
を起こし、TiSi2膜6となるが、SiO2膜3上に堆積
したTi膜5はそのまま残る。
【0016】(Ti除去プロセス)次に、Ti堆積をおこな
ったチャンバー内で、Ti堆積に使用したガス種を変え
ずに、流量だけを変化させてTi除去プロセスをおこな
った。Ti除去プロセス条件の一例を以下に示す。Ti除
去時間は、7min.とした。 Ar流量 ; 50sccm H2流量 ; 20sccm TiCl4流量 ; 12sccm 基板温度 ; 600℃ マイクロ波パワー; 1000W 本条件で、Ti膜5をエッチングしたときの試料断面図
を図3に示す。Ti膜の堆積したSiO2膜3やコンタク
ト底部のTiSi2層6にダメージを与えることなく、目
的とするTi膜5だけを取り除くことができた。
【0017】Ti除去後、同一チャンバー内で、N2/N
3/TiCl4雰囲気中でTiN膜7を作成した。図4にそ
の模式図を示す。SiO2上のTiを除去したことによ
り、コンフォーマルなTiN膜7が形成された。
【0018】以上のようにして良好なTiN/TiSi2
造を、目的とするコンタクト底部に形成できた。
【0019】[参考例1] (Ti除去プロセス:H2流量依存性)本実施例では、実施
例1で示したTi除去プロセス条件を以下のように変化
させた。尚、エッチング時間は7min.とした。また、
Ti除去プロセスをおこなう直前までの試料作成条件
は、すべて同一とした。 Ar流量 ; 50sccm H2流量 ; 0-30sccm TiCl4流量 ; 10sccm 基板温度 ; 600℃ マイクロ波パワー; 1000W 水素流量が30sccmの条件でTiをエッチングした場
合、SiO2側壁や登頂部にTi膜が残留した。本条件
は、TiCl4流量と比較してH2流量が多い。水素は原料
ガスを還元すること、および、原料ガスの分解によって
生成される塩素と結合し、塩素による基板のエッチング
反応を抑制する働きがある。したがって、水素流量を増
加させた場合、Tiのエッチング反応が抑制され、エッ
チング時間を長くする必要がある。一方、水素流量が5
sccmの条件でTiをエッチングした場合、Ti膜は完全
に除去されるが、同時にSiO2膜やコンタクトホール底
部のTiSi2膜もエッチングされた。水素流量が少ない
領域ではエッチング種が過剰となり、その結果、SiO2
やTiSi2に対するエッチングが大きくなったと考えら
れる。
【0020】以上のような条件で、Tiを除去した後、
同一チャンバー内で、N2/NH3/TiCl4雰囲気中でTi
N膜を作成した。いずれの場合もコンフォーマルなTi
N膜が形成されたものの、Ti除去が不十分であった
り、TiSi2層がエッチングされているため、リーク電
流が増加した。
【0021】ここで、試料上に現われる様々な下地(T
i、TiSi2、Si、SiO2)に対して、TiあるいはSiの
エッチング量の水素流量依存性を図5に示す。下地の種
類にかかわらず、水素流量の増加とともにエッチング量
が減少していることが分かる。水素は原料ガスを還元す
ること、および、原料ガスの分解によって生成される塩
素と結合し、塩素による基板のエッチング反応を抑制す
る働きがある。またエッチング量は、水素流量0-30s
ccmの範囲でTi>TiSi2>Si>SiO2の順に大き
い。水素流量が少ない領域(0-10sccm)では、TiSi
2、Siのエッチング量が大きいため、目的としない領域
もエッチングしてしまう。
【0022】逆に、水素流量が多い領域(30sccm)で
はTiのエッチング量が減少し、プロセスに時間がかか
る。
【0023】図5より、TiSi2、Siのエッチング量を
抑制でき、かつ、Tiのエッチング量を確保できる条件
は、H2=20sccm程度のときである。以上、下地の種
類によるエッチング量の違いから、Tiを選択的にエッ
チングすることができる。
【0024】[参考例2] (Ti除去工程;TiCl4流量依存性)本実施例では、実施
例1で示したTi除去プロセス条件を以下のように変化
させた。尚、エッチング時間は7min.とした。また、
Ti除去プロセスをおこなう直前までの試料作成条件
は、実施例1での条件とすべて同一とした。 Ar流量 ; 50sccm H2流量 ; 20sccm TiCl4流量 ; 0-30sccm 基板温度 ; 600℃ マイクロ波パワー; 1000WTiCl4流量が0-5sc
cmの条件でTiをエッチングした場合、SiO2側壁や登
頂部にTi膜が残留した。本条件は、TiCl4流量と比較
してH2流量が多い。したがって、比較例1で述べたの
と同じ理由により、基板のエッチング反応が抑制された
と考えられる。一方、TiCl4流量が15-30sccmの
条件でTiをエッチングした場合、Ti膜は完全に除去さ
れるが、同時にSiO2膜やコンタクトホール底部のTi
Si2膜もエッチングされた。
【0025】ここで、試料上に現われる様々な下地(T
i、TiSi2、Si、SiO2)に対して、TiあるいはSiの
エッチング量のTiCl4流量依存性を図6に示す。下地
の種類にかかわらず、TiCl4流量の増加とともにエッ
チング量が増加していることが分かる。これは、原料ガ
スであるTiCl4が水素ラジカルと反応、分解すること
によって生成される塩素系エッチング種が増加するため
である。エッチング量は、TiCl4流量0-15sccmの
範囲でTi>TiSi2>Si>SiO2の順に大きい。TiC
l4流量が少ない領域(0-5sccm)では、Tiのエッチン
グ量が少ないため、プロセスに時間がかかる。逆に、T
iCl4流量が多い領域(15-30sccm)ではSi、TiSi
2のエッチング量が増加し、目的としない領域をエッチ
ングする。図6より、TiSi2、Siのエッチング量を抑
制でき、かつ、Tiのエッチング量を確保できる条件
は、TiCl4=12sccm程度のときである。
【0026】以上、参考例1、2より明らかなように、
TiCl4/H2流量比が、下地のTi膜や、SiO2、TiSi
2膜のエッチング量を決定する。Ti除去プロセス条件を
変化させ、Tiの除去効果と下地に与える影響とを詳細
に検討した結果、目的とするTi膜だけを効率よく除去
する最適な条件は、0.6≦TiCl4/H2≦1のときであ
る。
【0027】[参考例3] (Ti除去工程;基板温度依存性)本実施例では、実施例
1で示したTi除去プロセス条件を以下のように変化さ
せた。尚、エッチング時間は7min.とした。また、Ti
除去プロセスをおこなう直前までの試料作成条件は、実
施例1での条件とすべて同一とした。 Ar流量 ; 50sccm H2流量 ; 20sccm TiCl4流量 ; 12sccm 基板温度 ; 500-750℃ マイクロ波パワー; 1000W 基板温度500-550℃の条件でTiをエッチングした
場合、SiO2側壁や登頂部にTi膜が残留した。また、
基板温度700-750℃の条件でTiをエッチングした
場合、Ti膜は完全に除去されるが、同時にSiO2膜や
コンタクトホール底部のTiSi2膜もエッチングされ
た。
【0028】図7に様々な下地を用いた時の、Tiある
いはSiのエッチング量の基板温度依存性を示す。図7
から、下地の種類にかかわらず、基板温度の上昇ととも
にエッチング量が増加していることが分かる。これは、
プラズマ中で生成される塩素系エッチング種と基板とが
反応するのに必要なエネルギーが、基板から熱エネルギ
ーとして供給されるためである。エッチング量の増加
は、基板温度500-750℃の範囲でTi>TiSi2
Si>SiO2の順に大きい。基板温度が低いとき(500
℃)、Tiのエッチング量は少ないため、プロセスに時間
がかかる。一方、基板温度が高い領域(700-750
℃)ではSi、TiSi2のエッチング量が増加し、目的と
しない領域をエッチングする。
【0029】図7から、TiSi2、Siのエッチング量を
抑制でき、かつ、Tiのエッチング量を確保できる条件
は、基板温度=600-650℃のときである。
【0030】
【発明の効果】以上説明したように、本発明を用いるこ
とによって、新規にガスを導入することなく、簡便にT
i膜を除去することができる。したがって、プロセスの
連続性を損なうことなく、リーク電流の少ないTiN/T
iSi2構造を容易に形成することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例で使用した、半導体装置の断面
図。
【図2】本発明の実施例で使用した、半導体装置の製造
工程を示す断面図。
【図3】本発明の実施例で使用した、半導体装置の製造
工程を示す断面図。
【図4】本発明の実施例で使用した、半導体装置の製造
工程を示す断面図。
【図5】本発明の実施例で使用した、Ti、TiSi2、S
i、SiO2基板のエッチング量と水素流量依存性。
【図6】本発明の実施例で使用した、Ti、TiSi2、S
i、SiO2基板のエッチング量とTiCl4流量依存性。
【図7】本発明の実施例で使用した、Ti、TiSi2、S
i、SiO2基板のエッチング量と基板温度依存性。
【符号の説明】
1 シリコン基板 2 フィールド酸化膜 3 層間絶縁膜(CVD SiO2膜) 4 p+拡散層 5 Ti膜 6 TiSi2膜 7 TiN膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K057 DA19 DB08 DB15 DD01 DE01 DE20 DG02 DG07 DG12 DN01 4M104 AA01 BB25 CC01 DD07 DD43 DD65 DD79 DD84 DD90 FF13 FF16 HH13 5F004 AA16 BA14 BB14 BB26 CA04 DA00 DA23 DA24 DA30 DB08 EA27 EB01 EB02 EB03

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 絶縁膜上に堆積したTi膜を、少なくと
    もTiCl4とH2を含み、TiCl4/H2導入比0.6以上、
    1.0以下のガスのプラズマ解離雰囲気に置くことにより
    TiをエッチングするTi除去方法。
  2. 【請求項2】 基板温度600℃以上、700℃未満で
    Tiをエッチングすることを特徴とする、請求項1に記
    載のTi除去方法。
  3. 【請求項3】 シリコン基板上に素子領域を形成後、そ
    の上に層間絶縁膜を堆積し、該層間絶縁膜の所定個所に
    ホールを形成した後少なくともTiCl4とH2を含むガス
    のプラズマ解離雰囲気下でTi膜を堆積し、シリコン膜
    上に堆積した該Ti膜をシリサイド化反応によりTiSi2
    にした後、前記Ti膜の堆積時よりもTiCl4の流量をH
    2の流量に対して増加させることで、層間絶縁膜上に堆
    積したTi膜を除去し、その後、表面にバリア膜を形成
    するホールの形成方法。
  4. 【請求項4】 前記Ti除去工程がTiCl4/H2導入比
    0.6以上、1.0以下でTiをエッチングする方法であ
    る、請求項3に記載のホールの形成方法。
  5. 【請求項5】 前記Ti除去工程が基板温度600℃以
    上、700℃未満でTiをエッチングする方法である、
    請求項3または4に記載のホールの形成方法。
  6. 【請求項6】 前記Ti除去工程が前記TiSi2形成プロ
    セスの直後に同一反応装置内でおこなわれる、請求項3
    ないし5のいずれか1項に記載のホールの形成方法。
  7. 【請求項7】 前記Ti除去工程がその直後の前記バリ
    ア膜形成工程と同一反応装置内でおこなわれる、請求項
    3ないし6のいずれか1項に記載のホールの形成方法。
  8. 【請求項8】 前記バリア膜がTiNである、請求項3
    ないし7のいずれか1項に記載のホールの形成方法。
JP21114698A 1998-07-27 1998-07-27 Ti除去方法及びそれを用いたホールの形成方法 Expired - Fee Related JP3171245B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21114698A JP3171245B2 (ja) 1998-07-27 1998-07-27 Ti除去方法及びそれを用いたホールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21114698A JP3171245B2 (ja) 1998-07-27 1998-07-27 Ti除去方法及びそれを用いたホールの形成方法

Publications (2)

Publication Number Publication Date
JP2000049142A true JP2000049142A (ja) 2000-02-18
JP3171245B2 JP3171245B2 (ja) 2001-05-28

Family

ID=16601150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21114698A Expired - Fee Related JP3171245B2 (ja) 1998-07-27 1998-07-27 Ti除去方法及びそれを用いたホールの形成方法

Country Status (1)

Country Link
JP (1) JP3171245B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141227A (ja) * 2007-12-08 2009-06-25 Tokyo Electron Ltd チタン膜の成膜方法及びチタン膜の成膜装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141227A (ja) * 2007-12-08 2009-06-25 Tokyo Electron Ltd チタン膜の成膜方法及びチタン膜の成膜装置

Also Published As

Publication number Publication date
JP3171245B2 (ja) 2001-05-28

Similar Documents

Publication Publication Date Title
US6013575A (en) Method of selectively depositing a metal film
KR100380598B1 (ko) 콘택트 형성 방법 및 콘택트를 포함하는 장치
JPH0697111A (ja) バリアメタルの形成方法
JP2001223218A (ja) 半導体装置のタングステンコンタクトプラグの形成方法
JPH08250497A (ja) 半導体装置の金属配線層の形成方法
JPH10209077A (ja) 半導体装置の製造方法
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
US7033939B2 (en) Chemistry for chemical vapor deposition of titanium containing films
JPH06204191A (ja) 金属プラグ形成後の表面処理方法
US6174805B1 (en) Titanium film forming method
JP3171245B2 (ja) Ti除去方法及びそれを用いたホールの形成方法
JPH06349774A (ja) 埋込みプラグの形成方法
US6174795B1 (en) Method for preventing tungsten contact plug loss after a backside pressure fault
JPH1167688A (ja) シリサイド材料とその薄膜およびシリサイド薄膜の製造方法
JP3931394B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
JPH09246212A (ja) バリア層の形成方法、およびこれにより形成されたバリア層を有する半導体装置
JP3199945B2 (ja) 半導体装置の製造方法およびその製造装置
JPH05144951A (ja) 配線形成方法
JPH05206081A (ja) ドライエッチング方法
KR100207521B1 (ko) 반도체장치의 배선형성방법
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JP3250543B2 (ja) 半導体装置の製造方法
JPH0745554A (ja) 配線形成方法
JPH10112446A (ja) コンタクト形成方法およびこれを用いた半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees