JP2000047234A

JP2000047234A - 液晶素子

Info

Publication number: JP2000047234A
Application number: JP10216326A
Authority: JP
Inventors: Yuichi Masaki; 裕一正木; Masaaki Suzuki; 正明鈴木; Takashi Enomoto; 隆榎本; Junji Kawasaki; 純二川▲崎▼
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-07-30
Filing date: 1998-07-30
Publication date: 2000-02-18

Abstract

(57)【要約】【課題】画素間隙に発生した逆ドメインの画素内への
成長を抑制して駆動マージンの低下を防止するスリット
の、生産上のスリット幅制御を大幅に緩和することので
きる液晶素子を提供する。【解決手段】双安定性を示す液晶を挟持する一対の基
板の一方の基板上に形成された第１の電極群と、他方の
基板上に形成された第２の電極群とからマトリクス電極
群を形成する。そして、これら第１及び第２の電極群の
少なくとも一方の電極群の電極２１の近傍に、電極２１
との電気的導通がなされると共に、電極２１の膜厚より
厚く、電極２１の幅より狭い第３の電極２３を電極２１
に沿って配置し、電極２１と第３の電極２３との間に所
定の幅を有するスリット２４Ａを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、マトリクス型電極
群を備えた液晶素子に関し、特にマトリクス型電極群の
電極構造に関する。

【０００２】

【従来の技術】従来、液晶素子の一例として、液晶分子
の屈折率異方性を利用して偏光素子との組み合わせによ
り透過光線を制御する型の液晶素子がクラーク（Ｃｌａ
ｒｋ）及びラガーウォル（ＬａｇｅｒＷａｌｌ）により
提案されている（米国特許第４３６７９３４号明細書、
米国特許第４６３９０８９号明細書等）。

【０００３】ここで、この液晶素子で用いられる液晶
は、一般に特定の温度域において、カイラルスメクチッ
クＣ相（ＳｍＣ^* ）又はＨ相（ＳｍＨ^* ）を有すると共
に、この状態において、加えられる電界に応答して第１
の光学的安定状態と第２の光学的安定状態のいずれかを
とり、且つ電界の印加のない時はその状態を維持する性
質、即ち双安定性を有し、また、電界の変化に対する応
答も速やかである。従って、このような液晶を用いた液
晶素子は、高速並びに記憶型の液晶素子としての広い利
用が期待されている。

【０００４】ところで、この液晶素子は、走査電極と情
報電極とで構成したマトリクス電極間に液晶を保持し、
走査電極には順次走査信号を印加し、該走査信号と同期
して情報電極には情報信号を印加するマルチプレクシン
グ駆動によって駆動される。なお、液晶素子に用いられ
る液晶は、強誘電性を有するカイラルスメクチック液晶
であるが、セル厚に対するヘリカルピッチを調整したカ
イラルネマチック液晶素子も双安定性を示し、同様にマ
ルチプレクシング駆動を行うことができる。

【０００５】ところが、このような双安定性を利用した
従来の液晶素子において、マルチプレクシング駆動を行
った場合、画素内のスイッチングは良好であるが、隣接
する画素間隙の液晶分子はある条件下でその配列が動い
てしまい、結果的に分子配列が不揃いになる、或いは、
もともと不揃いに配向されていることにより、表示画面
上にざらつきや特定のパターンが残るなどの問題を有し
ていた。

【０００６】ここで、このような問題に関しては、カラ
ーフィルタの各色フィルタ間を遮光するブラックマトリ
クス（遮光膜）や、走査電極及び情報電極に形成される
金属補助配線で画素間隙を遮光することで対応すること
が可能である。

【０００７】しかしながら、さらなる課題として、画素
内の光学的安定状態が、当該画素の非選択期間（非書込
み期間）の間保持できなくなるという問題があった。

【０００８】図１２は、マルチプレクシング駆動におけ
る一般的な強誘電性液晶素子の駆動波形を示す図であ
り、図中（ａ）は走査信号波形、（ｂ）は白書込みの情
報信号、（ｃ）は黒書込みの情報信号、（ｄ）は白表示
画素に印加される信号波形〔（ａ）と（ｂ）の合成波
形〕、（ｅ）は黒表示画素に印加される信号波形
〔（ａ）と（ｃ）の合成波形〕である。尚、点線は基準
電位であり、ここでは非走査信号（非選択期間中の走査
信号）である。

【０００９】そして、マルチプレクシング駆動において
は、選択期間に走査電極には走査選択信号を、情報電極
には白（或いは黒）書込み情報信号を印加し、これらの
合成波形を画素の液晶に印加することによって、液晶分
子を第１或いは第２の光学的安定状態にスイッチングさ
せるようにしている。なお、この状態で異なる極性の電
界が全くかからなければ次の選択時まで上記光学的安定
状態が保持される（即ち双安定性）。

【００１０】しかしながら、情報電極には順次次行の選
択画素への情報信号が印加されるため、図１２の（ｄ）
及び（ｅ）に示されるように、非選択期間においても、
画素には情報信号が印加される。そして、このように情
報信号が印加されると、液晶分子は振動し、動き易い状
態となる。

【００１１】ここで、この振動自体は視認できず、表示
上は全く問題がないが、動き易い状態となっている液晶
分子が、画素間隙の液晶の分子配列の影響を受けて反転
してしまうという現象が生じる。次に、この現象を図１
３〜図１５を用いて説明する。

【００１２】マルチプレクシング駆動を行う液晶素子の
マトリクス電極は、図１３に示すように構成されてい
る。即ち、一方の基板には第１の電極群を構成するスト
ライプ状の複数の走査電極２２が、他方の基板には第２
の電極群を構成するストライプ状の複数の情報電極２１
がそれぞれ間隙を設けて形成されている。

【００１３】そして、基板を貼り合わせる際は、同図に
示すように、走査電極２１及び情報電極２２が互いに交
差するようにして貼り合わせ、この後、基板間（電極
間）に液晶を保持するようにしている。なお、同図にお
いて、３０は、走査電極２１及び情報電極２２の各交差
部に形成される画素である。また、３１は、画素間（或
は、電極間）に形成される画素間隙である。

【００１４】ところで、図１４は上記構成により白表示
を行った場合の、図１５は黒表示を行った場合の、それ
ぞれの表示状態を示した図である。なお、図１４及び図
１５において、（ａ）は選択期間、（ｂ）は非選択期間
における表示状態をそれぞれを示している。

【００１５】そして、画素３０に白表示を行った場合、
図１４の（ａ）に示すように、液晶分子が反転した黒ド
メイン３２が画素間隙３１に存在し、この黒ドメイン３
２が非選択期間に（ｂ）に示すように画素内に成長し、
透過率を低下させる。一方、黒表示を行った場合には、
図１５の（ａ）に示すように、反転した白ドメイン４２
が画素間隙３１に存在し、この白ドメイン４２が同様に
非選択期間に（ｂ）に示すように画素内に成長する。

【００１６】ここで、このように反転ドメインが画素内
に成長した場合、コントラストが低下するという表示上
の問題を生じてしまう。なお、この画素間隙３１に発生
したドメイン３２，４２の画素内への成長は、基板上に
形成した不図示の配向制御膜に施された図１４及び図１
５において矢印Ａで示す一軸配向処理方向に沿って進行
することがわかっている。また、上記逆ドメインの成長
現象は、前記したカイラルネマチック液晶素子の駆動時
にも発生し、問題となっている。

【００１７】そこで、従来は、例えば、双安定性を示す
カイラルネマチック液晶をマルチプレクシング駆動する
液晶素子において、液晶素子に、電界を印加しない領域
を電極端部に設ける電極構造の提案（特願平９−２４９
２６７）がなされている。

【００１８】図１６は、このような電極構造を有する液
晶素子の上面図、図１７はそのＡ−Ａ’断面図であり、
図１６及び図１７において、２５は基板、２７はショー
ト防止層、２８は配向制御膜である。

【００１９】また、２４は情報電極２１の側端部に形成
されたスリットであり、このように情報電極２１にスリ
ット２４を設けることにより、液晶に電界を印加しない
領域（以下、電界非印加領域という）２６を情報電極２
１の側端部に形成することができる。

【００２０】そして、このように電界非印加領域２６を
情報電極２１の側端部に形成することにより、図１８の
（ａ）及び図１９の（ａ）に示すように選択時、両側電
極からのモレ電界によって画素間隙３１に生じる反転ド
メイン３２，４２の非選択期間における成長を、図１８
の（ｂ）及び図１９の（ｂ）に示すように遮断防止し、
その影響を制御することができる。

【００２１】

【発明が解決しようとする課題】しかしながら、このよ
うな構成の電極構造を有する従来の液晶素子において、
反転ドメインの遮断効果は、スリット２４の幅を２μｍ
以下にしないと現れない。これは、スリット幅が２μｍ
以内の場合のみ、スリット２４へのモレ電界の大きさが
液晶が反転可能な電界となるからである。

【００２２】なお、図２０は、コンピューターによる電
界シュミレーションにおける電気力線の分布を示す図で
あり、この電界シュミレーションにおいても、上下電極
間ギャップが１μｍの想定でスリットが２μｍ以下とな
ると、画素間において６０％のモレ電界強度となり、反
転ドメインが形成されることが判明した。

【００２３】なお、図２０において、（ａ）は液晶素子
の断面図、（ｂ）はスリットを形成した電極基板側の拡
大図である。また、Ａで示す矢印以外の矢印は電界密度
であり、矢印の大きさがその位置における電界密度を表
している（なお、矢印の太さは、特に意味を有していな
い）。さらに、横軸において、４〜１０（ミクロン）は
画素間、１６〜１９（ミクロン）が電界非印加領域、０
〜４、１０〜１６、１９〜が情報電極を示している。

【００２４】一方、スリットが２μｍより大きくなる
と、もれ電界が弱くなり、選択時にスリット内の液晶を
反転させることが出来なくなってしまう。このことか
ら、反転ドメインの遮断効果を生じさせるには、スリッ
ト幅を２μｍ以下にする必要がある。

【００２５】しかしながら、従来のスリット形成方法で
は、例えば大判パネルの電極パターニングの解像度（制
御可能な最小ライン、最小スペース幅）は約４μｍであ
り、２μｍ以内のスリット幅制御は、特に大判パネル等
において困難である。

【００２６】そこで、本発明は、このような現状に鑑み
て為されたものであり、画素間隙に発生した逆ドメイン
の画素内への成長を抑制して駆動マージンの低下を防止
するスリットの、生産上のスリット幅制御を大幅に緩和
することのできる液晶素子を提供することを目的とする
ものである。

【００２７】

【課題を解決するための手段】本発明は、一対の基板間
に双安定性を示す液晶を挟持すると共に、前記一対の基
板の一方の基板上に形成された第１の電極群と、他方の
基板上に形成された第２の電極群とからなるマトリクス
電極群を有する液晶素子であって、上記第１及び第２の
電極群の少なくとも一方の電極群の電極の近傍に、該電
極との電気的導通がなされると共に、該電極の膜厚より
厚く、かつ該電極の幅より狭い第３の電極を該電極に沿
って配置し、該電極と前記第３の電極との間に所定の幅
を有するスリットを形成することを特徴とするものであ
る。

【００２８】また本発明は、前記第３の電極を配置した
基板は、一軸配向処理が施された配向制御膜を有し、該
第３の電極は前記電極の一軸配向処理方向上流側近傍に
配置されていることを特徴とするものである。

【００２９】また本発明は、前記スリットの幅は５μｍ
以下であることを特徴とするものである。

【００３０】また本発明は、一対の基板間に双安定性を
示す液晶を挟持すると共に、前記一対の基板の一方の基
板上に形成された第１の電極群と、他方の基板上に形成
された第２の電極群とからなるマトリクス電極群を有す
る液晶素子であって、上記第１及び第２の電極群の少な
くとも一方の電極群の電極の側端部に、該電極の側端に
沿って設けられたスリット部と、前記スリット部内に配
置されて該スリット部との間に所定の幅を有するスリッ
トを形成すると共に、前記スリット部を設けた電極と電
気的導通がなされる第３の電極と、を備えたことを特徴
とするものである。

【００３１】また本発明は、前記第３の電極を配置した
基板は、一軸配向処理が施された配向制御膜を有し、前
記スリット部は前記電極の一軸配向処理方向上流側に設
けられていることを特徴とするものである。

【００３２】また本発明は、上記スリットの幅は２μｍ
以下であることを特徴とするものである。

【００３３】また本発明は、前記第３の電極を前記電極
の膜厚より厚く形成したことを特徴とするものである。

【００３４】また本発明は、前記第３の電極により形成
される前記スリットの幅は５μｍ以下であることを特徴
とするものである。

【００３５】また本発明は、前記液晶はカイラルスメク
チック液晶であることを特徴とするものである。

【００３６】また本発明のように、マトリクス電極群を
形成する第１及び第２の電極群の少なくとも一方の電極
群の電極の近傍に、この電極との電気的導通がなされる
と共に、電極の膜厚より厚く、かつ電極の幅より狭い第
３の電極を電極に沿って配置することにより、電極と第
３の電極との間に所定の幅を有するスリットを形成す
る。

【００３７】また本発明のように、第１及び第２の電極
群の少なくとも一方の電極群の電極の側端部に、電極の
側端に沿ってスリット部を設ける一方、スリット部内に
電極と電気的導通がなされる第３の電極を配置すること
により、第３の電極とスリット部との間に所定の幅を有
するスリットを形成する。

【００３８】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。

【００３９】図１は、本発明の第１の実施の形態に係る
液晶素子の電極構造を示す図であり、図２はそのＡ−
Ａ’断面図である。なお、同図において、図１６及び図
１７と同一符号は、同一又は相当部分を示している。

【００４０】図１及び図２において、２３は情報電極２
１の長辺に沿って配置され、情報電極２１との間にスリ
ット２４Ａを形成する第３電極である。ここで、この第
３電極２３は情報電極２１の膜厚より厚く、かつ幅が情
報電極２１より狭くなるように形成されると共に、接続
部２３ａにて情報電極２１と電気的導通がなされてい
る。また、この第３電極２３は、共にスリット２４Ａを
形成する情報電極２１に対し一軸配向処理方向上流側に
５μｍのスリット幅を形成するように配置されている。

【００４１】そして、このように情報電極２１の近傍に
膜厚の厚い第３電極２３を並設することより、スリット
幅が５μｍであっても画素間にある逆ドメインの成長を
止めることが可能となる。なおこのように構成した場
合、従来のようなスリット内の液晶分子の反転が確認さ
れずそのメカニズムは現状では明確でない。

【００４２】但し、図３の（ａ）及び（ｂ）に示すコン
ピューターによる電界強度のシミュレーションでは第３
電極２３への電気力線がスリット内において一軸配向処
理方向と反対の水平方向に曲げられた強い領域（（ｂ）
の点線内の領域）が発生している事が確認された。な
お、同図の横軸において、４〜１０（ミクロン）は画素
間、１０〜１６（ミクロン）が第３電極、１６〜１８
（ミクロン）が電界非印加領域、０〜４、１８〜が情報
電極を示している。

【００４３】これは、スリット２４Ａの間隔に関係なく
第３電極２３の膜厚と情報電極２１とのギャップに依存
する為、従来の逆ドメイン成長防止とは現象が異なり、
電気力線水平領域以外の液晶分子配列が関与していると
推定される。しかしながら、スリット幅が更に広がれば
スリット内の逆ドメインが画素内部に成長を始めるので
制限無く広い状態を採れる訳ではない。

【００４４】次に、このような構成の電極構造を有する
液晶素子の製造方法について図４を用いて説明する。

【００４５】まず、（ａ）に示すように１．１ｔｍｍ厚
のガラス基板２５の表面にＩＴＯ（インジュウム・ティ
ン・オキサイド）を７００Åスパッタで成膜し、フォト
リソ工程にて幅３００μｍ、パターン間隔３１が３０μ
ｍのストライプ状の情報電極２１を作製する。

【００４６】次に、（ｂ）に示すように情報電極２１の
表面にモリブデン（Ｍｏ）膜３３をスパッタにて成膜す
る。この後、（ｃ）に示すように同じくフォトリソ工程
にてモリブデン膜３３の表面にレジスト像３４を形成
し、（ｄ）に示すようにエッチングにて幅１０μｍの第
３電極２３を作製する。

【００４７】次に、（ｅ）に示すように、これら各電極
上にＴａＯｘ２７を１０００Åの厚みにスパッタにて成
膜し、ショート防止層２７を形成し、更にポリイミド
（ＬＱ−１８００、日立化成（株））をフレキソ印刷し
て配向制御膜２８を形成した後、３００℃１時間クリー
ンオーブンにて焼成して２００Åの膜厚とする。

【００４８】次に、スリット２４Ａが矢印Ａで示す一軸
配向処理方向と交差する、言い換えれば、第３電極２３
が情報電極２１よりも先に該方向と交差するように両基
板の配向制御膜２８に、レーヨン布を巻いたローラー３
５にてラビング処理を施す。この後、該ラビング処理方
向が平行になるように不図示のスペーサを介して両基板
を貼り合わせ、セル厚１．０μｍのセルを形成する。そ
して、このセルに強誘電性液晶（ＣＳ−１０１４、チッ
ソ（株））を封入することにより液晶素子を製造する。

【００４９】次に、このように製造された液晶素子に対
して行った２つの駆動評価について説明する。

【００５０】第１の駆動評価を行うため、情報電極２１
の表面にモリブデン（Ｍｏ）膜３３を下記の表１に示す
３種類の膜厚にそれぞれスパッタにて成膜した（図４の
（ｂ）参照）。この後、情報電極２１の一方の側端より
表１に示す７種類の間隔を不図示のアライメント露光機
にて設定した後、フォトリソ工程にてモリブデン膜３３
の表面にレジスト像３４を形成し、エッチングにて幅１
０μｍの第３電極２３を作製した（図４の（ｄ）参
照）。

【００５１】

【表１】次に、このようにして作製した２１種類（Ａ−７からＧ
−２０まで）の液晶素子に、既述した図１２の駆動波形
で、バイアス比１／３．４、走査波形駆動電圧を１０ｖ
から３０ｖまでを印加して駆動状態を観察し、画素間か
らの逆ドメインの画素内成長の有無を確認した。この結
果を下記の表２に示す。

【００５２】

【表２】ここで、この表から明らかなように、駆動電圧全域で画
素間からの逆ドメイン成長を防止できたのは、スリット
幅が５μｍ以内で第３電極２３が情報電極２１より膜厚
の厚いサンプル・セルであった。このことから、スリッ
ト幅が５μｍ以内であっても、第３電極２３が情報電極
２１より膜厚が厚ければ、逆ドメイン防止効果を得るこ
とができることが判明した。

【００５３】なお、スリット幅２μｍ以内ではスリット
内での液晶分子反転が観察され、従来の逆ドメイン成長
防止の現象であった。

【００５４】次に、第２の駆動評価を行うため、第１の
駆動評価で効果が確認できたスリット幅５μｍ、第３電
極２３を非晶質ＩＴＯにより２０００Åの膜厚にて作製
した以外は、既述した製造方法にてサンプルを作製し
た。

【００５５】そして、このサンプルに対し、第１の駆動
評価と同様の駆動を行ったところ、同じく画素間の逆ド
メインの成長を防止出来ることが確認された。

【００５６】なお、第１及び第２の駆動評価において用
いたサンプル・セルを４０℃、１０００時間の連続駆動
試験を行ったが効果が消滅することなく耐久性において
も問題がなかった。

【００５７】次に、比較のため、第１の駆動評価の際と
同様、ＩＴＯ膜にて情報電極を形成した後、図５及び図
６に示すようにこれまで述べてきた第３電極２３とは別
な第３電極２９を、情報電極２１の側端に沿わせて、第
３電極２３との間のスリット幅が５μｍとなるようアラ
イメント露光に設定して作製した。次に、既述した配向
処理を施した後、セルを組立て、この後、強誘電性液晶
（ＣＳ−１０１４）を注入して効果を確認したが画素間
の逆ドメインの成長は防止出来なかった。

【００５８】これは、電界強度シミュレーションにおい
て図７に示すように情報電極上の別の第３電極２９に向
かった強い水平方向の電気力線が発生し、仮に第３電極
２９が無い構成でも情報電極２１のエッジに向かって通
常電気力線があり、配向処理方向と平行である場合は逆
ドメイン抑制効果が無いものと推定される。

【００５９】なお、同図の横軸において、４〜１０（ミ
クロン）は画素間、１０〜１６（ミクロン）は第３電
極、１６〜１８（ミクロン）は電界非印加領域、１８〜
２２（ミクロン）は情報電極の別な第３電極、０〜４、
２２〜は情報電極を示している。

【００６０】このように、マトリクス電極群を形成する
情報電極群及び走査電極群の少なくとも一方の電極群の
電極の近傍に、電極の膜厚より厚く、かつ電極の幅より
狭い第３電極２９を配置することにより、スリット幅を
広くしても逆ドメインの画素内への成長を抑制すること
ができる。これにより、スリット２４Ａの、生産上のス
リット幅制御を大幅に緩和することができる。

【００６１】次に、本発明の第２の実施形態について説
明する。

【００６２】図８は本実施形態に係る液晶素子の電極構
造を示す図であり、図９はそのＡ−Ａ’断面図である。

【００６３】図８及び図９において、２１Ａは情報電極
２１に形成されたスリット部であり、２３Ａはこのスリ
ット部２１Ａの内側に配置されると共に、この情報電極
２１と電気的導通がなされた第３電極である。そして、
このようにスリット部２１Ａの内側に第３電極２３Ａを
配置することで、第３電極２３Ａの左右にスリット２４
ａ，２４ｂを形成することができる。

【００６４】ここで、この左右のスリット２４ａ，２４
ｂの幅の標準設計値を（２μｍ−（アライメント精
度））未満にすることで、少なくとも第３電極２３Ａの
左右のどちらか一方に２μｍ以下のスリットを形成する
ことが可能である。例えば、左右のスリット幅の標準設
計値を０．９μｍとした場合、第３電極２３Ａが左右ど
ちらかに１．０μｍずれても、左右どちらかに１．９μ
ｍのスリットを残すことが可能である。

【００６５】このように、第３電極２３Ａの左右にスリ
ット２４ａ，２４ｂを設けることで、マスクアライメン
ト精度が±１．０μｍ以上であっても±２．０μｍ未満
であれば、少なくとも第３電極２３Ａの左右のどちらか
一方に２．０μｍ未満のスリットを形成することがで
き、２．０μｍ以上のスリットができることはない。

【００６６】このことから、スリット内は常に、選択時
に画素内と同じ液晶分子の反転ドメインとなり、非選択
期間に画素間際より成長してきた逆ドメインの成長をス
リットで遮断防止し、その影響を制御することができ
る。

【００６７】次に、このような構成の電極構造を有する
液晶素子の製造方法について図１０を用いて説明する。

【００６８】まず、（ａ）に示すように１．１ｔｍｍ厚
のガラス基板２５の表面にＩＴＯ（インジュウム・ティ
ン・オキサイド）を７００Åスパッタで成膜し、フォト
リソ工程にて幅３００μｍで、かつ端部に幅１２μｍの
スリット２２を設け、パターン間隔３１が２０μｍのス
トライプ状の情報電極２１を作製した。

【００６９】次に、（ｂ）に示すように情報電極２１の
表面にモリブデン（Ｍｏ）膜３３を７００Åスパッタに
て成膜した。この後、（ｃ）に示すように幅１０μｍの
第３電極２３Ａが情報電極２１のスリット２２の中心に
位置するように、即ち左右のスリット幅が１．０μｍに
なるようにアライメント露光機にて設定した後、同じく
フォトリソ工程にてモリブデン膜３３の表面にレジスト
像３４を形成し、エッチングにて（ｄ）に示すように第
３電極２３Ａを作製した。

【００７０】次に、（ｅ）に示すようにこれら電極上に
ＴａＯｘ２６を１０００Åの厚みにスパッタにて成膜
し、ショート防止層２７を形成し、更にポリイミド膜
（ＬＱ−１８００、日立化成（株））２７をフレキソ印
刷して配向制御膜２８を形成後、３００℃１時間クリー
ンオープンにて焼成して２００Åの膜厚とした。

【００７１】次に、情報電極２１に形成したスリット２
４ａ，２４ｂが矢印Ａで示す一軸配向処理方向と交差す
る、言い換えれば情報電極２１のスリット２４ａ，２４
ｂを形成した側の側端が先に該方向と交差するように両
基板の配向制御膜２８に、レーヨン布を巻いたローラー
３５にてラビング処理を施し、該ラビング処理方向が平
行になるようにスペーサを介して両基板を貼り合わせ、
セル厚１．０μｍのセルを形成した。このセルに強誘電
性液晶（ＣＳ−１０１４、チッソ（株））を封入して液
晶素子とした。

【００７２】次に、このように製造された液晶素子に対
して行った駆動評価について説明する。

【００７３】本駆動評価においては、上記のように作製
した２０個の液晶素子に、既述した図１２の駆動波形で
バイアス比１／３．４、走査波形駆動電圧を２０ｖを印
加して駆動状態を観察し、画素間からの逆ドメインの画
素内成長の有無を確認した。

【００７４】この時、すべてのパネルにおいて、２μｍ
以下のスリットが第３電極２３Ａの少なくとも左右どち
らか一方に形成されており、駆動時に画素間からの逆ド
メインの画素内成長を防止することができた。

【００７５】次に、比較のため、図１１の（ａ）に示す
ように、１．１ｔｍｍ厚のガラス基板２５の表面にＩＴ
０（インジュウム・ティン・オキサイド）を７００Åス
パッタで成膜し、フォトリソ工程にて幅３００μｍ、パ
ターン間隔３１が３０μｍのストライプ状の情報電極２
１を作製した。次に、（ｂ）に示すようにモリブデリ
（Ｍｏ）膜３３を７００Åスパッタで成膜した。

【００７６】この後、（ｃ）に示すように、情報電極２
１の一方のエッジより１μｍの間隔をアライメント露光
機にて設定し、同じくフォトリソ工程にてレジスト像３
４を形成し、エッチングにて幅１０μｍの第３電極２３
を作製した。その後、既述した製造方法にて液晶素子
を、同じような駆動評価を行った。

【００７７】その結果、２０パネル中２パネルは第３電
極２３と情報電極２１が完全に接合し、スリットのない
所があり、駆動時に画素間からの逆ドメインの画素内成
長を防止することができなかった。

【００７８】このように、スリット部２１Ａの内側に第
３電極２３Ａを配置することにより、マスクアライメン
ト精度にかかわらず第３電極２３Ａの少なくとも一側に
２μｍ以下のスリットを形成することができる。これに
より、スリットの、生産上のスリット幅制御を大幅に緩
和することができる。

【００７９】なお、第３電極２３Ａの膜厚を、既述した
第１の実施の形態と同様、情報電極２１の膜厚より厚く
形成するようにすれば、第３電極２３Ａにより形成され
るスリットの幅を２μｍから５μｍ以下に広げることが
でき、更にマスクアライメント精度の影響を少なくする
ことができる。

【００８０】

【発明の効果】以上説明したように本発明によれば、電
極の近傍、又は電極の側部に形成されたスリット部に第
３の電極を設けて、画素間隙に発生した逆ドメインの画
素内への成長を抑制するスリットを形成することによ
り、生産上のスリット幅制御を大幅に緩和することがで
きる。さらにこれにより、駆動マージンの高い、超高精
細の様な微細な画素での表示が可能となり、かつ信頼性
の高い液晶素子が、量産性のある製造工程で高歩留りで
生産可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る液晶素子の電
極構造を示す図。

【図２】図１のＡ−Ａ’断面図。

【図３】上記液晶素子における電界強度シミュレーショ
ンによる電気力線の分布を示した図。

【図４】上記液晶素子の製造方法を説明した図。

【図５】上記液晶素子の比較例に係る液晶素子の電極構
成を示す図。

【図６】図５のＡ−Ａ’断面図。

【図７】上記比較例に係る液晶素子の電界強度シミュレ
ーションによる電気力線の分布を示した図。

【図８】本発明の第２の実施の形態に係る液晶素子の電
極構造を示す図。

【図９】図８のＡ−Ａ’断面図。

【図１０】上記液晶素子の製造方法を説明した図。

【図１１】上記第２の実施の形態の比較例に係る液晶素
子の製造方法を説明した図。

【図１２】従来のマルチプレクシング駆動における一般
的な強誘電性液晶素子の駆動波形を示す図。

【図１３】上記従来の一般的な液晶素子のマトリクス電
極の構成を示す図。

【図１４】上記従来の一般的な液晶素子の白表示状態を
示す図。

【図１５】上記従来の一般的な液晶素子の黒表示状態を
示す図。

【図１６】従来の電界非印加領域を持つ電極構造を有す
る液晶素子の上面図。

【図１７】図１６のＡ−Ａ’断面図。

【図１８】上記従来の液晶素子の逆ドメイン（黒）成長
防止現象を示す図。

【図１９】上記従来の液晶素子の逆ドメイン（白）成長
防止現象を示す図。

【図２０】上記従来の液晶素子の電界強度シミュレーシ
ョンによる電気力線の分布を示した図。

【符号の説明】

２１情報電極２１Ａスリット部２２走査電極２３，２３Ａ第３電極２３ａ第３電極と情報電極との接続部２４，２４Ａ，２４ａ，２４ｂスリット部２５ガラス基板２６電界非印加領域３０画素３１画素間隔３２（画素間の）黒ドメイン３４（第３電極の）レジスト像４２（画素間の）白ドメインＡラビング処理方向

───────────────────────────────────────────────────── フロントページの続き (72)発明者榎本隆東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者川▲崎▼ 純二東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 2H092 GA05 GA26 NA04 NA25 NA27 NA29 NA30 PA02 PA06 QA12

Claims

【特許請求の範囲】

【請求項１】一対の基板間に双安定性を示す液晶を挟
持すると共に、前記一対の基板の一方の基板上に形成さ
れた第１の電極群と、他方の基板上に形成された第２の
電極群とからなるマトリクス電極群を有する液晶素子で
あって、上記第１及び第２の電極群の少なくとも一方の電極群の
電極の近傍に、該電極との電気的導通がなされると共
に、該電極の膜厚より厚く、かつ該電極の幅より狭い第
３の電極を該電極に沿って配置し、該電極と前記第３の
電極との間に所定の幅を有するスリットを形成すること
を特徴とする液晶素子。
【請求項２】前記第３の電極を配置した基板は、一軸
配向処理が施された配向制御膜を有し、該第３の電極は
前記電極の一軸配向処理方向上流側近傍に配置されてい
ることを特徴とする請求項１記載の液晶素子。
【請求項３】前記スリットの幅は５μｍ以下であるこ
とを特徴とする請求項１記載の液晶素子。
【請求項４】一対の基板間に双安定性を示す液晶を挟
持すると共に、前記一対の基板の一方の基板上に形成さ
れた第１の電極群と、他方の基板上に形成された第２の
電極群とからなるマトリクス電極群を有する液晶素子で
あって、上記第１及び第２の電極群の少なくとも一方の電極群の
電極の側端部に、該電極の側端に沿って設けられたスリ
ット部と、前記スリット部内に配置されて該スリット部との間に所
定の幅を有するスリットを形成すると共に、前記スリッ
ト部を設けた電極と電気的導通がなされる第３の電極
と、を備えたことを特徴とする液晶素子。
【請求項５】前記第３の電極を配置した基板は、一軸
配向処理が施された配向制御膜を有し、前記スリット部
は前記電極の一軸配向処理方向上流側に設けられている
ことを特徴とする請求項４記載の液晶素子。
【請求項６】上記スリットの幅は２μｍ以下であるこ
とを特徴とする請求項４記載の液晶素子。
【請求項７】前記第３の電極を前記電極の膜厚より厚
く形成したことを特徴とする請求項４記載の液晶素子。
【請求項８】前記第３の電極により形成される前記ス
リットの幅は５μｍ以下であることを特徴とする請求項
７記載の液晶素子。
【請求項９】前記液晶はカイラルスメクチック液晶で
あることを特徴とする請求項１又は４の液晶素子。