そして、上記タイミング信号発生器２８は、上記カメラ制御用マイクロコンピュータ２５から与えられる制御信号によって全画素読み出しモードが設定されると、図４に示すように、２フィールド（２Ｖ）すなわち１フレーム周期（１Ｆ）のセンサゲート信号ＳＧと、１水平走査周期（１Ｈ）の垂直転送クロックＣＫＶと、水平ラインにおける画素数に対応する周波数の水平転送クロックＣＫＨを生成して、上記ＣＣＤイメージセンサ２３を全画素読み出しモードで駆動する。
Then, when the all-pixel readout mode is set by the control signal given from the camera control microcomputer 25, the timing signal generator 28 has two fields (2V), that is, one frame period (as shown in FIG. 4). The sensor gate signal SG of 1F), the vertical transfer clock CKV of one horizontal scanning cycle (1H), and the horizontal transfer clock CKH of the frequency corresponding to the number of pixels in the horizontal line are generated, and the above CCD image sensor 23 is used for all pixels. Drive in read mode.
すなわち、全画素読み出しモードでは、上記ＣＣＤイメージセンサ２３の各フォトセンサＳにより得られる各画素の撮像電荷をセンサゲート信号ＳＧによって垂直転送レジスタＶＲに２フィールドすなわち１フレーム期間（１Ｆ）毎に読み出し、上記垂直転送レジスタＶＲに読み出した全画素の撮像電荷を１水平走査期間（１Ｈ）毎に１水平ラインずつ水平転送レジスタＨＲに転送して、各画素の撮像電荷を上記水平転送レジスタＨＲから水平ライン毎に出力部ＳＯを介して撮像信号として出力することにより、全画素の撮像電荷によるプログレススキャン信号として撮像信号を得ることができる。
That is, in the all-pixel read-out mode, the image pickup charge of each pixel obtained by each photo sensor S of the CCD image sensor 23 is read out to the vertical transfer register VR by the sensor gate signal SG every two fields, that is, every one frame period (1F). The imaging charge of all pixels read out to the vertical transfer register VR is transferred to the horizontal transfer register HR by one horizontal line for each horizontal scanning period (1H), and the imaging charge of each pixel is transferred from the horizontal transfer register HR to the horizontal line. By outputting each as an imaging signal via the output unit SO, an imaging signal can be obtained as a progress scan signal based on the imaging charge of all pixels.
また、上記タイミング信号発生器２８は、上記カメラ制御用マイクロコンピュータ２５から与えられる制御信号によってインターレース読み出しモードが設定されると、図５に示すように、１フィールド周期（１Ｖ）のセンサゲート信号ＳＧと、１水平走査期間（１Ｈ）毎に２発連続した垂直転送クロックＣＫＶと、水平ラインにおける画素数に対応する周波数の水平転送クロックＣＫＨを生成して、上記ＣＣＤイメージセンサ２３をインターレース読み出しモードで駆動する。
Further, when the interlaced read mode is set by the control signal given from the camera control microcomputer 25, the timing signal generator 28 has a sensor gate signal SG having a 1-field period (1 V) as shown in FIG. And, two consecutive vertical transfer clocks CKV and a horizontal transfer clock CKH having a frequency corresponding to the number of pixels in the horizontal line are generated for each horizontal scanning period (1H), and the CCD image sensor 23 is operated in the interlaced read mode. Drive.
すなわち、インターレース読み出しモードでは、上記ＣＣＤイメージセンサ２３の各フォトセンサＳにより得られる各画素の撮像電荷をセンサゲート信号ＳＧによって垂直転送レジスタＶＲに１フィールド期間（１Ｖ）毎に読み出し、上記垂直転送レジスタＶＲに読み出した全画素の撮像電荷を１水平走査期間（１Ｈ）毎に２水平ラインずつ水平転送レジスタＨＲに転送して、垂直ライン上で隣接する２画素分の電荷を上記水平転送レジスタＨＲにおいて加算合成することにより、水平ライン数を１／２に減少させた各画素の撮像電荷を上記水平転送レジスタＨＲから水平ライン毎に出力部ＳＯを介して撮像信号として出力することにより、全画素の撮像電荷からインターレース信号として撮像信号を得ることができる。なお、上記水平転送レジスタＨＲにおいて加算合成する垂直ライン上で隣接する２画素分の電荷の組合せは、奇数フィールドと偶数フィールドで異ならしめるようにする。
That is, in the interrace read mode, the image pickup charge of each pixel obtained by each photo sensor S of the CCD image sensor 23 is read out to the vertical transfer register VR by the sensor gate signal SG every one field period (1 V), and the vertical transfer register is read. The imaging charges of all the pixels read out to the VR are transferred to the horizontal transfer register HR by two horizontal lines every one horizontal scanning period (1H), and the charges of two adjacent pixels on the vertical line are transferred to the horizontal transfer register HR. By adding and synthesizing, the imaging charge of each pixel whose number of horizontal lines is reduced to 1/2 is output as an imaging signal from the horizontal transfer register HR for each horizontal line via the output unit SO, so that all the pixels An imaging signal can be obtained as an interlaced signal from the imaging charge. It should be noted that the combination of charges for two adjacent pixels on the vertical line to be added and combined in the horizontal transfer register HR is made different in the odd-numbered field and the even-numbered field.
