JP2000040831A - 半導体力学量センサの製造方法 - Google Patents

半導体力学量センサの製造方法

Info

Publication number
JP2000040831A
JP2000040831A JP10206836A JP20683698A JP2000040831A JP 2000040831 A JP2000040831 A JP 2000040831A JP 10206836 A JP10206836 A JP 10206836A JP 20683698 A JP20683698 A JP 20683698A JP 2000040831 A JP2000040831 A JP 2000040831A
Authority
JP
Japan
Prior art keywords
electrode
thin film
substrate
sacrificial layer
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10206836A
Other languages
English (en)
Other versions
JP4214565B2 (ja
Inventor
Makiko Sugiura
杉浦  真紀子
Kazuhiko Kano
加納  一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP20683698A priority Critical patent/JP4214565B2/ja
Publication of JP2000040831A publication Critical patent/JP2000040831A/ja
Application granted granted Critical
Publication of JP4214565B2 publication Critical patent/JP4214565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Abstract

(57)【要約】 【課題】犠牲層エッチングに伴う電極の作成不良を解消
することができる半導体力学量センサの製造方法を提供
する。 【解決手段】単結晶シリコン基板40と単結晶シリコン
基板47を犠牲層41を挟んだ状態で貼り合わせるとと
もに、単結晶シリコン基板40における不要領域52
a,52b,52c,52dを除去し、単結晶シリコン
基板40の上に配置した可動および固定電極の電位をと
るための電極49に対し、その表面を保護薄膜50で覆
った状態で、エッチングにより所定領域の犠牲層41を
除去して、単結晶シリコン基板40による梁構造体およ
び固定電極を形成する。犠牲層エッチングの際に、電極
49の表面が保護薄膜50で覆われているので、電極
(パッド)49がエッチング液に腐食されて電極が消失
したり膜厚が薄くなったりすることが回避される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、梁構造の可動部
を有する半導体力学量センサに係り、例えば、加速度、
ヨーレート、振動等の力学量を検出するための半導体力
学量センサの製造方法に関するものである。
【0002】
【従来の技術】本出願人は、梁構造の可動部を有する半
導体力学量センサとして、貼り合わせ基板を用いたサー
ボ制御式の差動容量型加速度センサを提案している(特
開平9−211022号公報)。このセンサは、基板の
上面において所定間隔を隔てた位置に加速度により変位
する梁構造体が配置されるとともに、基板の上面に梁構
造体の可動電極に対向する固定電極が配置され、加速度
の印加に伴う梁構造体の変位を対向する可動および固定
電極により容量変化として取り出すものである。製造工
程としては、二枚の単結晶シリコン基板を犠牲層を挟ん
だ状態で貼り合わせ、一方の単結晶シリコン基板におけ
る不要領域を除去し、エッチング液により所定領域の犠
牲層を除去して、薄膜の単結晶シリコン基板による梁構
造体および固定電極を形成する。
【0003】
【発明が解決しようとする課題】ところが、上述した半
導体加速度センサに対し、本発明者らが更に検討を進め
た結果、以下に示すような改良する余地があることが判
明した。
【0004】即ち、上述した半導体加速度センサでは、
最終工程の犠牲層エッチング後において、固定電極と可
動電極の電位をとるためのアルミパッドが犠牲層エッチ
ング時のエッチング液に腐食されてアルミ電極が消失し
たりアルミ膜厚が薄くなることがある。これにより、ワ
イヤーボンディングできなくなり安定な加速度検出を行
うことができなくなる可能性がある。
【0005】そこで、この発明の目的は、犠牲層エッチ
ングに伴う電極の作成不良を解消することができる半導
体力学量センサの製造方法を提供することにある。
【0006】
【課題を解決するための手段】請求項1に記載の半導体
力学量センサの製造方法によれば、半導体基板の上に犠
牲層を介して梁構造体および固定電極の形成材料が配置
される。そして、梁構造体および固定電極の形成材料の
上に配置した可動および固定電極の電位をとるための電
極に対し、その表面を保護膜で覆った状態で、エッチン
グにより所定領域の犠牲層が除去されて、梁構造体およ
び固定電極が形成される。
【0007】この犠牲層エッチングの際に、可動電極お
よび固定電極の電位をとるための電極の表面が保護膜で
覆われているので、電極(パッド)がエッチング液に腐
食されて電極が消失したり膜厚が薄くなったりすること
が回避され、ワイヤーボンディングを確実に行うことが
できる。
【0008】請求項2に記載の半導体力学量センサの製
造方法によれば、第1の半導体基板と第2の半導体基板
が犠牲層を挟んだ状態で貼り合わされるとともに、第1
の半導体基板における不要領域が除去される。そして、
第1の半導体基板の上に配置した可動および固定電極の
電位をとるための電極に対し、その表面を保護膜で覆っ
た状態で、エッチングにより所定領域の犠牲層が除去さ
れて、第1の半導体基板による梁構造体および固定電極
が形成される。
【0009】この犠牲層エッチングの際に、可動電極お
よび固定電極の電位をとるための電極の表面が保護膜で
覆われているので、電極(パッド)がエッチング液に腐
食されて電極が消失したり膜厚が薄くなったりすること
が回避され、ワイヤーボンディングを確実に行うことが
できる。
【0010】ここで、請求項3に記載のように、電極保
護膜を耐HFの薄膜とすると、実用上好ましいものとな
る。つまり、例えば、アルミよりなる電極の上に耐HF
性金属を成膜することにより、エッチング液としてHF
を用いた場合において、犠牲層エッチング時でもアルミ
電極が腐食されず、そのため、ワイヤーボンディング強
度も強くなる。
【0011】また、請求項4に記載のように、電極保護
膜は導電性を有する膜であり、当該電極保護膜の上にワ
イヤーボンディングが行われるようにすると、実用上好
ましいものとなる。
【0012】つまり、例えば、アルミよりなる電極の保
護膜として、導電性の金属を使用することにより、保護
膜上にワイヤーボンディングすることができる。また、
請求項5に記載のように、犠牲層をエッチング除去した
後に、電極保護薄膜を除去すると、実用上好ましいもの
となる。
【0013】つまり、電極保護膜として、ワイヤーボン
ディング密着力の悪い薄膜を用いた場合には、犠牲層エ
ッチング後にドライエッチング等で電極保護膜を除去す
ることにより、腐食されていない電極(例えばアルミ電
極)が出るためボンディング性も良好になり、正確な力
学量(例えば加速度)の検出を行うことができる。
【0014】
【発明の実施の形態】(第1の実施の形態)以下、この
発明を具体化した実施の形態を図面に従って説明する。
【0015】図1に、加速度センサの平面図を示す。図
2には図1のA−Aでの断面を、図3には図1のB−B
での断面を、図4には図1のC−Cでの断面を、図5に
は図1のD−Dでの断面を、それぞれ示す。
【0016】図1,2において、基板1の上面には、単
結晶シリコンよりなる梁構造体2が配置されている。梁
構造体2は、基板1側から突出する4つのアンカー部3
a,3b,3c,3dにより架設されており、基板1の
上面において所定間隔を隔てた位置に配置されている。
【0017】アンカー部3a〜3dは、ポリシリコン薄
膜よりなる。アンカー部3aとアンカー部3bとの間に
は、梁部4が架設されており、アンカー部3cとアンカ
ー部3dとの間には、梁部5が架設されている。
【0018】また、梁部4と梁部5との間には、長方形
状をなす質量部(マス部)6が架設されており、この質
量部6には、上下に貫通する透孔6aが設けられてい
る。さらに、質量部6における一方の側面(図1におい
ては左側面)からは4つの可動電極7a,7b,7c,
7dが突出している。また、質量部6における他方の側
面(図1においては右側面)からは4つの可動電極8
a,8b,8c,8dが突出している。可動電極7a〜
7d,8a〜8dは等間隔で平行に延びる櫛歯状の形状
になっている。
【0019】基板1の上面には第1の固定電極9a,9
b,9c,9dおよび第2の固定電極11a,11b,
11c,11dが固定されている。第1の固定電極9a
〜9dは、基板1側から突出するアンカー部10a,1
0b,10c,10dにより支持されており、梁構造体
2の各可動電極7a〜7dの一方の側面と対向してい
る。また、第2の固定電極11a〜11dは、基板1側
から突出するアンカー部12a,12b,12c,12
dにより支持されており、梁構造体2の各可動電極7a
〜7dの他方の側面に対向している。
【0020】同様に、基板1の上面には第1の固定電極
13a,13b,13c,13dおよび第2の固定電極
15a,15b,15c,15dが固定されている。第
1の固定電極13a〜13dは、基板1側から突出する
アンカー部14a,14b,14c,14dにより支持
されており、梁構造体2の各可動電極8a〜8dの一方
の側面と対向している。また、第2の固定電極15a〜
15dは、基板1側から突出するアンカー部16a,1
6b,16c,16dにより支持されており、梁構造体
2の各可動電極8a〜8dの他方の側面と対向してい
る。
【0021】基板1は、図2に示すように、単結晶シリ
コン基板17の上に、ポリシリコン薄膜18、下層側絶
縁体薄膜19a,19bと導電性薄膜20と上層側絶縁
体薄膜21とを積層した構造となっている。下層側絶縁
体薄膜19a,19bは、シリコン酸化膜およびシリコ
ン窒化膜よりなり、上層側絶縁体薄膜21は、シリコン
窒化膜よりなる。また、導電性薄膜20はリン等の不純
物をドーピングしたポリシリコン薄膜よりなる。
【0022】この導電性薄膜20により、図1,3,4
に示すように、4つの配線パターン22,23,24,
25および下部電極26(図5参照)が形成されてい
る。配線パターン22〜25は、それぞれ、固定電極9
a〜9d,11a〜11d,13a〜13dおよび15
a〜15dの配線であり、帯状をなし、かつ、L字状に
延設されている。
【0023】さらに、基板1の上面には、単結晶シリコ
ン基板よりなる電極取出部27a,27b,27c,2
7dが配置されている。これら電極取出部27a〜27
dは、基板1から突出するアンカー部28a,28b,
28c,28dにより支持されている。そして、電極取
出部27aは、図1,3に示すように、アンカー部28
aを介して配線パターン22と電気的に接続され、ま
た、図1,4に示すように、電極取出部27bはアンカ
ー部28bを介して配線パターン23と電気的に接続さ
れている。同様に、電極取出部27c,27dは、それ
ぞれアンカー部28c,28dを介して配線パターン2
4,25と電気的に接続されている。
【0024】また、電極取出部27a,27b,27
c,27dの上面およびアンカー部3aの上方には、可
動および固定電極の電位をとるための金属電極(ボンデ
ィングパッド)29a,29b,29c,29dおよび
29eがそれぞれ設けられている。金属電極29a〜2
9eはアルミ薄膜、もしくはAl−Si−Cu等のAl
合金薄膜よりなる。この電極29a〜29eの上に電極
保護薄膜30がそれぞれ形成され、電極保護薄膜30に
より犠牲層エッチングでの電極29a〜29eの腐食が
防止されている。
【0025】上記した構成において、梁構造体2の可動
電極7a〜7dと第1の固定電極9a〜9dとの間には
第1のコンデンサが、また、梁構造体2の可動電極7a
〜7dの第2の固定電極11a〜11dとの間には第2
のコンデンサが形成されている。同様に、梁構造体2の
可動電極8a〜8dと第1の固定電極13a〜13dと
の間に第1のコンデンサが、また、梁構造体2の可動電
極8a〜8dと第2の固定電極15a〜15dとの間に
第2のコンデンサが形成されている。
【0026】ここで、可動電極7a〜7d(8a〜8
d)は、両側の固定電極9a〜9d(13a〜13d)
と11a〜11d(15a〜15d)の中心に位置し、
可動電極と固定電極間の静電容量C1,C2は等しい。
また、可動電極7a〜7d(8a〜8d)と固定電極9
a〜9d(13a〜13d)間には電圧V1が、可動電
極7a〜7d(8a〜8d)と固定電極11a〜11d
(15a〜15d)間には電圧V2が印加されている。
【0027】加速度が生じていないときには、V1=V
2であり、可動電極7a〜7d(8a〜8d)は、固定
電極9a〜9d(13a〜13d)と11a〜11d
(15a〜15d)から等しい静電気力で引かれてい
る。
【0028】そして、加速度が基板表面に平行な方向に
作用し、可動電極7a〜7d(8a〜8d)が変位する
と、可動電極と固定電極との間の距離が変わり静電容量
C1、C2が等しくなくなる。このとき、静電気力が等
しくなるように、例えば可動電極7a〜7d(8a〜8
d)が固定電極9a〜9d(13a〜13d)側に変位
したとすると、電圧V1が下がり、電圧V2が上がる。
これにより静電気力で固定電極11a〜11d(15a
〜15d)側に可動電極7a〜7d(8a〜8d)は引
かれる。可動電極7a〜7d(8a〜8d)が中心位置
に戻り静電容量C1,C2が等しくなれば、加速度と静
電気力が等しく釣り合っており、このときの電圧V1,
V2から加速度の大きさを求めることができる。
【0029】このように、第1のコンデンサと第2のコ
ンデンサにおいて、力学量の作用による変位に対して、
可動電極が変位しないように第1と第2のコンデンサを
形成している固定電極の電圧を制御し、その電圧の変化
で加速度を検出する。
【0030】次に、半導体加速度センサの製造方法を、
図6〜図14を用いて説明する。図6〜図14は図1の
E−E断面に対応するものである。まず、図6に示すよ
うに、単結晶シリコン基板(第1の半導体基板)40を
用意し、アライメント用の溝40aをトレンチエッチン
グにより形成する。この後、単結晶シリコン基板40の
上に犠牲層用薄膜としてのシリコン酸化膜41をCVD
法により成膜する。
【0031】さらに、図7に示すように、シリコン酸化
膜41の一部をエッチングして凹部41aを形成する。
この凹部41aは、後述する犠牲層エッチング工程にお
いて梁構造体が表面張力等で基板に付着する場合に、そ
の付着面積を減らす突起を設けるためのものである。そ
して、シリコン酸化膜41の上に、犠牲層エッチング時
のエッチングストッパとなるシリコン窒化膜42を成膜
し、シリコン窒化膜42とシリコン酸化膜41の積層体
に対し、フォトリソグラフィを経てドライエッチング等
によりアンカー部形成領域に開口部42a〜42fを形
成する。この開口部42a〜42fは、梁構造体と基板
を接続するためのものである。
【0032】引き続き、図8に示すように、開口部42
a〜42fを含むシリコン窒化膜42の上に、ポリシリ
コン薄膜43を0.5〜2μm程度の膜厚で成膜し、そ
の成膜中に不純物導入して導電性薄膜とする。さらに、
そのポリシリコン薄膜43をフォトリソグラフィを経て
パターニングし、開口部42a〜42fを含むシリコン
窒化膜42上の所定領域に不純物ドープポリシリコン薄
膜43a〜43dを形成する。なお、ポリシリコン薄膜
43のフォトリソグラフィ工程において、ポリシリコン
薄膜43が薄いのでポリシリコン薄膜43の下でのシリ
コン窒化膜42の開口部42a〜42fの形状を透視す
ることができ、フォトマスク合わせを正確に行うことが
できる。
【0033】この後、ポリシリコン薄膜43上にシリコ
ン窒化膜44を形成する。そして、図9に示すように、
シリコン窒化膜44の上にシリコン酸化膜(第2の絶縁
体薄膜)45を成膜する。
【0034】さらに、シリコン酸化膜45の上に、貼り
合わせ用薄膜としてのポリシリコン薄膜46を成膜し、
図10に示すように、貼り合わせのためにポリシリコン
薄膜46の表面を機械的研磨により平坦化する。
【0035】引き続き、図11に示すように、単結晶シ
リコン基板40とは別の単結晶シリコン基板(第2の半
導体基板)47を用意し、ポリシリコン薄膜46とシリ
コン基板47を貼り合わせる。
【0036】さらに、図12に示すように、シリコン基
板40、47を表裏逆にして、シリコン基板40側を機
械的研磨等を行い、シリコン基板40を薄膜化する。こ
のとき、シリコン酸化膜41の層が出現し、研磨におけ
る硬度が変化するため、研磨の終点を容易に検出するこ
とができる。また、シリコン基板40を電極とするため
に、シリコン基板40にリン拡散等により不純物を導入
して低抵抗層51を形成する。そして、電極形成時の層
間絶縁膜としてのシリコン酸化膜48を成膜し、所定の
開口部を形成する。さらに、その後、アルミ薄膜(4
9)および保護薄膜(50)を順に成膜し、不要な領域
をフォトリソグラフィにより除去してアルミ電極49と
電極保護薄膜50の積層体を形成する。
【0037】この後、図13に示すように、シリコン基
板40に対し、梁構造体および固定電極を画定するため
の溝52a,52b,52c,52dを形成する。つま
り、梁構造体のパターンのフォトリソグラフィを経て、
梁構造体(梁部、質量部、可動電極)、固定電極等の区
画を行う。エッチングに用いるマスクとしては、フォト
レジストのようなソフトマスクでも、酸化膜のようなハ
ードマスクでもよい。このとき、層間絶縁膜に使用した
シリコン酸化膜48をマスク材にすることもできる。
【0038】次に、図14に示すように、HF系のエッ
チング液を用いた犠牲層エッチングによりシリコン酸化
膜41をエッチング除去し、梁構造体および固定電極を
形成し、かつ、梁構造体を可動にする。この犠牲層エッ
チングにおいて、可動電極および固定電極の電位をとる
ための電極49の表面が保護薄膜50で覆われているの
で、電極(パッド)49がエッチング液に腐食されて電
極が消失したり膜厚が薄くなったりすることが回避さ
れ、後工程でのワイヤーボンディングを確実に行うこと
ができる。
【0039】つまり、この電極保護薄膜50は耐HF性
の薄膜であり、金属であればTiN、Au、Pt薄膜
が、また、非金属であればシリコン窒化膜等が使用され
る。電極保護薄膜50にAuやPtを用いる場合は導電
性であるため電極保護薄膜50上にボンディングできる
が、導電性ではないシリコン窒化膜等を用いる場合に
は、犠牲層エッチング後にドライエッチング等で電極保
護薄膜50を除去する必要がある。また、電極保護薄膜
50が導電性であっても、アルミとの密着性が弱い場合
や、ボンディング強度が弱い場合は犠牲層エッチング後
にドライエッチング等により電極保護薄膜50を除去す
る。また、電極保護薄膜50としてTiNを用いた場合
には、TiNはアルミ電極のフォト工程で反射防止膜と
して用いられていることから、新たな工程を追加するこ
となく、電極保護薄膜50を形成することができる。
【0040】なお、犠牲層エッチングする際に、エッチ
ング後の乾燥工程で梁構造体が基板に固着するのを防ぐ
ため、低表面張力剤や、固体から気体に昇華するパラジ
クロロベンゼン等の昇華剤を用いる。
【0041】この犠牲層エッチング工程でマスク材であ
ったシリコン酸化膜48等は一緒に除去する。このよう
にして図1に示す半導体加速度センサが構成される。ま
た、電極保護薄膜50はアルミ電極49との密着性やワ
イヤボンディング強度等が目標値を満足すれば、電極保
護薄膜50上からワイヤボンディングしてもよいが、図
15に示すように、ドライエッチングにより電極保護薄
膜50を除去してもよい。このとき、アルミ電極49が
腐食しないエッチング条件を用いる。また、梁構造体が
可動になっているため梁構造体の下方の基板への固着を
考慮してウェット洗浄等は行わないようにする。
【0042】なお、電極保護薄膜50は図16,図17
に示すように、アルミ電極49の側面まで保護する形に
してもよい。つまり、図16に示すように、基板40上
に直接アルミ薄膜(49)を形成するとともに所定の形
状にし、その上に保護薄膜50を幅広に付ける。あるい
は、図17に示すように、図13の状態からもう一回保
護薄膜50’を形成し、電極49の側面まで覆うように
する。
【0043】このように本実施形態は、下記の特徴を有
する。 (イ)図11に示すように、単結晶シリコン基板40と
単結晶シリコン基板47を犠牲層41を挟んだ状態で貼
り合わせるとともに、図13に示すように、単結晶シリ
コン基板40における不要領域52a,52b,52
c,52dを除去し、図14に示すように、単結晶シリ
コン基板40の上に配置した可動および固定電極の電位
をとるための電極49に対し、その表面を保護薄膜50
で覆った状態で、エッチングにより所定領域の犠牲層4
1を除去して、単結晶シリコン基板40による梁構造体
および固定電極を形成した。
【0044】つまり、図12に示すように、単結晶シリ
コン基板47の上に犠牲層41を介して梁構造体および
固定電極の形成材料である単結晶シリコン基板40を配
置し、図14に示すように、単結晶シリコン基板40の
上に配置した可動および固定電極の電位をとるための電
極49に対し、その表面を保護薄膜50で覆った状態
で、エッチングにより所定領域の犠牲層41を除去し
て、梁構造体および固定電極を形成した。
【0045】よって、犠牲層エッチングの際に、可動電
極および固定電極の電位をとるための電極49の表面が
保護薄膜50で覆われているので、電極(パッド)49
がエッチング液に腐食されて電極が消失したり膜厚が薄
くなったりすることが回避され、ワイヤーボンディング
を確実に行うことができる。このようにして、犠牲層エ
ッチングに伴う電極の作成不良を解消することができる
こととなる。 (ロ)電極保護薄膜50として耐HFの薄膜を用いる
と、即ち、アルミよりなる電極49の上に耐HF性金属
を成膜すると、エッチング液としてHFを用いた場合に
おいて、犠牲層エッチング時でもアルミ電極49が腐食
されず、そのため、ワイヤーボンディング強度も強くな
る。 (ハ)電極保護薄膜50として導電性を有する膜を用
い、この電極保護薄膜50の上にワイヤーボンディング
を行うようにすると、実用上好ましいものとなる。詳し
くは、アルミよりなる電極49の保護薄膜として、導電
性の金属を使用することにより、保護薄膜50上にワイ
ヤーボンディングすることができる。 (ニ)図15に示すように、犠牲層41をエッチング除
去した後に、電極保護薄膜50を除去すると、実用上好
ましいものとなる。詳しくは、電極保護薄膜50とし
て、ワイヤーボンディング密着力の悪い薄膜を用いた場
合には、犠牲層エッチング後にドライエッチング等で電
極保護薄膜を除去することにより、腐食されていないア
ルミ電極49が出るためボンディング性も良好になり、
正確な加速度の検出を行うことができる。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
【0046】図18には、本実施形態における加速度セ
ンサの平面図を示す。また、図19には、図18のF−
F断面図を示す。この加速度センサは、基本的には単結
晶シリコン基板60と梁構造体61と固定電極62から
構成されている。梁構造体61は、アンカー部63と、
重り可動電極64と、梁としてのバネ部65を備えてい
る。本センサはメカニカルスイッチ式の加速度センサで
あって、基板60の表面に平行な方向(図18のX−Y
面)に加速度が加わったときに重り可動電極64が移動
して固定電極62と接触するのを検知するものである。
【0047】アンカー部63は円形形状をなし、基板6
0上に形成されている。重り可動電極64は円筒形状を
なし、基板60と所定の間隔をおいて平行に設けられて
いる。また、重り可動電極64は外周面に接点電極64
aを有している。
【0048】バネ部65は、一端がアンカー部63に固
定され、他端が重り可動電極64に固定されており、重
り可動電極64をアンカー部63に対して支持してい
る。このバネ部65は複数本(図では4本)設けられて
おり、それぞれを平面的に見て円弧の一部となる形状に
し、また断面において横の長さに対する縦の長さの比を
大きくした形状にすることによって基板60の表面に対
し平行方向に弾性変形する。
【0049】固定電極62は内側が円柱をくり抜いた形
状で重り可動電極64の外周側に所定の間隔を隔てて基
板60上に形成されており、重り可動電極64の円周面
には接点電極64aに対向する接点電極62aを有して
いる。
【0050】この接点電極62aと64aが接触するこ
とにより、加速度を検知しており、それぞれの電位をと
るためにアルミ電極66a,66b,66cが設けられ
ている。これらのアルミ電極66a〜66c上には犠牲
層エッチング時の保護膜として電極保護薄膜67a,6
7b,67cが設けられている。
【0051】この加速度センサでは重り可動電極64が
自重により基板60の厚さ方向に垂れた場合にも重り可
動電極64と基板60が接触しないよう犠牲層68が厚
く形成されており、重り可動電極64とバネ部65の下
の犠牲層68をエッチングするために長時間のエッチン
グが必要となることから、アルミ電極66a〜66cが
長時間のエッチングで腐食されやすくなるため電極保護
薄膜67a〜67cは必要不可欠になる。
【0052】この電極保護薄膜67a〜67cは耐HF
性の薄膜である必要があり、金属であればTiN、A
u、Pt薄膜が、非金属であればシリコン窒化膜等が使
用される。電極保護薄膜67a〜67cにAuやPtを
用いる場合は導電性であるため電極保護薄膜67a〜6
7c上にボンディングできるが、導電性ではないシリコ
ン窒化膜等を用いる場合には、犠牲層エッチング後にド
ライエッチング等で電極保護薄膜67a〜67cを除去
する必要がある。また、電極保護薄膜67a〜67cが
導電性であっても、アルミとの密着性が弱い場合や、ボ
ンディング強度が弱い場合は犠牲層エッチング後に電極
保護薄膜67a〜67cを除去する。また、電極保護薄
膜67a〜67cとしてTiNを用いる場合には、Ti
Nはアルミ電極のフォト工程で反射防止膜として用いら
れていることから、新たな工程を追加することなく、電
極保護薄膜67a〜67cを形成することができる。
【0053】次に、この加速度センサの製造方法を説明
する。まず、図20に示すように、単結晶シリコン基板
60と単結晶シリコン基板70とを犠牲層用薄膜として
のシリコン酸化膜71を介在させた状態で貼り合わせ
る。そして、この貼り合わせ基板におけるシリコン基板
70を所望の厚さ(約10μm〜30μm)に研削研磨
する。その後、図21に示すように、シリコン基板70
の表面に導電性を持たせるために不純物を導入して低抵
抗層71を形成する。そして、アルミ薄膜(66)と電
極保護薄膜(67)を順に成膜し、フォトリソグラフィ
によってパターニングしてアルミ電極66と電極保護薄
膜67を形成する。
【0054】この後、図22に示すように、シリコン基
板70に対し、重り可動電極と固定電極とバネ部を区画
するための溝72を形成する。つまり、構造体のパター
ンのフォトリソグラフィを経て、アンカー部と重り可動
電極とバネ部と固定電極の区画を行う。このエッチング
に用いるマスクとしてフォトレジストのようなソフトマ
スクでもよいし、シリコン酸化膜のようなハードマスク
を用いてもよい。
【0055】引き続き、図23に示すように、重り可動
電極64側の接点電極64a、固定電極62側の接点電
極62aを形成すべく、接触抵抗の小さい金をメッキに
より成膜しパターニングする。この場合、接点電極64
a,62aの形成はHF系のエッチング液に耐性のある
薄膜を使用する。なお、もしHF系のエッチング液に耐
性の無い金属を用いるときにはHFエッチングの後に形
成を行う。
【0056】また、電極保護薄膜67を図21で形成せ
ず、可動電極側の接点電極64a、固定電極側の接点電
極62aと同時に、同材料で形成してもよい。その後、
図19に示すように、HF系のエッチング液を用いた犠
牲層エッチングにより所定領域のシリコン酸化膜68を
エッチング除去し、梁構造体(重り可動電極、バネ部)
と固定電極とを形成し、かつ、重り可動電極64および
バネ部65を可動にする。
【0057】なお、この犠牲層エッチングの際、エッチ
ング後の乾燥工程で重り可動電極64、バネ部65が基
板60に固着するのを防ぐため、低表面張力剤や、固体
から気体に昇華するパラジクロロベンゼン等の昇華剤を
用いる。
【0058】また、電極保護薄膜67はアルミ電極との
密着性やワイヤボンディング強度等が目標値を満足すれ
ば、電極保護薄膜67上からワイヤボンディングしても
よいが、図24に示すように、ドライエッチングにより
電極保護薄膜67を除去してもよい。このとき、アルミ
電極66a〜66cが腐食しないエッチング条件を用い
る。また、梁構造体が可動になっているためウェット洗
浄等はしない。
【0059】これまでの説明においては加速度センサに
ついて述べてきたが、加速度の他にもヨーレートや振動
等の力学量を検出するためのセンサに適用してもよい。
【図面の簡単な説明】
【図1】 第1の実施形態における半導体加速度センサ
の平面図。
【図2】 図1のA−A断面図。
【図3】 図1のB−B断面図。
【図4】 図1のC−C断面図。
【図5】 図1のD−D断面図。
【図6】 半導体加速度センサの製造工程を説明するた
めの断面図。
【図7】 半導体加速度センサの製造工程を説明するた
めの断面図。
【図8】 半導体加速度センサの製造工程を説明するた
めの断面図。
【図9】 半導体加速度センサの製造工程を説明するた
めの断面図。
【図10】 半導体加速度センサの製造工程を説明する
ための断面図。
【図11】 半導体加速度センサの製造工程を説明する
ための断面図。
【図12】 半導体加速度センサの製造工程を説明する
ための断面図。
【図13】 半導体加速度センサの製造工程を説明する
ための断面図。
【図14】 半導体加速度センサの製造工程を説明する
ための断面図。
【図15】 応用例を説明するためのセンサの断面図。
【図16】 応用例での半導体加速度センサの断面図。
【図17】 応用例での半導体加速度センサの断面図。
【図18】 第2の実施形態における半導体加速度セン
サの平面図。
【図19】 図18のF−F断面図。
【図20】 半導体加速度センサの製造工程を説明する
ための断面図。
【図21】 半導体加速度センサの製造工程を説明する
ための断面図。
【図22】 半導体加速度センサの製造工程を説明する
ための断面図。
【図23】 半導体加速度センサの製造工程を説明する
ための断面図。
【図24】 応用例での半導体加速度センサの断面図。
【符号の説明】
1…基板、2…梁構造体、7a〜7d…可動電極、8a
〜8d…可動電極、9a〜9d…第1の固定電極、11
a〜11d…第2の固定電極、13a〜13d…第1の
固定電極、15a〜15d…第2の固定電極、40…単
結晶シリコン基板、41…シリコン酸化膜、47…単結
晶シリコン基板、49…アルミ電極、50…電極保護薄
膜。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M112 AA02 BA07 CA22 CA26 CA31 CA33 CA34 CA36 DA02 DA05 DA12 DA15 DA18 EA03 EA04 EA06 EA07 EA18

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板の上面において所定間隔を隔てた位
    置に支持され、可動電極を有し、力学量により変位する
    梁構造体と、 前記基板の上面に固定され、前記梁構造体の可動電極に
    対向して配置された固定電極とを備えた半導体力学量セ
    ンサの製造方法であって、 半導体基板の上に犠牲層を介して梁構造体および固定電
    極の形成材料を配置する工程と、 梁構造体および固定電極の形成材料の上に配置した可動
    および固定電極の電位をとるための電極に対し、その表
    面を保護膜で覆った状態で、エッチングにより所定領域
    の犠牲層を除去して、梁構造体および固定電極を形成す
    る工程と、を備えたことを特徴とする半導体力学量セン
    サの製造方法。
  2. 【請求項2】 基板の上面において所定間隔を隔てた位
    置に支持され、可動電極を有し、力学量により変位する
    梁構造体と、 前記基板の上面に固定され、前記梁構造体の可動電極に
    対向して配置された固定電極とを備えた半導体力学量セ
    ンサの製造方法であって、 第1の半導体基板と第2の半導体基板を犠牲層を挟んだ
    状態で貼り合わせるとともに、第1の半導体基板におけ
    る不要領域を除去する工程と、 第1の半導体基板の上に配置した可動および固定電極の
    電位をとるための電極に対し、その表面を保護膜で覆っ
    た状態で、エッチングにより所定領域の犠牲層を除去し
    て、第1の半導体基板による梁構造体および固定電極を
    形成する工程と、を備えたことを特徴とする半導体力学
    量センサの製造方法。
  3. 【請求項3】 前記電極保護膜は耐HFの薄膜である請
    求項1または2に記載の半導体力学量センサの製造方
    法。
  4. 【請求項4】 前記電極保護膜は導電性を有する膜であ
    り、当該電極保護膜の上にワイヤーボンディングが行わ
    れる請求項1または2に記載の半導体力学量センサの製
    造方法。
  5. 【請求項5】 前記犠牲層をエッチング除去した後に、
    前記電極保護薄膜を除去する工程を備えた請求項1また
    は2に記載の半導体力学量センサの製造方法。
JP20683698A 1998-07-22 1998-07-22 半導体力学量センサの製造方法 Expired - Fee Related JP4214565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20683698A JP4214565B2 (ja) 1998-07-22 1998-07-22 半導体力学量センサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20683698A JP4214565B2 (ja) 1998-07-22 1998-07-22 半導体力学量センサの製造方法

Publications (2)

Publication Number Publication Date
JP2000040831A true JP2000040831A (ja) 2000-02-08
JP4214565B2 JP4214565B2 (ja) 2009-01-28

Family

ID=16529880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20683698A Expired - Fee Related JP4214565B2 (ja) 1998-07-22 1998-07-22 半導体力学量センサの製造方法

Country Status (1)

Country Link
JP (1) JP4214565B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100346223C (zh) * 2003-09-09 2007-10-31 高通Mems科技公司 反射式干涉调节显示元件及其制造方法
US7485236B2 (en) 2003-08-26 2009-02-03 Qualcomm Mems Technologies, Inc. Interference display cell and fabrication method thereof
US7652814B2 (en) 2006-01-27 2010-01-26 Qualcomm Mems Technologies, Inc. MEMS device with integrated optical element
US7660031B2 (en) 2004-09-27 2010-02-09 Qualcomm Mems Technologies, Inc. Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator
US7688494B2 (en) 2006-05-03 2010-03-30 Qualcomm Mems Technologies, Inc. Electrode and interconnect materials for MEMS devices
JP2012096350A (ja) * 2010-10-29 2012-05-24 Freescale Semiconductor Inc 微小電気機械システム(mems)デバイスを形成する方法
JP2012198036A (ja) * 2011-03-18 2012-10-18 Yokogawa Electric Corp 振動式トランスデューサ
US8830557B2 (en) 2007-05-11 2014-09-09 Qualcomm Mems Technologies, Inc. Methods of fabricating MEMS with spacers between plates and devices formed by same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485236B2 (en) 2003-08-26 2009-02-03 Qualcomm Mems Technologies, Inc. Interference display cell and fabrication method thereof
CN100346223C (zh) * 2003-09-09 2007-10-31 高通Mems科技公司 反射式干涉调节显示元件及其制造方法
US7660031B2 (en) 2004-09-27 2010-02-09 Qualcomm Mems Technologies, Inc. Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator
US7652814B2 (en) 2006-01-27 2010-01-26 Qualcomm Mems Technologies, Inc. MEMS device with integrated optical element
US7688494B2 (en) 2006-05-03 2010-03-30 Qualcomm Mems Technologies, Inc. Electrode and interconnect materials for MEMS devices
US8830557B2 (en) 2007-05-11 2014-09-09 Qualcomm Mems Technologies, Inc. Methods of fabricating MEMS with spacers between plates and devices formed by same
JP2012096350A (ja) * 2010-10-29 2012-05-24 Freescale Semiconductor Inc 微小電気機械システム(mems)デバイスを形成する方法
EP2476644B1 (en) * 2010-10-29 2018-12-12 NXP USA, Inc. Method of making a MEMS device
JP2012198036A (ja) * 2011-03-18 2012-10-18 Yokogawa Electric Corp 振動式トランスデューサ

Also Published As

Publication number Publication date
JP4214565B2 (ja) 2009-01-28

Similar Documents

Publication Publication Date Title
JP4003326B2 (ja) 半導体力学量センサおよびその製造方法
US5148604A (en) Micromechanical tilt sensor
US6065341A (en) Semiconductor physical quantity sensor with stopper portion
US11186481B2 (en) Sensor device and manufacturing method thereof
JP4665942B2 (ja) 半導体力学量センサ
EP0527342B1 (en) Differential capacitor structure and fabricating method
US20100307247A1 (en) Micromechanical acceleration sensor and method for manufacturing an acceleration sensor
TWI329930B (en) Capacitance-type dynamic-quantity sensor and manufacturing method therefor
JP4214565B2 (ja) 半導体力学量センサの製造方法
US20060008936A1 (en) Method for manufacturing semiconductor physical quantity sensor
KR20010074906A (ko) 마이크로 기계 부품 및 그의 제조 방법
JP4081868B2 (ja) 微小装置の製造方法
JPH07209105A (ja) 半導体力学量センサ及びその製造方法
JP4193232B2 (ja) 力学量センサ
JP4134384B2 (ja) 半導体力学量センサの製造方法
JP4214572B2 (ja) 半導体力学量センサの製造方法
JP3424550B2 (ja) 半導体力学量センサの製造方法
JPH1172505A (ja) 加速度センサおよびその製造方法
JP4158234B2 (ja) 半導体力学量センサとその製造方法
JP3509874B2 (ja) 半導体チップ
JP4122572B2 (ja) 半導体力学量センサの製造方法
US20220411259A1 (en) Impact-resistant micromechanical arms
US6355578B1 (en) Manufacturing method for a composite device
JP2000150917A (ja) 半導体力学量センサの製造方法および半導体力学量センサ製造用の半導体ウェハ
JP2984734B2 (ja) シリコン加速度センサとその作製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees