JP2000035594A - 2端子型非線形素子の製造方法、2端子型非線形素子、液晶表示パネル、および、電子機器 - Google Patents

2端子型非線形素子の製造方法、2端子型非線形素子、液晶表示パネル、および、電子機器

Info

Publication number
JP2000035594A
JP2000035594A JP20362798A JP20362798A JP2000035594A JP 2000035594 A JP2000035594 A JP 2000035594A JP 20362798 A JP20362798 A JP 20362798A JP 20362798 A JP20362798 A JP 20362798A JP 2000035594 A JP2000035594 A JP 2000035594A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
conductor
crystal display
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20362798A
Other languages
English (en)
Other versions
JP3738565B2 (ja
Inventor
Mutsumi Matsuo
睦 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP20362798A priority Critical patent/JP3738565B2/ja
Publication of JP2000035594A publication Critical patent/JP2000035594A/ja
Application granted granted Critical
Publication of JP3738565B2 publication Critical patent/JP3738565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 基板の切り出しと導通ラインの分断とを同時
に行う場合に、切り出しによる静電気の影響を受けない
ようにする。 【解決手段】 陽極酸化のため、基板切断前にあって、
走査線端子212aを含む走査線212のすべては導通
ライン212bを介して、制御端子270aを含む外部
端子270のすべては、導通ライン270bを介して、
それぞれ短絡パターン2020に接続されている。ここ
で、走査線212は、第1金属膜/酸化膜/第2金属膜
であり、外部端子270は、第1金属膜/酸化膜/第2
金属膜/透明導電膜であるが、導通ライン212b、2
70bの最上層は酸化膜とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、基板切断
時において静電気による影響をうけにくい2端子型非線
形素子の製造方法、2端子型非線形素子、液晶表示パネ
ル、および、この液晶表示パネルを備える電子機器に関
する。
【0002】
【従来の技術】一般に、アクティブ・マトリクス方式の
液晶表示パネルは、マトリクス状に配列した画素電極の
各々に非線形(スイッチング)素子が設けられた素子基
板と、カラーフィルタなどが形成された対向基板と、こ
れら両基板との間に充填された液晶とから構成されると
ともに、各非線形素子を駆動して、画素毎に液晶の配向
状態を制御することによって、所定の表示を行うもので
ある。
【0003】ここで、非線形素子としては、主に、薄膜
トランジスタ(TFT:Thin FilmTransistor)などの
3端子型非線形素子と、薄膜ダイオード(TFD:Thin
Film Diode)などの2端子型非線形素子とに大別され
るが、後者の2端子型非線形素子の方が、配線の交差部
分がないために配線間の短絡不良が原理的に発生しない
点、さらに、成膜工程およびフォトリソグラフィ工程を
短縮できる点において有利である。
【0004】ところで、2端子型非線形素子は、一般に
は、第1金属膜(導電体)/絶縁体/第2金属膜のサン
ドイッチ構造によって正負双方向のダイオードスイッチ
ング特性を有し、絶縁体は、通常、第1金属膜を陽極酸
化することによって、その表面に形成される。このた
め、素子基板に形成される第1金属膜は、素子形成時に
あっては、短絡パターン(共通ライン)にすべて接続さ
れている必要がある一方、素子形成後にあっては、短絡
パターンから分断する必要がある。このような分断は、
工程簡略・短縮のため、大判の基板から液晶表示パネル
として所定の形状に切り出す工程と兼用して行われる。
すなわち、第1金属膜を短絡パターンに接続するための
導通ラインを、切り出しにかかる切断線と交差するよう
に形成しておくことにより、基板の切り出しと導通ライ
ンの分断とが同時に行われるようになっている。
【0005】
【発明が解決しようとする課題】しかしながら、基板の
切り出しにおいて発生する静電気が、導通ラインを伝搬
して2端子型非線形素子を破壊することが度々発生し
て、製品歩留まりを低下させる、という問題があった。
この問題は、特に、配線抵抗を低下させるため、2端子
型非線形素子の第2金属膜を導通ラインの表面に形成し
た場合に発生する。
【0006】本発明は、上述した問題に鑑みてなされた
ものであり、その目的とするところは、基板の切り出し
と導通ラインの分断とを同時に行う場合であっても、切
り出しによる静電気の影響を受けにくい2端子型非線形
素子の製造方法、2端子型非線形素子、液晶表示パネ
ル、および、この液晶表示パネルを備える電子機器を提
供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明にあっては、第1導電体/絶縁体/第2導電
体からなる2端子型非線形素子の製造方法であって、前
記第1導電体を基板上に形成する工程と、前記第1導電
体の表面に前記絶縁体を形成する工程と、前記第2導電
体を、前記第1導電体の導通ラインと前記基板の切断線
とが交差する領域には形成せずに、前記2端子型非線形
素子が形成されるべき領域には少なくとも前記絶縁体の
表面に形成する工程とを具備することを特徴としてい
る。
【0008】この構成によれば、第1導電体の導通ライ
ンが基板の切断線と交差する領域においては、第2導電
体が形成されないため、第1導電体の表面に形成された
絶縁体が剥き出しの状態となる。このため、導通ライン
は、外部からみると高抵抗となって、基板の切断時にお
いて静電気を伝搬しにくくなるので、2端子型非線形素
子が静電気の影響を受けにくくすることが可能となる。
【0009】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【0010】<液晶表示パネルの構成>まず、本実施形
態にかかる液晶表示パネルの構成について説明する。こ
こで、図1は、この液晶表示パネルの概略構成を示す斜
視図である。
【0011】この図における液晶表示パネル100は、
画素電極をスイッチングする2端子型非線形素子として
TFD素子を用いたアクティブマトリクス方式のもので
ある。この液晶表示パネル100は、図に示されるよう
に、素子基板200と対向基板300とを、互いに各端
子部分を外部に残した状態で貼り合わせた構造となって
いる。
【0012】次に、各基板の端子部分について説明す
る。図2は、素子基板200の端子部分における要部を
拡大した平面図である。なお、この図は、図1の上面
(パターン面)から見た場合に相当している。この図に
示されるように、素子基板200には、複数の走査線2
12が平行に設けられ、それらの先端部が、対向基板3
00の端部近傍にて間隔を狭めて櫛状に形成されて、走
査線端子212aを構成している。そして、これと対向
するように、外部端子270から延長された制御端子2
70aが形成されている。ここで、外部端子270に
は、波線261に示される領域において、外部から制御
信号を供給するためのFPC(Flexible Printed Circu
it)260が接続される。また、走査線端子212aお
よび制御端子270aには、波線251で示される領域
において、ベアチップ250がCOG(Chip On Glas
s)等の技術により実装されて、外部端子270を介し
て供給された制御信号に基づいて、各走査線212へ駆
動信号を供給するようになっている。
【0013】一方、対向基板300においては、素子基
板200と対向する面に、複数のデータ線(信号線)3
12が、走査線212とは直交する方向に設けられ、か
つ、後述する画素電極と交差するように配列し、また、
カラーフィルタが、必要に応じて、データ線312と画
素電極とが互い交差する領域に対応して設けられてい
る。そして、対向基板300の端子部分においては、素
子基板200と同様に、各データ線312へ駆動信号を
供給するベアチップ350が実装されるとともに、外部
から制御信号を供給するためのFPC360が接続され
る。
【0014】<TFD素子>次に、素子基板200にお
いて、各画素を駆動するTFD素子について説明する。
図3(a)は、TFD素子を適用した1画素分のレイア
ウトを示す平面図であり、図3(b)は、そのTFD素
子の構造を図3(a)におけるA−A線に沿って示す断
面図である。
【0015】図に示されるTFD素子220は、第1の
TFD素子220aおよび第2のTFD素子220bか
らなり、基板200と、この表面に形成された絶縁膜2
01と、第1金属膜222と、この表面に陽極酸化によ
って形成された絶縁体たる酸化膜224と、この表面に
形成されて相互に離間した第2金属膜226a、226
bとから構成されている。また、第2金属膜226a
は、そのまま走査線212となる一方、第2金属膜22
6bは、画素電極234に接続されている。なお、走査
線212の断面は、第1金属膜222、酸化膜224、
第2金属膜226aとなっているが、走査線端子212
aは、最上層の第2金属膜226aのみに接続されてい
るため、走査線212部分がTFD素子として機能する
ことはない。
【0016】さて、第1のTFD素子220aは、走査
線212からみると順番に、第2金属膜226a/酸化
膜224/第1金属膜222となって、金属/絶縁体/
金属のサンドイッチ構造を採るため、正負双方向のダイ
オードスイッチング特性を有することになる。一方、第
2のTFD素子220bは、走査線212から順番にみ
ると、第1金属膜222/酸化膜224/第2金属膜2
26bとなって、第1のTFD素子220aとは、反対
のダイオードスイッチング特性を有することになる。こ
こで、両者は、2つのダイオードを互いに逆向きに直列
接続した形となっているため、1つのTFD素子を用い
る場合と比べると、電流−電圧の非線形特性が正負の双
方向にわたって対称化されることになる。
【0017】なお、素子基板200自体は、絶縁性およ
び透明性を有するものであり、例えば、ガラスやプラス
チックなどから構成される。ここで、絶縁膜201が設
けられる理由は、第2金属膜の堆積後における熱処理に
より、第1金属膜222が下地から剥離しないようにす
るため、および、第1金属膜222に不純物が拡散しな
いようにするためである。したがって、これらが問題に
ならない場合には、絶縁膜201は省略可能である。ま
た、画素電極234は、透過型の液晶表示パネルに利用
する場合にはITO(Indium Tin Oxide)などの透明導
電膜から形成され、反射型の液晶表示パネルに適用する
場合にはアルミニウムや銀などの反射率の大きな金属膜
から形成される。
【0018】さて、このような走査線212、TFD素
子220および画素電極234は、素子基板200にお
いて、図4に示されるように配置される。すなわち、複
数の画素電極234がマトリクス状に配置して、各画素
電極234に、それぞれTFD素子220の一端が接続
される一方、TFD素子220の他端は走査線212に
接続されている。ここで、同列に配置している画素電極
234は、それに対応するTFD素子220を介して、
列方向の走査線212を1本共用している。
【0019】このように構成された素子基板200は、
対向基板300に対して基板周辺に沿って塗布されるシ
ール剤と、適切に散布されたスペーサとによって、一定
のギャップ(間隙)を保っている。そして、この閉空間
に、例えば、TN(TwistedNematic)型の液晶が封入さ
れて、液晶層が形成されている。
【0020】したがって、走査線212とデータ線31
2とは、それらの各交点において、液晶層とTFD素子
220との直列接続を介して電気的に結合した状態とな
っている。このため、走査線212とデータ線312と
の電位差をTFD素子220のしきい値以上にすると、
当該素子がオンとなって導通状態になるため、当該素子
に接続された液晶層に所定の電荷が蓄積される。そし
て、電荷蓄積後、当該素子をオフ状態にしても、液晶層
の抵抗が十分に高ければ、当該液晶層における電荷の蓄
積が維持される。このようにTFD素子220を駆動し
て、蓄積させる電荷の量を制御すると、画素毎に液晶の
配向状態が変化して、所定の表示を行わせることが可能
となる。
【0021】この際、各液晶層毎に電荷を蓄積させるの
は、一部の期間で良いため、各走査線を時分割に選択す
ることにより、走査線212およびデータ線312を複
数の画素について共通化したマルチプレックス駆動が可
能となる。
【0022】<液晶表示パネルの製造プロセス>次に、
上述した液晶表示パネル100の製造プロセスについて
説明する。なお、本実施形態における液晶表示パネル1
00は、生産効率を向上させるため、大判基板から複数
個切断される、いわゆる多面取りによって製造される。
【0023】<素子基板の製造プロセス>まず、素子基
板200の製造プロセスについて、TFD素子220を
中心に説明する。まず、図5(1)に示されるように、
基板200上面に絶縁膜201が形成される。この絶縁
膜201は、例えば、酸化タンタルからなり、スパッタ
リング法で堆積したタンタル膜を熱酸化する方法や、酸
化タンタルからなるターゲットを用いたスパッタリング
あるいはコスパッタリング法などにより形成される。こ
の絶縁膜201は、上述したように、第1金属膜222
の密着性を向上させ、さらに基板200からの不純物の
拡散を防止することを主目的として設けられるので、そ
の膜厚は、例えば、50〜200nm程度で十分である。
【0024】次いで、同図(2)に示されるように、絶
縁膜201上面に第1金属膜222が成膜される。この
第1金属膜222の組成は、例えば、タンタル単体ある
いはタンタル合金からなる。タンタル合金とする場合、
主成分のタンタルに、例えば、タングステン、クロム、
モリブデン、レニウム、イットリウム、ランタン、ディ
スプロリウムなどの周期律表において第6〜第8族に属
する元素を添加しても良い。なお、添加する元素として
は、タングステンが好ましく、その含有割合は、例え
ば、0.1〜6重量%が望ましい。
【0025】また、第1金属膜222は、スパッタリン
グ法や電子ビーム蒸着法などで形成可能であり、タンタ
ル合金からなる第1金属膜222を形成する場合には、
混合ターゲットを用いたスパッタリング法や、コスパッ
タリング法、電子ビーム蒸着法などが用いられる。な
お、第1金属膜222の膜厚は、TFD素子220の用
途によって好適な値が選択され、通常、100〜500nm程度
である。
【0026】そして、同図(3)に示されるように、第
1金属膜222が、一般に用いられているフォトリソグ
ラフィおよびエッチング技術によってパターニングされ
る。
【0027】続いて、同図(4)に示されるように、酸
化膜224が第1金属膜222の表面に形成される。詳
細には、第1金属膜222の表面が、陽極酸化法によっ
て酸化することで形成される。このとき、走査線212
の基礎となる部分の表面も同時に酸化されて酸化膜22
4が形成される。酸化膜224の膜厚は、その用途によ
って好ましい値が選択され、例えば、10〜35nm程度であ
り、1つの画素について1個のTFD素子を用いる場合
と比べると半分である。陽極酸化に用いられる化成液
は、特に、限定されないが、例えば、0.01〜0.1重量%
のクエン酸水溶液を用いることができる。
【0028】この工程にかかる陽極酸化のため、大型基
板においてパターニングされた第1金属膜222は電気
的にすべて接続されている必要がある。このため、素子
基板200にあって、走査線212および外部端子27
0のそれぞれ基礎となる第1金属膜222のすべては、
図7に示されるように、その四方を囲む短絡パターン2
020に接続されている。すなわち、走査線端子212
aを含む走査線212となるべき部分のすべては導通ラ
イン212bを介して、制御端子270aを含む外部端
子270となるべき部分のすべては、導通ライン270
bを介して、それぞれ短絡パターン2020に接続され
ている。ここで、導通ライン212bには、後述するよ
うに、液晶表示パネル100として最終的に切り出され
る際の切断線と交差するような長さが最低限確保され
ている。同様に、導通ライン270bには、素子基板2
00の切断線と交差するような長さが最低限確保され
ている。
【0029】また、この短絡パターン2020は、大判
基板全体でみれば、図8に示されるように、すべてのパ
ネルにおいて電流密度が均等になるように配列して、大
判基板2000の4辺の縁部分2010に接続されてい
る。なお、この図においてパターン面は、表(上)面に
形成されている。また、符号2100で示される領域
が、図7において拡大した1個のパネルに相当する領域
である。
【0030】次いで、図5(5)に示されるように、第
2金属膜226が成膜される。この第2金属膜226
は、例えば、クロムや、アルミニウム、チタン、モリブ
デンなどであり、スパッタリング法などによって堆積さ
せることによって形成される。また、第2金属膜226
の膜厚は、例えば、50〜300nm程度である。
【0031】続いて、第2金属膜226が、一般に用い
られているフォトリソグラフィおよびエッチング技術に
よってパターニングされる。これにより素子部分にあっ
ては、図6(6)に示されるように、第1、第2のTF
D素子における第2金属膜226a、226bが離間し
て形成されるとともに、走査線212における最上層も
第2金属膜226によって被覆されることになる。
【0032】一方、制御端子270aを含む外部端子2
70、および、走査線端子212aを含む走査線212
についても、その表面を被覆するように第2金属膜22
6がパターニングされる。さらに、大判基板2000の
縁部分2010についてもその表面を被覆するように第
2金属膜226がパターニングされる。ただし、導通ラ
イン212b、270b、および、短絡パターン202
0にあっては、第2金属膜226が除去されて、下層か
ら順番に第1金属膜222/酸化膜224となる。すな
わち、酸化膜224が剥き出しの状態にされる。
【0033】次に、図6(7)に示されるように、画素
電極234とともに、走査線端子212a、外部端子2
70、制御端子270aとなる導電膜が成膜される。こ
の導電膜は、透過型の液晶表示パネルではITOが好適
であり、反射型の液晶表示パネルではアルミニウムなど
が好適であって、いずれもスパッタリング法などによっ
て膜厚30〜200nmで堆積させることで成膜される。
【0034】続いて、この導電膜が、一般に用いられて
いるフォトリソグラフィおよびエッチング技術によって
パターニングされる。これにより素子部分にあっては、
図6(8)に示されるように、画素電極234が形成さ
れる。一方、ベアチップ250が実装される走査線端子
212a、制御端子270aと、FPC260が接続さ
れる外部端子270には、画素電極234と同じ導電膜
が、第2金属膜226の上層として形成される。すなわ
ち、走査線端子212a、制御端子270aおよび外部
端子270は、下層から順番に第1金属膜222/酸化
膜224/第2金属膜226/画素電極234と同じ導
電膜、となる。
【0035】そして、図6(9)に示されるように、走
査線212から枝分かれした酸化膜224のうちの破線
部分229が、その基礎となっている第1金属膜222
とともに、一般に用いられているフォトリソグラフィお
よびエッチング技術により除去される。これにより、第
1、第2のTFD素子で共用される第1金属膜222
が、走査線212の最下層たる第1金属膜222から電
気的に分離されることになる。
【0036】このようなプロセスにより、基板200に
は、第1のTFD素子220aと第2のTFD素子22
0bとからなるTFD素子220が、画素電極234と
ともに、マトリックス状に形成される。
【0037】なお、このようなTFD素子の製造プロセ
スについては、上記工程の順番に限られない。例えば、
図5(4)における工程よって第1金属膜222の表面
に酸化膜224を形成した直後に、図6(9)における
工程によって、走査線212から分離して、この後、図
5(5)の工程、および、図6の(6)〜(8)の工程
を実行することによっても可能である。
【0038】<対向基板の製造プロセス>次に、対向基
板300の製造プロセスについて説明する。対向基板3
00には、TFD素子のような非線形素子が形成されな
いため、素子基板200と比較すると、その製造プロセ
スは極めて簡略化されている。すなわち、基板の一方の
面に、第1に、ITOのような透明導電膜を成膜した
後、第2に、これをパターニングして、データ線312
を形成する。この際、ベアチップ350を実装するため
にデータ線端子、制御端子と、FPC360を接続する
ための外部端子も、透明導電膜をパターニングして形成
される。
【0039】なお、カラー表示を行う場合には、第1
に、画素電極234と対向する領域において、R(レッ
ド)、G(グリーン)、B(ブルー)の原色いずれかの
カラーフィルタが所定の配列で形成されるとともに、そ
れ以外の表示領域においてはBk(ブラック)のブラッ
クマトリクスが形成され、第2に、平滑化層が、カラー
フィルタおよびブラックマトリクスの保護を兼ねてコー
ティングされ、この後、透明導電膜が成膜・パターニン
グされる。
【0040】このような対向基板300の大判基板の例
を、図9に示す。この図に示される大判基板3000に
あっては、符号3100で示される領域が1個のパネル
に相当する領域であり、ここに、データ線端子を含むデ
ータ線312と、制御端子を含む外部端子370とが形
成される。なお、図9は、図8とは異なり、パターン面
が裏面(下側)に形成されている状態を示している。こ
れは、両者を貼り合わせた際の位置関係が明確にするた
めの措置である。
【0041】<貼合・液晶注入・切断等>さて、このよ
うに形成された素子基板の大判基板2000、および、
対向基板の大判基板3000には、それぞれ配向膜が形
成された後、ラビング、スペーサ散布等の処理を経て、
図10に示されるように、互いを位置合わせした状態で
貼り合わせられる。この後、大型基板2000、300
0において同列に位置する液晶表示パネルに対して液晶
を注入すべく、1次スクライブが行われる。詳細には、
対向基板の大判基板3000のみが切断線で切断され
た後、素子基板の大判基板2000のみが切断線で切
断される。ここで、切断線、で一端を揃えない理由
は、これによって生じる段差によって、液晶の注入とと
もに、光硬化性樹脂等の液晶封止剤の滴下を容易とする
ためである。
【0042】続いて、図11に示されるように、切断線
、での切断によって開口した注入口110を介し
て、液晶が、大型基板2000、3000において同列
に位置する液晶表示パネルの各々に注入される。この
後、注入口110に封止剤が滴下され、紫外線が照射さ
れて液晶の封止が完了される。
【0043】そして、液晶表示パネル100を大型基板
から切り出すべく、2次スクライブが行われる。詳細に
は、対向基板の大判基板3000のみが切断線、、
の順番で切断された後、素子基板の大判基板2000
のみが切断線、、の順番で切断されて、複数の液
晶表示パネル100が大判基板2000、3000から
多面取りされることとなる。
【0044】ここで、切断線の切断により、分断され
る導通ライン212bは、酸化膜222の剥き出し状態
であるため、第2金属膜226で被覆された場合よりも
電気的にみれば高抵抗である。このため、切断線の切
断時において発生する静電気は、導通ライン212bを
介して走査線212に伝搬しにくくなるので、TFD素
子220の破壊が防止されることになる。
【0045】また、制御端子270aおよび走査線端子
212aは互いに離間してはいるものの、導通ライン2
70bが低抵抗であれば、切断線の切断時の発生する
静電気の電圧によっては、これらの間を電荷が飛び越え
て、TFD素子220が破壊されるおそれもある。ただ
し、本実施形態における導通ライン270bは、導通ラ
イン212bと同様に、酸化膜222の剥き出し状態で
あって高抵抗であるので、切断線の切断時において発
生する静電気が、導通ライン270bを介し、制御端子
270aおよび走査線端子212aの間を飛び越えて走
査線212に伝搬することはないので、同様に、TFD
素子220の破壊が防止されることになる。
【0046】また、素子基板の大判基板2000におけ
る縁部分2010には、第2金属膜226が残されてい
るので、ここを接地しておくことにより、大判基板20
00の状態において静電気を帯びることが防止される。
【0047】なお、実施形態にかかる液晶表示パネル1
00にあっては、TFD素子220を、互いに逆向きに
直列接続された第1のTFD素子220aおよび第2の
TFD素子220bから構成したが、ひとつのTFD素
子により構成して、導通ライン270bのみを高抵抗と
しても良い。
【0048】さらに、実施形態にかかる液晶表示パネル
100にあっては、第2金属膜226および画素電極2
34を異なる金属膜により構成したが、第2金属膜およ
び画素電極を、ITO膜等の同一透明導電膜から構成し
ても良い。このような構成によれば、第2金属膜226
および画素電極234を同一の工程により形成できる利
点がある。
【0049】また、実施形態にかかる液晶表示パネル1
00にあっては、TFD素子220が走査線212の側
に接続されていたが、これとは逆に、TFD素子220
をデータ線の側に接続する構成でも同じことである。
【0050】<電子機器>次に、上述した液晶表示パネ
ル100を電子機器に用いた例のいくつかについて説明
する。
【0051】<その1:ビデオプロジェクタ>まず、こ
の液晶表示パネルをライトバルブとして用いたビデオプ
ロジェクタについて説明する。図12は、ビデオプロジ
ェクタの構成例を示す平面図である。
【0052】この図に示すように、ビデオプロジェクタ
1100内部には、ハロゲンランプ等の白色光源からな
るランプユニット1102が設けられている。このラン
プユニット1102から射出された投射光は、ライトガ
イド1104内に配置された4枚のミラー1106およ
び2枚のダイクロイックミラー1108によってRGB
の3原色に分離され、各原色に対応するライトバルブと
しての液晶パネル1110R、1110Bおよび111
0Gに入射される。
【0053】液晶パネル1110R、1110Bおよび
1110Gの構成は、上述した通りであり、図示しない
ビデオ信号処理回路から供給されるR、G、Bの原色信
号でそれぞれ駆動される。さて、これらの液晶パネルに
よって変調された光は、ダイクロイックプリズム111
2に3方向から入射される。このダイクロイックプリズ
ム1112においては、RおよびBの光が90度に屈折
する一方、Gの光が直進する。したがって、各色の画像
が合成される結果、投射レンズ1114を介して、スク
リーン等にカラー画像が投写されることとなる。
【0054】なお、液晶パネル1110R、1110B
および1110Gには、ダイクロイックミラー1108
によって、R、G、Bの各原色に対応する光が入射する
ので、対向基板にカラーフィルタを設ける必要はない。
【0055】<その2:モバイル型コンピュータ>次
に、この液晶表示パネルを、モバイル型のコンピュータ
に適用した例について説明する。図13は、このコンピ
ュータの構成を示す正面図である。図において、コンピ
ュータ1200は、キーボード1202を備えた本体部
1204と、液晶ディスプレイ1206とから構成され
ている。この液晶ディスプレイ1206は、先に述べた
液晶表示パネル100にバックライトを付加することに
より構成される。
【0056】<その3:ページャ>次に、液晶表示パネ
ルをページャに適用した例について説明する。図14
は、このページャの構造を示す分解斜視図である。この
図に示すように、ページャ1300は、金属フレーム1
302において、液晶表示パネル100を、バックライ
ト1306aを含むライトガイド1306、回路基板1
308、第1、第2のシールド板1310、1312と
ともに収容する構成となっている。そして、この構成に
おいては、液晶表示パネル100と回路基板1308と
の導通が、素子基板200に対してはフィルムテープ1
314によって、対向基板300に対してはフィルムテ
ープ1318によって、それぞれ図られている。すなわ
ち、この構成で、ベアチップが基板に実装されない形と
なる。
【0057】なお、図12〜図14を参照して説明した
電子機器の他にも、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、電子手帳、電卓、ワードプロセッサ、ワ
ークステーション、携帯電話、テレビ電話、POS端末、
タッチパネルを備えた装置等などが電子機器の例として
挙げられる。そして、これらの各種電子機器に適用可能
なのは言うまでもない。
【0058】
【発明の効果】以上説明したように本発明によれば、第
1導電体の導通ラインが基板の切断線と交差する領域に
おいては、第2導電体が形成されないため、第1導電体
の表面に形成された絶縁体が剥き出しの状態となる。こ
のため、導通ラインは、外部からみると高抵抗となっ
て、基板の切断時において静電気を伝搬しにくくなるの
で、2端子型非線形素子が静電気の影響を受けることを
防止することが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施形態にかかる液晶表示パネルの
構成を示す斜視図である。
【図2】 同液晶表示パネルの端子部分の構成を示す平
面図である。
【図3】 (a)は、同液晶表示パネルの素子基板にお
ける1画素分の構成を示す平面図であり、(b)は、そ
のA−A線の断面図である。
【図4】 同液晶表示パネルにおける素子基板の構成を
示す部分破断斜視図である。
【図5】 (1)〜(5)は、それぞれ同液晶表示パネ
ルにおけるTFD素子の製造プロセスを示す図である。
【図6】 (6)〜(9)は、それぞれ同液晶表示パネ
ルにおけるTFD素子の製造プロセスを示す図である。
【図7】 大判基板における素子基板1個分のレイアウ
トを示す平面図である。
【図8】 素子基板の大判基板におけるレイアウトを示
す平面図である。
【図9】 対向基板の大判基板におけるレイアウトを示
す平面図である。
【図10】 素子基板の大判基板と、対向基板の大判基
板とを貼り合わせた状態のレイアウトを示す平面図であ
る。
【図11】 1次スクライブ後の大判基板のレイアウト
を示す平面図である。
【図12】 同液晶表示パネルを適用した電子機器の一
例たる液晶プロジェクタの構成を示す断面図である。
【図13】 同液晶表示パネルを適用した電子機器の一
例たるパーソナルコンピュータの構成を示す正面図であ
る。
【図14】 同液晶表示パネルを適用した電子機器の一
例たるページャの構成を示す分解斜視図である。
【符号の説明】
100……液晶表示パネル 200……素子基板 212……走査線 212a……走査線端子 212b……導通ライン 220……TFD素子 222……第1金属膜 224……酸化膜 226……第2金属膜 234……画素電極 250……ベアチップ 260……FPC 270……外部端子 270a……制御端子 270b……導通ライン 300……対向基板 312……データ線 350……ベアチップ 360……FPC 2000……(素子基板の)大判基板 2010……縁部分 2020……短絡パターン 3000……(対向基板の)大判基板 〜……切断線

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 第1導電体/絶縁体/第2導電体からな
    る2端子型非線形素子の製造方法であって、 前記第1導電体を基板上に形成する工程と、 前記第1導電体の表面に前記絶縁体を形成する工程と、 前記第2導電体を、前記第1導電体の導通ラインと前記
    基板の切断線とが交差する領域には形成せずに、前記2
    端子型非線形素子が形成されるべき領域には少なくとも
    前記絶縁体の表面に形成する工程とを備えることを特徴
    とする2端子型非線形素子の製造方法。
  2. 【請求項2】 第1導電体/絶縁体/第2導電体からな
    る2端子型非線形素子であって、 基板上に形成された前記第1導電体と、 前記第1導電体の表面に形成された前記絶縁体と、 前記第1導電体の導通ラインと前記基板の切断線とが交
    差する領域には形成されずに、前記2端子型非線形素子
    が形成されるべき領域には少なくとも前記絶縁体の表面
    に形成された第2導電体とを具備することを特徴とする
    2端子型非線形素子。
  3. 【請求項3】 前記絶縁体は、前記第1導電体の陽極酸
    化によって形成されたものであり、 前記導通ラインは、前記第1導電体を前記陽極酸化のた
    めの短絡パターンに接続するためのものであることを特
    徴とする請求項2記載の2端子型非線形素子。
  4. 【請求項4】 前記第2導電体は、前記基板の縁部分に
    は形成される一方、前記短絡パターンには形成されない
    ことを特徴とする請求項3記載の2端子型非線形素子。
  5. 【請求項5】 請求項2、3または4記載の2端子型非
    線形素子を有する素子基板と、対向基板とが適当な間隔
    をおいて配置されるとともに、前記素子基板と前記対向
    基板との間隙内に液晶が封入されていることを特徴とす
    る液晶表示パネル。
  6. 【請求項6】 請求項5記載の液晶表示パネルを備えた
    ことを特徴とする電子機器。
JP20362798A 1998-07-17 1998-07-17 液晶表示パネルの製造方法 Expired - Fee Related JP3738565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20362798A JP3738565B2 (ja) 1998-07-17 1998-07-17 液晶表示パネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20362798A JP3738565B2 (ja) 1998-07-17 1998-07-17 液晶表示パネルの製造方法

Publications (2)

Publication Number Publication Date
JP2000035594A true JP2000035594A (ja) 2000-02-02
JP3738565B2 JP3738565B2 (ja) 2006-01-25

Family

ID=16477182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20362798A Expired - Fee Related JP3738565B2 (ja) 1998-07-17 1998-07-17 液晶表示パネルの製造方法

Country Status (1)

Country Link
JP (1) JP3738565B2 (ja)

Also Published As

Publication number Publication date
JP3738565B2 (ja) 2006-01-25

Similar Documents

Publication Publication Date Title
JP3617458B2 (ja) 表示装置用基板、液晶装置及び電子機器
US8994886B2 (en) Display device and television device
JP4167085B2 (ja) 液晶表示装置
US20010052960A1 (en) Liquid crystal display device
US6335773B1 (en) Liquid crystal display device in which the light length, polarizing axis, and alignment direction are related
JPH09113931A (ja) 液晶表示装置
JP2004363170A (ja) 導電パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器
WO2000020918A1 (fr) Dispositif a cristaux liquides et appareil electronique
US7847891B2 (en) Liquid crystal display
JP2004317726A (ja) 電気光学装置、およびそれを用いた電子機器
JP3125411B2 (ja) 液晶表示装置
JP4712402B2 (ja) 下部表示板及び下部表示板を含む液晶表示装置およびその製造方法
JP2002091341A (ja) 電気光学装置及び電子機器
JP3744244B2 (ja) 液晶表示装置および電子機器
US7576808B2 (en) Multi model glass type substrate for liquid crystal display device and method of fabricating the same
JP3726495B2 (ja) 2端子型非線形素子、その非線形素子を用いた液晶表示パネルおよび電子機器
JP2000035573A (ja) 液晶表示装置
JP3738565B2 (ja) 液晶表示パネルの製造方法
JP2000250065A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP2001305996A (ja) 表示装置用基板及びその製造方法、並びに液晶装置及び電子機器
JP2006350168A (ja) 液晶装置及びその製造方法、並びに電子機器
KR100909413B1 (ko) 횡전계방식 액정 표시 소자 및 그 제조방법
WO2005040905A1 (en) Thin film diode panel and manufacturing method of the same
JPH11194336A (ja) 液晶表示装置
JP4259149B2 (ja) 液晶表示装置、その製造方法および電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051024

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees