JP2000031608A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JP2000031608A
JP2000031608A JP10198732A JP19873298A JP2000031608A JP 2000031608 A JP2000031608 A JP 2000031608A JP 10198732 A JP10198732 A JP 10198732A JP 19873298 A JP19873298 A JP 19873298A JP 2000031608 A JP2000031608 A JP 2000031608A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
printed wiring
circuit block
frequency current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10198732A
Other languages
Japanese (ja)
Other versions
JP3787436B2 (en
Inventor
Toru Aisaka
徹 逢坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19873298A priority Critical patent/JP3787436B2/en
Publication of JP2000031608A publication Critical patent/JP2000031608A/en
Application granted granted Critical
Publication of JP3787436B2 publication Critical patent/JP3787436B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable speed up and downsizing by eliminating the adverse effects on another circuit block due to high frequency signals. SOLUTION: The surface of an insulator 1 is divided into first to third circuit blocks 2, 3, and 4. Each of circuit blocks 2, 3, and 4 has a conductor part. A thick conductor 5 thicker than the conductor part is made at the boundary between the several circuit blocks 2, 3, and 4, and each of circuit blocks 2, 3, and 4 is partitioned by the thick conductor 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は高周波信号を扱うプ
リント配線板に関する。
The present invention relates to a printed wiring board for handling high-frequency signals.

【0002】[0002]

【従来の技術】従来、プリント配線板の高周波信号を扱
う回路ブロックと、同一配線板上の他の回路ブロックと
の高周波信号の影響を避けるため、さまざまなアプロー
チがなされている。
2. Description of the Related Art Conventionally, various approaches have been taken to avoid the influence of high-frequency signals on a circuit block for handling high-frequency signals on a printed wiring board and other circuit blocks on the same wiring board.

【0003】図6に回路ブロック間の高周波を分離す
る、従来のプリント配線板を示す。
FIG. 6 shows a conventional printed wiring board for separating high frequencies between circuit blocks.

【0004】プリント配線板は回路層16とグランド層
6とを有している。回路層16は第1の回路ブロック8
2と、第2の回路ブロック83と、第3の回路ブロック
84とで構成され、グランド層6は、第1のグランドプ
レーン7と、第2のグランドプレーン8と、第3のグラ
ンドプレーン9とで構成される。また、第1のグランド
プレーン7と第2のグランドプレーン8、第2のグラン
ドプレーン8と第3のグランドプレーン9とはそれぞれ
1点アース10で電気的に接続されている。このように
することで、各グランドプレーンはグランド層6の平面
上では、高周波の影響に対して互いにほぼ分離されてい
ることとなる。
The printed wiring board has a circuit layer 16 and a ground layer 6. The circuit layer 16 includes the first circuit block 8
2, a second circuit block 83, and a third circuit block 84. The ground layer 6 includes a first ground plane 7, a second ground plane 8, and a third ground plane 9. It consists of. In addition, the first ground plane 7 and the second ground plane 8 are electrically connected to each other, and the second ground plane 8 and the third ground plane 9 are each electrically connected to one point ground 10. By doing so, the ground planes are substantially separated from each other on the plane of the ground layer 6 against the influence of high frequency.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、近年の
電子機器の高速化および小型化が進んでいる中で、高速
化は高周波信号のエネルギを増加し、また、小型化は回
路ブロック間の距離の近接化を招いており、上述の従来
の方法では各回路ブロック間での高周波による影響を阻
止することが困難となった。
However, as the speed and size of electronic devices have been increasing in recent years, increasing the speed increases the energy of high-frequency signals, and reducing the size of the electronic devices increases the distance between circuit blocks. As a result, the conventional method described above makes it difficult to prevent the influence of high frequency between circuit blocks.

【0006】図7は、従来のプリント配線板での空中を
伝わる高周波電流の状況を示す図である。高速化あるい
は小型化により回路ブロック間で高周波的な分離が不十
分となり、第1の導体71から第2の導体72へと空気
中を経路とする高周波電流63及び絶縁体61中を経路
とする高周波電流64が流れ込んでしまう。このよう
に、不要な高周波電流がプリント配線板の絶縁体である
誘電体内及び空気中を容量結合を介して隣接する回路ブ
ロックに侵入し、信号の干渉を引き起こし、プリント配
線板の高速化及び小型化が困難となるという問題があっ
た。
FIG. 7 is a diagram showing a state of a high-frequency current transmitted through the air in a conventional printed wiring board. High-speed or miniaturization causes insufficient high-frequency separation between circuit blocks, and a high-frequency current 63 from the first conductor 71 to the second conductor 72 in the air and a path in the insulator 61. The high frequency current 64 flows. As described above, unnecessary high-frequency currents enter the adjacent circuit blocks through the dielectric and the air, which are insulators of the printed wiring board, through capacitive coupling, causing signal interference, thereby increasing the speed and reducing the size of the printed wiring board. There is a problem that it becomes difficult to make the structure.

【0007】そこで、本発明は、高速化及び小型化が可
能なプリント配線板を提供することを目的とする。
Accordingly, an object of the present invention is to provide a printed wiring board that can be operated at high speed and reduced in size.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、本発明のプリント配線板は、高周波電流が流れる導
体部を有する複数の回路ブロックが形成されたプリント
配線板において、前記各回路ブロックの境界部に、前記
導体部よりも厚みが厚い導体からなる土手部が形成され
ていることを特徴とする。
In order to achieve the above object, a printed wiring board according to the present invention is a printed wiring board on which a plurality of circuit blocks each having a conductor portion through which a high-frequency current flows are formed. A bank portion made of a conductor thicker than the conductor portion is formed at the boundary portion.

【0009】上記の通り構成された本発明のプリント配
線板は、各回路ブロックの導体部には高周波電流が流れ
る。ここで、各回路ブロックの境界部に、導体部より厚
みが厚い導体からなる土手部が形成されているので、こ
の回路ブロックから空気中の容量結合を介して流れよう
とする高周波電流は土手部により遮蔽される。このた
め、隣接する他の回路ブロックと高周波的な分離がなさ
れる。
In the printed wiring board of the present invention configured as described above, a high-frequency current flows through the conductor of each circuit block. Here, since a bank portion made of a conductor thicker than the conductor portion is formed at a boundary portion of each circuit block, a high-frequency current flowing from the circuit block through capacitive coupling in the air is applied to the bank portion. Shielded by For this reason, high-frequency separation is performed from another adjacent circuit block.

【0010】土手部は、グランドと導通していてもよい
し、電源電位と導通していてもよい。
The bank may be electrically connected to the ground or the power supply potential.

【0011】また、土手部はプリント配線板の表面に形
成されているものでもよいし、プリント配線板の内部に
形成されているものでもよい。
Further, the bank portion may be formed on the surface of the printed wiring board or may be formed inside the printed wiring board.

【0012】さらに、土手部は、導電性ペーストで形成
されているものでもよい。
Further, the bank portion may be formed of a conductive paste.

【0013】[0013]

【発明の実施の形態】(第1の実施形態)図1に本発明
の第1の実施形態のプリント配線板の模式的な斜視図
を、また、図2に図1に示したプリント配線板の断面図
をそれぞれ示す。
(First Embodiment) FIG. 1 is a schematic perspective view of a printed wiring board according to a first embodiment of the present invention, and FIG. 2 is a printed wiring board shown in FIG. The cross-sectional views of FIG.

【0014】プリント配線板の基板となる絶縁体1の表
面は第1の回路ブロック2と、第2の回路ブロック3
と、第3の回路ブロック4とに分けられ、各回路ブロッ
クはグランド電位の導体15上に土手状に設けられた圧
導体5で仕切られている。
The surface of an insulator 1 serving as a substrate of a printed wiring board has a first circuit block 2 and a second circuit block 3
And a third circuit block 4. Each circuit block is partitioned by a pressure conductor 5 provided in a bank shape on a conductor 15 at a ground potential.

【0015】各回路ブロック3、4、5には、高周波信
号を扱う電子部品(不図示)が実装され、各回路ブロッ
ク上に形成された導体に高周波電流が流れる。図2で示
すと、第1の回路ブロック2には第1の導体11が、第
2の回路ブロック3には第2の導体12が、第3の回路
ブロック4にも図示しないが同様に導体がそれぞれ形成
されている。
Electronic components (not shown) for handling high-frequency signals are mounted on each of the circuit blocks 3, 4, and 5, and a high-frequency current flows through conductors formed on each of the circuit blocks. As shown in FIG. 2, the first circuit block 2 has a first conductor 11, the second circuit block 3 has a second conductor 12, and the third circuit block 4 also has a conductor (not shown). Are formed respectively.

【0016】圧導体5はグランド電位の導体15上に導
電性ペーストを塗布することにより形成されており、ま
た、絶縁体1の表面に対して垂直な方向に厚みのある構
成となっている。この圧導体5の厚み、すなわち高さは
第1の導体11から空気中の容量結合を介して流れよう
とする高周波電流13を遮蔽し、第2の導体12に到達
させない高さである。このため、第1の導体11から空
気中の容量結合を介して流れようとする高周波電流13
は、第2の導体12に到達する前に、圧導体5に遮蔽さ
れることとなり、第2の回路ブロック3への影響は少な
くなる。また、図示しないが、第3の回路ブロック4か
ら空気中の容量結合を介して流れようとする高周波電流
13も圧導体5により遮蔽される。
The pressure conductor 5 is formed by applying a conductive paste on the conductor 15 at the ground potential, and has a thickness in a direction perpendicular to the surface of the insulator 1. The thickness, that is, the height, of the pressure conductor 5 is a height that shields the high-frequency current 13 that is going to flow from the first conductor 11 via capacitive coupling in the air and does not reach the second conductor 12. For this reason, the high-frequency current 13 that is about to flow from the first conductor 11 through the capacitive coupling in the air.
Is shielded by the pressure conductor 5 before reaching the second conductor 12, and the influence on the second circuit block 3 is reduced. Although not shown, the high-frequency current 13 that is going to flow from the third circuit block 4 via the capacitive coupling in the air is also shielded by the pressure conductor 5.

【0017】以上により、各回路ブロック間の高周波的
な分離がなされ、小型化あるいは高速化に適したプリン
ト配線板とすることができる。
As described above, high-frequency separation between circuit blocks is performed, and a printed wiring board suitable for miniaturization or high-speed operation can be obtained.

【0018】また、本実施形態ではプリント配線基板の
表面に圧導体5を設けているが、プリント配線板が多層
構造基板の場合、圧導体5は表面ではなく内層構造とし
てもよい。
In the present embodiment, the pressure conductor 5 is provided on the surface of the printed wiring board. However, when the printed wiring board is a multilayer structure board, the pressure conductor 5 may have an inner layer structure instead of the surface.

【0019】(第2の実施形態)次に、本発明の第2の
実施形態について、図3及び図4を用いて説明する。
Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIGS.

【0020】図3は本実施形態のプリント配線板の模式
的な斜視図であり、図4は図3に示したプリント配線板
の断面図である。
FIG. 3 is a schematic perspective view of the printed wiring board of the present embodiment, and FIG. 4 is a sectional view of the printed wiring board shown in FIG.

【0021】プリント配線板の基板となる絶縁体21の
表面は第1の回路ブロック22と、第2の回路ブロック
23と、第3の回路ブロック24とで構成され、各回路
ブロックはグランド電位の導体35上に土手状に設けら
れた3つの圧導体25a、25b、25cで仕切られて
いる。
The surface of an insulator 21 serving as a substrate of a printed wiring board is composed of a first circuit block 22, a second circuit block 23, and a third circuit block 24. Each circuit block has a ground potential. It is partitioned by three pressure conductors 25a, 25b, 25c provided on the conductor 35 in a bank shape.

【0022】本実施形態の各回路ブロック上にも、第1
の実施形態と同様に高周波電流の流れる導体が形成され
ている。図4で示すと、第1の回路ブロック22には第
1の導体31が、第2の回路ブロック23には第2の導
体32が、第3の回路ブロック24には図示しないが導
体がそれぞれ形成されている。
The first block is also provided on each circuit block of this embodiment.
A conductor through which a high-frequency current flows is formed as in the embodiment. As shown in FIG. 4, the first circuit block 22 has a first conductor 31, the second circuit block 23 has a second conductor 32, and the third circuit block 24 has a conductor (not shown). Is formed.

【0023】各圧導体25a、25b、25cはグラン
ド電位の導体35上に導電性ペーストを塗布することで
形成されており、また、絶縁体21の表面に対して垂直
な方向に厚みのある構成となっている。これら各圧導体
25a、25b、25cの厚みも第1の実施形態と同様
に、高周波電流33を遮蔽できる厚みを有している。
Each of the pressure conductors 25a, 25b, and 25c is formed by applying a conductive paste on the conductor 35 at the ground potential, and has a thickness in a direction perpendicular to the surface of the insulator 21. It has become. Each of the pressure conductors 25a, 25b, and 25c has a thickness capable of blocking the high-frequency current 33, as in the first embodiment.

【0024】さらに、本実施形態では、圧導体25aは
第1の回路ブロック22専用、圧導体25bは第2の回
路ブロック23専用、圧導体25cは第3の回路ブロッ
ク24専用として、それぞれ設けられている。このた
め、図4に示すように、第1の導体31から空気中の容
量結合を介して流れようとする高周波電流33は、圧導
体25aにより遮蔽され、また、第2の導体32から空
気中の容量結合を介して流れようとする高周波電流33
は圧導体25bにそれぞれ遮蔽されることとなる。ま
た、図示しないが、第3の回路ブロック24からの高周
波電流33は圧導体25cに遮蔽されることとなる。こ
れにより、各回路ブロック間の高周波的な分離の効果は
第1の実施形態に比べ、さらに高まり、小型化あるいは
高速化により適したプリント配線板とすることができ
る。
Further, in the present embodiment, the pressure conductor 25a is provided exclusively for the first circuit block 22, the pressure conductor 25b is provided exclusively for the second circuit block 23, and the pressure conductor 25c is provided exclusively for the third circuit block 24. ing. Therefore, as shown in FIG. 4, the high-frequency current 33 that is about to flow from the first conductor 31 via the capacitive coupling in the air is shielded by the pressure conductor 25a, and the high-frequency current 33 is transmitted from the second conductor 32 to the air. -Frequency current 33 that is about to flow through the capacitive coupling of
Are shielded by the pressure conductors 25b. Although not shown, the high-frequency current 33 from the third circuit block 24 is shielded by the pressure conductor 25c. As a result, the effect of high-frequency separation between the circuit blocks is further enhanced as compared with the first embodiment, and a printed wiring board more suitable for miniaturization or high-speed operation can be obtained.

【0025】(第3の実施形態)次に、本発明の第3の
実施形態について、図5を用いて説明する。
Third Embodiment Next, a third embodiment of the present invention will be described with reference to FIG.

【0026】図5は本実施形態のプリント配線板の断面
図である。
FIG. 5 is a sectional view of the printed wiring board of the present embodiment.

【0027】本実施形態では、基板は2層の絶縁体41
a、41bとを有する。絶縁体41aの表面にはグラン
ド電位である、第1のグランドプレーン57及び第2の
グランドプレーン58がそれぞれ形成されている。ま
た、第1のグランドプレーン57及び第2のグランドプ
レーン58には、それぞれ絶縁体41bの表面に一端面
が露出し、他端面が第1のグランドプレーン57及び第
2のグランドプレーン58に電気的に導通するように導
電ペーストを塗布することで形成された厚導体46a、
46bが設けられている。
In this embodiment, the substrate is a two-layer insulator 41.
a, 41b. A first ground plane 57 and a second ground plane 58, which are ground potentials, are formed on the surface of the insulator 41a. The first ground plane 57 and the second ground plane 58 each have one end exposed on the surface of the insulator 41b, and the other end electrically connected to the first ground plane 57 and the second ground plane 58. A thick conductor 46a formed by applying a conductive paste so as to be electrically connected to
46b is provided.

【0028】本実施形態の各回路ブロック上にも、第1
及び第2の実施形態と同様に高周波電流の流れる第1の
導体51及び第2の導体52が形成されている。
The first block is also provided on each circuit block of this embodiment.
A first conductor 51 and a second conductor 52 through which a high-frequency current flows are formed in the same manner as in the second embodiment.

【0029】絶縁体41bの上面には、第1の導体5
1、第2の導体52及びグランド電位の導体55上に導
電ペーストで形成された基板の垂直方向に厚みを有する
厚導体45a、45bが土手状に設けられている。これ
ら厚導体45a、45bの厚みは第1の導体51及び第
2の導体52から空気中の容量結合を介して流れようと
する高周波電流53を遮蔽できる高さを有する。また、
第1の導体51及び厚導体45aは第1のグランドプレ
ーン57の投影された領域内に、また、第2の導体52
及び厚導体45bは第2のグランドプレーン58の投影
された領域内に配置されている。
The first conductor 5 is provided on the upper surface of the insulator 41b.
On the first and second conductors 52 and the conductor 55 at the ground potential, thick conductors 45a and 45b formed of a conductive paste and having a thickness in the vertical direction of the substrate are provided in a bank shape. The thickness of the thick conductors 45a and 45b is high enough to shield a high-frequency current 53 that is about to flow from the first conductor 51 and the second conductor 52 via capacitive coupling in air. Also,
The first conductor 51 and the thick conductor 45a are located within the projected area of the first ground plane 57 and the second conductor 52
The thick conductor 45b is arranged in the projected area of the second ground plane 58.

【0030】さらに、厚導体45aは、グランド電位の
導体55及び厚導体46aを介して第1のグランドプレ
ーン57に電気的に接続されている。同様に、厚導体4
5bは、グランド電位の導体55及び厚導体46bを介
して第2のグランドプレーン58に電気的に接続されて
いる。これにより、絶縁体41b内では、第1の回路ブ
ロック側と第2の回路ブロック側とは厚導体46a及び
46bで仕切られた状態となる。
Further, the thick conductor 45a is electrically connected to the first ground plane 57 via the conductor 55 having the ground potential and the thick conductor 46a. Similarly, thick conductor 4
5b is electrically connected to the second ground plane 58 via the conductor 55 at the ground potential and the thick conductor 46b. As a result, in the insulator 41b, the first circuit block side and the second circuit block side are separated by the thick conductors 46a and 46b.

【0031】以上の構成により、第1の導体51から空
気中の容量結合を介して流れようとする高周波電流53
は厚導体45aに、また、絶縁体41b内を伝わる高周
波電流54は厚導体46aにより遮蔽され、他の回路ブ
ロックに対して影響を及ぼさない。同様に、第2の導体
52から空気中の容量結合を介して流れようとする高周
波電流53は厚導体45bに、また、絶縁体41b内を
伝わる高周波電流54は厚導体46bにより遮蔽され、
他の回路ブロックに対して影響を及ぼさない。このよう
に、絶縁体41b内を伝わる高周波電流54も遮蔽する
ため、第1及び第2の実施形態に比べ、さらに高い各回
路ブロック間の高周波的な分離の効果が得られ、さらに
小型化あるいは高速化に適したプリント配線板とするこ
とができる。
With the above configuration, the high-frequency current 53 that is going to flow from the first conductor 51 via the capacitive coupling in the air.
Is shielded by the thick conductor 46a, and the high-frequency current 54 transmitted through the insulator 41b is not affected by other circuit blocks. Similarly, the high-frequency current 53 that is about to flow from the second conductor 52 via the capacitive coupling in the air is shielded by the thick conductor 45b, and the high-frequency current 54 transmitted through the insulator 41b is shielded by the thick conductor 46b.
It does not affect other circuit blocks. As described above, since the high-frequency current 54 transmitted through the insulator 41b is also shielded, a higher effect of high-frequency separation between the circuit blocks can be obtained as compared with the first and second embodiments, and further downsizing or A printed wiring board suitable for high speed operation can be obtained.

【0032】また、本実施形態では基板は2層構造で、
厚導体45a、45bは、絶縁体41bの直下に隣接す
る絶縁体41aに形成された第1のグランドプレーン5
7及び第2のグランドプレーン58に接続されるとして
説明したが、基板が3層以上の積層構造であり、グラン
ド電位はいずれの層に形成されているようなものでもよ
く、厚導体45a、45bもグランド電位に電気的に接
続されてさえいれば、いずれのグランド電位に接続され
ているものでもよく、このグランド電位が形成されてい
る層に電気信号を扱うパターンが形成されていてもよ
い。
In this embodiment, the substrate has a two-layer structure.
The thick conductors 45a and 45b are formed on the first ground plane 5 formed on the insulator 41a adjacent immediately below the insulator 41b.
7 and the second ground plane 58, but the substrate has a laminated structure of three or more layers, and the ground potential may be formed on any layer, and the thick conductors 45a and 45b may be used. As long as they are electrically connected to the ground potential, they may be connected to any of the ground potentials, and a pattern for handling an electric signal may be formed in the layer where the ground potential is formed.

【0033】さらに、上記第1ないし第3の各実施形態
では、厚導体5、25a、25b、25c、45a、4
5b、46a、46bがグランドに接続されているが、
電源電位に接続されてもよい。
Further, in each of the first to third embodiments, the thick conductors 5, 25a, 25b, 25c, 45a,
5b, 46a and 46b are connected to the ground,
It may be connected to the power supply potential.

【0034】[0034]

【発明の効果】以上、説明したように本発明によれば、
高周波電流が流れる導体部を有する複数の回路ブロック
の導体部には高周波電流が流れる。ここで、各回路ブロ
ックの境界部に、導体部より厚みが厚い導体からなる土
手部が形成されているので、この回路ブロックから空気
中の容量結合を介して流れようとする高周波電流は土手
部により遮蔽される。このため、隣接する他の回路ブロ
ックと高周波的に分離することができる。
As described above, according to the present invention,
The high-frequency current flows through the conductors of the plurality of circuit blocks having the conductor through which the high-frequency current flows. Here, since a bank portion made of a conductor thicker than the conductor portion is formed at a boundary portion of each circuit block, a high-frequency current flowing from the circuit block through capacitive coupling in the air is applied to the bank portion. Shielded by Therefore, it can be separated from other adjacent circuit blocks in a high frequency.

【0035】これにより、回路ブロック間の距離を狭め
ることができ、よってプリント配線板の小型化が図れ
る。また、高周波信号の周波数を更に上げることが可能
となり、高速化に対応したプリント配線板とすることが
できる。
As a result, the distance between the circuit blocks can be reduced, and the size of the printed wiring board can be reduced. Further, the frequency of the high-frequency signal can be further increased, and a printed wiring board corresponding to high speed can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態のプリント配線板の模
式的な外観斜視図である。
FIG. 1 is a schematic external perspective view of a printed wiring board according to a first embodiment of the present invention.

【図2】図1に示したプリント配線板の断面図である。FIG. 2 is a sectional view of the printed wiring board shown in FIG.

【図3】本発明の第2の実施形態のプリント配線板の模
式的な外観斜視図である。
FIG. 3 is a schematic external perspective view of a printed wiring board according to a second embodiment of the present invention.

【図4】図3に示したプリント配線板の断面図である。FIG. 4 is a sectional view of the printed wiring board shown in FIG.

【図5】本発明の第3の実施形態のプリント配線板の断
面図である。
FIG. 5 is a sectional view of a printed wiring board according to a third embodiment of the present invention.

【図6】従来のプリント配線板での回路ブロック間の高
周波の分離方法を説明する図である。
FIG. 6 is a diagram illustrating a conventional method for separating high frequency between circuit blocks in a printed wiring board.

【図7】従来のプリント配線板での空気中の容量結合を
介して流れようとする高周波電流の状況を示す図であ
る。
FIG. 7 is a diagram showing a state of a high-frequency current that is about to flow through capacitive coupling in air in a conventional printed wiring board.

【符号の説明】[Explanation of symbols]

1、21、41a、41b、61 絶縁体 2、22、82 第1の回路ブロック 3、23、83 第2の回路ブロック 4、24、84 第3の回路ブロック 5、25a、25b、25c、45a、45b、46
a、46b 厚導体 6 グランド層 7、57 第1のグランドプレーン 8、58 第2のグランドプレーン 9 第3のグランドプレーン 10 1点アース 11、31、51、71 第1の導体 12、32、52、72 第2の導体 13、33、53、54、63、64 高周波電流 15、35、55 グランド電位の導体
1, 21, 41a, 41b, 61 Insulator 2, 22, 82 First circuit block 3, 23, 83 Second circuit block 4, 24, 84 Third circuit block 5, 25a, 25b, 25c, 45a , 45b, 46
a, 46b Thick conductor 6 Ground layer 7, 57 First ground plane 8, 58 Second ground plane 9 Third ground plane 10 Single point ground 11, 31, 51, 71 First conductor 12, 32, 52 , 72 Second conductor 13, 33, 53, 54, 63, 64 High-frequency current 15, 35, 55 Ground potential conductor

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 高周波電流が流れる導体部を有する複数
の回路ブロックが形成されたプリント配線板において、 前記各回路ブロックの境界部に、前記導体部よりも厚み
が厚い導体からなる土手部が形成されていることを特徴
とするプリント配線板。
1. A printed wiring board on which a plurality of circuit blocks each having a conductor portion through which a high-frequency current flows are formed, wherein a bank portion made of a conductor thicker than the conductor portion is formed at a boundary between the circuit blocks. A printed wiring board characterized by being made.
【請求項2】 前記土手部は、グランドと導通している
請求項1に記載のプリント配線板。
2. The printed wiring board according to claim 1, wherein the bank portion is electrically connected to a ground.
【請求項3】 前記土手部は、電源電位と導通している
請求項1に記載のプリント配線板。
3. The printed wiring board according to claim 1, wherein the bank portion is electrically connected to a power supply potential.
【請求項4】 前記土手部は、前記プリント配線板の表
面に形成されている請求項1ないし3のいずれか1項に
記載のプリント配線板。
4. The printed wiring board according to claim 1, wherein the bank is formed on a surface of the printed wiring board.
【請求項5】 前記土手部は、前記プリント配線板の内
部に形成されている請求項1ないし3のいずれか1項に
記載のプリント配線板。
5. The printed wiring board according to claim 1, wherein the bank portion is formed inside the printed wiring board.
【請求項6】 前記土手部は、導電性ペーストで形成さ
れている請求項1ないし5のいずれか1項に記載のプリ
ント配線板。
6. The printed wiring board according to claim 1, wherein the bank portion is formed of a conductive paste.
JP19873298A 1998-07-14 1998-07-14 Printed wiring board Expired - Fee Related JP3787436B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19873298A JP3787436B2 (en) 1998-07-14 1998-07-14 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19873298A JP3787436B2 (en) 1998-07-14 1998-07-14 Printed wiring board

Publications (2)

Publication Number Publication Date
JP2000031608A true JP2000031608A (en) 2000-01-28
JP3787436B2 JP3787436B2 (en) 2006-06-21

Family

ID=16396073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19873298A Expired - Fee Related JP3787436B2 (en) 1998-07-14 1998-07-14 Printed wiring board

Country Status (1)

Country Link
JP (1) JP3787436B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016501A (en) * 2007-07-03 2009-01-22 Shinko Electric Ind Co Ltd Wiring board with inductor having shielding function
JP2011114106A (en) * 2009-11-26 2011-06-09 Toray Ind Inc Wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016501A (en) * 2007-07-03 2009-01-22 Shinko Electric Ind Co Ltd Wiring board with inductor having shielding function
JP2011114106A (en) * 2009-11-26 2011-06-09 Toray Ind Inc Wiring board

Also Published As

Publication number Publication date
JP3787436B2 (en) 2006-06-21

Similar Documents

Publication Publication Date Title
US7271348B1 (en) Providing decoupling capacitors in a circuit board
US7569773B2 (en) Wired circuit board
US4675788A (en) Multi-layer circuit board
US20030107056A1 (en) Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
JP5168361B2 (en) Multilayer board
US4616292A (en) Multilayer printed circuit board
KR20140087742A (en) Multilayered substrate
US7197818B2 (en) Method and structures for implementing customizable dielectric printed circuit card traces
US6252177B1 (en) Low inductance capacitor mounting structure for capacitors of a printed circuit board
JPH06260368A (en) Capacitor and shield case
JP2003218480A (en) Printed wiring board and its manufacturing method
JP3787436B2 (en) Printed wiring board
JPH11298097A (en) Printed wiring board
US20050178583A1 (en) Structure of a circuit board for improving the performance of routing traces
JPS61290794A (en) Wiring board
JPH09293987A (en) Hybrid integrated circuit package
JPH05226500A (en) Mounting circuit board
JPS62259500A (en) Circuit board
JP4280141B2 (en) Multilayer printed wiring board
JP2002344149A (en) Wiring structure board
JP2005310895A (en) Multilayer printed wiring board
JPH02177587A (en) Printed wiring board
JP2908918B2 (en) Thick film thin film hybrid multilayer circuit board
JPH0710979U (en) Multilayer printed wiring board
JPH1084082A (en) Mcm silicon substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees