JP2000022125A - Solid-state image-pickup device - Google Patents

Solid-state image-pickup device

Info

Publication number
JP2000022125A
JP2000022125A JP10186726A JP18672698A JP2000022125A JP 2000022125 A JP2000022125 A JP 2000022125A JP 10186726 A JP10186726 A JP 10186726A JP 18672698 A JP18672698 A JP 18672698A JP 2000022125 A JP2000022125 A JP 2000022125A
Authority
JP
Japan
Prior art keywords
transfer
solid
gate
gap
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10186726A
Other languages
Japanese (ja)
Inventor
Hideo Nomura
秀雄 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10186726A priority Critical patent/JP2000022125A/en
Publication of JP2000022125A publication Critical patent/JP2000022125A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable stabilization of potential and to provide stable performance, even when a gate is formed of a single-layer film for a solid-state image-pickup device having a transmission part in two-phase drive mode by an embedded channel. SOLUTION: A solid-state image-pickup device has a transmission part in two-phase drive mode by an embedded channel 104, whose transmission gates 101 and 102 are formed of gates of a single-layer film. A part of the underside for each of the gates is doped with impurities (106). A transmission channel having a transmission part and a charge holding part in the same gate is provided. A gap G between the gates which is formed because the gates are formed of a single-layer film is filled with a metal and is set as an embedded metal part 103A. The potential of a part corresponding to the embedded metal part is made controllable by applying biase or the like.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、固体撮像素子に関
する。特に本発明は、埋め込みチャネルによる2相駆動
方式による転送部をもち、該転送ゲートが単層の膜から
形成されたゲートによって形成されている固体撮像素子
について、安定したポテンシャルが得られる固体撮像素
子を提供するものである。
[0001] The present invention relates to a solid-state imaging device. In particular, the present invention relates to a solid-state imaging device having a transfer unit of a two-phase driving method using a buried channel, wherein the transfer gate is formed by a gate formed from a single-layer film, and a stable potential can be obtained. Is provided.

【0002】[0002]

【従来の技術】従来、CCD固体撮像素子において、転
送レジスタ、特に2相駆動方式を利用するものにおいて
は、その埋め込みチャネルを駆動するための転送ゲート
を、2層のポリシリコンで形成する場合が多い。
2. Description of the Related Art Conventionally, in a CCD solid-state image pickup device, in a transfer register, particularly in a device utilizing a two-phase driving method, a transfer gate for driving a buried channel may be formed of two layers of polysilicon. Many.

【0003】このような従来例を、図4に示す。図4
(a)は、この固体撮像素子の断面構造を示し、図4
(b)は、対応各部のポテンシャルを示す(後述)。図
4(a)中、符号401は、第1のポリシリコン転送ゲ
ートの電荷保持部であり、符号403は、第2のポリシ
リコン転送ゲートの電荷保持部である。符号402は、
第1のポリシリコン転送ゲートの転送部であり、符号4
04は、第2のポリシリコン転送ゲートの転送部であ
る。第1のポリシリコン転送ゲートの電荷保持部401
と、第2のポリシリコン転送ゲートの電荷保持部403
とは、1層のポリシリコン層をパターニングして形成す
る。第1のポリシリコン転送ゲートの転送部402と、
第2のポリシリコン転送ゲートの転送部404とは、他
の1層のポリシリコン層をパターニングして形成する。
このように転送ゲートは、2層のポリシリコンで形成さ
れる。
FIG. 4 shows such a conventional example. FIG.
FIG. 4A shows a cross-sectional structure of the solid-state imaging device, and FIG.
(B) shows the potential of each corresponding part (described later). In FIG. 4A, reference numeral 401 denotes a charge holding unit of the first polysilicon transfer gate, and reference numeral 403 denotes a charge holding unit of the second polysilicon transfer gate. Reference numeral 402 is
The transfer portion of the first polysilicon transfer gate,
Reference numeral 04 denotes a transfer section of the second polysilicon transfer gate. Charge holding portion 401 of first polysilicon transfer gate
And the charge holding portion 403 of the second polysilicon transfer gate
Is formed by patterning a single polysilicon layer. A transfer section 402 of a first polysilicon transfer gate;
The transfer portion 404 of the second polysilicon transfer gate is formed by patterning another polysilicon layer.
Thus, the transfer gate is formed of two layers of polysilicon.

【0004】しかし、製造コストの面からは、ゲート電
極を形成する工程は、1層から形成する場合の方が、コ
スト的に有利である。これまで、1層で形成するゲート
が中心的に用いられなかったのは、1層のポリシリコン
ゲートを各転送電極にエッチング分離する際に発生する
ギャップ部のためである。このギャップ部は、半導体の
製造上不可避的に生ずるものである。また、このギャッ
プ部の間隔は、製造工程によって、決定される。
However, from the viewpoint of manufacturing cost, it is more cost-effective to form the gate electrode from a single layer. Heretofore, a single-layer gate has not been mainly used because of a gap portion generated when a single-layer polysilicon gate is separated by etching into each transfer electrode. This gap portion is inevitably generated in semiconductor manufacturing. Further, the interval between the gaps is determined by the manufacturing process.

【0005】一方、CCD固体撮像素子の低電圧化に伴
い、各転送ゲート間のギャップは、より狭くすることが
要求される。たとえば、2相転送において、5V振幅で
転送する場合、ギャップは200nm(=0.2μm)
程度でも可能ではあるが、3V振幅では、100nm
(=0.1μm)程度が要求される。このため、1層の
ポリシリコンで転送ゲートを形成しようとしても、十分
に低電圧で駆動できるように形成することは、未だ技術
的に困難である。
On the other hand, as the voltage of the CCD solid-state imaging device decreases, the gap between the transfer gates is required to be narrower. For example, in a two-phase transfer, when transferring at 5 V amplitude, the gap is 200 nm (= 0.2 μm)
Although it is possible to use a voltage of about 3
(= 0.1 μm) is required. For this reason, it is still technically difficult to form a transfer gate using a single layer of polysilicon so that the transfer gate can be driven at a sufficiently low voltage.

【0006】[0006]

【発明が解決しようとする課題】本発明は上記事情に鑑
みてなされたもので、上記問題点を解決し、埋め込みチ
ャネルによる2相駆動方式による転送部をもつ固体撮像
素子について、単層の膜からゲートが形成される場合
も、ポテンシャルを安定にでき、安定な性能が得られる
固体撮像素子を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and solves the above-mentioned problems. The present invention relates to a solid-state imaging device having a transfer unit of a two-phase drive method using an embedded channel. It is an object of the present invention to provide a solid-state imaging device capable of stabilizing the potential even when a gate is formed from the solid-state imaging device and achieving stable performance.

【0007】[0007]

【課題を解決するための手段】本発明に係る固体撮像素
子は、埋め込みチャネルによる2相駆動方式による転送
部をもち、転送ゲートが単層の膜から形成されたゲート
によって形成されている固体撮像素子において、各ゲー
ト下の一部に不純物ドープを行い、同一ゲート内に転送
部と電荷保持部を持つ転送チャネルを備えるとともに、
ゲートが単層の膜から形成されることにより生じている
ゲート間のギャップに金属を埋め込んで埋め込み金属部
とし、該金属埋め込み金属部対応部分のポテンシャルを
制御可能にしたことを特徴とするものである。
A solid-state image pickup device according to the present invention has a transfer section of a two-phase drive system using a buried channel, and a transfer gate formed by a gate formed of a single layer film. In the device, a portion below each gate is doped with impurities, and a transfer channel having a transfer portion and a charge holding portion is provided in the same gate,
A metal is buried in a gap between gates formed by forming a gate from a single layer film to form a buried metal portion, and a potential of a portion corresponding to the metal buried metal portion is made controllable. is there.

【0008】本発明に係る固体撮像素子によれば、ゲー
ト間のギャップに埋め込んだ埋め込み金属部のポテンシ
ャルを制御して、たとえばバイアスをかけることにより
制御し(このバイアスを、グラウンドや電源等の、便宜
の外部電圧に設定することも可能である)、これにより
ポテンシャルを安定化することによって、単層の膜から
ゲートが形成される場合も、安定な性能が得られる。
According to the solid-state imaging device of the present invention, the potential of the buried metal portion buried in the gap between the gates is controlled by, for example, applying a bias (this bias is controlled by a ground, a power supply, or the like). It is also possible to set an external voltage for convenience). By stabilizing the potential, stable performance can be obtained even when the gate is formed from a single-layer film.

【0009】[0009]

【発明の実施の形態】以下本発明の実施の形態について
さらに詳細に説明し、また、本発明の好ましい実施の形
態の具体例について、図面を参照して説明することによ
り、本発明をさらに説明する。但し当然のことではある
が、本発明は図示実施の形態例に限定されるものではな
い。
BEST MODE FOR CARRYING OUT THE INVENTION The embodiments of the present invention will be described in more detail below, and specific examples of preferred embodiments of the present invention will be further described with reference to the drawings. I do. However, needless to say, the present invention is not limited to the illustrated embodiment.

【0010】本発明は基本的に、埋め込みチャネルによ
る2相駆動方式による転送部をもち、転送ゲートが単相
のゲートによって形成されている固体撮像素子におい
て、各単相ゲート下の一部に不純物ドープを行い、同一
ゲート内に転送部と電荷保持部を持つ転送チャネルを備
え、該転送ゲートを1層のポリシリコンで形成する際に
発生するゲート間のギャップに対して、金属を埋め込ん
で埋め込み金属部とし、適宜埋め込み金属用の電極を設
けるなどして、該電極にバイアス電圧を与えるなどによ
り、ポテンシャルを制御できるようにして、そのギャッ
プのポテンシャルを安定させるように形成したものであ
る。
The present invention basically provides a solid-state image pickup device having a transfer unit of a two-phase drive system using a buried channel and a transfer gate formed by a single-phase gate. A doping is performed, a transfer channel having a transfer portion and a charge holding portion is provided in the same gate, and a metal is buried in a gap between the gates generated when the transfer gate is formed of one layer of polysilicon. As a metal portion, an electrode for a buried metal is provided as appropriate, and a bias voltage is applied to the electrode so that the potential can be controlled and the potential of the gap is stabilized.

【0011】この場合に、該固体撮像素子において、
ギャップ部の金属電極に与えるバイアス電圧をグラウン
ド(GND)や、電源などの外部電圧に合わせるため
に、ギャップ部の一部にポテンシャル調節のための不純
物ドープを行う構成にすることができる。
In this case, in the solid-state imaging device,
In order to adjust the bias voltage applied to the metal electrode in the gap to the ground (GND) or an external voltage such as a power supply, a part of the gap may be doped with impurities for potential adjustment.

【0012】また、上記固体撮像素子において、ギャ
ップ部の一部に、相異なる濃度での不純物ドープを行う
などしてギャップ内に転送部と電荷保持部をもつ構成に
することができる。また、埋め込み金属部は、金属膜
を成膜することにより形成するとともに、該金属膜に遮
光膜を兼用させる構成にすることができる。
Further, in the solid-state imaging device, it is possible to have a structure in which a transfer portion and a charge holding portion are provided in the gap by performing impurity doping at different concentrations on a part of the gap portion. Further, the buried metal portion may be formed by forming a metal film, and the metal film may also serve as a light shielding film.

【0013】さらに、上記〜の2以上の任意の構成
を兼ね備えた固体撮像素子とすることができる。以下、
具体的な実施の形態例を、図面を参照して説明する。
Further, a solid-state image pickup device having any two or more of the above-mentioned constitutions can be provided. Less than,
A specific embodiment will be described with reference to the drawings.

【0014】実施の形態例1 図1(a)に、本発明を適用した固体撮像素子を実装し
た例を示す。図1(a)の固体撮像素子においては、第
1の転送ゲート101と、第2の転送ゲート102は、
同一のポリシリコンから形成され、エッチングにより、
異なる電極に分離されている。ゲートの上部は金属膜1
03により覆われており、該金属膜103は、上記の第
1の転送ゲート101と第2の転送ゲート102との間
の分離ギャップ(図1(a)に符号Gで示した)を埋め
るように形成されている。ギャップGに埋め込まれた部
分の金属(埋め込み金属)を、符号103Aで示す。
Embodiment 1 FIG. 1A shows an example in which a solid-state imaging device to which the present invention is applied is mounted. In the solid-state imaging device in FIG. 1A, the first transfer gate 101 and the second transfer gate 102
Formed from the same polysilicon and etched,
Separated into different electrodes. Metal film 1 on top of gate
The metal film 103 fills the separation gap between the first transfer gate 101 and the second transfer gate 102 (indicated by G in FIG. 1A). Is formed. The portion of the metal buried in the gap G (buried metal) is indicated by reference numeral 103A.

【0015】ギャップGは、半導体製造装置の性能の限
界により、その最小寸法が決定されるが、金属膜103
は、密着性良く、薄く形成することが可能なため、その
最小寸法ギャップ内も覆うことが可能である。なお図1
(a)では、ギャップG内が完全に埋まっている図示に
なっているが、第1,第2の転送ゲート101,102
側壁とギャップ部のチャネル上方が金属膜103によっ
て覆われていればよい。
The minimum size of the gap G is determined by the limit of the performance of the semiconductor manufacturing apparatus.
Can be formed thin with good adhesion, so that it can also cover the minimum dimensional gap. FIG. 1
3A, the gap G is completely filled, but the first and second transfer gates 101 and 102 are shown.
It suffices that the upper side of the channel between the side wall and the gap portion is covered with the metal film 103.

【0016】金属膜103の材質としては、密着性・埋
め込み性良く、薄く形成できる金属であれば任意であ
り、たとえば一般的な半導体の電極材料として用いるこ
とができる金属材料であれば、いずれも使用できる。ま
た、十分に遮光性をもち、かつ抵抗が低い素材を採用す
れば、CCD部に対する遮光膜を兼用することが可能で
ある。このようにすると、遮光膜とギャップ埋め込み用
の膜とが兼用できるので、工程数の増加を抑えることが
可能となるので、本発明の効果である膜の単層化による
工程削減について、さらに有利になる。金属膜103の
材質としてはたとえば具体的には、Al、Al合金(A
l−Si等)、W、W合金(W−Si等)、Cu、Au
等を挙げることができる。
The material of the metal film 103 is not particularly limited as long as it is a metal having good adhesion and burying properties and can be formed thinly. For example, any metal material that can be used as a general semiconductor electrode material is used. Can be used. In addition, if a material having a sufficient light-shielding property and low resistance is used, it is possible to also serve as a light-shielding film for the CCD section. With this configuration, the light-shielding film and the film for filling the gap can be used together, so that an increase in the number of steps can be suppressed. become. As the material of the metal film 103, for example, specifically, Al, Al alloy (A
l-Si, etc.), W, W alloy (W-Si, etc.), Cu, Au
And the like.

【0017】上記第1,第2の転送ゲート101,10
2の図における下(基板側)には、埋め込みチャネル1
04が形成されている。図示例ではPウェル105内の
+型のチャネルとして示してあるが、当然、P,Nが
逆でも問題ない。各転送ゲート101,102の直下に
は、ゲート下に電荷保持部と転送部を設けるための不純
物がドープされている。この例では、埋め込みチャネル
104内にポテンシャルバリアを形成するためのP型不
純物により、不純物ドープ部106が形成されている。
The first and second transfer gates 101, 10
2 (substrate side) in the drawing of FIG.
04 is formed. In the illustrated example, the channel is shown as an N + -type channel in the P well 105, but it goes without saying that P and N may be reversed. Immediately below each of the transfer gates 101 and 102, an impurity for providing a charge holding portion and a transfer portion under the gate is doped. In this example, an impurity doped portion 106 is formed by a P-type impurity for forming a potential barrier in the buried channel 104.

【0018】図1(a)中、符号107は第1のゲート
電極φ1、108は第2のゲート電極φ2、109は埋
め込み金属用電極φgである。
In FIG. 1A, reference numeral 107 denotes a first gate electrode φ1, 108 denotes a second gate electrode φ2, and 109 denotes an embedded metal electrode φg.

【0019】図1(b)は、図1(a)の転送部の第1
のゲート電極107(φ1)に転送クロックのハイレベ
ル、第2のゲート電極108(φ2)にロウレベルをか
けた場合のポテンシャルの状態を示す図である。このと
き、図1(b)に示す状態のように、ギャップ部のポテ
ンシャルPgが、第1のゲート電極φ1の転送部のポテ
ンシャルP12と、第2のゲート電極φ2の電荷保持部
のポテンシャルP21の中間になるように、埋め込み金
属用電極φgにバイアスを設定すればよい。なお、P1
1は第1のゲート電極φ1の電荷保持部のポテンシャ
ル、P22は第2のゲート電極φ2の転送部のポテンシ
ャルである。
FIG. 1B shows a first example of the transfer unit shown in FIG.
FIG. 4 is a diagram showing a potential state when a high level of a transfer clock is applied to a gate electrode 107 (φ1) and a low level is applied to a second gate electrode 108 (φ2). At this time, as shown in the state shown in FIG. 1B, the potential Pg of the gap portion is different from the potential P12 of the transfer portion of the first gate electrode φ1 and the potential P21 of the charge holding portion of the second gate electrode φ2. The bias may be set to the embedded metal electrode φg so as to be in the middle. Note that P1
1 is the potential of the charge holding portion of the first gate electrode φ1, and P22 is the potential of the transfer portion of the second gate electrode φ2.

【0020】第1のゲート電極107下と、第2のゲー
ト電極108下は、同一のポテンシャルとなるため、上
記で設定した埋め込み金属用電極φgのバイアスは、そ
のまま、転送クロックレベルが反転しても問題ない。こ
れ設定により、ギャップ間のポテンシャルが安定する。
よって、単層で、たとえば単層ポリシリコンでゲート形
成しても、ギャップ発生に伴う問題は解決できる。
Since the potential under the first gate electrode 107 and the potential under the second gate electrode 108 have the same potential, the transfer clock level is inverted with the bias of the embedded metal electrode φg set as described above. No problem. This setting stabilizes the potential between the gaps.
Therefore, even if the gate is formed of a single layer, for example, a single layer of polysilicon, the problem associated with the generation of the gap can be solved.

【0021】図4(b)は、従来例における上記と対応
する場合のポテンシャルを示す図であるが、図1(b)
の場合、ギャップ部の電界は図4に示した従来例に比較
すると弱くなっている。しかし、実際には、ギャップ部
が転送ゲートに比較して狭くなり、最小電界となる部分
が転送ゲート下に存在するため、転送に対する問題は生
じない。
FIG. 4 (b) is a diagram showing the potential in the conventional example corresponding to the above, and FIG. 1 (b)
In this case, the electric field in the gap is weaker than that in the conventional example shown in FIG. However, in practice, the gap portion becomes narrower than the transfer gate, and a portion having the minimum electric field exists below the transfer gate, so that there is no problem with transfer.

【0022】上述したように、本例によれば、1層のゲ
ート材料(たとえば1層のポリシリコン等の半導体)に
よりゲートを形成した場合の転送レジスタにおいて、製
造上発生する転送ギャップ部におけるポテンシャルを安
定させることができ、よって1層ゲートによる転送ゲー
トを従来プロセスで作成・利用することができる。
As described above, according to the present embodiment, in the transfer register in the case where the gate is formed by one layer of gate material (for example, one layer of semiconductor such as polysilicon), the potential in the transfer gap portion generated in manufacturing is generated. Can be stabilized, so that a transfer gate using a single-layer gate can be created and used in a conventional process.

【0023】また、ギャップ電位固定(埋め込み金属部
形成)のための金属膜を、遮光膜で形成して遮光膜と兼
用させることにより、工程を増やすこと無く、1ピット
層化が達成できる。
Further, by forming a metal film for fixing the gap potential (forming a buried metal portion) with a light-shielding film and also serving as a light-shielding film, a one-pit layer can be achieved without increasing the number of steps.

【0024】実施の形態例2 図2を参照する。図2(a)は、本例の固体撮像素子の
断面構造を示し、図2(b)は、対応各部のポテンシャ
ルの状態を示す図である。
Embodiment 2 Referring to FIG. FIG. 2A shows a cross-sectional structure of the solid-state imaging device of the present example, and FIG. 2B shows a potential state of each corresponding part.

【0025】前述した図1の例では、埋め込み金属用電
極φgには、ポテンシャルを決定するために特にバイア
スを設定したが、ここでは、グラウンド(GND)や電
源などの外部電圧をそのまま埋め込み金属用電極φgに
かけて用いることが可能なように、上述したバイアス電
圧を便宜の外部電圧に合わせることができるようにし
た。
In the example of FIG. 1 described above, a bias is particularly set for the embedded metal electrode φg in order to determine a potential. However, in this case, an external voltage such as a ground (GND) or a power supply is directly used for the embedded metal. The above-mentioned bias voltage can be adjusted to a convenient external voltage so that it can be used across the electrode φg.

【0026】すなわちここでは、図2(a)に示すよう
に、ギャップ部に不純物を導入(ここではイオン注入に
よる)して、ギャップ下に不純物領域201(ここでは
高濃度領域P+ とした)を形成した。これにより、φg
=L0 で、ギャップ部のポテンシャルPgが、第1のゲ
ート電極φ1の転送部のポテンシャルP12と、第2の
ゲート電極φ2の電荷保持部のポテンシャルP21の中
間になるようにした。この構成を得るためのイオン注入
は、ポリシリコンのギャップ部をマスクとしてイオン打
ち込みにより形成することが可能なため、コスト的に有
利に形成できる。
That is, here, as shown in FIG. 2A, an impurity is introduced into the gap portion (here, by ion implantation), and an impurity region 201 (here, a high-concentration region P + ) is formed below the gap. Was formed. Thereby, φg
= L 0 , the potential Pg of the gap portion was set to be intermediate between the potential P12 of the transfer portion of the first gate electrode φ1 and the potential P21 of the charge holding portion of the second gate electrode φ2. Since the ion implantation for obtaining this configuration can be formed by ion implantation using the polysilicon gap as a mask, it can be formed in an advantageous manner in terms of cost.

【0027】実施の形態例3 図3を参照する。図3(a)は、本例の固体撮像素子の
断面構造を示し、図3(b)は、対応各部のポテンシャ
ルの状態を示す図である。
Embodiment 3 Referring to FIG. FIG. 3A illustrates a cross-sectional structure of the solid-state imaging device of the present example, and FIG. 3B illustrates a potential state of each corresponding part.

【0028】この実施の形態例では、上述した実施の形
態例2のギャップ部の不純物導入について、不純物導入
部を第1,第2の2つの不純物ドープ部301a,30
1b:302a,302bとすることによって、ギャッ
プ部内に転送部と電荷保持部をもつようにした。これに
より、図3(b)に示す各部のポテンシャルの状態から
も理解できるように、特にギャップ下のポテンシャルP
g1,Pg2,Pg1’,Pg2’から理解できるよう
に、ギャップ内の転送電界をさらに上げることが可能と
なる。この結果、ギャップ部が存在することによる転送
電界の問題はさらに改善され、有利である。
In this embodiment, with respect to the introduction of impurities in the gap portion of the second embodiment described above, the impurity introduction portions are replaced with the first and second two impurity doped portions 301a and 30a.
1b: By setting 302a and 302b, a transfer portion and a charge holding portion were provided in the gap portion. As a result, as can be understood from the state of the potential of each part shown in FIG.
As can be understood from g1, Pg2, Pg1 'and Pg2', the transfer electric field in the gap can be further increased. As a result, the problem of the transfer electric field due to the existence of the gap portion is further improved and advantageous.

【0029】[0029]

【発明の効果】上述したように、本発明によれば、埋め
込みチャネルによる2相駆動方式による転送部をもつ固
体撮像素子について、単層の膜からゲートが形成される
場合も、ポテンシャルを安定にでき、安定な性能が得ら
れる固体撮像素子を提供するなどの数々の効果利点がも
たらされる。
As described above, according to the present invention, in a solid-state imaging device having a transfer unit of a two-phase driving method using a buried channel, the potential can be stably maintained even when a gate is formed from a single layer film. Numerous advantages such as providing a solid-state imaging device capable of achieving stable performance can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態例1を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】 本発明の実施の形態例2を示す図である。FIG. 2 is a diagram showing a second embodiment of the present invention.

【図3】 本発明の実施の形態例3を示す図である。FIG. 3 is a diagram showing a third embodiment of the present invention.

【図4】 従来技術を示す図である。FIG. 4 is a diagram showing a conventional technique.

【符号の説明】[Explanation of symbols]

101・・・第1の転送ゲート、102・・・第2の転
送ゲート、103・・・金属膜、103A・・・埋め込
み金属部、104・・・埋め込みチャネル、106・・
・不純物ドープ部、201・・・ギャップの下の不純物
ドープ部、301・・・ギャップの下の第1,第2の不
純物導入部。
101 ... first transfer gate, 102 ... second transfer gate, 103 ... metal film, 103A ... buried metal part, 104 ... buried channel, 106 ...
-Impurity doped part, 201 ... Impurity doped part below the gap, 301 ... First and second impurity introduction parts below the gap.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 埋め込みチャネルによる2相駆動方式に
よる転送部をもち、転送ゲートが単層の膜から形成され
たゲートによって形成されている固体撮像素子におい
て、 各ゲート下の一部に不純物ドープを行い、同一ゲート内
に転送部と電荷保持部を持つ転送チャネルを備えるとと
もに、 ゲートが単層の膜から形成されることにより生じている
ゲート間のギャップに金属を埋め込んで埋め込み金属部
とし、該金属埋め込み金属部対応部分のポテンシャルを
制御可能にしたことを特徴とする固体撮像素子。
1. A solid-state imaging device having a transfer section of a two-phase drive system using a buried channel and a transfer gate formed by a gate formed of a single-layer film. In addition, a transfer channel having a transfer portion and a charge holding portion is provided in the same gate, and a metal is buried in a gap between the gates generated by forming the gate from a single-layer film to form a buried metal portion. A solid-state imaging device, wherein a potential of a portion corresponding to a metal-buried metal portion is controllable.
【請求項2】 上記埋め込み金属部にバイアス電圧をか
けることによってポテンシャルを安定にすることを特徴
とする請求項1に記載の固体撮像素子。
2. The solid-state imaging device according to claim 1, wherein a potential is stabilized by applying a bias voltage to said buried metal portion.
【請求項3】 上記ギャップ部に不純物ドープを行っ
て、上記埋め込み金属部に与えるバイアス電圧を外部電
圧に合わせたことを特徴とする請求項2に記載の固体撮
像素子。
3. The solid-state imaging device according to claim 2, wherein the gap portion is doped with an impurity, and a bias voltage applied to the buried metal portion is adjusted to an external voltage.
【請求項4】 上記ギャップの一部に第1,第2の異な
る不純物ドープを行って、ギャップ内に転送部と電荷保
持部とを具備させたことを特徴とする請求項1に記載の
固体撮像素子。
4. The solid according to claim 1, wherein a part of the gap is doped with first and second different impurities, and a transfer part and a charge holding part are provided in the gap. Imaging device.
【請求項5】 上記埋め込み金属部は、金属膜を成膜す
ることにより形成するとともに、該金属膜に遮光膜を兼
用させることを特徴とする請求項1に記載の固体撮像素
子。
5. The solid-state imaging device according to claim 1, wherein the buried metal portion is formed by forming a metal film, and the metal film also serves as a light shielding film.
JP10186726A 1998-07-02 1998-07-02 Solid-state image-pickup device Pending JP2000022125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10186726A JP2000022125A (en) 1998-07-02 1998-07-02 Solid-state image-pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10186726A JP2000022125A (en) 1998-07-02 1998-07-02 Solid-state image-pickup device

Publications (1)

Publication Number Publication Date
JP2000022125A true JP2000022125A (en) 2000-01-21

Family

ID=16193571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10186726A Pending JP2000022125A (en) 1998-07-02 1998-07-02 Solid-state image-pickup device

Country Status (1)

Country Link
JP (1) JP2000022125A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011306A (en) * 2016-10-05 2017-01-12 キヤノン株式会社 Solid state image pickup device and imaging system using solid state image pickup device
JP2019024103A (en) * 2018-09-19 2019-02-14 キヤノン株式会社 Solid state image pickup device and imaging system using solid state image pickup device
US10418398B2 (en) 2011-05-27 2019-09-17 Canon Kabushiki Kaisha Solid-state image pickup apparatus, and image pickup system using solid-state image pickup apparatus having metal film with first and second portions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418398B2 (en) 2011-05-27 2019-09-17 Canon Kabushiki Kaisha Solid-state image pickup apparatus, and image pickup system using solid-state image pickup apparatus having metal film with first and second portions
JP2017011306A (en) * 2016-10-05 2017-01-12 キヤノン株式会社 Solid state image pickup device and imaging system using solid state image pickup device
JP2019024103A (en) * 2018-09-19 2019-02-14 キヤノン株式会社 Solid state image pickup device and imaging system using solid state image pickup device

Similar Documents

Publication Publication Date Title
JP2007287728A (en) Semiconductor device
JP2520288B2 (en) Integrated circuit and manufacturing method thereof
JP2000022125A (en) Solid-state image-pickup device
JPH0458698B2 (en)
JPH0695536B2 (en) Charge transfer device
JP3312691B2 (en) Semiconductor device
JP2870046B2 (en) Charge-coupled device
JPH09246518A (en) Ccd solid image pickup element and its driving method
JP3578611B2 (en) Solid-state imaging device
JP3149698B2 (en) Active matrix type liquid crystal display
JPH02278768A (en) Solid-state image sensing device
JP2002111960A (en) Image-inputting device
JPH10150184A (en) Charge transfer device and its manufacture
JP2002076318A (en) Solid-state image pickup device
JPH0786568A (en) Charge transfer device
JP2702264B2 (en) Solid-state imaging device
JPH02229439A (en) Charge transfer device and drive
JP2611634B2 (en) Charge transfer element
JP3004764B2 (en) Charge-coupled device
JPS61184876A (en) Charge transfer device
JPH04360578A (en) Solid-state image sensing element and manufacture thereof
JPS61123172A (en) Solid-state image pickup device
JPH09312390A (en) Charge transfer device and manufacture thereof
JPH0821711B2 (en) Charge transfer device
JPH05182490A (en) Charge coupled device and method for driving it