JP2000022061A - 絶縁物封止型電子装置の支持板及び電子装置の製造方法 - Google Patents

絶縁物封止型電子装置の支持板及び電子装置の製造方法

Info

Publication number
JP2000022061A
JP2000022061A JP10201175A JP20117598A JP2000022061A JP 2000022061 A JP2000022061 A JP 2000022061A JP 10201175 A JP10201175 A JP 10201175A JP 20117598 A JP20117598 A JP 20117598A JP 2000022061 A JP2000022061 A JP 2000022061A
Authority
JP
Japan
Prior art keywords
support plate
electronic component
protective resin
region
mounting hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10201175A
Other languages
English (en)
Inventor
Hisao Tomizawa
久夫 冨沢
Atsuhiko Tanaka
敦彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP10201175A priority Critical patent/JP2000022061A/ja
Publication of JP2000022061A publication Critical patent/JP2000022061A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 リードフレームの支持板に半導体素子を正確
に位置決めすることができなかった。 【解決手段】 リードフレーム1の支持板2に凹部6、
7を設け、この凹部6、7を画像認識し、半導体素子の
支持板2に対する位置決めに使用する。また、この凹部
6、7によって流動性を有する保護樹脂の流れを制限す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子又は回路
基板を固着するための金属支持板及びこれを使用した電
子装置の製造方法に関する。
【0002】
【従来の技術】リードフレームの金属支持板を使用して
半導体装置を製造するときには、まず、支持板の上面に
スクリーン印刷等によって半田層又は接着剤層を形成す
る。次に、この支持板を予め定められた位置に配置して
から、コレット(真空吸着具)を用いて半導体素子を吸
着保持して支持板上の半田又は接着剤の上に配置して固
着する。その後、半導体素子の上面にシリコーンラバー
等の保護層を得るための流動性を有する保護樹脂を滴下
供給してその上面を被覆する。
【0003】
【発明が解決しようとする課題】ところで、従来の半導
体装置の製造方法では、支持板に対する半導体素子の位
置合わせを直接的には行わず、コレットに対して所定位
置となるように支持板を配置することによって間接的に
行った。このため、支持板が所定の位置からずれて配置
されると、半導体素子の支持板に対する固着位置もずれ
た。このずれは支持板の面積が縮小化傾向にある中で製
造上問題となる。また、半導体素子の固着位置にずれが
生じない場合でも、保護樹脂の供給量が多すぎると、保
護樹脂が半導体素子の周囲の広い範囲にまで流れ出し、
外部装置に対する支持板の取付用孔に流れ込み、外装樹
脂封止体の形成を妨害した。この種の問題は、金属製支
持板に混成集積回路基板を固着する場合においても生じ
る。
【0004】そこで、本発明の第1の目的は支持板とこ
こに固着する電子部品との位置決めを正確に行うことが
できる支持板及びこれを使用した電子装置の製造方法を
提供することにある。また、第2の目的は、電子部品の
位置決めを正確に行うことができると共に、流動性を有
する保護樹脂の流れを容易に阻止することができる支持
板及びこれを使用した電子装置の製造方法を提供するこ
とにある。
【0005】
【課題を解決するための手段】上記第1の目的を達成す
るための発明は、金属製の支持板と、この支持板上に固
着された電子部品と、前記電子部品を覆うように設けら
れた保護樹脂層と、前記保護樹脂を覆うように設けられ
た外装絶縁物封止体とを有する絶縁物封止型電子装置に
おける前記支持板であって、この一方の主面に前記電子
部品の位置を決定するための画像認識用の凹部が設けら
れていることを特徴とする支持板に係わるものである。
なお、請求項1の凹部を保護樹脂の流動阻止機能を有す
るように形成することが望ましい。上記第2の目的を達
成するための発明は、金属製の支持板とこの支持板上に
固着された電子部品と絶縁物封止体とを有する絶縁物封
止型電子装置の製造方法であって、画像認識可能な凹部
を電子部品固着領域の外側に設けた金属製の支持板を用
意する工程と、前記凹部を画像認識して前記電子部品の
固着位置を決定する工程と、前記決定された固着位置に
前記電子部品を位置決めし、前記電子部品を前記支持板
に固着する工程とを有していることを特徴とする絶縁物
封止型電子装置の製造方法に係わるものである。また、
請求項4に示すように、支持板をリードフレームで支持
することができる。また、凹部を画像認識用と保護樹脂
の流動阻止との両方に使用することができる。なお、本
願発明において、電子部品は半導体素子、混成回路基板
等を意味し、電子装置は半導体装置、電子回路装置等を
意味する。
【0006】
【発明の効果】各請求項の発明によれば、画像認識によ
って支持板に対する電子部品の位置決めを正確に達成す
ることができる。また、請求項2及び4の発明によれ
ば、保護樹脂の流動防止と、電子部品の正確な位置決め
との両方を共通の凹部を使用して簡単に達成することが
できる。
【0007】
【実施形態及び実施例】次に、本発明の一実施例に係わ
る絶縁物封止型電子装置としての半導体装置及びその製
造方法について図1〜図8を参照して説明する。
【0008】本実施例の半導体装置及びその製造方法
は、半導体素子を支持板に対して画像認識を用いて位置
決めして固着する点、及びこの画像認識用の標識(マー
ク)として支持板に形成した凹部を用い、且つこの凹部
を保護樹脂の流れ留めにも使用する点で従来と異なる。
【0009】即ち、本実施例の樹脂封止型半導体装置の
製造方法では、まず、図1に示すリードフレーム1を用
意する。リードフレーム1は金属板を加工したものであ
って、複数の支持板2と、支持板2の一方の端部側に配
置された連結外部リード3aと非連結外部リード3bと
から成る帯状の複数の外部リード3と、複数の外部リー
ド3の相互間を連結する連結条4とを有する。放熱性を
有する支持板2にはこの一方の主面から他方の主面に貫
通する取付用孔5と画像認識用の標識としての凹部6、
7が形成されている。凹部6、7は支持板2の一方の主
面に周知のプレス加工によって形成されたものであり、
支持板2の破線で区画して示す電子部品固着領域として
の半導体素子載置用領域2aと孔5の間の領域2bにお
いて支持板2の一方の側面2cの近傍と他方の側面2d
の近傍とに形成されている。凹部6、7の平面形状は、
本実施例では四角形としたが円形としてもよい。後述の
ように、支持板2の一方の主面に斜め方向から光を照射
して凹部6、7を画像認識すると、凹部6、7の底面は
黒画素で認識され、凹部6、7の周辺の支持板2の一方
の主面は白画素で認識される。結果として、凹部6、7
を画像認識することができる。
【0010】次に、このリードフレーム1の支持板2に
電子部品としての半導体素子を固着するために、支持板
2の一方の主面の半導体素子載置用領域2aに図2に示
す半田8を周知のスクリーン印刷方法等を用いて供給す
る。この半田8の供給におけるスクリーン印刷用板と支
持板2との位置合わせにおいても後述の画像認識を使用
できるが、半田8は領域2a内に高い位置決め精度で印
刷する必要がないため、本実施例では画像認識を使用し
ていない。
【0011】次に、このリードフレーム1の支持板2に
半導体素子を供給するために図3に示すような画像認識
装置9とダイボンディング装置(ダイボンダ)10を準
備する。画像認識装置9は、載置台11、光源12、1
3、カメラ14、15、コンピュータ16から構成され
ている。
【0012】一対の光源12、13は凹部6、7を照ら
すことができるように、支持板2の一方の側面2c側と
他方の側面2d側とに配置されている。光源12、13
の光の照射方向は図3に矢印17、18で示すように、
支持板2の一方の主面に対して約45゜〜60゜傾斜す
る方向となっている。光源12、13から照射された光
の支持板2の主面における上方(垂直方向)への反射光
がカメラ14、15の入射光となる。なお、支持板2の
主面は完全な鏡面ではなく、乱反射する粗面であるの
で、上方への反射光が生じる。即ち、カメラ14、15
は、凹部6、7とこの周辺を含む領域6a、7aを撮像
領域となるように支持板2の上方に配置されている。ま
た、一対の光源12、13は少なくとも領域6a、7a
に光を投射する。カメラ14、15は光源12、13か
ら支持板2の一方の主面の凹部6、7とその周辺を含む
領域6a、7aで反射して支持板2の一方の主面に対し
て垂直方向に向う反射光を捕え、これに対応する画像デ
ータを出力する。
【0013】コンピュータ16はCPU、RAM、RO
M等を含むものであり、等価的に画像データ処理手段1
9と、基準画像データ記憶手段20と、比較手段21
と、出力手段22とを有している。画像データ処理手段
19はカメラ14、15から出力された画像データから
その明暗に対応して白と黒の2階調の画像データを得る
ものである。基準画像データ記憶手段20は例えばRO
Mから成り、支持板2の領域6a、7aに対応する図4
に示す白と黒とから構成される2階調の基準画像データ
23を予め格納したものである。比較手段21は画像デ
ータ処理手段19から得られた検出画像データと基準画
像データ記憶手段20から得られた基準画像データとを
画素データ毎に比較して相互に一致する数が所定以上と
なったら支持板2が所定の位置に配置されたと判定する
ものである。出力手段22は比較手段21の比較の結果
を出力するものであり、例えば検出画像データと基準画
像データの画素データの一致数が所定以上となったら所
定の出力信号を出力する。この出力手段22からの出力
信号は、図3に示すダイボンダ10の駆動装置24に送
られる。
【0014】ダイボンダ10は載置台11とコレット
(半導体素子吸着用治具)25と駆動装置24とを備え
る。載置台11は画像認識装置9と共用であり、リード
フレーム1を支持する。なお、載置台11は内部にヒー
タ(図示せず)を備えている。コレット25はカップ形
状を有しており、その開口部25aに図示のように電子
部品としての半導体素子26を真空吸着するように構成
されている。駆動装置24は画像認識装置9の出力手段
22からの信号に基づいてコレット25を載置台11の
上面に対して垂直な方向と平行な方向に移動するように
構成されている。
【0015】リードフレーム1はカメラ14、15の下
方に支持板2が位置するように載置台11の上面に載置
される。一対の光源12、13から支持板2の領域6
a、7aに光を照射し、これをカメラ14、15で撮像
し、画像データ処理手段19に2値化画像データに変換
すると、図5に示すような検出画像データ27が得られ
る。即ち、一対の光源12、13は支持板2の一方の側
面2cと他方の側面2dの外側から支持板2の領域6
a、7aに対して斜め方向から光を照射する。この光に
基づく支持板2の主面に垂直方向への反射成分は凹部
6、7の外側で多く、内側で少なくなる。この結果、図
5に示す検出画像データ27は凹部6、7に対応する黒
画像部分27aと凹部6、7の周辺部に対応する白画像
部分27bとの組み合わせになる。なお、図4及び図5
の画像データ23、27はマトリックス状に配置されて
画素データの組み合わせから成る。
【0016】画像データ処理手段19からはカメラ1
4、15で撮像した画像の画素単位で検出画像データ2
7が得られる。また、基準画像データ23も画素単位で
記憶されている。比較手段22は検出画像データ27と
基準画像データ23とを同一座標位置の画素単位で比較
し、一致の個数を計数する。即ち、図4、図5の検出画
像データ27と基準画像データ23との各画素にX−Y
座標に従ってアドレスを付け、同一アドレスの画素デー
タを比較して一致しているか否かを判定し、一致してい
る画素数を計数する。比較手段21は一致画素数が所定
数(例えば80%以上)のときに支持板2は所定の位置
に配置されていると判断して出力手段22からこれを示
す出力信号を発生させる。所定数に達しないときは、載
置台11をXY方向に移動して支持板2を再度位置決め
する。出力手段22からの信号がダイボンダ10の駆動
装置24に入力されたら、コレット25を予め決定され
た位置に配置した後に降下して、コレット25に保持さ
れた半導体素子26を支持板2の半導体素子載置用領域
2aの半田8上に供給する。その後、コレット25を水
平方向に振動させて半田8に対する半導体素子26のな
じみを良くして半導体素子26を載置用領域2aに固着
する。なお、コレット25を水平方向に振動させずに、
半導体素子26を半田8上に軽く押さえつけるように供
給した後、周知のリフロー方法によって半導体素子26
を載置用領域2aに固着してもよい。
【0017】次に、半導体素子26が固着されたリード
フレーム1を周知のワイヤボンディング装置(ワイヤボ
ンダ)に供給し、図6に示すように周知のワイヤボンデ
ィング方法によって半導体素子26と非連結外部リード
3bとの間にワイヤ28を接続する。
【0018】次に、図6に示すリードフレーム1を図7
に示す保護樹脂供給装置29の下に供給し、半導体素子
26の上面をシリコーンゴムから成る保護樹脂によって
被覆する。保護樹脂供給装置29は、図7に示すように
載置台30とスポイト形状の先細の保護樹脂収容器31
とを備えており、半導体素子26が収容器31の下方に
位置するようにリードフレーム1を載置台30に配置し
て、半導体素子26の上面に収容器31から所定量の流
動性を有するシリコーンラバー用の保護樹脂32を滴下
して供給する。半導体素子26の上面に供給された保護
樹脂32は図8に示すように半導体素子26の上面全体
を被覆すると共に、その一部は半導体素子26の外側に
まで溢れ出る。本実施例では図8に示すように支持板2
の一方の側面2cと他方の側面2d側に凹部6、7が形
成されており、この凹部6、7が保護樹脂32の広がり
を抑制するので、保護樹脂32が孔5に流れ込むことが
防止される。保護樹脂32は硬化処理によって非流動性
のラバー状保護樹脂層32aになる。
【0019】次に、図8で点線で示すように外装絶縁物
封止体としての樹脂封止体33を設け、しかる後、連結
条4を点線で示す位置で切断し、独立した半導体装置を
完成させる。なお、樹脂封止体33は支持板2、外部リ
ード3の先端、半導体素子26、ワイヤ28、及び保護
樹脂層32aを被覆し、且つ取付用孔5の壁面を覆うよ
うに形成する。
【0020】本実施例は次の効果を有する。 (1) 凹部6、7をマークとして使用した画像認識に
よって半導体素子26の支持板2に対する位置決めを正
確に行うことができる。 (2) 流動性保護樹脂(例えばシリコーン樹脂)が外
部装置に対する取付用孔5まで流動することを凹部6、
7で阻止し、取付用孔5に樹脂封止体33を良好に設け
ることができる。 (3) 凹部6、7は画像認識と保護樹脂の流動阻止と
の両方に使用されるので、支持板2の主面の有効利用が
達成される。
【0021】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 半導体素子26を導電性接着剤又は絶縁性接着
剤で支持板2に固着することができる。 (2) 支持板2の取付用孔5が設けられている側にも
外部リードを設け、両持ち支持のリードフレームとする
ことができる。 (3) 外部リード3を省き、支持板2のみの構成に
し、ここに半導体素子26を固着する場合にも本発明を
適用できる。 (4) 凹部6、7を領域2a以外の任意の位置に配置
することができる。但し、凹部6、7によって保護樹脂
32の流動を阻止するために、孔5と領域2aとの間及
びこの間と側面2c、2dとの間を含む領域2b内に凹
部6、7を配置することが望ましい。
【図面の簡単な説明】
【図1】本発明の実施例の支持板を有するリードフレー
ムを示す平面図である。
【図2】図1の支持板に半田8を付着させたものを示す
平面図である。
【図3】支持板に半導体素子を画像認識装置とダイボン
ディング装置を使用して位置決めする装置を概略的に示
す正面図である。
【図4】基準画像データをアナログ的に示す平面図であ
る。
【図5】検出画像データをアナログ的に示す平面図であ
る。
【図6】リードフレームの支持板に半導体素子を固着し
たものを示す平面図である。
【図7】保護樹脂の滴下方法を説明するための正面図で
ある。
【図8】保護樹脂層を設けたものを示す平面図である。
【符号の説明】
1 リードフレーム 2 支持板 3 外部リード 5 取付用孔 6、7 凹部 26 半導体素子 32a 保護樹脂層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M109 AA01 BA02 CA06 CA21 DB06 ED04 EE03 FA04 5F031 AA04 CC22 GG04 GG12 GG19 KK15

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 金属製の支持板と、この支持板上に固着
    された電子部品と、前記電子部品を覆うように設けられ
    た保護樹脂層と、前記保護樹脂を覆うように設けられた
    外装絶縁物封止体とを有する絶縁物封止型電子装置にお
    ける前記支持板であって、 この一方の主面に前記電子部品の位置を決定するための
    画像認識用の凹部が設けられていることを特徴とする支
    持板。
  2. 【請求項2】 前記支持板は取付用孔を有し、前記凹部
    はこの取付用孔と前記電子部品の固着領域との間又はこ
    の間から前記支持板の側面までの領域に設けられている
    ことを特徴とする請求項1記載の支持板。
  3. 【請求項3】 金属製の支持板とこの支持板上に固着さ
    れた電子部品と絶縁物封止体とを有する絶縁物封止型電
    子装置の製造方法であって、 画像認識可能な凹部を電子部品固着領域の外側に設けた
    金属製の支持板を用意する工程と、 前記凹部を画像認識して前記電子部品の固着位置を決定
    する工程と、 前記決定された固着位置に前記電子部品を位置決めし、
    前記電子部品を前記支持板に固着する工程とを有してい
    ることを特徴とする絶縁物封止型電子装置の製造方法。
  4. 【請求項4】 支持板とこの支持板に連結された連結外
    部リードとこの連結外部リードに並置された非連結外部
    リードと連結条とを有し、前記支持板は取付用孔と画像
    認識可能な凹部とを有し、前記凹部は前記支持板の電子
    部品固着領域と前記取付用孔との間又はこの間から前記
    支持板の側面までの領域の所定位置に配置されているリ
    ードフレームを用意する工程と、 前記凹部を画像認識して前記支持板上における電子部品
    の配置位置を決定する工程と、 前記電子部品を前記画像認識で決定された位置に配置
    し、前記支持板に固着する工程と、 前記電子部品と前記非連結外部リードとの間をワイヤで
    接続する工程と、 前記電子部品を覆うように流動性を有する保護樹脂を塗
    布し、この保護樹脂を非流動性状態になるように処理す
    る工程と、 前記支持板の少なくとも一部、前記電子部品、前記ワイ
    ヤ、及び前記保護樹脂を覆うように外装絶縁物封止体を
    設ける工程と、 前記連結条を除去する工程とを有していることを特徴と
    する電子装置の製造方法。
JP10201175A 1998-07-01 1998-07-01 絶縁物封止型電子装置の支持板及び電子装置の製造方法 Pending JP2000022061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10201175A JP2000022061A (ja) 1998-07-01 1998-07-01 絶縁物封止型電子装置の支持板及び電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10201175A JP2000022061A (ja) 1998-07-01 1998-07-01 絶縁物封止型電子装置の支持板及び電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000022061A true JP2000022061A (ja) 2000-01-21

Family

ID=16436610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10201175A Pending JP2000022061A (ja) 1998-07-01 1998-07-01 絶縁物封止型電子装置の支持板及び電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000022061A (ja)

Similar Documents

Publication Publication Date Title
JP2843464B2 (ja) 固体撮像装置
US7250663B2 (en) Frame scale package using contact lines through the elements
US6399418B1 (en) Method for forming a reduced thickness packaged electronic device
JPH0936339A (ja) イメージセンサアセンブリ及びそのパッケージング方法
JP2007523568A (ja) デジタルカメラ用集積レンズ及びチップ・アセンブリ
JP2006147915A (ja) 光学デバイス
US7173231B2 (en) Chip scale package structure for an image sensor
WO2019007412A1 (zh) 一种影像传感芯片的封装结构及其封装方法
US10680033B2 (en) Chip packaging method and chip package
JP2000022061A (ja) 絶縁物封止型電子装置の支持板及び電子装置の製造方法
US5097406A (en) Lead frame lead located for wire bonder
US7483276B2 (en) Semiconductor package and method for manufacturing same
JP3610771B2 (ja) ワークの位置認識方法
EP2884242A1 (en) Sensor Package And Manufacturing Method
US6858947B2 (en) Semiconductor device
JP3886031B2 (ja) 半導体パッケージ及びその製造方法
JPH0832296A (ja) 電子部品を実装する際の位置合わせ方法
US20050018403A1 (en) BGA ball vision enhancement
JP2982794B1 (ja) 半導体装置
CN212934564U (zh) 一种cof模组制程装置
JPS61281559A (ja) 光検出装置
JP2009038126A (ja) 半導体装置およびその製造方法
TW201705039A (zh) 指紋感測模組之封裝方法
JP3528366B2 (ja) 集積回路装置
JPH0737932A (ja) 半導体装置およびその実装方法