JP2000021948A - 半導体製造装置及び半導体製造システム - Google Patents

半導体製造装置及び半導体製造システム

Info

Publication number
JP2000021948A
JP2000021948A JP18483598A JP18483598A JP2000021948A JP 2000021948 A JP2000021948 A JP 2000021948A JP 18483598 A JP18483598 A JP 18483598A JP 18483598 A JP18483598 A JP 18483598A JP 2000021948 A JP2000021948 A JP 2000021948A
Authority
JP
Japan
Prior art keywords
wafer
chamber
semiconductor manufacturing
cassette
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18483598A
Other languages
English (en)
Inventor
Hiromitsu Miyashige
博充 宮重
Kenji Nakada
賢治 中田
Yuichi Kuroda
雄一 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18483598A priority Critical patent/JP2000021948A/ja
Publication of JP2000021948A publication Critical patent/JP2000021948A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 ウエハ処理枚数及びプロセス処理データなど
の要素により、装置を最適なロードロック方式に切り換
えてウエハの処理を短時間で行うこと。 【解決手段】 比較演算装置は記憶装置に記憶されてい
るウエハ処理枚数及びプロセス処理データに基づいて、
枚葉ロードロック方式と一括ロードロック方式のいずれ
のウエハ搬送方式を採用した方が、ウエハの処理終了時
間をより短時間にすることができるかを判定する。搬送
制御装置は比較演算装置の判定結果に基づいたロードロ
ック方式により、ウエハをカセットチャンバから搬送チ
ャンバを通してプロセスチャンバに送る。その後、プロ
セス制御装置がプロセスチャンバ内のウエハにプロセス
処理を施す。これにより、ウエハ処理枚数及びプロセス
処理データなどの要素により、装置を最適なロードロッ
ク方式に切り換えてウエハの処理終了時間をより短時間
にすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造工程に
おいて使用される半導体製造装置及び半導体製造システ
ムに係り、特にウエハの搬送制御及び複数のチャンバで
構成されるクラスタタイプ装置のチャンバの構成に関す
る。
【0002】
【従来の技術】図12は従来の半導体製造装置の構成例
を示したブロック図である。ウエハを収容したカセット
を収納するカセットチャンバ1は搬送チャンバ3にゲー
トバルブ5bを介して連結され、搬送チャンバ3はゲー
トバルブ5cを介してウエハに各種のプロセス処理を施
すプロセスチャンバ6に連結されている。これら各室に
は室内の排気を行う排気装置8a〜8c及び室内に給気
するベント装置9a〜9cが接続されている。プロセス
チャンバ6内のウエハに対する処理プロセスはプロセス
制御装置7が制御し、搬送チャンバ3内のウエハの搬送
装置2の動作は搬送制御装置11が制御し、排気装置8
a〜8c及びベント装置9a〜9cの動作は排気制御装
置10が制御する。これら制御装置7、10、11には
入力装置12から制御情報が入力される。
【0003】減圧された雰囲気にて枚葉でウエハ処理を
行なう半導体製造装置においては、現在、枚葉ロードロ
ック方式(ウエハの搬送シーケンスの1種)と一括ロー
ドロック方式(ウエハの搬送シーケンスの1種)があ
る。枚葉ロードロック方式においては、プロセスチャン
バ6を排気装置8cにより常に減圧された雰囲気に保つ
ため、ウエハを収容したカセットチャンバ1からロード
ロック(L/L)室へ搬送する時は搬送チャンバ3の圧
力をベント装置9bにより大気圧とし、搬送チャンバ3
からプロセスチャンバ6ヘウエハを搬送する時は搬送チ
ャンバ3を排気装置8bにより真空にする。
【0004】ー方、一括ロードロック方式はウエハを収
容したカセットを設置したカセットチャンバ1を排気装
置8aにより真空引きし、プロセス処理中は、カセット
チャンバ1、搬送チャンバ3、プロセスチャンバ6を排
気装置8a〜8cにより常に減圧された雰囲気に保った
状態で、ウエハのプロセスチャンバ6への搬送を行うた
め、処理済みのウエハを収容したカセットの取り出し時
にのみカセットチャンバ1をベント装置9aにより大気
圧に戻す。
【0005】両者の方式の中でいずれの方式をとった方
がカセット処理時間が短くなるかどうかを確定するに
は、ウエハ処理枚数、プロセス処理時間、真空引き、ベ
ント時間などの要素から成るプロセス処理データに依存
するため、どちらの方式が有利であるかは一律に決定す
ることができない。現在の半導体製造ラインでは一台の
装置で様々な工程を処理するにも拘らず、搬送シーケン
スは各装置固定であり、状況に応じて搬送シーケンスを
変えることはできないようになっている。
【0006】図13は従来の半導体製造装置の他の構成
例を示したブロック図である。本例は複数のプロセスチ
ャンバと複数のカセットチャンバと1個の搬送チャンバ
を有し、減圧した状態でプロセス処理を行うクラスタタ
イプの装置である。1個の搬送チャンバ3に3個のプロ
セスチャンバ6a〜6c及び2個のカセットチャンバ1
a、1bが連結されて構成されている。運搬されてきた
ウエハを収納したカセット16はカセットチャンバ1に
セットされた後、カセット内のウエハがウエハ搬送装置
2により搬送チャンバに搬送される。搬送チャンバ3を
排気装置8fにより真空引きして、ウエハ搬送装置2に
より例えばプロセスチャンバ6a内へウエハが搬送さ
れ、ここでプロセス処理が行われる。
【0007】ウエハのプロセス処理終了後、プロセスチ
ャンバ6aからカセットチャンバ1aへウエハを搬送
し、カセットチャンバ1aをベント装置9eで大気圧状
態に戻した後、処理済みのウエハを収容したカセット1
6を取り出し、ウエハの処理は完了する。尚、図12、
13の装置にてゲートバルブ5a〜5eは必要に応じて
開閉される。
【0008】また、現在の半導体製造ラインでは、複数
の半導体製造装置をホストコンピュータが管理する半導
体製造システムが構築されているが、ホストコンピュー
タはウエハを処理する半導体製造装置を選択することは
ない。
【0009】
【発明が解決しようとする課題】上記のような従来の半
導体製造装置は、枚葉ロードロック方式と一括ロードロ
ック方式のいずれかの方式で固定的にウエハを搬送する
ため、ウエハの処理枚数、プロセス処理データにより、
別のロードロック方式の方がウエハの処理終了時間が短
くなると分かっていても、別のロードロック方式に切り
換えることができず、効率的なウエハ処理を行えないと
いう問題があった。
【0010】又、一括ロードロック方式の場合は、従来
の半導体製造装置では、ウエハ処理枚数に拘らず、常に
カセットチャンバ1の真空引き及び給気作業を行う必要
があり、ウエハの処理枚数が少ない場合でも、カセット
チャンバ1の容量に応じた真空引き及び給気処理時間が
必要であるため、カセット内のウエハ処理枚数が少ない
場合には、ウエハ1枚当たりの処理時間が長くなってし
まうという問題があった。また、従来の半導体製造シス
テムを構成する半導体製造装置は1台で様々なプロセス
工程をこなしているにも拘らず、ウエハの搬送シーケン
スは各半導体製造装置で固定であり、これら半導体製造
装置を制御するホストコンピュータも搬送シーケンスを
考慮した半導体製造装置の選択を行なっていないため、
その分、ウエハの処理効率が悪くなるという問題があっ
た。
【0011】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、ウエハ処理枚
数及びプロセス処理データにより、装置を最適な搬送シ
ーケンスに切り換えたり、或いは使用するウエハを収容
したカセットをセットするチャンバの容積を切り換えて
ウエハの処理を短時間且つ効率良く行うことができる半
導体製造装置及びロードロック方式も考慮してウエハを
処理させる半導体製造装置を選択することによりウエハ
の処理効率を向上させることができる半導体製造システ
ムを提供することである。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、第1の発明の特徴は、ウエハを収容したカセットを
収納する減圧可能なカセットチャンバと、減圧された雰
囲気にてウエハに各種処理を施すプロセスチャンバと、
前記カセットチャンバと前記プロセスチャンバとの間で
ウエハを搬送する搬送装置を内蔵する搬送チャンバとを
備えた半導体製造装置において、前記カセットに収容さ
れたウエハの処理枚数及び前記プロセスチャンバ内での
前記ウエハの処理に関わるデータに基づいて、前記カセ
ットチャンバを真空排気してウエハをプロセスチャンバ
に搬送する第1の搬送シーケンスと前記カセットチャン
バを真空排気しないで前記プロセスチャンバにウエハを
搬送する第2の搬送シーケンスのいずれを採用した場合
に、前記半導体製造装置におけるウエハの処理終了時間
が短くなるかを判定する判定手段と、この判定手段によ
り処理終了時間が短いと判定された搬送シーケンスに従
って前記ウエハを前記カセットチャンバから前記プロセ
スチャンバ内へ搬送する制御を行う搬送制御手段とを備
えたことにある。
【0013】この第1の発明によれば、前記カセットに
収容されたウエハの処理枚数、前記プロセスチャンバ内
での前記ウエハの処理に関わるデータに基づいて、前記
カセットチャンバを真空排気してウエハをプロセスチャ
ンバに搬送する第1の搬送シーケンス(一括ロードロッ
ク方式)と前記カセットチャンバを真空排気しないで前
記プロセスチャンバにウエハを搬送する第2の搬送シー
ケンス(枚葉ロードロック方式)のいずれを採用した場
合に、前記半導体製造装置におけるウエハの処理終了時
間が短くなるかを判定し、この判定手段により前記処理
終了時間が短いと判定された搬送シーケンスに従って、
前記ウエハを前記カセットチャンバから前記プロセスチ
ャンバ内へ搬送する制御を行う。これにより、ウエハを
半導体製造装置に搬入し、プロセス処理を受けて出てく
るまでの前記ウエハの処理終了時間を短くすることがで
きる。
【0014】第2の発明の特徴は、前記カセットチャン
バの容積の方が搬送チャンバの容積よりも小さいことに
ある。
【0015】第3の発明の特徴は、前記判定手段は前記
ウエハの処理枚数及び前記ウエハの処理に関するデー
タ、即ち前記プロセスチャンバ内で前記ウエハを処理す
る処理時間並びに前記ウエハを前記カセットチャンバか
ら前記プロセスチャンバへ搬送する際に要する搬送時間
に基づいて、前記第1の搬送シーケンスを用いた場合と
前記第2の搬送シーケンスを用いた場合の前記ウエハの
処理終了時間をそれぞれ算出し、算出された両ウエハの
処理終了時間を比較することにより、前記ウエハの処理
終了時間が短くなる搬送シーケンスがいずれであるかを
判定することにある。
【0016】第4の発明の特徴は、前記判定手段は前記
ウエハの処理枚数及び前記ウエハの処理に関するデー
タ、即ち前記プロセスチャンバ内で前記ウエハを処理す
る処理時間並びに前記ウエハを前記カセットチャンバか
ら前記プロセスチャンバへ搬送する際に要する搬送時間
に基づいて、前記第1の搬送シーケンスを用いた場合と
前記第2の搬送シーケンスを用いた場合の前記ウエハの
処理終了時間の長短をテーブル化したデータを保持し、
このデータを参照して前記ウエハの処理終了時間が短く
なる搬送シーケンスがいずれであるかを判定することに
ある。
【0017】第5の発明の特徴は、半導体ウエハを収容
したカセットを収納する減圧可能なカセットチャンバ
と、減圧された雰囲気にてウエハに各種処理を施すプロ
セスチャンバと、前記カセットチャンバと前記プロセス
チャンバとの間でウエハを搬送する搬送装置を内蔵する
搬送チャンバとを備えた半導体製造装置において、前記
半導体ウエハを収容したカセットを収納するものであっ
て、前記カセットチャンバの容積より小さい減圧可能な
中間チャンバを設け、前記カセットに収容されたウエハ
の枚数が少ない場合は、前記カセットを前記中間チャン
バに収納し、その後、前記搬送チャンバの搬送装置は前
記中間チャンバから前記プロセスチャンバ内へウエハを
搬送することにある。
【0018】この第5の発明によれば、ウエハ枚数が少
ない場合にカセットチャンバ容積の小さい中間チャンバ
を用いれば、いずれの搬送シーケンスを採用していて
も、前記中間チャンバの真空引きが短い分、ウエハの処
理終了時間を短くすることがてきる。
【0019】第6の発明の特徴は、前記カセットに収容
されたウエハの処理枚数、前記プロセスチャンバ内での
前記ウエハの処理に関わるデータに基づいて、前記カセ
ットチャンバ真空排気してウエハをプロセスチャンバに
搬送する第1の搬送シーケンスと前記中間チャンバを真
空排気しないで前記プロセスチャンバにウエハを搬送す
る第2の搬送シーケンスのいずれを採用した場合に、前
記半導体製造装置におけるウエハの処理終了時間が短く
なるかを判定する判定手段と、この判定手段により処理
終了時間が短いと判定された搬送シーケンスに従って前
記カセットチャンバ又は中間チャンバから前記プロセス
チャンバ内へ前記ウエハを搬送する制御を行う搬送制御
手段とを備えたことにある。
【0020】この第6の発明によれば、ウエハ枚数が少
ない場合に容積の小さい中間チャンバを用いれば、いず
れの搬送シーケンスを採用していても、前記中間チャン
バの真空引きが短い分、ウエハの処理終了時間を短くす
ることがてきる。しかも、前記カセットチャンバと中間
チャンバのいずれを用いた場合でも、ウエハの処理終了
時間が短くなる搬送シーケンスに装置を切り換えて、ウ
エハの搬送制御を行うため、更に、ウエハの処理終了時
間を短くすることができる。
【0021】第7の発明の特徴は、前記カセットチャン
バ内および中間チャンバ内に各種ガスを供給して収納し
ているウエハに前処理を施すことにある。
【0022】この第7の発明によれば、前記カセットチ
ャンバ内を各種ガスの雰囲気としてウエハに前処理を施
すことができるため、前処理を施していないウエハを直
接装置送り込んでも、ウエハにプロセス処理を施すこと
ができる。
【0023】第8の発明の特徴は、カセットチャンバを
真空排気してウエハをプロセスチャンバに搬送する第1
の搬送シーケンスを固定的に採用する半導体製造装置と
前記カセットチャンバを真空排気しないで前記プロセス
チャンバにウエハを搬送する第2の搬送シーケンスを固
定的に採用する半導体製造装置とが混在する複数の半導
体製造装置をホストコンピュータが管理し、このホスト
コンピュータが前記任意の半導体製造装置にウエハを送
り込むことにより、前記ウエハに各種処理を施す半導体
製造システムにおいて、前記各半導体製造装置における
ウエハ処理終了時間を前記搬送シーケンスを考慮して算
出する算出手段と、この算出手段の算出結果に基づいて
前記ウエハを処理させる半導体製造装置を選択する選択
手段とを前記ホストコンピュータに備えたことにある。
【0024】この第8の発明によれば、ホストコンピュ
ータは各種条件の他に一括ロードロック方式と枚葉ロー
ドロック方式のいずれを採用した方がウエハの処理終了
時間を短時間とすることができるかを考慮して、ウエハ
を処理させる半導体製造装置を選択する。
【0025】第9の発明の特徴は、前記複数の半導体製
造装置の中に請求項1記載の半導体製造装置を含み、前
記ホストコンピュータは前記選択手段の選択結果に基づ
いて、前記半導体製造装置の搬送シーケンスを前記第1
又は第2のいずれかの搬送シーケンスに切り換えて使用
することにある。
【0026】この第9の発明によれば、ホストコンピュ
ータは各種条件の他に一括ロードロック方式と枚葉ロー
ドロック方式のいずれを採用した方がウエハの処理終了
時間を短時間とすることができるかを考慮して、ウエハ
を処理させる半導体製造装置を選択するが、その際、搬
送シーケンス切り換え可能な半導体製造装置を選択した
場合、選択した半導体製造装置のロードロック方式、即
ち、搬送シーケンスを都合のよい方に切り換えて、ウエ
ハの処理をさせる。
【0027】第10の発明の特徴は、前記半導体製造装
置の中に請求項5記載の半導体製造装置を含み、前記ホ
ストコンピュータの選択手段は前記半導体製造装置のウ
エハ処理枚数によりカセットチャンバを用いるか、中間
チャンバを用いるかの選択も行うことにある。
【0028】この第10の発明によれば、ホストコンピ
ュータが中間チャンバを有する半導体製造装置を選択し
た場合、条件によっては中間チャンバを用いることがで
きるため、更にウエハの処理終了時間が短時間になる。
【0029】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は、本発明の半導体製造装置
の第1の実施の形態を示したブロック図である。但し、
従来例に対応する部分には同一の符号を用いてある。カ
セットチャンバ1は搬送チャンバ3にゲートバルブ5b
を介して連結されている。ウエハ待機バッファ4a、4
bと搬送装置2を内部に備えた搬送チャンバ3はゲート
バルブ5cを介してプロセスチャンバ6に連結されてい
る。これら各室には排気装置8a〜8c及びベント装置
9a〜9cが接続されている。プロセスチャンバ6内の
ウエハに施す処理プロセスはプロセス制御装置7が制御
し、搬送チャンバ3内の搬送装置2は搬送制御装置11
が制御し、排気装置8a〜8c及びベント装置9a〜9
cは排気制御装置10が制御する。
【0030】又、プロセスチャンバ1内にセットされて
いるカセットに収容されているウエハ枚数はウエハ検出
装置13により検出され、検出されたウエハ枚数が記憶
装置16に記憶される。記憶装置16には入力装置12
から搬送シーケンスとプロセス処理データ(プロセスチ
ャンバ6のプロセス処理時間、ウエハをカセットチャン
バからプロセスチャンバに搬送する際の搬送時間等)な
どの制御情報が記憶され、この記憶装置16の記憶内容
(搬送シーケンスとプロセス処理データとウエハ枚数
等)に基づいて、プロセス制御装置7がプロセスチャン
バ6内のプロセス制御を行うと共に、排気制御装置10
が排気装置8a〜8c及びベント装置9a〜9cを動作
させて、カセットチャンバ1、搬送チャンバ3及びプロ
セスチャンバ6の給排気制御を行う。比較演算装置15
は記憶装置16の記憶内容に基づいて、ウエハ処理終了
時間がより短時間の搬送シーケンスを求め、求まったロ
ードロック方式に基づいて、搬送制御装置11がウエハ
の搬送制御を行う。
【0031】次に本実施の形態の動作について説明す
る。本例は、搬送制御装置11により、枚葉ロードロッ
ク方式、又は一括ロードロック方式のいずれでも、ウエ
ハをカセットチャンバ1からプロセスチャンバ6内に搬
送することができるようになっている。即ち、枚葉ロー
ドロック方式を採った場合、搬送制御装置11は排気制
御装置10を介して排気装置8cによって、プロセスチ
ャンバ6内を常に減圧された雰囲気に保つ。次に搬送制
御装置11はカセットに収容されたウエハをカセットチ
ャンバ1から搬送チャンバ3へ搬送する時は搬送チャン
バ3の圧力をベント装置9aにより大気圧とし、その
後、搬送装置2を用いて搬送チャンバ3からプロセスチ
ャンバ6ヘウエハを搬送する時は搬送チャンバ3を排気
装置9bにより真空にする。
【0032】ー方、一括ロードロック方式を採用した場
合、搬送制御装置11はウエハを収容したカセットを設
置したカセットチャンバ1を排気装置8aにより真空引
きし、プロセス処理中は、カセットチャンバ1、搬送チ
ャンバ3、プロセスチャンバ6を排気装置8a、8b、
8cにより常に減圧された雰囲気に保つ。この状態で、
カセットチャンバ1からウエハを搬送チャンバ3を通し
てプロセスチャンバ6に搬送する。従って、一括ロード
ロック方式では、処理済みのウエハを収容したカセット
の取り出し時にのみ、カセットチャンバ1をベント装置
9aにより大気圧に戻す。
【0033】ところで、本例の搬送制御装置11は比較
演算装置15の演算による搬送方式の判定結果に従っ
て、枚葉ロードロック方式又は一括ロードロック方式の
いずれを用いてウエハの搬送を行うかを決める。この
際、記憶装置14に記憶されるプロセス処理データは入
力装置12からオペレータによる入力されるか、或いは
半導体製造装置を統括する図示されないホストコンピュ
ータからダウンロードされるかし、又、カセットチャン
バ1にセットされたウエハ枚数はウエハ検出装置13に
より記憶装置14に記憶される。
【0034】図2は比較演算装置15の判定処理手順及
び搬送制御装置10の搬送処理手順を示したフローチャ
ートである。ウエハ処理の開始に先立って、比較演算装
置15はステップ201にて、記憶装置14に保存され
たカセットチャンバ1内のウエハ枚数とプロセス処理時
間、真空引き、給気時間等から成るプロセス処理データ
(プロセスレシピ)を入力する。比較演算装置15はス
テップ202にて、上記したウエハ枚数とプロセス処理
データに基づいて、枚葉ロードロック方式と一括ロード
ロック方式のいずれを用いてウエハの搬送を行うほうが
ウエハ処理時間が短くなるかを判定する。
【0035】ここで、プロセス処理データの内容によっ
て、例えば、ウエハ1枚あたりのプロセス処理時間がウ
エハ搬送時間より短くなる場合がある。即ち、ウエハの
処理終了時間がウエハ搬送時間により支配される場合、
ウエハの処理終了時間とウエハ枚数との関係を示したの
が図3である。この図から明らかなようにウエハ枚数が
少ない場合は一括ロードロック方式が有利であり、ウエ
ハ枚数が多くなると、枚葉ロードロック方式が有利にな
る。
【0036】逆に、ウエハ一枚あたりのプロセスチャン
バ6内のプロセス処理時間がウエハ搬送時間より長い場
合、ウエハの処理終了時間とウエハ枚数との関係を示し
たのが図4である。この場合はウエハ処理中に次処理ウ
エハの搬送が完了するため、ウエハ処理終了時間はプロ
セス処理時間が支配的要因となる。そのため、最初の真
空引き時間の違いがウエハ処理終了時間の差となり、図
4から明らかなように一括ロードロック方式を採った方
が、ウエハ枚数に拘らず、常に、ウエハの処理終了時間
が短いことになる。
【0037】比較演算装置15はステップ202にて、
枚葉ロードロック方式を採った場合のウエハ処理終了時
間TCと、一括ロードロック方式を採った場合のウエハ
処理終了時間TLを算出し、算出したTCとTLを比較
し、TC<TLの場合は枚葉ロードロック方式を採ると
いう判定結果を出し、TC≧TLの場合は一括ロードロ
ック方式を採るという判定結果を出す。
【0038】これにより、搬送制御装置11は上記した
比較演算装置15の判定結果を見て、TC<TLの場
合、ステップ205に進んで、枚葉ロードロック方式に
よりウエハの搬送制御を行い、TC≧TLの場合はステ
ップ204に進んで、一括ロードロック方式によりウエ
ハの搬送制御を行う。
【0039】本実施の形態によれば、ウエハ枚数とプロ
セス処理データに基づいて、ウエハの処理終了時間が短
くなる最適なロードロック方式を選択してウエハの搬送
を行うことができ、ウエハの処理効率を向上させること
ができる。
【0040】尚、上記実施の形態では、比較演算装置1
5の演算により一括ロードロック方式が良いか、枚葉ロ
ードロック方式が良いかの判定が行われたが、図3、図
4に対応するテーブルデータを記憶装置14に記憶さ
せ、ウエハの処理枚数とプロセス処理データを前記テー
ブルデータに対照させてウエハの処理終了時間のより短
いロードロック方式を選択する構成でも、同様の効果が
あり、この場合は比較演算装置15を省略することがで
きる。
【0041】図5、6は本発明の半導体製造装置の第2
の実施の形態を示した概略構成図であり、図5は平面図
で、図6は側面図である。但し、図1に示した第1の実
施の形態と対応する部分は同一符号を用いてあり、適宜
説明を省略する。本例はカセットチャンバ1より搬送チ
ャンバ3の方がチャンバ容積の小さい半導体製造装置の
例である。カセットチャンバ1内には複数のウエハ17
を収容したカセット16がセットされていて、このカセ
ット16はカセットエレベータ18により昇降するよう
になっている。
【0042】このような装置の場合、各チャンバの排気
能力が同じであれば、当然カセットチャンバ1より搬送
チャンバ3の真空引き、ベント時間の方が短くなる。そ
のため、一括ロードロック方式ではカセットチャンバ1
を真空引きするため、搬送チャンバ3を真空引きする枚
葉ロードロック方式より真空引き時間は長くなる特性が
ある。
【0043】しかし、それ以外では、図1に示した第1
の実施の形態と同様であり、図示していないが制御系も
全く同一で、図2のフローチャートで示したような制御
が行なわれる。これにより、本例もカセットチャンバ1
に収容されるウエハ枚数とプロセス処理データに基づい
て、ウエハの処理終了時間が短くなる最適なロードロッ
ク方式、即ち枚葉ロードロック方式又は一括ロードロッ
ク方式のいずれか一方を選択してウエハの搬送を行うこ
とができ、ウエハの処理効率を向上させることができ
る。尚、本例は、図4に示すように搬送チャンバ3に搬
送装置2としてツインピックアームが設置してあるた
め、図1に示した実施の形態のようにウエハ待機バッフ
ァ4a、4bは不要となっている。
【0044】図7は本発明の半導体製造装置の第3の実
施の形態を示した構成図である。1個の搬送チャンバ3
に2個のプロセスチャンバ6a、6bがゲートバルブ5
a、5bを介して連結され、また、カセットチャンバ1
及び中間チャンバ26がゲートバルブ5c及びゲートバ
ルブ5dを介して連結されている。カセットチャンバ
1、中間チャンバ26に近接して、ウエハを収容するカ
セット16をカセットチャンバ1又は中間チャンバ26
にロードするためのカセットローダー25が配置されて
いる。
【0045】プロセスチャンバ6a、6bには排気装置
8a、8b及びベント装置9a、9bが接続されてい
る。搬送チャンバ3には排気装置8e及びベント装置9
eが接続されている。カセットチャンバ1には排気装置
8c及びベント装置9cが接続されている。中間チャン
バ26には排気装置8d及びベント装置9dが接続され
ている。搬送チャンバ3にはウエハ搬送装置2が内蔵さ
れ、カセットチャンバ1にはカセット搬送装置27aが
内蔵され、中間チャンバ26にはカセット載置台28と
カセット搬送装置27bが内蔵されている。
【0046】次に本実施の形態の動作について説明す
る。カセット16にウエハがフルに収納されている場
合、カセット16をカセットローダー25にセットする
と、カセット16はカセット搬送装置27aによりカセ
ットチャンバ1内に搬送され、排気装置8cによりカセ
ットチャンバ1の真空引きが完了した後、ウエハ搬送装
置2によりウエハを例えばプロセスチャンバ6aに搬送
し、ウエハに対するプロセス処理が行われる。
【0047】カセット16に収納されているウエハが1
枚若しくは数枚の場合、処理するウエハをカセットロー
ダー25に載置する。その後、カセット16はカセット
搬送装置27bにより中間チャンバ26内に搬送され
る。中間チャンバ26内へのウエハの搬送が完了する
と、中間チャンバ26に付属する排気装置8dにより、
中間チャンバ26内の真空引きが行われる。中間チャン
バ26の容積は小さいため、真空引き時間は短時間で終
了する。
【0048】中間チャンバ26の真空引きが終了する
と、各チャンバ間のゲートバルブ5a、5dを開き、ウ
エハ搬送装置2によりウエハがプロセスチャンバ6a内
に搬送され、ウエハの搬送完了後、ゲートバルブ5aを
閉じ、プロセス処理が行われる。プロセス処理が終了す
ると、ウエハ搬送装置2により中間チャンバ26内にウ
エハを搬送し、ウエハ搬送完了後、中間チャンバ26の
み、ベント装置9dによる給気作業が行われる。中間チ
ャンバ26内が大気圧になった後、中間チャンバ26か
ら処理済みウエハがカセットローダー25に搬送され、
ウエハ処理は終了し、新しいウエハがウエハ搬送装置2
7bにより中間チャンバ26内に搬送される。 カセッ
トチャンバ1を用いるか、中間チャンバ26を用いるか
は、カセット16内に収容されたウエハの枚数とウエハ
の処理時間による。このように、ウエハ搬送装置2より
も小さい中間チャンバ26を備えているため、本例もウ
エハを一括ロード方式でウエハの搬送を行なうか、枚葉
ロード方式でウエハの搬送を行なうかの選択肢が発生
し、図1に示した第1の実施の形態と同様の判断にて、
ウエハの処理終了時間を短くする方式が選択される。
【0049】本実施の形態によれば、ウエハ搬送装置2
より大きなカセットチャンバ1を有するクラスタ装置で
あっても、ベント及び真空引きを繰り返すチャンバ部分
として、カセットチャンバ1より小さく且つウエハ搬送
装置2より小さい中間チャンバ26を設置しているた
め、ウエハの処理終了時間が短くなるように、ウエハの
搬送を一括ロード方式で行なうか、枚葉ロード方式で行
なうかを選択することができ、ウエハの処理効率を向上
させることができる。
【0050】また、本例に対しても、ウエハ枚数とプロ
セス処理データ及び中間チャンバ26を用いるか否かに
よって、図4、図5に示したようなロードロック方式と
ウエハ処理終了時間の関係が生じるため、図1に示した
第1の実施の形態と同様の制御系にて、ウエハの処理終
了時間が短くなる最適な枚葉ロードロック方式又は一括
ロードロック方式のいずれかを選択してウエハの処理を
行うことができ、ウエハの処理効率を向上させることが
できる。
【0051】図8は本発明の半導体製造装置の第4の実
施の形態を示した構成図である。本例は、カセットチャ
ンバ1に給排気装置30が接続され、給排気装置30は
ガス供給室29に接続されている。カセットチャンバ1
にカセット16をセットした後、排気装置8fにてカセ
ットチャンバ1内の真空引きをしてから給排気装置30
により、カセットチャンバ1に前処理に必要な各種ガス
を供給して、カセットチャンバ1内でウエハに対する前
処理のプロセス処理を施すことができる。従って、本実
施の形態では前処理を施していないウエハの処理も行う
ことができる。他の構成は図8に示した第3の実施の形
態と同様で同様の効果がある。
【0052】図9は本発明の半導体製造システムの第1
の実施の形態を示したブロック図である。複数の半導体
製造装置31A、31B、31C、31Dがオンライン
で、これら半導体製造装置の動作を管理するホストコン
ピュータ50に接続されている。複数の半導体製造装置
31A、31B、31C、31Dの中で、半導体製造装
置31A、31Dが枚葉ロードロック方式の装置で、半
導体製造装置31B、31Cが一括ロードロック方式の
装置である。
【0053】次に本実施の形態の動作について説明す
る。ホストコンピュータ50はウエハを処理する半導体
製造装置を任意に選択することができ、選択した半導体
製造装置にウエハを送り込んで、ウエハのプロセス処理
を行う。この際、ホストコンピュータ50はウエハの処
理時間を短くして、効率良くウエハが処理できるように
適切なロードロック方式の半導体処理装置を選択する制
御を行っている。
【0054】図10はホストコンピュータ50における
半導体製造装置の選択処理を示すフローチャートであ
る。ホストコンピュータ50はステップ101にて、プ
ロセス処理データ(プロセスレシピ)及びこれから処理
するカセット内のウエハ枚数を入力すると共に、各半導
体製造装置31A、31B、31C、31Dが保有する
データベース、あるいはホストコンピュータ50が保有
するデータベースから各半導体製造装置におけるウエハ
処理時間を計算するのに必要なデータを読み込む。
【0055】次にホストコンピュータ50はステップ1
02にて、各半導体製造装置におけるウエハ処理終了時
間をロードロック方式の違いを考慮して計算し、ステッ
プ103にて、算出された複数のウエハ処理終了時間を
比較し、ウエハ処理終了時間が最も短い半導体製造装置
を選択する。その後、半導体製造装置はステップ104
にて、選択した半導体製造装置にプロセス処理データを
伝送して、処理を終了する。
【0056】尚、この場合も、プロセス処理時間が、カ
セットからプロセスチャンバにウエハを搬送する時間よ
りも長い場合、ロードロック方式(ウエハ搬送方式)の
相違によるウエハの処理終了時間は、図4に示すように
常に枚葉ロードロック方式が短くなる。逆に、カセット
からプロセスチャンバにウエハを搬送する時間が、プロ
セス処理時間よりも長い場合のカセット処埋終了時間
は、図3に示すようにウエハ枚数により変化するため、
ホストコンピュータ50の判断は図1に示した比較演算
装置15の判定と同様である。
【0057】本実施の形態によれば、ホストコンピュー
タ50はプロセス処理データ及びウエハ枚数により最も
ウエハ処理終了時間が短くなる半導体製造装置をロード
ロック方式の違いを考慮して選択し、選択した半導体製
造装置にウエハの処理を行わせるため、複数の半導体製
造装置を効率よく稼動させて、システムのウエハの処理
効率を向上させることができる。
【0058】図11は本発明の半導体製造システムの第
2実施の形態を示したブロック図である。複数の半導体
製造装置31A、31B、31C、31D、31Eがオ
ンラインで、これら半導体製造装置の動作を管理するホ
ストコンピュータ50に接続されている。複数の半導体
製造装置31A、31B、31C、31D、31Eの中
で、半導体製造装置31A、31Bが枚葉ロードロック
方式の装置で、半導体製造装置31C、31Dが一括ロ
ードロック方式の装置で、半導体製造装置31Eが図1
に示した第1の実施の形態のところで説明したのと同様
の、枚葉ロードロック方式、又は一括ロードロック方式
のいずれかにロードロック方式を切り換えることができ
る半導体製造装置である。
【0059】本実施の形態もホストコンピュータ50は
プロセス処理データ及びウエハ枚数により最もウエハ処
理終了時間が短くなる半導体製造装置を選択して、ウエ
ハの処理を行わせる。例えばホストコンピュータ50は
図10に示したのと同様の判定を行なうが、半導体製造
装置31Eに関しては、枚葉ロードロック方式と一括ロ
ードロック方式の2通りのウエハ処理時間を計算し、半
導体製造装置31Eの枚葉ロードロック方式を最もウエ
ハ処理時間が短くなる半導体製造装置として選択した場
合、半導体製造装置31Eに対して枚葉ロードロック方
式を指示すると共にプロセス処理データを伝送して、処
理を終了する。
【0060】このため、本例のシステムは半導体製造装
置31Eのロードロック方式を切り換えることで、一括
ロードロック方式の半導体製造装置2台〜3台、枚葉ロ
ードロック方式の半導体製造装置2台〜3台に変化させ
ることができ、システムの柔軟性を向上させて、より効
率的なウエハの処理を行うことができる。
【0061】尚、図10、図11に示したシステムに
て、図7又は図8で示した中間チャンバを有する半導体
製造装置を設置して、ウエハの処理枚数が少ない場合は
中間チャンバを用いて、ウエハの処理効率を更に向上さ
せることもできる。
【0062】
【発明の効果】以上詳細に説明したように、第1乃至第
4の発明における半導体製造装置によれば、ウエハ処理
枚数及びプロセス処理データにより、最適なロードロッ
ク方式に切り換得ることにより、ウエハの処理を短時間
且つ効率良く行うことができる。
【0063】第5の発明における半導体製造装置によれ
ば、ウエハの枚数が少ない時、容積の小さい中間チャン
バを使用するため、ウエハの処理を短時間に行うことが
できる。
【0064】第6の発明における半導体製造装置によれ
ば、ウエハの枚数が少ない時、容積の小さい中間チャン
バを使用し、且つウエハ処理枚数及びプロセス処理デー
タにより、最適なロードロック方式に切り換えるため、
ウエハの処理を短時間且つ効率良く行うことができる。
【0065】第7の発明における半導体製造装置によれ
ば、カセットチャンバでウエハの前処理を行うことがで
き、前処理をしていないウエハの処理を一台の装置で行
うことができる。
【0066】第8乃至10の発明における半導体製造シ
ステムによれば、半導体製造装置の各種条件及びロード
ロック方式も考慮してウエハを処理させる半導体製造装
置を選択することにより、ウエハの処理効率を一段と向
上させることができる。
【図面の簡単な説明】
【図1】本発明の半導体製造装置の第1の実施の形態を
示したブロック図である。
【図2】図1に示した半導体製造装置の制御系の処理手
順を示したフローチャートである。
【図3】ウエハ枚数とウエハの処理終了時間との関係を
示した特性図である。
【図4】ウエハ枚数とウエハの処理終了時間との関係を
示した他の特性図である。
【図5】本発明の半導体製造装置の第2の実施の形態を
示した概略平面図である。
【図6】本発明の半導体製造装置の第2の実施の形態を
示した概略側面図である。
【図7】本発明の半導体製造装置の第3の実施の形態を
示した構成図である。
【図8】本発明の半導体製造装置の第4の実施の形態を
示した構成図である。
【図9】本発明の半導体製造システムの第1実施の形態
を示したブロック図である。
【図10】図9に示したホストコンピュータにおける半
導体製造装置の選択動作を示すフローチャートである。
【図11】本発明の半導体製造システムの第2実施の形
態を示したブロック図である。
【図12】従来の半導体製造装置の構成例を示した図で
ある。
【図13】従来の半導体製造装置の他の構成例を示した
図である。
【符号の説明】
1 カセットチャンバ 2 搬送装置 3 搬送チャンバ 4a、4b ウエハ待機バッファ 5a〜5f ゲートバルブ 6、6a、6b プロセスチャンバ 7 プロセス制御装置 8a〜8g 排気装置 9a〜9e ベント装置 10 排気制御装置 11 搬送制御装置 12 入力装置 13 ウエハ検出装置 14 記憶装置 15 比較演算装置 16 カセット 17 ウエハ 18 カセットエレベータ 25 カセットローダー 26 中間チャンバ 27a、27b カセット搬送装置 28 ウエハ載置台 29 ガス供給室 30 給排気装置 31A〜31E 半導体製造装置 50 ホストコンピュータ
フロントページの続き (72)発明者 黒田 雄一 神奈川県川崎市幸区堀川町72番地 株式会 社東芝川崎事業所内 Fターム(参考) 5F031 BB01 CC01 LL02 LL05 MM11

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 ウエハを収容したカセットを収納する減
    圧可能なカセットチャンバと、 減圧された雰囲気にてウエハに各種処理を施すプロセス
    チャンバと、 前記カセットチャンバと前記プロセスチャンバとの間で
    ウエハを搬送する搬送装置を内蔵する搬送チャンバとを
    備え、 前記カセットに収容されたウエハの処理枚数及び前記プ
    ロセスチャンバ内での前記ウエハの処理に関わるデータ
    に基づいて、前記カセットチャンバを真空排気してウエ
    ハをプロセスチャンバに搬送する第1の搬送シーケンス
    と前記カセットチャンバを真空排気しないで前記プロセ
    スチャンバにウエハを搬送する第2の搬送シーケンスの
    いずれを採用した場合に、前記半導体製造装置における
    ウエハの処理終了時間が短くなるかを判定する判定手段
    と、 この判定手段により処理終了時間が短いと判定された搬
    送シーケンスに従って前記ウエハを前記カセットチャン
    バから前記プロセスチャンバ内へ搬送する制御を行う搬
    送制御手段とを具備することを特徴とする半導体製造装
    置。
  2. 【請求項2】 前記カセットチャンバの容積の方が搬送
    チャンバの容積よりも大きいことを特徴とする請求項1
    記載の半導体製造装置。
  3. 【請求項3】 前記判定手段は前記ウエハの処理枚数及
    び前記ウエハの処理に関するデータ、即ち前記プロセス
    チャンバ内で前記ウエハを処理する処理時間並びに前記
    ウエハを前記カセットチャンバから前記プロセスチャン
    バへ搬送する際に要する搬送時間に基づいて、前記第1
    の搬送シーケンスを用いた場合と前記第2の搬送シーケ
    ンスを用いた場合の前記ウエハの処理終了時間をそれぞ
    れ算出し、算出された両ウエハの処理終了時間を比較す
    ることにより、前記ウエハの処理終了時間が短くなる搬
    送シーケンスがいずれであるかを判定することを特徴と
    する請求項1又は2記載の半導体製造装置。
  4. 【請求項4】 前記判定手段は前記ウエハの処理枚数及
    び前記ウエハの処理に関するデータ、即ち前記プロセス
    チャンバ内で前記ウエハを処理する処理時間並びに前記
    ウエハを前記カセットチャンバから前記プロセスチャン
    バへ搬送する際に要する搬送時間に基づいて、前記第1
    の搬送シーケンスを用いた場合と前記第2の搬送シーケ
    ンスを用いた場合の前記ウエハの処理終了時間の長短を
    テーブル化したデータを保持し、このデータを参照して
    前記ウエハの処理終了時間が短くなる搬送シーケンスが
    いずれであるかを判定することを特徴とする請求項1又
    は2記載の半導体製造装置。
  5. 【請求項5】 半導体ウエハを収容したカセットを収納
    する減圧可能なカセットチャンバと、 減圧された雰囲気にてウエハに各種処理を施す複数のプ
    ロセスチャンバと、 前記カセットチャンバと前記プロセスチャンバとの間で
    ウエハを搬送する搬送装置を内蔵する搬送チャンバとを
    備えた半導体製造装置において、 前記半導体ウエハを収容したカセットを収納するもので
    あって、前記カセットチャンバの容積より小さい減圧可
    能な中間チャンバを設け、 前記カセットに収容されたウエハの枚数が少ない場合
    は、前記カセットを前記中間チャンバに収納し、その
    後、前記搬送チャンバの搬送装置は前記中間チャンバか
    ら前記プロセスチャンバ内へウエハを搬送することを特
    徴とする半導体製造装置。
  6. 【請求項6】 前記カセットに収納されたウエハの処理
    枚数、前記プロセスチャンバ内での前記ウエハの処理に
    関わるデータに基づいて、前記カセットチャンバを真空
    排気してウエハをプロセスチャンバに搬送する第1のシ
    ーケンスと前記中間チャンバを真空排気して前記プロセ
    スチャンバにウエハを搬送する第2の搬送シーケンスの
    いずれか採用した場合に前記半導体製造装置におけるウ
    エハの処理時間が短くなるかを判定する判定手段と、こ
    の判定手段により処理終了時間が短いと判定された搬送
    シーケンスに従って前記カセットチャンバまたは中間チ
    ャンバから前記プロセスチャンバ内へ前記ウエハを搬送
    する制御を行う搬送制御手段とを具備することを特徴と
    する請求項5記載の半導体製造装置。
  7. 【請求項7】 前記カセットチャンバ内に各種ガスを供
    給して収納しているウエハに前処理を施すことを特徴と
    する請求項1乃至6いずれか1に記載の半導体製造装
    置。
  8. 【請求項8】 カセットチャンバを真空排気してウエハ
    をプロセスチャンバに搬送する第1の搬送シーケンスを
    固定的に採用する半導体製造装置と前記カセットチャン
    バを真空排気しないで前記プロセスチャンバにウエハを
    搬送する第2の搬送シーケンスを固定的に採用する半導
    体製造装置とが混在する複数の半導体製造装置をホスト
    コンピュータが管理し、このホストコンピュータが前記
    任意の半導体製造装置にウエハを送り込むことにより、
    前記ウエハに各種処理を施す半導体製造システムにおい
    て、 前記各半導体製造装置におけるウエハ処理終了時間を前
    記搬送シーケンスを考慮して算出する算出手段と、 この算出手段の算出結果に基づいて前記ウエハを処理さ
    せる半導体製造装置を選択する選択手段とを前記ホスト
    コンピュータに具備することを特徴とする半導体製造シ
    ステム。
  9. 【請求項9】 前記複数の半導体製造装置の中に請求項
    1記載の半導体製造装置を含み、前記ホストコンピュー
    タは前記選択手段の選択結果に基づいて、前記半導体製
    造装置の搬送シーケンスを前記第1又は第2のいずれか
    の搬送シーケンスに切り換えて使用することを特徴とす
    る請求項8記載の半導体製造システム。
  10. 【請求項10】 前記半導体製造装置の中に請求項5記
    載の半導体製造装置を含み、前記ホストコンピュータの
    選択手段は前記半導体製造装置のウエハ処理枚数により
    カセットチャンバを用いるか、中間チャンバを用いるか
    の選択を行うことを特徴とする請求項8記載の半導体製
    造システム。
JP18483598A 1998-06-30 1998-06-30 半導体製造装置及び半導体製造システム Pending JP2000021948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18483598A JP2000021948A (ja) 1998-06-30 1998-06-30 半導体製造装置及び半導体製造システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18483598A JP2000021948A (ja) 1998-06-30 1998-06-30 半導体製造装置及び半導体製造システム

Publications (1)

Publication Number Publication Date
JP2000021948A true JP2000021948A (ja) 2000-01-21

Family

ID=16160150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18483598A Pending JP2000021948A (ja) 1998-06-30 1998-06-30 半導体製造装置及び半導体製造システム

Country Status (1)

Country Link
JP (1) JP2000021948A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165174A (ja) * 2004-12-06 2006-06-22 Tokyo Electron Ltd 基板処理装置及び基板処理装置の基板搬送方法
JP2009503818A (ja) * 2005-07-19 2009-01-29 アプライド マテリアルズ インコーポレイテッド 半導体処理のための方法および装置
KR101357889B1 (ko) 2011-05-26 2014-02-03 가부시키가이샤 히다치 하이테크놀로지즈 진공 처리 장치 및 진공 처리 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165174A (ja) * 2004-12-06 2006-06-22 Tokyo Electron Ltd 基板処理装置及び基板処理装置の基板搬送方法
JP4610317B2 (ja) * 2004-12-06 2011-01-12 東京エレクトロン株式会社 基板処理装置及び基板処理装置の基板搬送方法
JP2009503818A (ja) * 2005-07-19 2009-01-29 アプライド マテリアルズ インコーポレイテッド 半導体処理のための方法および装置
KR101357889B1 (ko) 2011-05-26 2014-02-03 가부시키가이샤 히다치 하이테크놀로지즈 진공 처리 장치 및 진공 처리 방법

Similar Documents

Publication Publication Date Title
US7021881B2 (en) Semiconductor processing apparatus comprising chamber partitioned into reaction and transfer sections
US6467186B2 (en) Transferring device for a vacuum processing apparatus and operating method therefor
US6410889B2 (en) Method and apparatus for reducing contamination in a wafer loadlock of a semiconductor wafer processing system
KR20130027454A (ko) 공유 진공 펌프를 구비한 트윈 챔버 프로세싱 시스템
JP2011049585A (ja) 基板搬送装置及び方法
WO2006043509A1 (ja) 縦型熱処理装置及びその運用方法
JP2001189363A (ja) 半導体装置製造設備およびその制御方法
KR101106803B1 (ko) 반도체 웨이퍼 처리용 반도체 제조 시스템, 대기중 로봇핸들링 장비 및 반도체 웨이퍼의 반송 방법
JP3151582B2 (ja) 真空処理装置
JP2007149948A (ja) 真空処理装置
JP4541931B2 (ja) 半導体装置の製造方法及び半導体製造装置
CN111801785B (zh) 真空处理装置的运转方法
WO2003098684A1 (fr) Dispositif de traitement de substrats et procede de traitement de substrat
JP2000021948A (ja) 半導体製造装置及び半導体製造システム
US20040089227A1 (en) Dual chamber vacuum processing system
US6684123B2 (en) Method and apparatus for accessing a multiple chamber semiconductor wafer processing system
JP2009206345A (ja) 真空処理装置
JPH09306972A (ja) 半導体製造装置
JP5997542B2 (ja) 真空処理装置及び真空処理方法
JP2005286103A (ja) 真空処理装置及び真空処理方法
JP4546556B2 (ja) 真空処理装置及び真空処理方法
JP6430889B2 (ja) 真空処理装置およびその運転方法
JPH04271139A (ja) 半導体製造装置
TWI792520B (zh) 真空處理裝置之運轉方法
WO2022065077A1 (ja) 搬送方法及び処理システム