JP2000020184A - 静止電源電流状態設定回路とそれを備えたマイクロコンピュータ - Google Patents
静止電源電流状態設定回路とそれを備えたマイクロコンピュータInfo
- Publication number
- JP2000020184A JP2000020184A JP10191695A JP19169598A JP2000020184A JP 2000020184 A JP2000020184 A JP 2000020184A JP 10191695 A JP10191695 A JP 10191695A JP 19169598 A JP19169598 A JP 19169598A JP 2000020184 A JP2000020184 A JP 2000020184A
- Authority
- JP
- Japan
- Prior art keywords
- current state
- power supply
- supply current
- microcomputer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 マイクロコンピュータの静止電源電流状態で
の内部レジスタやメモリの設定を一義的に定めることに
より、検査時の動作を実使用時の動作と一致させ、静止
電源電流状態の検査漏れを無くする。 【解決手段】 静止電源電流状態オン信号１８によっ
て、メモリ２０に格納された自動転送先アドレスと自動
転送データにしたがって転送動作を開始する自動転送回
路ブロック１９を設ける。これにより、静止電源電流状
態へ移行する前に内部レジスタとメモリの設定を一義的
に行う。
の内部レジスタやメモリの設定を一義的に定めることに
より、検査時の動作を実使用時の動作と一致させ、静止
電源電流状態の検査漏れを無くする。 【解決手段】 静止電源電流状態オン信号１８によっ
て、メモリ２０に格納された自動転送先アドレスと自動
転送データにしたがって転送動作を開始する自動転送回
路ブロック１９を設ける。これにより、静止電源電流状
態へ移行する前に内部レジスタとメモリの設定を一義的
に行う。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータの内部基準クロックを停止して消費電力を低減する
静止電源電流状態を設定するための設定回路と、それを
内蔵したマイクロコンピュータに関する。
ータの内部基準クロックを停止して消費電力を低減する
静止電源電流状態を設定するための設定回路と、それを
内蔵したマイクロコンピュータに関する。
【０００２】
【従来の技術】近年、携帯電話等に代表される移動体通
信機器の急激な需要の伸びに呼応して、移動体通信用の
半導体装置、特にマイクロコンピュータの需要も大きく
伸びてきている。
信機器の急激な需要の伸びに呼応して、移動体通信用の
半導体装置、特にマイクロコンピュータの需要も大きく
伸びてきている。
【０００３】移動体通信機器用のマイクロコンピュータ
にとって、内部クロックを停止する静止電源電流状態を
設定する機能は、移動体通信機器の低消費電力を実現す
るために必須である。その反面、静止電源電流設定回路
の検査が不十分であると、本来検査不良となるべきマイ
クロコンピュータが移動体通信機器に使用されるおそれ
がある。この場合、通信機器の通常機能は正常動作する
が、バッテリーの消耗が異常に早いといった不具合が生
じることになる。そのような通信機器の修理のためにマ
イクロコンピュータを取り替える作業は非常に困難であ
る。したがって、マイクロコンピュータの静止電源電流
状態を設定する機能を漏れなく検査することが重要であ
る。
にとって、内部クロックを停止する静止電源電流状態を
設定する機能は、移動体通信機器の低消費電力を実現す
るために必須である。その反面、静止電源電流設定回路
の検査が不十分であると、本来検査不良となるべきマイ
クロコンピュータが移動体通信機器に使用されるおそれ
がある。この場合、通信機器の通常機能は正常動作する
が、バッテリーの消耗が異常に早いといった不具合が生
じることになる。そのような通信機器の修理のためにマ
イクロコンピュータを取り替える作業は非常に困難であ
る。したがって、マイクロコンピュータの静止電源電流
状態を設定する機能を漏れなく検査することが重要であ
る。
【０００４】従来のマイクロコンピュータの静止電源電
流状態設定回路を図２に示す。図２において、１はマイ
クロコンピュータのＣＰＵ（中央処理装置）、２は静止
電源電流状態を設定するための静止電源電流状態設定レ
ジスタ、３はマイクロコンピュータの内部基準クロック
の動作及び停止を制御するクロック制御部、４は静止電
源電流状態設定レジスタ２から出力され、静止電源電流
状態になったことを示す静止電源電流状態オン信号、５
はマイクロコンピュータ内部のデータバス、６はマイク
ロコンピュータ内部のアドレスバス、７はマイクロコン
ピュータ内部のデータアクセス制御バス、８はマイクロ
コンピュータ内部の第１の機能ブロックの動作を制御す
るための第１の内部動作設定レジスタ、９はマイクロコ
ンピュータ内部の第２の機能ブロックの動作を制御する
ための第２の内部動作設定レジスタ、１０はマイクロコ
ンピュータ内部の第Ｎの機能ブロックの動作を制御する
ための第Ｎの内部動作設定レジスタ、１１は第１の内部
動作設定レジスタの出力信号である第１の内部動作設定
信号、１２は第２の内部動作設定レジスタの出力信号で
ある第２の内部動作設定信号、１３は第Ｎの内部動作設
定レジスタの出力信号である第Ｎの内部動作設定信号、
１４はクロック制御部から出力されるマイクロコンピュ
ータの内部基準クロックをそれぞれ示している。
流状態設定回路を図２に示す。図２において、１はマイ
クロコンピュータのＣＰＵ（中央処理装置）、２は静止
電源電流状態を設定するための静止電源電流状態設定レ
ジスタ、３はマイクロコンピュータの内部基準クロック
の動作及び停止を制御するクロック制御部、４は静止電
源電流状態設定レジスタ２から出力され、静止電源電流
状態になったことを示す静止電源電流状態オン信号、５
はマイクロコンピュータ内部のデータバス、６はマイク
ロコンピュータ内部のアドレスバス、７はマイクロコン
ピュータ内部のデータアクセス制御バス、８はマイクロ
コンピュータ内部の第１の機能ブロックの動作を制御す
るための第１の内部動作設定レジスタ、９はマイクロコ
ンピュータ内部の第２の機能ブロックの動作を制御する
ための第２の内部動作設定レジスタ、１０はマイクロコ
ンピュータ内部の第Ｎの機能ブロックの動作を制御する
ための第Ｎの内部動作設定レジスタ、１１は第１の内部
動作設定レジスタの出力信号である第１の内部動作設定
信号、１２は第２の内部動作設定レジスタの出力信号で
ある第２の内部動作設定信号、１３は第Ｎの内部動作設
定レジスタの出力信号である第Ｎの内部動作設定信号、
１４はクロック制御部から出力されるマイクロコンピュ
ータの内部基準クロックをそれぞれ示している。
【０００５】以上のように構成された静止電源電流状態
設定回路の動作を説明する。まず、ＣＰＵ１から静止電
源電流状態設定レジスタ２に対して、静止電源電流状態
に移行するためのデータ書き込み信号が、データバス
５、アドレスバス６及びデータアクセス制御バス７を介
して与えられる。そのデータ書き込み信号に基づいて、
静止電源電流状態設定レジスタ２が静止電源電流状態オ
ン信号を出力する。この信号はクロック制御部に与えら
れる。
設定回路の動作を説明する。まず、ＣＰＵ１から静止電
源電流状態設定レジスタ２に対して、静止電源電流状態
に移行するためのデータ書き込み信号が、データバス
５、アドレスバス６及びデータアクセス制御バス７を介
して与えられる。そのデータ書き込み信号に基づいて、
静止電源電流状態設定レジスタ２が静止電源電流状態オ
ン信号を出力する。この信号はクロック制御部に与えら
れる。
【０００６】クロック制御部は、この静止電源電流状態
オン信号に基づいて、マイクロコンピュータ内部の内部
基準クロックを停止させる。この動作により、マイクロ
コンピュータ内部の状態が静止電源電流状態へ移行す
る。このとき、マイクロコンピュータの第１から第Ｎの
内部動作制御レジスタの出力値は、マイクロコンピュー
タのプログラムによって、無限の組み合わせタイミング
で設定することができる。その結果、静止電源電流状態
の検査を行う際に、マイクロコンピュータ内部の状態を
常に一定の手順で設定することが困難であり、検査漏れ
が発生する。
オン信号に基づいて、マイクロコンピュータ内部の内部
基準クロックを停止させる。この動作により、マイクロ
コンピュータ内部の状態が静止電源電流状態へ移行す
る。このとき、マイクロコンピュータの第１から第Ｎの
内部動作制御レジスタの出力値は、マイクロコンピュー
タのプログラムによって、無限の組み合わせタイミング
で設定することができる。その結果、静止電源電流状態
の検査を行う際に、マイクロコンピュータ内部の状態を
常に一定の手順で設定することが困難であり、検査漏れ
が発生する。
【０００７】
【発明が解決しようとする課題】従来の静止電源電流状
態設定回路は、静止電源電流状態設定レジスタから出力
された静止電源電流動作信号をクロック制御回路に入力
することで、マイクロコンピュータ内部の基準クロック
を停止し、静止電源電流状態を実現する。
態設定回路は、静止電源電流状態設定レジスタから出力
された静止電源電流動作信号をクロック制御回路に入力
することで、マイクロコンピュータ内部の基準クロック
を停止し、静止電源電流状態を実現する。
【０００８】しかしながら、従来の構成では、静止電源
電流状態に設定されたときの、マイクロコンピュータ内
部の第１から第Ｎの内部動作設定レジスタの出力値が任
意に設定できるため、マイクロコンピュータ内部の各信
号の状態が一義的に定まらない。静止電源電流状態回路
の検査において、マイクロコンピュータ内部のすべての
組み合わせを検査することは不可能であり、実際にはい
くつかのの状態に絞って検査することになる。その結
果、検査漏れが生ずる可能性がある。
電流状態に設定されたときの、マイクロコンピュータ内
部の第１から第Ｎの内部動作設定レジスタの出力値が任
意に設定できるため、マイクロコンピュータ内部の各信
号の状態が一義的に定まらない。静止電源電流状態回路
の検査において、マイクロコンピュータ内部のすべての
組み合わせを検査することは不可能であり、実際にはい
くつかのの状態に絞って検査することになる。その結
果、検査漏れが生ずる可能性がある。
【０００９】本発明は、上記のような従来の問題点を解
決するために、静止電源電流状態設定を一義的に決定
し、検査漏れを無くすることができる静止電源電流状態
設定回路を提供することを目的とする。
決するために、静止電源電流状態設定を一義的に決定
し、検査漏れを無くすることができる静止電源電流状態
設定回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
に、本発明による静止電源電流状態設定回路は、静止電
源電流状態を設定する信号によって起動され、メモリに
格納された自動転送先アドレスと自動転送データにした
がって転送動作を行う自動転送回路を備えていることを
特徴とする。
に、本発明による静止電源電流状態設定回路は、静止電
源電流状態を設定する信号によって起動され、メモリに
格納された自動転送先アドレスと自動転送データにした
がって転送動作を行う自動転送回路を備えていることを
特徴とする。
【００１１】また、本発明によるマイクロコンピュータ
は、内部基準クロックを停止して消費電力を低減する静
止電源電流状態を設定する信号によって起動され、メモ
リに格納された自動転送先アドレスと自動転送データに
したがって転送動作を行う自動転送回路と、転送動作が
終了したときに自動転送回路から出力される転送終了信
号に基づいて静止電源電流状態への移行を実行する回路
とを内蔵していることを特徴とする。
は、内部基準クロックを停止して消費電力を低減する静
止電源電流状態を設定する信号によって起動され、メモ
リに格納された自動転送先アドレスと自動転送データに
したがって転送動作を行う自動転送回路と、転送動作が
終了したときに自動転送回路から出力される転送終了信
号に基づいて静止電源電流状態への移行を実行する回路
とを内蔵していることを特徴とする。
【００１２】上記のような構成によれば、静止電源電流
状態への移行の前に、内部動作設定レジスタの出力値を
任意に設定し直すことができ、マイクロコンピュータの
内部信号の状態を一義的に決定することができる。これ
により、項目漏れのない検査を実現することができる。
状態への移行の前に、内部動作設定レジスタの出力値を
任意に設定し直すことができ、マイクロコンピュータの
内部信号の状態を一義的に決定することができる。これ
により、項目漏れのない検査を実現することができる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。図１は本発明の実施
形態に係る静止電源電流状態設定回路のブロック図であ
る。図１において、１５は、マイクロコンピュータのＣ
ＰＵ、１６は静止電源電流状態を設定するための静止電
源電流状態設定レジスタ、１７はマイクロコンピュータ
内部の動作クロックの動作や停止を制御するクロック制
御部、１８は静止電源電流状態設定レジスタ１６から出
力される静止電源電流状態になったことを示す静止電源
電流状態オン信号、１９は静止電源電流状態オン信号１
８によって動作を開始する自動転送回路ブロック、２０
は自動転送回路ブロック１９で使用する転送先のアドレ
ス値と転送するデータを格納するメモリ、２１は自動転
送が終了したことを示す転送終了信号、２２はマイクロ
コンピュータ内部のデータバス、２３はマイクロコンピ
ュータ内部のアドレスバス、２４は、マイクロコンピュ
ータ内部のデータアクセス制御バス、２５はマイクロコ
ンピュータ内部の第１機能ブロックの動作を制御するた
めの第１内部動作設定レジスタ、２６はマイクロコンピ
ュータ内部の第２機能ブロックの動作を制御するための
第２内部動作設定レジスタ、２７はマイクロコンピュー
タ内部の第Ｎ機能ブロックの動作を制御するための第Ｎ
内部動作設定レジスタ、２８は第１内部動作設定レジス
タの出力信号である第１内部動作設定信号、２９は第２
内部動作設定レジスタの出力信号である第２内部動作設
定信号、３０は第Ｎ内部動作設定レジスタの出力信号で
ある第Ｎ内部動作設定信号、３１はクロック制御部から
出力されるマイクロコンピュータの内部基準クロックを
それぞれ示している。
て、図面を参照しながら説明する。図１は本発明の実施
形態に係る静止電源電流状態設定回路のブロック図であ
る。図１において、１５は、マイクロコンピュータのＣ
ＰＵ、１６は静止電源電流状態を設定するための静止電
源電流状態設定レジスタ、１７はマイクロコンピュータ
内部の動作クロックの動作や停止を制御するクロック制
御部、１８は静止電源電流状態設定レジスタ１６から出
力される静止電源電流状態になったことを示す静止電源
電流状態オン信号、１９は静止電源電流状態オン信号１
８によって動作を開始する自動転送回路ブロック、２０
は自動転送回路ブロック１９で使用する転送先のアドレ
ス値と転送するデータを格納するメモリ、２１は自動転
送が終了したことを示す転送終了信号、２２はマイクロ
コンピュータ内部のデータバス、２３はマイクロコンピ
ュータ内部のアドレスバス、２４は、マイクロコンピュ
ータ内部のデータアクセス制御バス、２５はマイクロコ
ンピュータ内部の第１機能ブロックの動作を制御するた
めの第１内部動作設定レジスタ、２６はマイクロコンピ
ュータ内部の第２機能ブロックの動作を制御するための
第２内部動作設定レジスタ、２７はマイクロコンピュー
タ内部の第Ｎ機能ブロックの動作を制御するための第Ｎ
内部動作設定レジスタ、２８は第１内部動作設定レジス
タの出力信号である第１内部動作設定信号、２９は第２
内部動作設定レジスタの出力信号である第２内部動作設
定信号、３０は第Ｎ内部動作設定レジスタの出力信号で
ある第Ｎ内部動作設定信号、３１はクロック制御部から
出力されるマイクロコンピュータの内部基準クロックを
それぞれ示している。
【００１４】以上のように構成された静止電源電流状態
設定回路の動作を説明する。まず、ＣＰＵ１５から静止
電源電流状態設定レジスタ１６に対して、静止電源電流
状態に移行するためのデータ書き込み信号が、データバ
ス２２、アドレスバス２３、データアクセス制御バス２
４を介して与えられる。そのデータ書き込み信号に基づ
いて、静止電源電流状態オン信号１８が静止電源電流状
態設定レジスタ１６から出力される。この信号は、自動
転送回路ブロック１９に入力され、自動転送回路ブロッ
ク１９が動作を開始する。
設定回路の動作を説明する。まず、ＣＰＵ１５から静止
電源電流状態設定レジスタ１６に対して、静止電源電流
状態に移行するためのデータ書き込み信号が、データバ
ス２２、アドレスバス２３、データアクセス制御バス２
４を介して与えられる。そのデータ書き込み信号に基づ
いて、静止電源電流状態オン信号１８が静止電源電流状
態設定レジスタ１６から出力される。この信号は、自動
転送回路ブロック１９に入力され、自動転送回路ブロッ
ク１９が動作を開始する。
【００１５】自動転送回路ブロック１９は、マイクロコ
ンピュータのメモリ２０に格納されている自動転送先の
アドレスデータ、及び、自動転送するデータを読み取
り、そのデータ値に基づいて、マイクロコンピュータ内
部の第１内部動作設定レジスタから第Ｎ内部動作設定レ
ジスタＮへのデータ書き込みを行う。そのときのデータ
書き込み信号は、データバス２２、アドレスバス２３、
及びデータアクセス制御バス２４から出力される。この
一連の自動転送動作により、マイクロコンピュータ内部
の動作設定レジスタの出力信号値を一定の手順によって
実現することが可能となる。Ｎ個の内部動作設定レジス
タへの自動転送が完了した後、すなわち、マイクロコン
ピュータの内部状態を静止電源電流状態に移行するため
の設定を一連の動作によって一義的に決定した後に、自
動転送回路ブロック１９は、転送終了信号２１をクロッ
ク制御部１７に対して出力する。クロック制御部１７
は、この転送終了信号２１に基づいてマイクロコンピュ
ータ内部の内部基準クロック３１を停止する。この動作
により、マイクロコンピュータ内部の状態を静止電源電
流状態へ移行させる。
ンピュータのメモリ２０に格納されている自動転送先の
アドレスデータ、及び、自動転送するデータを読み取
り、そのデータ値に基づいて、マイクロコンピュータ内
部の第１内部動作設定レジスタから第Ｎ内部動作設定レ
ジスタＮへのデータ書き込みを行う。そのときのデータ
書き込み信号は、データバス２２、アドレスバス２３、
及びデータアクセス制御バス２４から出力される。この
一連の自動転送動作により、マイクロコンピュータ内部
の動作設定レジスタの出力信号値を一定の手順によって
実現することが可能となる。Ｎ個の内部動作設定レジス
タへの自動転送が完了した後、すなわち、マイクロコン
ピュータの内部状態を静止電源電流状態に移行するため
の設定を一連の動作によって一義的に決定した後に、自
動転送回路ブロック１９は、転送終了信号２１をクロッ
ク制御部１７に対して出力する。クロック制御部１７
は、この転送終了信号２１に基づいてマイクロコンピュ
ータ内部の内部基準クロック３１を停止する。この動作
により、マイクロコンピュータ内部の状態を静止電源電
流状態へ移行させる。
【００１６】以上のように本実施形態によれば、静止電
源電流状態オン信号１８によって、メモリ２０に格納さ
れた自動転送先アドレスと自動転送データに基づいて転
送動作を開始する自動転送回路ブロック１９を備えたこ
とにより、静止電源電流状態設定の直前にマイクロコン
ピュータ内部の信号状態を一義的に定めることができ
る。
源電流状態オン信号１８によって、メモリ２０に格納さ
れた自動転送先アドレスと自動転送データに基づいて転
送動作を開始する自動転送回路ブロック１９を備えたこ
とにより、静止電源電流状態設定の直前にマイクロコン
ピュータ内部の信号状態を一義的に定めることができ
る。
【００１７】
【発明の効果】以上のように、本発明の静止電源電流状
態設定回路は、静止電源電流状態へ移行するための回路
動作を常に一定にすることができるので、静止電源電流
状態の検査を行う際に、マイクロコンピュータ内部の信
号状態の設定順序や設定状態を実使用状態と同一の状態
で検査することができる。その結果、静止電源電流状態
の検査漏れをなくすことができる。
態設定回路は、静止電源電流状態へ移行するための回路
動作を常に一定にすることができるので、静止電源電流
状態の検査を行う際に、マイクロコンピュータ内部の信
号状態の設定順序や設定状態を実使用状態と同一の状態
で検査することができる。その結果、静止電源電流状態
の検査漏れをなくすことができる。
【図１】本発明の実施形態に係る静止電源電流状態設定
回路のブロック図
回路のブロック図
【図２】従来の静止電源電流状態設定回路のブロック図
１５ ＣＰＵ １６ 静止電源電流状態設定レジスタ １７ クロック制御部 １８ 静止電源電流状態オン信号 １９ 自動転送回路ブロック ２０ メモリ ２１ 転送終了信号 ２２ データバス ２３ アドレスバス ２４ データアクセス制御バス ２５ 第１内部動作設定レジスタ ２６ 第２内部動作設定レジスタ ２７ 第Ｎ内部動作設定レジスタ ２８ 第１内部動作設定信号 ２９ 第２内部動作設定信号 ３０ 第Ｎ内部動作設定信号 ３１ 内部基準クロック
Claims (2)
- 【請求項１】 マイクロコンピュータの内部基準クロッ
クを停止して消費電力を低減する静止電源電流状態を設
定するための回路であって、前記静止電源電流状態を設
定する信号によって起動され、メモリに格納された自動
転送先アドレスと自動転送データにしたがって転送動作
を行う自動転送回路を備えていることを特徴とするマイ
クロコンピュータの静止電源電流状態設定回路。 - 【請求項２】 内部基準クロックを停止して消費電力を
低減する静止電源電流状態を設定する信号によって起動
され、メモリに格納された自動転送先アドレスと自動転
送データにしたがって転送動作を行う自動転送回路と、
前記転送動作が終了したときに前記自動転送回路から出
力される転送終了信号に基づいて静止電源電流状態への
移行を実行する回路とを内蔵しているマイクロコンピュ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10191695A JP2000020184A (ja) | 1998-07-07 | 1998-07-07 | 静止電源電流状態設定回路とそれを備えたマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10191695A JP2000020184A (ja) | 1998-07-07 | 1998-07-07 | 静止電源電流状態設定回路とそれを備えたマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000020184A true JP2000020184A (ja) | 2000-01-21 |
Family
ID=16278940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10191695A Pending JP2000020184A (ja) | 1998-07-07 | 1998-07-07 | 静止電源電流状態設定回路とそれを備えたマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000020184A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005234737A (ja) * | 2004-02-18 | 2005-09-02 | Matsushita Electric Ind Co Ltd | マイクロコンピュータ |
-
1998
- 1998-07-07 JP JP10191695A patent/JP2000020184A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005234737A (ja) * | 2004-02-18 | 2005-09-02 | Matsushita Electric Ind Co Ltd | マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI338835B (en) | Method and apparatus for controlling a data processing system during debug | |
| US20080065920A1 (en) | Microcontroller and arts related thereto | |
| US4694393A (en) | Peripheral unit for a microprocessor system | |
| US20040153762A1 (en) | Hardware driven state save/restore in a data processing system | |
| KR20110121357A (ko) | 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템 | |
| US8726056B2 (en) | Clock control device, clock control method, clock control program and integrated circuit | |
| JP2000123599A (ja) | 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法 | |
| JP4421390B2 (ja) | 半導体集積回路 | |
| US6938178B2 (en) | Terminal device and real-time clock control method therefor enabling preservation of clock/calendar information and high information readout speed | |
| JPH02181677A (ja) | Ｌｓｉのテストモード切替方式 | |
| US8266464B2 (en) | Power controller, a method of operating the power controller and a semiconductor memory system employing the same | |
| US7007181B2 (en) | Microcontroller | |
| US7617339B2 (en) | Serial interface circuit for data transfer | |
| JP2000020184A (ja) | 静止電源電流状態設定回路とそれを備えたマイクロコンピュータ | |
| US5349586A (en) | Stand by control circuit | |
| JP4226108B2 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
| JP2006350930A (ja) | 制御回路及び情報処理装置 | |
| US20040078664A1 (en) | Information processing unit selecting one of reset vector addresses | |
| TWI792864B (zh) | 測試系統以及測試方法 | |
| JPS6331935B2 (ja) | ||
| JP2002341976A (ja) | 多電源半導体装置及び該装置の電源制御方法 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPH0573349A (ja) | スタンバイ制御回路 | |
| JPH09146662A (ja) | サスペンド・レジューム方法およびコンピュータシステム | |
| US20040039873A1 (en) | Management system for access control modes of a DRAM module socket |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |