JP2000012989A - Aggregate substrate and unit substrate formed by splitting the same - Google Patents

Aggregate substrate and unit substrate formed by splitting the same

Info

Publication number
JP2000012989A
JP2000012989A JP10171547A JP17154798A JP2000012989A JP 2000012989 A JP2000012989 A JP 2000012989A JP 10171547 A JP10171547 A JP 10171547A JP 17154798 A JP17154798 A JP 17154798A JP 2000012989 A JP2000012989 A JP 2000012989A
Authority
JP
Japan
Prior art keywords
unit
terminal electrode
terminal
substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10171547A
Other languages
Japanese (ja)
Inventor
Tsutomu Iegi
勉 家木
Kazuya Sayanagi
和也 佐柳
Takuya Hashimoto
拓也 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP10171547A priority Critical patent/JP2000012989A/en
Publication of JP2000012989A publication Critical patent/JP2000012989A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an aggregate substrate, wherein all electrodes are electrically connected at an aggregate substrate level and the wiring unnecessary for terminal electrodes through which high-frequency current flows is not connected after the aggregate substrate is split into unit substrates. SOLUTION: A plurality of unit regions 21 are horizontally connected with each other to construct a multiple substrate 20, and the unit region 21 has terminal electrodes 22a and 22b on one main surface 21a, and wiring 24a for plating is formed so as to extend to the adjacent unit region 21 and back across the boundary between a unit region 21 and the adjacent unit region 21 and connect one terminal electrode 22b to the adjacent terminal electrode 22b on the same unit region 21. At an aggregate substrate level, this allows all electrodes to be electrolytically plated, and at a unit substrate level formed by splitting the aggregate substrate into the unit regions, this allows high-frequency terminal electrodes to be prevented from deteriorating in high-frequency characteristics.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は集合基板およびそれ
を分割してなる単位基板、特に高周波部品を搭載するパ
ッケージ用の集合基板およびそれを分割してなる単位基
板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a collective substrate and a unit substrate obtained by dividing the collective substrate.

【0002】[0002]

【従来の技術】図6および図7に従来の集合基板を示
す。図6は集合基板の一方主面を、図7は集合基板の他
方主面を表している。
2. Description of the Related Art FIGS. 6 and 7 show a conventional collective substrate. 6 shows one main surface of the collective substrate, and FIG. 7 shows the other main surface of the collective substrate.

【0003】図6および図7において、集合基板1は絶
縁体からなる複数の単位領域2を分割線3を境界として
縦横に平面的に連結して構成されている。単位領域2の
一方主面2aの4つの辺には端子電極4が、単位領域2
の他方主面2bの4つの辺には接続電極5と補助電極6
がそれぞれ複数個形成されている。端子電極4および補
助電極6と、隣接する別の単位領域2に形成された端子
電極4および補助電極6は、2つの単位領域2の境界に
おいてそれぞれ接続されて一体になって端子電極対7お
よび補助電極対8を構成している。各単位領域2におい
て、端子電極4と接続電極5はスルーホール9を介して
接続されている。また、端子電極4と補助電極6は、隣
接する2つの単位領域2の境界である分割線3上に形成
されたスルーホール10を介して接続されている。
In FIG. 6 and FIG. 7, a collective substrate 1 is constituted by connecting a plurality of unit regions 2 made of an insulator vertically and horizontally in a plane with a dividing line 3 as a boundary. Terminal electrodes 4 are provided on four sides of one main surface 2a of the unit region 2 and the unit region 2
The connection electrode 5 and the auxiliary electrode 6 are provided on the four sides of the other main surface 2b.
Are formed respectively. The terminal electrode 4 and the auxiliary electrode 6 and the terminal electrode 4 and the auxiliary electrode 6 formed in another unit area 2 adjacent to each other are connected at the boundary between the two unit areas 2 to be integrally formed with the terminal electrode pair 7 and An auxiliary electrode pair 8 is formed. In each unit region 2, the terminal electrode 4 and the connection electrode 5 are connected via a through hole 9. Further, the terminal electrode 4 and the auxiliary electrode 6 are connected via a through hole 10 formed on the dividing line 3 which is a boundary between two adjacent unit regions 2.

【0004】ところで、集合基板においては、電極の厚
みを増すために必要に応じて電解メッキを施すことがよ
くある。集合基板を単位領域ごとに分割してなる単位基
板においては各端子電極は互いに電気的に絶縁されてい
る必要があるが、集合基板としては、端子電極が隣接す
る別の端子電極などと電気的に接続されていないと、そ
の部分がいわゆる電気的な浮島になってしまい、集合基
板の電極全体に電解メッキを施すことが困難になるとい
う問題がある。
[0004] Incidentally, in the collective substrate, electrolytic plating is often performed as necessary to increase the thickness of the electrode. In a unit substrate obtained by dividing an aggregate substrate into unit regions, each terminal electrode needs to be electrically insulated from each other, but as an aggregate substrate, the terminal electrode is electrically connected to another terminal electrode adjacent thereto. If it is not connected, the portion becomes a so-called electric floating island, and there is a problem that it becomes difficult to perform electrolytic plating on the entire electrode of the collective substrate.

【0005】そこで、集合基板1においては、互いに隣
接する2つ以上の単位領域2間で、1つの端子電極対7
を構成する端子電極4から別の端子電極対7を構成する
端子電極4に、単位領域2間の境界である分割線3を横
断してメッキ用配線11が形成されている。その結果、
全ての端子電極対7がメッキ用配線11によって電気的
に接続されることになり、電気的な浮島が存在しなくな
り、電極全体の電界メッキが可能となる。なお、メッキ
用配線11は、集合基板1を単位領域2ごとに分割して
単位基板とした段階で切断されるため、単位基板におい
ては各端子電極は電気的に独立する。
Therefore, in the collective substrate 1, one terminal electrode pair 7 is formed between two or more unit regions 2 adjacent to each other.
Is formed on the terminal electrode 4 forming another terminal electrode pair 7 from the terminal electrode 4 forming the terminal line 4 so as to cross the dividing line 3 which is a boundary between the unit regions 2. as a result,
All the terminal electrode pairs 7 are electrically connected by the wiring 11 for plating, so that there is no electric floating island, and the entire electrode can be electroplated. In addition, since the plating wiring 11 is cut at a stage where the collective substrate 1 is divided into unit regions 2 to form a unit substrate, each terminal electrode is electrically independent in the unit substrate.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記の
集合基板1においては、単位領域2ごとに分割して単位
基板とした状態において、全ての端子電極4にメッキ用
配線11の一部が接続されたまま残ってしまう。ここ
で、端子電極4に高周波の信号が流れる場合、残ったメ
ッキ用配線11の一部はオープンスタブとなり、端子電
極4に並列接続されたリアクタンス成分として機能して
しまうため、端子電極4のインピーダンス不整合の原因
となり、単位基板を実装基板として用いて構成した電子
装置をプリント基板に実装する際のインピーダンス整合
の設計が困難になるという問題がある。
However, in the above-mentioned collective substrate 1, in a state where each unit region 2 is divided into a unit substrate, a part of the plating wiring 11 is connected to all the terminal electrodes 4. It will remain as it is. Here, when a high-frequency signal flows through the terminal electrode 4, a part of the remaining plating wiring 11 becomes an open stub and functions as a reactance component connected in parallel to the terminal electrode 4. There is a problem that it causes a mismatch and makes it difficult to design impedance matching when mounting an electronic device configured using a unit substrate as a mounting substrate on a printed circuit board.

【0007】本発明は上記の問題点を解決することを目
的とするもので、集合基板の状態では全ての電極が電気
的に接続され、しかも単位基板に分割された後では高周
波の流れる端子電極に不必要な配線が接続されて高周波
特性が劣化することのない集合基板およびそれを分割し
てなる単位基板を提供する。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems, and all the electrodes are electrically connected in a collective substrate state, and furthermore, after being divided into unit substrates, a high-frequency terminal electrode flows. The present invention provides a collective substrate and a unit substrate obtained by dividing the collective substrate in which unnecessary wiring is not connected and high frequency characteristics are not degraded.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明の集合基板は、単位領域を平面的に複数個接
続してなる集合基板において、前記単位領域は一方主面
に複数の端子電極を有し、前記複数の端子電極は隣接す
る別の前記単位領域に形成された前記複数の端子電極と
それぞれ互いに接続されて複数の端子電極対を構成して
なり、前記複数の端子電極対は前記単位領域間の境界を
横断して形成されたメッキ用配線を介して互いに接続さ
れ、前記メッキ用配線は、前記端子電極対を構成する2
つの前記端子電極の一方にのみ接続したことを特徴とす
る。
In order to achieve the above-mentioned object, an aggregate substrate according to the present invention comprises: a plurality of unit regions connected in a plane; A plurality of terminal electrodes, the plurality of terminal electrodes being connected to the plurality of terminal electrodes formed in another unit area adjacent to each other to form a plurality of terminal electrode pairs; The pair is connected to each other via a plating wire formed across the boundary between the unit regions, and the plating wire forms the terminal electrode pair.
The terminal is connected to only one of the terminal electrodes.

【0009】また、本発明の集合基板は、前記メッキ用
配線が、1つの前記単位領域に形成された1つの前記端
子電極から、前記単位領域間の境界を少なくとも一度横
断して、同じ前記単位領域に形成された隣接する別の前
記端子電極に接続されたことを特徴とする。
Further, in the collective substrate according to the present invention, the plating wiring may extend from one terminal electrode formed in one unit region at least once across a boundary between the unit regions to form the same unit wiring. It is characterized by being connected to another adjacent terminal electrode formed in a region.

【0010】また、本発明の集合基板は、前記メッキ用
配線が、1つの前記単位領域に形成された1つの前記端
子電極から、前記単位領域間の境界を横断して隣接する
別の前記単位領域に形成された前記端子電極へと、前記
単位領域間で交互に接続されたことを特徴とする。
[0010] Also, in the collective substrate according to the present invention, the plating wiring may be formed from one of the terminal electrodes formed in one of the unit regions, to another of the unit units adjacent to each other across a boundary between the unit regions. The terminal electrodes formed in the regions are alternately connected between the unit regions.

【0011】また、本発明の単位基板は、上記の集合基
板を単位領域ごとに分割してなることを特徴とする。
Further, a unit substrate according to the present invention is characterized in that the above-mentioned aggregate substrate is divided into unit regions.

【0012】このように構成することにより、本発明の
集合基板においては、全ての電極が電気的に接続され、
電界メッキが可能となる。
With this configuration, in the collective substrate of the present invention, all the electrodes are electrically connected,
Electroplating becomes possible.

【0013】また、本発明の単位基板においては、不必
要な配線が接続されない高周波用の端子電極を有するこ
とができる。
Further, the unit substrate of the present invention may have a high-frequency terminal electrode to which unnecessary wiring is not connected.

【0014】[0014]

【発明の実施の形態】図1に、本発明の集合基板の一実
施例を示す。ここで、図1は集合基板の一方主面を表し
ている。図1において、図6と同一もしくは同等の部分
には同じ記号を付し、その説明は省略する。なお、集合
基板の他方主面については、集合基板と単位領域の符号
を除いて図7と同じであるため、ここでは省略する。
FIG. 1 shows an embodiment of a collective substrate according to the present invention. Here, FIG. 1 shows one principal surface of the collective substrate. In FIG. 1, the same or equivalent parts as those in FIG. 6 are denoted by the same reference numerals, and description thereof will be omitted. Note that the other main surface of the collective substrate is the same as that of FIG. 7 except for the collective substrate and the unit region, and thus the description is omitted here.

【0015】図1において、集合基板20を構成する単
位領域21の一方主面21aの4つの辺の端部には、端
子電極22aもしくは端子電極22bが各辺ごとに同じ
種類で複数個形成されている。そして、隣接する別の単
位領域21には、単位領域21間の境界である分割線3
を挟んで対向して別の種類の端子電極が形成されてい
る。すなわち、端子電極22aに対応して端子電極22
bが、逆に、端子電極22bに対応して端子電極22a
が形成されている。隣接する2つの単位領域21に、単
位領域21間の境界を挟んでそれぞれ形成された端子電
極22aと端子電極22bは、2つの単位領域21の境
界において接続されて一体になって端子電極対23を構
成している。
In FIG. 1, a plurality of terminal electrodes 22a or terminal electrodes 22b of the same type are formed for each side at the ends of four sides of one main surface 21a of a unit region 21 constituting the collective substrate 20. ing. Then, another adjacent unit area 21 has a dividing line 3 which is a boundary between the unit areas 21.
A different type of terminal electrode is formed to face each other with the. That is, the terminal electrode 22 corresponds to the terminal electrode 22a.
b is, conversely, the terminal electrode 22a corresponding to the terminal electrode 22b.
Are formed. The terminal electrodes 22a and 22b formed on the two adjacent unit regions 21 with the boundary between the unit regions 21 interposed therebetween are connected at the boundary between the two unit regions 21 to form a terminal electrode pair 23. Is composed.

【0016】ここで、同じ単位領域21において隣接し
て形成された2つの端子電極対23の間においては、メ
ッキ用配線24aは1つの端子電極対23の端子電極2
2bから単位領域21間の境界である分割線3を一度横
断して隣接する別の単位領域21に達し、そのまま単位
領域21間の境界を再度横断して元の単位領域21に戻
ってきて隣接する端子電極対23の端子電極22bに接
続されている。
Here, between two terminal electrode pairs 23 formed adjacently in the same unit region 21, the plating wiring 24a is connected to the terminal electrode 2 of one terminal electrode pair 23.
2b, once traverses the dividing line 3 which is the boundary between the unit areas 21, reaches another adjacent unit area 21, and again crosses the boundary between the unit areas 21 again to return to the original unit area 21 to be adjacent. Connected to the terminal electrode 22 b of the terminal electrode pair 23.

【0017】また、1つの端子電極対23と、単位領域
21の別の辺に形成された別の端子電極対23との間
は、メッキ用配線24bが、1つの端子電極対23の端
子電極22bから単位領域21間の境界を少なくとも一
度横断して別の端子電極対23の端子電極22bに接続
されている。従って、端子電極対23を構成する端子電
極22aにはメッキ用配線24a、24bは接続されて
いない。
Further, between one terminal electrode pair 23 and another terminal electrode pair 23 formed on another side of the unit region 21, a plating wiring 24 b is connected with the terminal electrode of the one terminal electrode pair 23. A terminal electrode 22b of another terminal electrode pair 23 is connected at least once across a boundary between the unit region 21 and the terminal electrode 22b. Therefore, the wirings 24a and 24b for plating are not connected to the terminal electrode 22a forming the terminal electrode pair 23.

【0018】このように集合基板20を構成することに
より、集合基板20の状態においては全ての電極がメッ
キ用配線24aおよび24bによって電気的に接続され
て浮島がなくなり、電極全体の電界メッキが可能にな
る。そして、単位領域21ごとに分割して単位基板とさ
れた状態においては、メッキ用配線24a、24bが切
断され、各端子電極22a、22bが電気的に独立す
る。
By configuring the collective substrate 20 in this manner, in the state of the collective substrate 20, all the electrodes are electrically connected by the plating wirings 24a and 24b, so that floating islands are eliminated, and the entire electrodes can be electroplated. become. Then, in a state where each unit region 21 is divided into unit substrates, the plating wirings 24a and 24b are cut, and the terminal electrodes 22a and 22b are electrically independent.

【0019】ここで、図2に、集合基板20から単位領
域21ごとに分割して取り出した本発明の単位基板25
を示す。単位基板25においては端子電極22aのみ、
または22bのみが1つの辺に形成されている。そし
て、メッキ用配線24a、24bの切断された残りは端
子電極22bにのみ接続された状態となり、端子電極2
2aには何も接続されていない。
FIG. 2 shows a unit substrate 25 of the present invention which is divided and taken out from the collective substrate 20 for each unit area 21.
Is shown. In the unit substrate 25, only the terminal electrode 22a,
Alternatively, only 22b is formed on one side. The cut remaining portions of the plating wires 24a and 24b are in a state of being connected only to the terminal electrode 22b.
Nothing is connected to 2a.

【0020】その結果、端子電極22aにおいては、従
来のような残ったメッキ用配線24a、24bの一部が
高周波においてオープンスタブとなって、端子電極22
aに並列接続されたリアクタンス成分として機能して、
端子電極22aのインピーダンス不整合の原因となるこ
とはない。一方、端子電極22bには従来と同様にメッ
キ用配線24a、24bの一部が接続された状態となる
ため、端子電極22bの高周波におけるインピーダンス
不整合の原因になる。
As a result, in the terminal electrode 22a, a part of the remaining plating wirings 24a and 24b becomes an open stub at a high frequency as in the prior art, and
functions as a reactance component connected in parallel to
It does not cause impedance mismatch of the terminal electrode 22a. On the other hand, since a part of the plating wirings 24a and 24b is connected to the terminal electrode 22b as in the related art, the terminal electrode 22b causes impedance mismatch at high frequencies.

【0021】そこで、端子電極22aを高周波の流れる
端子として使用し、端子電極22bを低周波や直流の流
れる端子として使用することにより、集合基板20の状
態でメッキ用配線24a、24bを用いるにもかかわら
ず、単位基板25においては、端子電極22aにおいて
高周波におけるインピーダンス不整合の影響を受けない
ようにすることができる。また、1つの単位基板におい
て、1つの辺に形成された端子電極をまとめて高周波用
もしくは低周波および直流用とすることができる。
Therefore, by using the terminal electrode 22a as a terminal through which a high frequency flows and the terminal electrode 22b as a terminal through which a low frequency or a direct current flows, it is possible to use the plating wirings 24a, 24b in the state of the collective substrate 20. Regardless, in the unit substrate 25, it is possible to prevent the terminal electrode 22a from being affected by impedance mismatch at a high frequency. Further, in one unit substrate, terminal electrodes formed on one side can be collectively used for high frequency or low frequency and direct current.

【0022】図3に、本発明の集合基板の別の実施例を
示す。図3において、図1と同一もしくは同等の部分に
は同じ記号を付し、その説明は省略する。なお、集合基
板の他方主面については集合基板と単位領域の符号を除
いて図7と同じであるため、ここでは省略する。
FIG. 3 shows another embodiment of the collective substrate of the present invention. 3, the same or equivalent parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. Note that the other main surface of the collective substrate is the same as that of FIG. 7 except for the collective substrate and the reference numerals of the unit regions.

【0023】図3において、集合基板30は2つの絶縁
体層を重ねて構成されている。そして、集合基板30を
構成する単位領域31の一方主面31aの4つの辺の端
部には、端子電極32aもしくは端子電極32bが各辺
ごとに同じ種類で複数個形成されている。そして、隣接
する別の単位領域31には、単位領域31間の境界であ
る分割線3を挟んで対向して別の種類の端子電極が形成
されている。すなわち、端子電極32aに対応して端子
電極32bが、逆に、端子電極32bに対応して端子電
極32aが形成されている。隣接する2つの単位領域3
1に単位領域31間の境界を挟んでそれぞれ形成された
端子電極32aと端子電極32bは、2つの単位領域3
1間の境界において接続されて一体になって端子電極対
33を構成している。
In FIG. 3, the collective substrate 30 is formed by stacking two insulator layers. A plurality of terminal electrodes 32a or 32b of the same type are formed for each side at the ends of the four sides of the one main surface 31a of the unit region 31 forming the collective substrate 30. Further, another type of terminal electrode is formed in another adjacent unit area 31 so as to face the division line 3 which is a boundary between the unit areas 31. That is, the terminal electrode 32b is formed corresponding to the terminal electrode 32a, and conversely, the terminal electrode 32a is formed corresponding to the terminal electrode 32b. Two adjacent unit areas 3
1, the terminal electrodes 32a and 32b formed with the boundary between the unit regions 31 interposed therebetween have two unit regions 3
The terminal electrode pairs 33 are connected and integrated at the boundary between the two.

【0024】ここで、同じ単位領域31において隣接し
て形成された2つの端子電極対33の間において、メッ
キ用配線34aの一端は一方の端子電極対33の端子電
極32bに接続され、他端は単位領域31間の境界を一
度横断して隣接する別の単位領域31に達している。ま
た、メッキ用配線34bは2つの絶縁体層の間(内層)
に形成され、その一端はスルーホール35を介してもう
一方の端子電極対33の端子電極32bに接続され、他
端は単位領域31間の境界を一度横断して隣接する別の
単位領域31に達している。そして、メッキ用配線34
aの他端とメッキ用配線34bの他端は、隣接する別の
単位領域31においてスルーホール35を介して接続さ
れている。
Here, one end of the plating wiring 34a is connected to the terminal electrode 32b of one terminal electrode pair 33, and the other end is connected between two terminal electrode pairs 33 formed adjacently in the same unit region 31. Once crosses the boundary between the unit areas 31 and reaches another adjacent unit area 31. The wiring 34b for plating is located between two insulator layers (inner layer).
And one end thereof is connected to the terminal electrode 32b of the other terminal electrode pair 33 through the through hole 35, and the other end thereof crosses the boundary between the unit regions 31 once and is connected to another adjacent unit region 31. Has reached. Then, the wiring for plating 34
The other end of “a” and the other end of the plating wiring 34 b are connected via a through-hole 35 in another adjacent unit area 31.

【0025】また、1つの端子電極対33と、単位領域
31の別の辺に形成された別の端子電極対33との間
は、2つの端子電極対33の端子電極32bが2つの絶
縁体層の内層に形成されたメッキ用配線34cとその両
端に設けられた2つのスルーホール35を介して接続さ
れている。そして、メッキ用配線34cは、単位領域3
1間の境界を少なくとも一度横断して形成されている。
従って、端子電極対33を構成するもう1つの端子電極
32aにはメッキ用配線34a、34b、34cは接続
されていない。
Between one terminal electrode pair 33 and another terminal electrode pair 33 formed on another side of the unit region 31, a terminal electrode 32b of the two terminal electrode pairs 33 is provided with two insulators. The plating wiring 34c formed in the inner layer of the layer is connected to the plating wiring 34c via two through holes 35 provided at both ends thereof. Then, the plating wiring 34c is formed in the unit area 3
It is formed at least once across the boundary between the two.
Therefore, the wirings 34a, 34b, and 34c for plating are not connected to the other terminal electrode 32a that forms the terminal electrode pair 33.

【0026】このように集合基板30を構成することに
より、集合基板30の状態においては全ての電極がメッ
キ用配線34a、34b、34cとスルーホール35に
よって電気的に接続されて浮島がなくなり、電極全体の
電界メッキが可能になる。
By configuring the collective substrate 30 in this way, in the state of the collective substrate 30, all the electrodes are electrically connected to the plating wirings 34a, 34b, 34c by the through holes 35, and the floating island is eliminated. The entire electric field plating becomes possible.

【0027】ここで、図4に、集合基板30を単位領域
31ごとに分割して単位基板36とした後の分割部分の
状態を示す。このうち、図4(a)は端子電極32bの
部分の一部透視斜視図で、図4(b)は端子電極32a
の部分の一部透視斜視図である。このように、単位基板
36に分割した状態においては、メッキ用配線34a、
34b、34cが切断され、各端子電極32a、32b
が電気的に独立する。これによって、集合基板30から
分割して取り出した本発明の単位基板36においては、
メッキ用配線34a、34b、34cの切断された残り
は端子電極32bにのみ接続されて残り、端子電極32
aには何も接続されていない。この結果、単位基板36
においては、図2の単位基板25と同様の作用効果を得
ることができる。
FIG. 4 shows a state of the divided portion after dividing the collective substrate 30 into the unit regions 31 to form the unit substrate 36. 4 (a) is a partially transparent perspective view of the terminal electrode 32b, and FIG. 4 (b) is a terminal electrode 32a.
It is a partially transparent perspective view of the part of FIG. As described above, in the state of being divided into the unit substrates 36, the plating wirings 34a,
34b and 34c are cut, and the respective terminal electrodes 32a and 32b are cut.
Are electrically independent. As a result, in the unit substrate 36 of the present invention which is divided and taken out from the collective substrate 30,
The remaining portions of the plating wirings 34a, 34b, 34c that are cut remain connected only to the terminal electrode 32b,
Nothing is connected to a. As a result, the unit substrate 36
In this case, the same operation and effect as those of the unit substrate 25 of FIG. 2 can be obtained.

【0028】図5に、本発明の集合基板のさらに別の実
施例を示す。図5において、図1と同一もしくは同等の
部分には同じ記号を付し、その説明は省略する。なお、
集合基板の他方主面については集合基板と単位領域の符
号を除いて図7と同じであるため、ここでは省略する。
FIG. 5 shows still another embodiment of the collective substrate of the present invention. 5, the same or equivalent parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In addition,
The other main surface of the collective substrate is the same as that of FIG. 7 except for the reference numerals of the collective substrate and the unit area, and thus the description is omitted here.

【0029】図5において、集合基板40を構成する単
位領域41の一方主面41aの4つの辺の端部には、端
子電極42aおよび端子電極42bが交互に複数個形成
されている。そして、隣接する別の単位領域41には、
単位領域41間の境界である分割線3を挟んで対向して
別の種類の端子電極が形成されている。すなわち、端子
電極42aに対応して端子電極42bが、逆に、端子電
極42bに対応して端子電極42aが形成されている。
隣接する2つの単位領域41にそれぞれ形成された端子
電極42aと端子電極42bは、2つの単位領域41の
境界において接続されて一体になって端子電極対43を
構成している。
In FIG. 5, a plurality of terminal electrodes 42a and terminal electrodes 42b are alternately formed at the ends of four sides of one main surface 41a of the unit region 41 constituting the collective substrate 40. Then, in another adjacent unit area 41,
Another type of terminal electrode is formed to face the division line 3 which is a boundary between the unit regions 41 and face each other. That is, the terminal electrode 42b is formed corresponding to the terminal electrode 42a, and conversely, the terminal electrode 42a is formed corresponding to the terminal electrode 42b.
The terminal electrode 42a and the terminal electrode 42b formed in the two adjacent unit regions 41 are connected at the boundary of the two unit regions 41 and integrally form a terminal electrode pair 43.

【0030】ここで、同じ単位領域41において隣接し
て形成された2つの端子電極対43の間においては、メ
ッキ用配線44aが、1つの端子電極対43を構成する
端子電極42bから、単位領域41間の境界を一度横断
して、隣接する別の単位領域41において、隣接する別
の端子電極対43を構成する端子電極42bに接続され
ている。
Here, between two terminal electrode pairs 43 formed adjacent to each other in the same unit region 41, the plating wiring 44a is moved from the terminal electrode 42b forming one terminal electrode pair 43 to the unit region 42b. Once across the boundary between 41, in another adjacent unit area 41, it is connected to a terminal electrode 42b forming another adjacent terminal electrode pair 43.

【0031】また、1つの端子電極対43と、単位領域
41の別の辺に形成された別の端子電極対43との間の
場合には、メッキ用配線44bが、1つの端子電極対4
3の端子電極42bから単位領域41間の境界を少なく
とも一度横断して別の端子電極対43の端子電極42b
に接続されている。従って、端子電極対43を構成する
もう1つの端子電極43aにはメッキ用配線44a、4
4bは接続されていない。
In the case between one terminal electrode pair 43 and another terminal electrode pair 43 formed on another side of the unit region 41, the plating wiring 44b is connected to one terminal electrode pair 4
The terminal electrode 42b of another terminal electrode pair 43 crosses at least once the boundary between the unit electrode 41 and the terminal electrode 42b of the third terminal electrode 42b.
It is connected to the. Therefore, the other terminal electrodes 43a constituting the terminal electrode pair 43 are provided with the plating wirings 44a,
4b is not connected.

【0032】このように集合基板40を構成することに
より、集合基板40の状態においては全ての電極がメッ
キ用配線44aおよび44bによって電気的に接続され
て浮島がなくなり、電極全体の電界メッキが可能にな
る。そして、単位領域41ごとに分割して単位基板とし
た状態においては、メッキ用配線44a、44bが切断
され、各端子電極42a、42bが電気的に独立する。
これによって、集合基板40から分割して取り出した本
発明の単位基板においては、メッキ用配線44a、44
bの切断された残りは端子電極42bにのみ接続されて
残り、端子電極42aには何も接続されていない。この
結果、集合基板40を分割してなる単位基板において
は、図2の単位基板25と同様の作用効果を得ることが
できる。また、1つの単位基板において、1つの辺に形
成された端子電極を交互に高周波用もしくは低周波およ
び直流用とすることができる。
By configuring the collective substrate 40 in this manner, in the state of the collective substrate 40, all the electrodes are electrically connected by the plating wirings 44a and 44b, and no floating islands are present, and the entire electrodes can be subjected to electrolytic plating. become. Then, in a state where each unit area 41 is divided into unit substrates, the plating wires 44a and 44b are cut, and the terminal electrodes 42a and 42b are electrically independent.
As a result, in the unit substrate of the present invention divided and taken out from the collective substrate 40, the plating wirings 44a, 44
The remaining portion b is connected only to the terminal electrode 42b and remains, and nothing is connected to the terminal electrode 42a. As a result, in the unit substrate obtained by dividing the collective substrate 40, the same operation and effect as those of the unit substrate 25 in FIG. 2 can be obtained. Further, in one unit substrate, the terminal electrodes formed on one side can be alternately used for high frequency or low frequency and direct current.

【0033】なお、上記の各集合基板においては、1つ
の単位領域の各辺に形成される端子電極の構成を、集合
基板20や30のような同じ種類の端子電極を並べた
り、集合基板40のような異なる種類の端子電極を交互
に並べたりしていたが、これはいずれか一方に限るもの
ではなく、たとえば対向する2つの辺に関しては同じ種
類の端子電極を並べ、これと直交して対向する残りの2
つの辺に関しては異なる種類の端子電極を交互に並べた
ものでも構わないものである。さらには、1つの辺にお
いて両者の端子電極の配列が混合して使用されていても
構わないものである。
In each of the above-mentioned collective substrates, the terminal electrodes formed on each side of one unit region may be formed by arranging terminal electrodes of the same type, such as collective substrates 20 and 30, or collective substrate 40. Although different types of terminal electrodes such as were alternately arranged, this is not limited to either one. For example, for two opposing sides, terminal electrodes of the same type are arranged and orthogonal to this. The remaining two opposite
For one side, different types of terminal electrodes may be alternately arranged. Further, the arrangement of the two terminal electrodes may be mixed and used on one side.

【0034】また、上記の各実施例においては、メッキ
用配線の接続されない端子電極を高周波用に用いるとし
たが、低周波もしくは直流用に用いても構わないもので
ある。
In each of the above embodiments, the terminal electrode to which the plating wiring is not connected is used for high frequency. However, it may be used for low frequency or DC.

【0035】また、集合基板の材質については特別な材
料に限定されるものではなく、セラミックスや樹脂など
自由に選択できるものである。
Further, the material of the collective substrate is not limited to a special material, but may be any material such as ceramics or resin.

【0036】[0036]

【発明の効果】本発明によれば、一方主面には複数の端
子電極を有する単位領域を平面的に複数個接続して集合
基板を構成する。ここで、各端子電極は隣接する別の単
位領域に形成された複数の端子電極とそれぞれ互いに接
続されて複数の端子電極対を構成し、この複数の端子電
極対は単位領域間の境界を横断して形成されたメッキ用
配線を介して隣同士接続される。しかも、メッキ用配線
は、端子電極対を構成する2つの端子電極の一方にのみ
接続される。そこで、メッキ用配線の接続されない端子
電極を高周波用として、メッキ用配線の接続された端子
電極を低周波もしくは直流用として用いる。
According to the present invention, a plurality of unit regions each having a plurality of terminal electrodes are planarly connected to one main surface to form an aggregate substrate. Here, each terminal electrode is connected to a plurality of terminal electrodes formed in another unit area adjacent to each other to form a plurality of terminal electrode pairs, and the plurality of terminal electrode pairs cross a boundary between the unit areas. Are connected to each other via the plating wiring formed as described above. Moreover, the plating wiring is connected to only one of the two terminal electrodes constituting the terminal electrode pair. Therefore, the terminal electrode to which the plating wiring is not connected is used for high frequency, and the terminal electrode to which the plating wiring is connected is used for low frequency or direct current.

【0037】このように端子電極やメッキ用配線を形成
することによって、集合基板の状態においてはすべての
電極が電気的に接続されることになるために、電極の電
解メッキが容易になる。また、単位領域ごとに単位基板
に分割された状態においては、高周波信号の流れる端子
電極にメッキ用配線の一部が接続されてインピーダンス
不整合の原因となるのを防ぐことができる。
By forming the terminal electrodes and the wiring for plating in this manner, all the electrodes are electrically connected in the state of the collective substrate, so that the electrolytic plating of the electrodes is facilitated. In addition, in a state where the substrate is divided into unit substrates for each unit area, it is possible to prevent a part of the plating wiring from being connected to the terminal electrode through which the high-frequency signal flows and causing impedance mismatch.

【0038】また、メッキ用配線を1つの単位領域に形
成された1つの端子電極から、単位領域間の境界を横断
して隣接する別の単位領域を経由して元の単位領域に戻
って、同じ単位領域に形成された隣接する別の端子電極
に接続する。このように構成することによって、1つの
単位基板において1つの辺に形成された端子電極をまと
めて高周波用もしくは低周波および直流用とすることが
できる。
Further, the plating wiring is returned from one terminal electrode formed in one unit area to the original unit area via another adjacent unit area across the boundary between the unit areas, and It is connected to another adjacent terminal electrode formed in the same unit area. With this configuration, terminal electrodes formed on one side of one unit substrate can be collectively used for high frequency or low frequency and direct current.

【0039】また、メッキ用配線を、1つの単位領域に
形成された1つの端子電極から、隣接する別の単位領域
に形成された端子電極へと交互に接続する。このように
構成することによって、1つの単位基板において1つの
辺に形成された端子電極を交互に高周波用もしくは低周
波および直流用とすることができる。
Further, the wiring for plating is alternately connected from one terminal electrode formed in one unit region to a terminal electrode formed in another adjacent unit region. With this configuration, the terminal electrodes formed on one side of one unit substrate can be alternately used for high frequency or low frequency and direct current.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の集合基板の一実施例の一方主面を示す
平面図である。
FIG. 1 is a plan view showing one principal surface of an embodiment of a collective substrate of the present invention.

【図2】図1の集合基板を分割して得られる単位基板を
示す斜視図である。
FIG. 2 is a perspective view showing a unit substrate obtained by dividing the collective substrate of FIG.

【図3】本発明の集合基板の別の実施例の一方主面を示
す平面図である。
FIG. 3 is a plan view showing one principal surface of another embodiment of the collective substrate of the present invention.

【図4】図3の集合基板を分割して得られる単位基板の
端子電極部分を示す一部透視斜視図である。
4 is a partially transparent perspective view showing a terminal electrode portion of a unit substrate obtained by dividing the collective substrate of FIG. 3;

【図5】本発明の集合基板のさらに別の実施例の一方主
面を示す平面図である。
FIG. 5 is a plan view showing one principal surface of still another embodiment of the collective substrate of the present invention.

【図6】従来の集合基板の一方主面を示す平面図であ
る。
FIG. 6 is a plan view showing one main surface of a conventional collective substrate.

【図7】従来の集合基板の他方主面を示す平面図であ
る。
FIG. 7 is a plan view showing the other main surface of the conventional collective substrate.

【符号の説明】[Explanation of symbols]

3…分割線 5…接続電極 6…補助電極 8…補助電極対 9、10、35…スルーホール 20、30、40…集合基板 21、31、41…単位領域 21a、31a、41a…一方主面 21b、31b…他方主面 22a、22b、32a、32b、42a、42b…端
子電極 23、33、43…端子電極対 24a、24b、34a、34b、34c、44a、4
4b…メッキ用配線 25、36…単位基板
DESCRIPTION OF SYMBOLS 3 ... Dividing line 5 ... Connection electrode 6 ... Auxiliary electrode 8 ... Auxiliary electrode pair 9, 10, 35 ... Through hole 20, 30, 40 ... Assembly board 21, 31, 41 ... Unit area 21a, 31a, 41a ... One main surface 21b, 31b: the other main surface 22a, 22b, 32a, 32b, 42a, 42b: terminal electrode 23, 33, 43: terminal electrode pair 24a, 24b, 34a, 34b, 34c, 44a, 4
4b: wiring for plating 25, 36: unit board

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 単位領域を平面的に複数個接続してなる
集合基板において、 前記単位領域は一方主面に複数の端子電極を有し、前記
複数の端子電極は隣接する別の前記単位領域に形成され
た前記複数の端子電極とそれぞれ互いに接続されて複数
の端子電極対を構成してなり、 前記複数の端子電極対は前記単位領域間の境界を横断し
て形成されたメッキ用配線を介して互いに接続され、前
記メッキ用配線は、前記端子電極対を構成する2つの前
記端子電極の一方にのみ接続したことを特徴とする集合
基板。
1. A collective substrate formed by connecting a plurality of unit regions in a plane, wherein the unit region has a plurality of terminal electrodes on one main surface, and the plurality of terminal electrodes are adjacent to another unit region. A plurality of terminal electrode pairs connected to each other with the plurality of terminal electrodes formed on the substrate to form a plurality of terminal electrode pairs, wherein the plurality of terminal electrode pairs are formed by plating wiring formed across a boundary between the unit regions. Wherein the plating wiring is connected to only one of the two terminal electrodes constituting the terminal electrode pair.
【請求項2】 前記メッキ用配線は、1つの前記単位領
域に形成された1つの前記端子電極から、前記単位領域
間の境界を少なくとも一度横断して、同じ前記単位領域
に形成された隣接する別の前記端子電極に接続されたこ
とを特徴とする、請求項1に記載の集合基板。
2. The wiring for plating crosses a boundary between the unit regions at least once from one terminal electrode formed in one unit region and is adjacent to the terminal electrode formed in the same unit region. The collective substrate according to claim 1, wherein the collective substrate is connected to another one of the terminal electrodes.
【請求項3】 前記メッキ用配線は、1つの前記単位領
域に形成された1つの前記端子電極から、前記単位領域
間の境界を横断して隣接する別の前記単位領域に形成さ
れた前記端子電極へと、前記単位領域間で交互に接続さ
れたことを特徴とする、請求項1または2に記載の集合
基板。
3. The terminal formed on one of the terminal electrodes formed in one of the unit regions, the terminal being formed in another adjacent unit region across the boundary between the unit regions. The collective substrate according to claim 1, wherein the collective substrate is connected to electrodes alternately between the unit regions.
【請求項4】 請求項1ないし3のいずれかに記載の集
合基板を前記単位領域ごとに分割してなることを特徴と
する単位基板。
4. A unit substrate, wherein the collective substrate according to claim 1 is divided for each unit region.
JP10171547A 1998-06-18 1998-06-18 Aggregate substrate and unit substrate formed by splitting the same Pending JP2000012989A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10171547A JP2000012989A (en) 1998-06-18 1998-06-18 Aggregate substrate and unit substrate formed by splitting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10171547A JP2000012989A (en) 1998-06-18 1998-06-18 Aggregate substrate and unit substrate formed by splitting the same

Publications (1)

Publication Number Publication Date
JP2000012989A true JP2000012989A (en) 2000-01-14

Family

ID=15925159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10171547A Pending JP2000012989A (en) 1998-06-18 1998-06-18 Aggregate substrate and unit substrate formed by splitting the same

Country Status (1)

Country Link
JP (1) JP2000012989A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630368B2 (en) 2000-02-23 2003-10-07 Oki Electric Industry Co., Ltd. Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
US6822322B1 (en) 2000-02-23 2004-11-23 Oki Electric Industry Co., Ltd. Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
JP2007123801A (en) * 2005-09-28 2007-05-17 Kyocera Corp Wiring board for multiple-machining
JP2008034678A (en) * 2006-07-31 2008-02-14 Epson Toyocom Corp Sheet-like substrate base, and electronic device
JP2009064867A (en) * 2007-09-05 2009-03-26 Keihin Corp Assembled substrate having multiple mounting boards
JP2015002307A (en) * 2013-06-18 2015-01-05 日鉄住金エレクトロデバイス株式会社 Multiple piece wiring board
JP2015115489A (en) * 2013-12-12 2015-06-22 京セラ株式会社 Multi-piece wiring board and wiring board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630368B2 (en) 2000-02-23 2003-10-07 Oki Electric Industry Co., Ltd. Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
US6822322B1 (en) 2000-02-23 2004-11-23 Oki Electric Industry Co., Ltd. Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
JP2007123801A (en) * 2005-09-28 2007-05-17 Kyocera Corp Wiring board for multiple-machining
JP4738220B2 (en) * 2005-09-28 2011-08-03 京セラ株式会社 Multiple wiring board
JP2008034678A (en) * 2006-07-31 2008-02-14 Epson Toyocom Corp Sheet-like substrate base, and electronic device
JP2009064867A (en) * 2007-09-05 2009-03-26 Keihin Corp Assembled substrate having multiple mounting boards
JP2015002307A (en) * 2013-06-18 2015-01-05 日鉄住金エレクトロデバイス株式会社 Multiple piece wiring board
JP2015115489A (en) * 2013-12-12 2015-06-22 京セラ株式会社 Multi-piece wiring board and wiring board

Similar Documents

Publication Publication Date Title
JP3255118B2 (en) Transmission line and transmission line resonator
US4551789A (en) Multilayer ceramic substrates with several metallization planes
JPH04307799A (en) Multilayered printed circuit board especially for high-frequency operation
JP2000012989A (en) Aggregate substrate and unit substrate formed by splitting the same
US7098531B2 (en) Jumper chip component and mounting structure therefor
US6307259B1 (en) Plastic package for semiconductor device
US4076357A (en) Laminated programmable microstrip interconnector
JPH08335754A (en) Guard structure employing via hole/through hole
JPH0951208A (en) Multi-layer board
TWI290015B (en) Circuit board with plating bar
JPH01216591A (en) Printed board
JPH07122831A (en) Circuit board and manufacture thereof
JPH0786752A (en) Substrate for electronic component mounting
JPH07240483A (en) Package for high frequency semiconductor device
JPH01290283A (en) Thick film printed board for hybrid integrated circuit
JPH10135640A (en) Structure of printed wiring board and its manufacture
JP2000138251A (en) Semiconductor device and wiring board
JPS6146050A (en) Semiconductor integrated circuit device
JP2002141435A (en) Connection structure of integrated circuit and mounting board
JP2631641B2 (en) Printed wiring board
JPH0741161Y2 (en) Hybrid integrated circuit
JP2556044Y2 (en) Electronic element mounting board
KR20040011363A (en) Integrated circuit device and electronic device
JPH088441B2 (en) Line switching type phase shifter
JPH03261192A (en) Connecting terminal of high frequency hybrid integrated circuit board