JP2000010122A - Liquid crystal panel, projection type liquid crystal display device using the same as well as electronic appliance and production of liquid crystal panel - Google Patents

Liquid crystal panel, projection type liquid crystal display device using the same as well as electronic appliance and production of liquid crystal panel

Info

Publication number
JP2000010122A
JP2000010122A JP10176245A JP17624598A JP2000010122A JP 2000010122 A JP2000010122 A JP 2000010122A JP 10176245 A JP10176245 A JP 10176245A JP 17624598 A JP17624598 A JP 17624598A JP 2000010122 A JP2000010122 A JP 2000010122A
Authority
JP
Japan
Prior art keywords
light
shielding film
liquid crystal
crystal panel
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10176245A
Other languages
Japanese (ja)
Other versions
JP3829478B2 (en
Inventor
Ryoichi Yoneyama
良一 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17624598A priority Critical patent/JP3829478B2/en
Publication of JP2000010122A publication Critical patent/JP2000010122A/en
Application granted granted Critical
Publication of JP3829478B2 publication Critical patent/JP3829478B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To embody a liquid crystal panel capable of making bright display even if the leakage of light from the boundary regions of pixel electrodes is prevented, a projection type liquid crystal display panel using the same as well as an electronic appliance and a process for producing this liquid crystal panel. SOLUTION: The TFTs 30, light shielding films 11a and pixel electrodes 9a of the liquid crystal panel 100 formed with the light shielding films 11a along the boundary regions of the pixel electrodes 9a arranged in a matrix form with each other are formed in this order on a TFT array substrate 10 by interposing second interlayer insulating films 7a and third interlayer insulating films 7b therebetween. Reflection surfaces 111 which reflect part of the light entering from the side of a counter substrate 20 toward the pixel electrodes 9a and this light incident thereon are formed on the light shielding films 11a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶パネル、それを
用いた投射型液晶表示装置並びに電子機器、および液晶
パネルの製造方法に関するものである。さらに詳しく
は、マトリクス状に配置された画素電極の境界領域に対
する遮光技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal panel, a projection type liquid crystal display device using the same, an electronic apparatus, and a method for manufacturing a liquid crystal panel. More specifically, the present invention relates to a light-shielding technique for a boundary region between pixel electrodes arranged in a matrix.

【0002】[0002]

【従来の技術】液晶を挟持する一対の基板のうち、一方
の基板上に画素電極および該画素電極を駆動する画素ス
イッチング用の薄膜トランジスタ(以下、TFTとい
う。)を備える画素がマトリクス状に配置された液晶パ
ネルは、各種機器の表示装置として、あるいは投射型液
晶表示装置のライトバルブとして用いられている。
2. Description of the Related Art Among a pair of substrates sandwiching a liquid crystal, pixels each having a pixel electrode and a pixel switching thin film transistor (hereinafter referred to as TFT) for driving the pixel electrode are arranged in a matrix on one of the substrates. The liquid crystal panel is used as a display device of various devices or as a light valve of a projection type liquid crystal display device.

【0003】この種の液晶パネルにおいて、図2に示す
レイアウトで前記の画素電極9aおよび画素スイッチン
グ用TFT30が形成された方の基板はTFTアレイ基
板10などと称せられ、各画素電極9aの縦横の境界領
域に沿ってデータ線6a、走査線3aおよび容量線3b
が形成されている。このように、画素電極9a同士の境
界領域にはデータ線6a、走査線3aおよび容量線3b
が通っているものの、これらの配線を透過して、あるい
はこれらの配線と画素電極9aとの隙間を通って光が漏
れると、表示の品位を低下させてしまう。そこで、従来
は、画素電極9a同士の境界領域に沿って遮光膜11a
を形成することが多い。
In this type of liquid crystal panel, the substrate on which the pixel electrodes 9a and the pixel switching TFTs 30 are formed in the layout shown in FIG. 2 is called a TFT array substrate 10 or the like. The data line 6a, the scanning line 3a, and the capacitance line 3b
Are formed. As described above, the data line 6a, the scanning line 3a, and the capacitor line 3b are located in the boundary region between the pixel electrodes 9a.
However, if light passes through these wirings or leaks through the gap between these wirings and the pixel electrode 9a, the display quality is degraded. Therefore, conventionally, the light shielding film 11a is formed along the boundary region between the pixel electrodes 9a.
Are often formed.

【0004】この遮光膜11aを形成するにあたって
は、図27および図28に示すように、TFT30、遮
光膜11aおよび画素電極9aを、それぞれの間に下層
側層間絶縁膜7aおよび上層側層間絶縁膜7bを介在さ
せてこの順にTFTアレイ基板10上に形成されること
が多い。ここで、遮光膜11aは、データ線6aなどに
重なるように形成されるので、下層側層間絶縁膜7aの
上面のうち、比較的平坦な領域に形成される。また、遮
光膜11aは、下層側層間絶縁膜7aの上面にクロム膜
などを形成した後、レジストマスクを形成し、しかる後
にウエットエッチングなどを施すことにより、パターニ
ング形成されるので、ほぼ均一な膜厚に形成される。従
って、遮光膜11aの上面および下面は、TFTアレイ
基板10対して平行、すなわち、この液晶パネル100
に対する入射光L1(あるいは入射光L2)に対して垂
直である。それ故、たとえば、TFTアレイ基板10と
の間に液晶50を挟持する対向基板20の側から光(入
射光L1)が入射したとき、各画素電極9aの境界領域
に照射された光は、反射光L1″として示すように、遮
光膜11aの上面で対向基板20の方に反射されるの
で、各画素電極9aの境界領域を通ってTFTアレイ基
板10の側に漏れることがない。また、TFTアレイ基
板10の側から光(入射光L2)が入射したとき、各画
素電極9aの境界領域に照射された光は、反射光L2″
として示すように、遮光膜11aの下面でTFTアレイ
基板10の方に反射されるので、各画素電極9aの境界
領域を通って対向基板20の側から漏れることがない。
In forming the light-shielding film 11a, as shown in FIGS. 27 and 28, a TFT 30, a light-shielding film 11a and a pixel electrode 9a are interposed between a lower-layer interlayer insulating film 7a and an upper-layer interlayer insulating film, respectively. 7b are often formed on the TFT array substrate 10 in this order. Here, since the light-shielding film 11a is formed so as to overlap the data line 6a and the like, it is formed in a relatively flat region on the upper surface of the lower interlayer insulating film 7a. The light-shielding film 11a is formed by forming a chromium film or the like on the upper surface of the lower interlayer insulating film 7a, forming a resist mask, and then performing wet etching or the like, thereby forming a substantially uniform film. It is formed thick. Therefore, the upper and lower surfaces of the light shielding film 11a are parallel to the TFT array substrate 10, that is, the liquid crystal panel 100
Is perpendicular to the incident light L1 (or the incident light L2). Therefore, for example, when light (incident light L1) enters from the side of the counter substrate 20 that sandwiches the liquid crystal 50 with the TFT array substrate 10, the light applied to the boundary region of each pixel electrode 9a is reflected. As shown as light L1 ″, the light is reflected toward the opposing substrate 20 on the upper surface of the light-shielding film 11a, so that the light does not leak to the TFT array substrate 10 through the boundary region between the pixel electrodes 9a. When light (incident light L2) is incident from the side of the array substrate 10, the light applied to the boundary region of each pixel electrode 9a is reflected light L2 ″.
Since the light is reflected toward the TFT array substrate 10 on the lower surface of the light-shielding film 11a, it does not leak from the counter substrate 20 side through the boundary region between the pixel electrodes 9a.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、液晶パ
ネル100においては、入射した光が高い効率で液晶5
0および画素電極9aを通って出射されてくるほど、明
るい表示を行うことができるが、従来のように、画素電
極9aの境界領域に照射された光の全てを遮光膜11a
で対向基板20の方あるいは絶縁基板10の方に反射す
る構成では、画素電極9aの境界領域に照射された光
は、反射光L1″、L2″として反射されて、表示に全
く寄与しないことになる。それ故、従来の液晶パネル1
00は、光の漏れを防ごうとすると、入射した光の利用
効率が低下し、明るい表示を行えないという問題点があ
る。特に、各画素電極9aの境界領域から光が漏れてく
るのをより確実に防止しようと、遮光膜11aを幅広に
形成するほど、入射した光の利用効率が低くなって、表
示が暗くなってしまう。
However, in the liquid crystal panel 100, the incident light can be transmitted to the liquid crystal 5 with high efficiency.
0 and the more the light is emitted through the pixel electrode 9a, the brighter the display can be. However, as in the conventional case, all of the light applied to the boundary region of the pixel electrode 9a is blocked by the light shielding film 11a.
In the configuration where the light is reflected toward the counter substrate 20 or the insulating substrate 10, the light applied to the boundary region of the pixel electrode 9a is reflected as reflected light L1 ″ and L2 ″ and does not contribute to display at all. Become. Therefore, the conventional liquid crystal panel 1
No. 00 has a problem that, when trying to prevent light leakage, the utilization efficiency of incident light is reduced and a bright display cannot be performed. In particular, in order to more reliably prevent light from leaking from the boundary region of each pixel electrode 9a, the wider the light-shielding film 11a is formed, the lower the utilization efficiency of incident light is, and the darker the display becomes. I will.

【0006】以上の問題点に鑑みて、本発明の課題は、
画素電極の境界領域から光が漏れてくるのを防止して
も、明るい表示を行うことができる液晶パネルおよびそ
の製造方法を実現することにある。
[0006] In view of the above problems, an object of the present invention is to provide:
An object of the present invention is to realize a liquid crystal panel capable of performing bright display even when light is prevented from leaking from a boundary region between pixel electrodes, and a method for manufacturing the same.

【0007】さらに、本発明の課題は、このような液晶
パネルを用いることにより、明るくて品位の高い表示を
行うことのできる投射型液晶表示装置並びに電子機器を
実現することにある。
Another object of the present invention is to realize a projection type liquid crystal display device and an electronic apparatus capable of performing bright and high-quality display by using such a liquid crystal panel.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に、請求項1に係る本発明では、液晶を挟持する第1お
よび第2の基板のうちの第1の基板上には、画素電極お
よび該画素電極を駆動する薄膜トランジスタがマトリク
ス状に配置されているとともに、前記第1および第2の
基板のうちの少なくとも一方には、隣接し合う画素電極
同士の境界に相当する領域に沿って遮光膜が形成された
液晶パネルにおいて、前記遮光膜は、前記第1および第
2の基板のうちの一方の基板側から入射した光の一部を
反射させる反射面を備えていることを特徴とする。
In order to solve the above problems, according to the present invention, a pixel electrode is provided on a first one of a first substrate and a second substrate which sandwich a liquid crystal. And thin film transistors for driving the pixel electrodes are arranged in a matrix, and at least one of the first and second substrates is shielded from light along a region corresponding to a boundary between adjacent pixel electrodes. In a liquid crystal panel having a film formed thereon, the light-shielding film has a reflection surface that reflects a part of light incident from one of the first and second substrates. .

【0009】請求項2に係る発明では、請求項1におい
て、前記遮光膜の前記反射面は、前記第1および第2の
基板のうちの一方の基板側から入射した光の一部を反射
して当該遮光膜の両側に位置する前記画素電極のそれぞ
れに入射させるように形成されていることを特徴とす
る。
In the invention according to a second aspect, in the first aspect, the reflection surface of the light shielding film reflects a part of light incident from one of the first and second substrates. And is formed so as to be incident on each of the pixel electrodes located on both sides of the light shielding film.

【0010】このように構成した液晶パネルでは、各画
素電極の境界領域に遮光膜が形成されているので、この
境界領域に照射された光は、遮光膜で反射される。従っ
て、画素電極の境界領域からの光の漏れがないので、品
位の高い表示を行うことができる。また、画素電極の境
界領域に照射された光が遮光膜で反射されても、遮光膜
は、それに照射された光を画素電極に入射させる反射面
を備えているので、遮光膜の反射面で反射された光は表
示に寄与することになる。それ故、画素電極の境界領域
から光が漏れてくるのを防止でき、かつ、入射した光の
利用効率を高めることができるので、明るい表示を行う
ことができる。また、画素電極の境界領域から光が漏れ
てくるのをより確実に防止するために遮光膜を幅広に形
成してもよい。この場合でも、入射した光の利用効率が
低下しないので、品位が高くて、明るい表示を行うこと
ができる。
In the liquid crystal panel configured as described above, since a light-shielding film is formed in a boundary region between the pixel electrodes, light applied to the boundary region is reflected by the light-shielding film. Therefore, since there is no light leakage from the boundary region between the pixel electrodes, high-quality display can be performed. In addition, even if the light applied to the boundary area of the pixel electrode is reflected by the light shielding film, the light shielding film has a reflection surface that allows the light applied to the pixel electrode to enter the pixel electrode. The reflected light will contribute to the display. Therefore, light can be prevented from leaking from the boundary region between the pixel electrodes, and the utilization efficiency of the incident light can be increased, so that a bright display can be performed. Further, in order to more reliably prevent light from leaking from the boundary region of the pixel electrode, the light-shielding film may be formed wide. Even in this case, since the utilization efficiency of incident light does not decrease, high quality and bright display can be performed.

【0011】本発明は、第1の基板側または第2の基板
側のいずれの基板に形成された遮光膜についても適用で
きる。従って、以下に説明する請求項3ないし15に係
る発明は、第1の基板側に形成した遮光膜に本発明を適
用した形態であり、請求項16ないし22に係る発明
は、第2の基板側に形成した遮光膜に本発明を適用した
形態である。
The present invention can be applied to a light-shielding film formed on either the first substrate side or the second substrate side. Therefore, the invention according to claims 3 to 15 described below is an embodiment in which the present invention is applied to a light shielding film formed on the first substrate side, and the invention according to claims 16 to 22 corresponds to the second substrate. This is an embodiment in which the present invention is applied to a light shielding film formed on the side.

【0012】請求項3に係る発明では、請求項1または
2において、前記薄膜トランジスタ、前記遮光膜および
前記画素電極は、それぞれの間に下層側層間絶縁膜およ
び上層側層間絶縁膜を介在させてこの順に前記第1の基
板上に形成されていることを特徴とする。すなわち、第
1の基板側に前記遮光膜を形成する場合には、薄膜トラ
ンジスタ、下層側層間絶縁膜、前記遮光膜、上層側層間
絶縁膜、および画素電極をこの順に形成する。
According to a third aspect of the present invention, in the first or second aspect, the thin film transistor, the light shielding film, and the pixel electrode are provided with a lower interlayer insulating film and an upper interlayer insulating film interposed therebetween. It is characterized by being formed on the first substrate in order. That is, when the light shielding film is formed on the first substrate side, a thin film transistor, a lower interlayer insulating film, the light shielding film, an upper interlayer insulating film, and a pixel electrode are formed in this order.

【0013】請求項4に係る発明では、請求項3におい
て、前記遮光膜は、前記第1および第2の基板のうちの
第2の基板側から入射した光の一部を反射して前記画素
電極に入射させる前記反射面を当該遮光膜の上面に傾斜
面あるいは湾曲面として備えていることを特徴とする。
このように構成すると、遮光膜の反射面で反射した光が
直接、画素電極に入射する他、対向基板の方に反射され
た光は対向基板側で反射されて画素電極に入射し、表示
に寄与することになる。
According to a fourth aspect of the present invention, in the third aspect, the light shielding film reflects a part of light incident from a second substrate side of the first and second substrates to form the pixel. It is characterized in that the reflection surface for entering the electrode is provided as an inclined surface or a curved surface on the upper surface of the light shielding film.
With this configuration, in addition to the light reflected on the reflection surface of the light-shielding film being directly incident on the pixel electrode, the light reflected on the opposite substrate is reflected on the opposite substrate side and incident on the pixel electrode, and is displayed on the display. Will contribute.

【0014】請求項5に係る発明では、請求項4におい
て、前記遮光膜は、前記反射面に相当する領域で膜厚が
連続的に変化していることにより、当該遮光面の上面に
前記反射面が形成されていることを特徴とする。
According to a fifth aspect of the present invention, in the fourth aspect, the light-shielding film has a thickness that continuously changes in a region corresponding to the reflection surface. The surface is formed.

【0015】請求項6に係る発明では、請求項5におい
て、前記遮光膜は、同一の前記画素電極に向けて光を反
射、入射させる傾斜面あるいは湾曲面からなる前記反射
面を幅方向の複数箇所に備えていることを特徴とする。
According to a sixth aspect of the present invention, in the fifth aspect, the light-shielding film includes a plurality of the reflecting surfaces each formed of an inclined surface or a curved surface for reflecting and entering light toward the same pixel electrode. It is characterized in that it is provided at a location.

【0016】請求項7に係る発明では、請求項5におい
て、前記遮光膜は、幅方向における中央から両側に向け
て膜厚が連続的に薄くなっていることにより、当該遮光
面の上面両端部分に前記反射面が形成されていることを
特徴とする。
In the invention according to claim 7, in claim 5, the light-shielding film is continuously thinned from the center in the width direction to both sides, so that both ends of the upper surface of the light-shielding surface are provided. Wherein the reflection surface is formed.

【0017】請求項8に係る発明では、請求項4におい
て、前記遮光膜は、前記反射面に相当する領域が前記下
層側層間絶縁膜の傾斜面上あるいは湾曲面上に形成され
ていることにより、当該遮光面の上面に前記反射面が形
成されていることを特徴とする。
In the invention according to claim 8, in claim 4, in the light shielding film, a region corresponding to the reflection surface is formed on an inclined surface or a curved surface of the lower interlayer insulating film. The reflection surface is formed on the upper surface of the light shielding surface.

【0018】請求項9に係る発明では、請求項8におい
て、前記遮光膜は、同一の前記画素電極に向けて光を反
射、入射させる傾斜面あるいは湾曲面からなる前記反射
面を幅方向の複数箇所に備えていることを特徴とする。
According to a ninth aspect of the present invention, in the light emitting device according to the eighth aspect, the light-shielding film includes a plurality of the reflecting surfaces each formed of an inclined surface or a curved surface for reflecting and entering light toward the same pixel electrode. It is characterized in that it is provided at a location.

【0019】請求項10に係る発明では、請求項8にお
いて、前記遮光膜は、幅方向における両端部分が前記下
層側層間絶縁膜の傾斜面上あるいは湾曲面上に形成され
ていることにより、当該遮光面の上面両端部分に前記反
射面が形成されていることを特徴とする。
In the invention according to claim 10, in claim 8, the light-shielding film is formed such that both end portions in the width direction are formed on an inclined surface or a curved surface of the lower interlayer insulating film. The reflection surface is formed at both end portions of the upper surface of the light shielding surface.

【0020】請求項11に係る発明では、請求項3にお
いて、前記遮光膜は、前記第1および第2の基板のうち
の第2の基板側から入射した光の一部を反射して前記画
素電極に入射させる前記反射面を当該遮光膜の上面に微
細な凹凸面として備えていることを特徴とする。このよ
うに構成すると、遮光膜の反射面で乱反射した光が直
接、画素電極に入射する他、対向基板の方に乱反射され
た光は対向基板側で反射されて画素電極に入射し、表示
に寄与することになる。
According to an eleventh aspect of the present invention, in the third aspect, the light shielding film reflects a part of light incident from a second substrate side of the first and second substrates to form the pixel. It is characterized in that the reflection surface to be incident on the electrode is provided as a fine uneven surface on the upper surface of the light shielding film. With this configuration, the light irregularly reflected on the reflection surface of the light-shielding film is directly incident on the pixel electrode, and the light irregularly reflected on the counter substrate is reflected on the counter substrate side and is incident on the pixel electrode, which is used for display. Will contribute.

【0021】請求項12に係る発明では、請求項3にお
いて、前記遮光膜は、前記第1および第2の基板のうち
の前記第1の基板側から入射した光の一部を反射して前
記画素電極に入射させる前記反射面を当該遮光膜の下面
に傾斜面あるいは湾曲面として備えていることを特徴と
する。
According to a twelfth aspect of the present invention, in the third aspect, the light shielding film reflects a part of light incident from the first substrate side of the first and second substrates to form the light shielding film. It is characterized in that the reflection surface for entering the pixel electrode is provided as an inclined surface or a curved surface on the lower surface of the light shielding film.

【0022】請求項13に係る発明では、請求項12に
おいて、前記遮光膜は、前記反射面に相当する領域が前
記下層側層間絶縁膜の傾斜面上あるいは湾曲面上に形成
されていることにより、当該遮光膜の下面に前記反射面
が形成されていることを特徴とする。
According to a thirteenth aspect of the present invention, in the twelfth aspect, in the light shielding film, a region corresponding to the reflection surface is formed on an inclined surface or a curved surface of the lower interlayer insulating film. The reflection surface is formed on the lower surface of the light shielding film.

【0023】請求項14に係る発明では、請求項13に
おいて、前記遮光膜は、同一の前記画素電極に向けて光
を反射、入射させる傾斜面あるいは湾曲面からなる前記
反射面を幅方向の複数箇所に備えていることを特徴とす
る。
According to a fourteenth aspect of the present invention, in the thirteenth aspect, the light-shielding film includes a plurality of the reflecting surfaces each formed of an inclined surface or a curved surface for reflecting and entering light toward the same pixel electrode. It is characterized in that it is provided at a location.

【0024】請求項15に係る発明では、請求項13に
おいて、前記遮光膜は、幅方向における両端部分が前記
下層側層間絶縁膜の傾斜面上あるいは湾曲面上に形成さ
れていることにより、当該遮光面の下面両端部分に前記
反射面が形成されていることを特徴とする。
According to a fifteenth aspect, in the thirteenth aspect, the light-shielding film is formed such that both end portions in the width direction are formed on an inclined surface or a curved surface of the lower interlayer insulating film. The reflection surface is formed at both end portions of the lower surface of the light shielding surface.

【0025】請求項16に係る発明では、請求項1また
は2において、前記遮光膜は、前記第2の基板の側に形
成されていることを特徴とする。この場合の遮光膜は、
第1の基板の側から入射した光、あるいは第2の基板の
側から入射して第1の基板で反射した光などを画素電極
に向けて反射、入射させる。
According to a sixteenth aspect, in the first or second aspect, the light-shielding film is formed on the side of the second substrate. The light shielding film in this case is
Light incident from the first substrate side or light incident from the second substrate side and reflected by the first substrate is reflected and incident toward the pixel electrode.

【0026】請求項17に係る発明では、請求項16に
おいて、前記遮光膜は、前記第2の基板上において前記
第1および第2の基板のうちの第1の基板側から照射さ
れた光の一部を反射して前記画素電極に入射させる前記
反射面を当該遮光膜の上面に傾斜面あるいは湾曲面とし
て備えていることを特徴とする。
According to a seventeenth aspect of the present invention, in the sixteenth aspect, the light-shielding film is provided on the second substrate so that light emitted from the first substrate side of the first and second substrates is not irradiated. The light-reflecting film is characterized in that the reflection surface for reflecting a part of the light and entering the pixel electrode is provided on the upper surface of the light-shielding film as an inclined surface or a curved surface.

【0027】請求項18に係る発明では、請求項17に
おいて、前記遮光膜は、前記反射面に相当する領域で膜
厚が連続的に変化していることにより、当該遮光面の上
面に前記反射面が形成されていることを特徴とする。
[0027] In the invention according to claim 18, in claim 17, the light-shielding film has a film thickness continuously changing in a region corresponding to the reflection surface, so that the light-shielding film is formed on the upper surface of the light-shielding surface. The surface is formed.

【0028】請求項19に係る発明では、請求項18に
おいて、前記遮光膜は、同一の前記画素電極に向けて光
を反射、入射させる傾斜面あるいは湾曲面からなる前記
反射面を幅方向の複数箇所に備えていることを特徴とす
る。
According to a nineteenth aspect, in the eighteenth aspect, the light-shielding film includes a plurality of the reflecting surfaces each formed of an inclined surface or a curved surface for reflecting and entering light toward the same pixel electrode. It is characterized in that it is provided at a location.

【0029】請求項20に係る発明では、請求項18に
おいて、前記遮光膜は、幅方向における中央から両側に
向けて膜厚が連続的に薄くなっていることにより、当該
遮光面の上面両端部分に前記反射面が形成されているこ
とを特徴とする。
According to the twentieth aspect, in the eighteenth aspect, the thickness of the light shielding film is continuously reduced from the center in the width direction to both sides, so that both ends of the upper surface of the light shielding surface are provided. Wherein the reflection surface is formed.

【0030】請求項21に係る発明では、請求項16に
おいて、前記遮光膜は、前記第1および第2の基板のう
ちの第1の基板側から照射された光の一部を反射して前
記画素電極に入射させる前記反射面を当該遮光膜の上面
に微細な凹凸面として備えていることを特徴とする。
According to a twenty-first aspect of the present invention, in the sixteenth aspect, the light-shielding film reflects a part of light emitted from the first substrate side of the first and second substrates to form the light-shielding film. It is characterized in that the reflection surface for entering the pixel electrode is provided on the upper surface of the light shielding film as a fine uneven surface.

【0031】請求項22に係る発明では、請求項1ない
し21のいずれかにおいて、前記遮光膜は、チタン、ク
ロム、タングステン、タンタル、モリブデン、パラジウ
ム、アルミニウム、これらの金属の合金、およびシリコ
ンのうちのいずれかにより形成されていることを特徴と
する。
In the invention according to claim 22, in any one of claims 1 to 21, the light-shielding film is made of titanium, chromium, tungsten, tantalum, molybdenum, palladium, aluminum, an alloy of these metals, and silicon. Characterized by being formed by any one of the above.

【0032】請求項23に係る発明では、請求項1ない
し22のいずれかに規定する液晶パネルをライトバルブ
として用いて投射型液晶表示装置を構成することを特徴
とする。
The invention according to claim 23 is characterized in that a projection type liquid crystal display device is constituted by using the liquid crystal panel defined in any one of claims 1 to 22 as a light valve.

【0033】請求項24に係る発明では、請求項1ない
し22のいずれかに規定する液晶パネルを表示装置とし
て用いて電子機器を構成することを特徴とする。
According to a twenty-fourth aspect of the present invention, an electronic apparatus is configured by using the liquid crystal panel defined in any one of the first to twenty-second aspects as a display device.

【0034】請求項25に係る発明では、請求項5、
7、17または19に規定する液晶パネルの製造方法に
おいて、前記遮光膜を形成するにあたっては、当該遮光
膜を形成するための薄膜を形成した後、前記遮光膜の形
成予定領域と略重なる領域を覆うレジストマスクを当該
薄膜の上面に形成する際に、該レジストマスクの側端縁
が前記反射面を形成すべき領域に位置するようにし、し
かる後に、酸素を含むエッチングガスにより前記薄膜に
ドライエッチングを行うことを特徴とする。
In the invention according to claim 25, claim 5
In the method of manufacturing a liquid crystal panel defined in 7, 17, or 19, when forming the light-shielding film, after forming a thin film for forming the light-shielding film, a region substantially overlapping with a region where the light-shielding film is to be formed is formed. When forming a covering resist mask on the upper surface of the thin film, the side edge of the resist mask is positioned in a region where the reflection surface is to be formed, and thereafter, the dry etching is performed on the thin film with an etching gas containing oxygen. Is performed.

【0035】この製造方法では、酸素を含むエッチング
ガスを用いて薄膜をエッチングすると、薄膜がエッチン
グされるだけでなく、時間経過とともに、酸素によって
レジストマスクも上面および側面からエッチング(アッ
シング)されていく。その結果、薄膜においてレジスト
マスクで覆われていた部分でも、レジストマスクの端部
に相当する部分はエッチングされ、かつ、レジストマス
クの側端縁に相当する部分ほどより多くエッチングされ
る。従って、薄膜からパターニング形成された遮光膜に
おいて、レジストマスクの側端縁に位置していた部分で
は膜厚が連続的に変化する。すなわち、遮光膜の上面に
おいて、レジストマスクの側端縁に位置している部分
は、傾斜した形状、あるいは湾曲した形状にエッチング
される。それ故、遮光膜の上面には傾斜面あるいは湾曲
面からなる反射面が容易に形成される。
In this manufacturing method, when a thin film is etched using an etching gas containing oxygen, not only the thin film is etched, but also the resist mask is etched (ashed) by oxygen from the upper surface and the side surfaces with time. . As a result, even in the portion of the thin film covered with the resist mask, the portion corresponding to the edge of the resist mask is etched, and the portion corresponding to the side edge of the resist mask is etched more. Therefore, in the light-shielding film patterned and formed from the thin film, the film thickness continuously changes in the portion located at the side edge of the resist mask. That is, the portion located on the side edge of the resist mask on the upper surface of the light-shielding film is etched into an inclined shape or a curved shape. Therefore, a reflection surface formed of an inclined surface or a curved surface is easily formed on the upper surface of the light shielding film.

【0036】請求項26に係る発明では、請求項8また
は10に規定する液晶パネルの製造方法において、前記
遮光膜を形成するにあたっては、前記下層側層間絶縁膜
を形成した後、前記遮光膜の形成予定領域と略重なる領
域を覆うレジストマスクを当該下層側層間絶縁膜の上面
に形成する際に、前記反射面を形成すべき領域に当該レ
ジストマスクの側端縁が位置するようにし、次に、酸素
を含むエッチングガスにより前記下層側層間絶縁膜の上
面にドライエッチングを行って当該下層側層間絶縁膜の
上面に傾斜面あるいは湾曲面を形成した後、該下層側層
間絶縁膜の上面に前記遮光膜を形成するための薄膜を形
成し、しかる後に、該薄膜をパターニングして前記遮光
膜を形成することを特徴とする。
According to a twenty-sixth aspect of the present invention, in the method for manufacturing a liquid crystal panel according to the eighth or tenth aspect, in forming the light-shielding film, after forming the lower-layer interlayer insulating film, When forming a resist mask covering an area substantially overlapping with a formation scheduled area on the upper surface of the lower interlayer insulating film, a side edge of the resist mask is located in an area where the reflection surface is to be formed, and then Forming an inclined or curved surface on the upper surface of the lower interlayer insulating film by performing dry etching on the upper surface of the lower interlayer insulating film with an etching gas containing oxygen, and then forming the inclined surface or the curved surface on the upper surface of the lower interlayer insulating film. A thin film for forming a light shielding film is formed, and thereafter, the thin film is patterned to form the light shielding film.

【0037】本発明においても、酸素を含むエッチング
ガスを用いて下層側層間絶縁膜の上面をエッチングする
と、レジストマスクも上面および側面からエッチング
(アッシング)されている。その結果、下層側層間絶縁
膜においてレジストマスクで覆われていた部分でも、レ
ジストマスクの端部に相当する部分はエッチングされ、
かつ、レジストマスクの側端縁に相当する部分ほどより
多くエッチングされる。従って、下側層間絶縁膜は、レ
ジストマスクの側端縁に位置している部分では膜厚が連
続的に変化することになる。それ故、下側層間絶縁膜の
上面において、レジストマスクの側端縁に位置している
部分は、傾斜した形状、あるいは湾曲した形状にエッチ
ングされる。このようにして下側層間絶縁膜の上面には
傾斜面あるいは湾曲面が形成されるので、この下側層間
絶縁膜の上面に遮光膜を形成すると、下側層間絶縁膜の
傾斜面あるいは湾曲面に相当する部分では、この形状が
遮光膜の上面に反映される。その結果、遮光膜の上面に
は傾斜面あるいは湾曲面からなる反射面が形成されるこ
とになる。
Also in the present invention, when the upper surface of the lower interlayer insulating film is etched using an etching gas containing oxygen, the resist mask is also etched (ashed) from the upper surface and the side surfaces. As a result, even the portion covered with the resist mask in the lower interlayer insulating film, the portion corresponding to the end of the resist mask is etched,
Further, the portion corresponding to the side edge of the resist mask is etched more. Therefore, the thickness of the lower interlayer insulating film changes continuously in the portion located at the side edge of the resist mask. Therefore, on the upper surface of the lower interlayer insulating film, the portion located at the side edge of the resist mask is etched into an inclined shape or a curved shape. Since an inclined surface or a curved surface is formed on the upper surface of the lower interlayer insulating film in this manner, if a light shielding film is formed on the upper surface of the lower interlayer insulating film, the inclined surface or the curved surface of the lower interlayer insulating film is formed. Is reflected on the upper surface of the light shielding film. As a result, a reflection surface composed of an inclined surface or a curved surface is formed on the upper surface of the light shielding film.

【0038】請求項27に係る発明では、請求項13ま
たは15に規定する液晶パネルの製造方法において、前
記遮光膜を形成するにあたっては、前記下層側層間絶縁
膜を形成した後、前記遮光膜の形成予定領域と略重なる
領域を窓開けしたレジストマスクを当該下層側層間絶縁
膜の上面に形成する際に、前記反射面を形成すべき領域
に当該レジストマスクの側端縁が位置するようにし、次
に、酸素を含むエッチングガスにより前記下層側層間絶
縁膜の上面にドライエッチングを行って当該下層側層間
絶縁膜の上面に傾斜面あるいは湾曲面を形成した後、該
下層側層間絶縁膜の上面に前記遮光膜を形成するための
薄膜を形成し、しかる後に、該薄膜をパターニングして
前記遮光膜を形成することを特徴とする。
According to a twenty-seventh aspect of the present invention, in the method for manufacturing a liquid crystal panel as defined in the thirteenth or fifteenth aspect, in forming the light-shielding film, after forming the lower interlayer insulating film, When forming a resist mask having a window opened in a region substantially overlapping with a formation scheduled region on the upper surface of the lower interlayer insulating film, a side edge of the resist mask is located in a region where the reflection surface is to be formed, Next, dry etching is performed on the upper surface of the lower interlayer insulating film with an etching gas containing oxygen to form an inclined surface or a curved surface on the upper surface of the lower interlayer insulating film, and then the upper surface of the lower interlayer insulating film is formed. Forming a thin film for forming the light shielding film, and thereafter patterning the thin film to form the light shielding film.

【0039】本発明でも、請求項26に係る発明と同
様、酸素を含むエッチングガスを用いて絶縁膜をエッチ
ングすると、レジストマスクも上面および側面からエッ
チング(アッシング)される。その結果、下層側層間絶
縁膜においてレジストマスクで覆われていた部分でも、
レジストマスクの端部に相当する部分はエッチングさ
れ、かつ、レジストマスクの側端縁に相当する部分ほど
より多くエッチングされる。従って、下側層間絶縁膜の
上面には傾斜面あるいは湾曲面が形成されるので、この
下側層間絶縁膜の上面に遮光膜を形成すると、下側層間
絶縁膜の傾斜面あるいは湾曲面に相当する部分では、遮
光膜の下面に傾斜面あるいは湾曲面からなる反射面が形
成されることになる。
In the present invention as well, when the insulating film is etched using an etching gas containing oxygen, the resist mask is also etched (ashed) from the upper surface and the side surfaces. As a result, even in the portion covered with the resist mask in the lower interlayer insulating film,
The portion corresponding to the end of the resist mask is etched, and the portion corresponding to the side edge of the resist mask is etched more. Therefore, an inclined surface or a curved surface is formed on the upper surface of the lower interlayer insulating film. If a light shielding film is formed on the upper surface of the lower interlayer insulating film, it corresponds to the inclined surface or the curved surface of the lower interlayer insulating film. In this portion, a reflection surface formed of an inclined surface or a curved surface is formed on the lower surface of the light shielding film.

【0040】請求項28に係る発明では、請求項25な
いし27のいずれかにおいて、前記レジストマスクを前
記遮光膜の形成予定領域の幅方向で並列する複数条のレ
ジストマスクとして形成し、各列のレジストマスクの側
端縁を前記反射面を形成すべき領域に位置させることを
特徴とする。このように構成すると、請求項6、9、1
4または18に規定する構造の遮光膜を形成できる。す
なわち、遮光膜の形成予定領域の幅方向で並列する複数
条のレジストマスクの側端縁毎に遮光膜あるいは下側層
間絶縁膜に傾斜面あるいは湾曲面が形成されるので、そ
れを利用して遮光膜に傾斜面あるいは湾曲面からなる複
数の反射面を容易に形成することができる。
According to a twenty-eighth aspect of the present invention, in any one of the twenty-fifth to twenty-fifth aspects, the resist mask is formed as a plurality of resist masks arranged in parallel in a width direction of a region where the light shielding film is to be formed. The present invention is characterized in that a side edge of a resist mask is located in a region where the reflection surface is to be formed. According to this structure, claims 6, 9, 1
A light-shielding film having a structure defined in 4 or 18 can be formed. That is, an inclined surface or a curved surface is formed in the light-shielding film or the lower interlayer insulating film at each side edge of a plurality of resist masks arranged in parallel in the width direction of the region where the light-shielding film is to be formed. It is possible to easily form a plurality of reflection surfaces formed of inclined surfaces or curved surfaces on the light shielding film.

【0041】請求項29に係る発明では、請求項11ま
たは21に規定する液晶パネルの製造方法において、前
記遮光膜を形成するにあたっては、該遮光膜を形成する
ための金属膜を成膜する際の熱処理により当該金属膜の
上面を粗面化して前記凹凸を形成し、しかる後に、該金
属膜をパターニングして前記遮光膜を形成することを特
徴とする。
According to a twenty-ninth aspect of the present invention, in the method for manufacturing a liquid crystal panel according to the eleventh or twenty-first aspect, when forming the light-shielding film, it is preferable that a metal film for forming the light-shielding film is formed. Forming the irregularities by roughening the upper surface of the metal film by the heat treatment, and then patterning the metal film to form the light-shielding film.

【0042】[0042]

【発明の実施の形態】図面を参照して、本発明の実施の
形態を説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0043】[実施の形態1] (液晶パネルの全体構成)本発明を適用した液晶パネル
の構成および動作について、図1から図5を参照して説
明する。図1は、液晶パネルの画像表示領域を構成する
マトリクス状に形成された複数の画素における各種素
子、配線等の等価回路図である。図2は、データ線、走
査線、画素電極、遮光膜等が形成されたTFTアレイ基
板の相隣接する複数の画素群の平面図である。図3およ
び図4はそれぞれ、図2のA−A′線に相当する位置で
の断面図、およびB−B′線に相当する位置での断面図
である。図5は、TFTアレイ基板の2次元的な配線レ
イアウトを示す平面図である。これらの図において、各
層や各部材を図面上で認識可能な程度の大きさとするた
め、各層や各部材毎に縮尺を異ならしめてある。
Embodiment 1 (Overall Configuration of Liquid Crystal Panel) The configuration and operation of a liquid crystal panel to which the present invention is applied will be described with reference to FIGS. FIG. 1 is an equivalent circuit diagram of various elements, wiring, and the like in a plurality of pixels formed in a matrix forming an image display area of a liquid crystal panel. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, light shielding films, and the like are formed. 3 and 4 are a cross-sectional view at a position corresponding to line AA 'in FIG. 2 and a cross-sectional view at a position corresponding to line BB' in FIG. 2, respectively. FIG. 5 is a plan view showing a two-dimensional wiring layout of the TFT array substrate. In these figures, the scale of each layer and each member is made different in order to make each layer and each member a size recognizable in the drawings.

【0044】図1において、液晶パネルの画面表示領域
において、マトリクス状に形成された複数の画素の各々
には、画素電極9aを制御するための画素スイッチング
用のTFT30が形成されており、画素信号を供給する
データ線6aが当該TFT30のソースに電気的に接続
されている。データ線6aに書き込む画素信号S1、S
2・・・Snは、この順に線順次に供給しても構わない
し、相隣接する複数のデータ線6a同士に対して、グル
ープ毎に供給するようにしてもよい。また、TFT30
のゲートには走査線3aが電気的に接続されており、所
定のタイミングで、走査線3aにパルス的に走査信号G
1、G2・・・Gmを、この順に線順次で印加するよう
に構成されている。画素電極9aは、TFT30のドレ
インに電気的に接続されており、スイッチング素子であ
るTFT30を一定期間だけそのオン状態とすることに
より、データ線6aから供給される画素信号S1、S2
・・・Snを各画素に所定のタイミングで書き込む。こ
のようにして画素電極9aを介して液晶に書き込まれた
所定レベルの画素信号S1、S2、・・・Snは、後述
する対向基板に形成された対向電極との間で一定期間保
持される。液晶は、印加される電圧レベルにより分子集
合の配向や秩序が変化することにより、光を変調し、階
調表示を可能にする。ノーマリーホワイトモードであれ
ば、印加された電圧に応じて入射光がこの液晶部分を通
過不可能とされ、ノーマリーブラックモードであれば、
印加された電圧に応じて入射光がこの液晶部分を通過可
能とされる。その結果、全体として液晶パネルからは画
素信号に応じたコントラストを持つ光が出射する。
In FIG. 1, in a screen display area of a liquid crystal panel, a plurality of pixels formed in a matrix form each have a pixel switching TFT 30 for controlling a pixel electrode 9a. Is electrically connected to the source of the TFT 30. Pixel signals S1 and S to be written to the data line 6a
2... Sn may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. Also, the TFT 30
The scanning line 3a is electrically connected to the gate of the scanning line 3a, and the scanning signal G is pulsed to the scanning line 3a at a predetermined timing.
1, G2... Gm are applied in this order in a line-sequential manner. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and when the TFT 30 serving as a switching element is turned on for a certain period, the pixel signals S1 and S2 supplied from the data line 6a are turned on.
... Sn is written into each pixel at a predetermined timing. The pixel signals S1, S2,... Sn of a predetermined level written in the liquid crystal via the pixel electrodes 9a in this manner are held for a certain period between the electrodes and a counter electrode formed on a counter substrate described later. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. In the case of the normally white mode, incident light is not allowed to pass through this liquid crystal portion according to the applied voltage, and in the case of the normally black mode,
The incident light can pass through the liquid crystal portion according to the applied voltage. As a result, light having a contrast corresponding to the pixel signal is emitted from the liquid crystal panel as a whole.

【0045】ここで、保持された画素信号がリークする
のを防ぐために、画素電極9と対向電極とに間に形成さ
れる液晶容量と並列に蓄積容量70を付加することがあ
る。例えば、画素電極9aの電圧は、ソース電圧が印加
された時間よりも3桁も長い時間だけ蓄積容量70によ
り保持される。これにより、電荷の保持特性は改善さ
れ、コントラスト比の高い液晶パネル100が実現でき
る。なお、蓄積容量70を形成する方法としては、容量
を形成するための配線である容量線3bとの間に形成す
る場合、あるいは前段の走査線3aとの間に形成する場
合もいずれであってもよい。
Here, in order to prevent the held pixel signal from leaking, a storage capacitor 70 may be added in parallel with a liquid crystal capacitor formed between the pixel electrode 9 and the counter electrode. For example, the voltage of the pixel electrode 9a is held by the storage capacitor 70 for a time that is three orders of magnitude longer than the time during which the source voltage is applied. Thereby, the charge retention characteristics are improved, and the liquid crystal panel 100 having a high contrast ratio can be realized. The method of forming the storage capacitor 70 may be either the case where the storage capacitor 70 is formed between the capacitor line 3b which is a wiring for forming a capacitor or the case where the storage capacitor 70 is formed between the storage line 70 and the preceding scanning line 3a. Is also good.

【0046】図2において、液晶パネルのTFTアレイ
基板上には、マトリクス状に複数の透明な画素電極9a
(点線部9a′により輪郭が示されている。)が各画素
毎に形成され、画素電極9aの縦横の境界領域に沿って
データ線6a、走査線3aおよび容量線3bが形成され
ている。データ線6aは、コンタクトホール5を介して
ポリシリコン膜からなる半導体層1aのうち後述のソー
ス領域に電気的に接続されており、画素電極9aは、コ
ンタクトホール8を介して半導体層1aのうち後述のド
レイン領域に電気的に接続されている。また、半導体層
1aのうち後述のチャネル形成用領域(図中右下がりの
斜線の領域)に対向するように走査線3a(ゲート電
極)が通っている。
In FIG. 2, a plurality of transparent pixel electrodes 9a are arranged in a matrix on a TFT array substrate of a liquid crystal panel.
(A contour is shown by a dotted line portion 9a ') is formed for each pixel, and a data line 6a, a scanning line 3a, and a capacitance line 3b are formed along a vertical and horizontal boundary region of the pixel electrode 9a. The data line 6a is electrically connected to a source region to be described later in the semiconductor layer 1a made of a polysilicon film via the contact hole 5, and the pixel electrode 9a is connected to the source layer in the semiconductor layer 1a via the contact hole 8. It is electrically connected to a drain region described later. In addition, the scanning line 3a (gate electrode) passes through the semiconductor layer 1a so as to face a channel formation region described later (a hatched region inclined downward to the right in the figure).

【0047】図3および図4に示すように、液晶パネル
100は、TFTアレイ基板10(第1の基板)と、こ
れに対向配置される対向基板20(第2の基板)とを備
えている。TFTアレイ基板10は、例えば石英基板か
らなり、対向基板20は例えばガラス基板や石英基板か
らなる。TFTアレイ基板10には、画素電極9aが設
けられており、その上側には、ラビング処理等の所定の
配向処理が施された配向膜(図示せず。)が形成されて
いる。画素電極9aは、たとえば、ITO膜(インジウ
ム・ティン・オキサイド膜)等の透明な導電性薄膜から
なる。また配向膜は例えば、ポリイミド薄膜などの有機
薄膜からなる。
As shown in FIGS. 3 and 4, the liquid crystal panel 100 includes a TFT array substrate 10 (first substrate) and an opposing substrate 20 (second substrate) disposed opposite to the TFT array substrate 10. . The TFT array substrate 10 is made of, for example, a quartz substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate. A pixel electrode 9a is provided on the TFT array substrate 10, and an alignment film (not shown) on which a predetermined alignment process such as a rubbing process has been performed is formed above the pixel electrode 9a. The pixel electrode 9a is made of, for example, a transparent conductive thin film such as an ITO film (indium tin oxide film). The alignment film is made of, for example, an organic thin film such as a polyimide thin film.

【0048】TFTアレイ基板10には、各画素電極9
aに隣接する位置に、各画素電極9aをスイッチング制
御する画素スイッチング用のTFT30が形成されてい
る。このTFT30は、LDD(Lightly Doped Drai
n)構造を有しており、走査線3a(ゲート電極)、走
査線3aから供給される走査信号の電界によりチャネル
が形成される半導体膜1aのチャネル形成用領域1
a′、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜2、データ線6a(ソース電極)、半導体層1aの
低濃度ソース領域(ソース側LDD領域)1b並びに低
濃度ドレイン領域(ドレイン側LDD領域)1c、およ
び半導体層1aの高濃度ソース領域1d並びに高濃度ド
レイン領域1eを備えている。高濃度ドレイン領域1e
には、複数の画素電極9aのうちの対応する1つが電気
的に接続されている。ソース領域1b並びに1d、およ
びドレイン領域1c並びに1eは、後述のように、半導
体層1aにおいてn型のチャネルを形成するか、あるい
はp型のチャネルを形成するかに応じて所定濃度のn型
用またはp型用のドーパントがドープされることにより
形成されている。n型チャネルのTFTは、動作速度が
速いという利点があり、画素スイッチング用のTFTと
して用いられることが多い。
Each pixel electrode 9 is provided on the TFT array substrate 10.
A pixel switching TFT 30 for controlling switching of each pixel electrode 9a is formed at a position adjacent to a. This TFT 30 is an LDD (Lightly Doped Drai).
n) The channel forming region 1 of the semiconductor film 1a having a structure, in which a channel is formed by a scanning line 3a (gate electrode) and an electric field of a scanning signal supplied from the scanning line 3a.
a ', a gate insulating film 2 for insulating the scanning line 3a from the semiconductor layer 1a, a data line 6a (source electrode), a lightly doped source region (source side LDD region) 1b and a lightly doped drain region (drain side) of the semiconductor layer 1a. LDD region) 1c, and a high concentration source region 1d and a high concentration drain region 1e of the semiconductor layer 1a. High concentration drain region 1e
, A corresponding one of the plurality of pixel electrodes 9a is electrically connected. As described later, the source regions 1b and 1d and the drain regions 1c and 1e have a predetermined concentration for the n-type depending on whether an n-type channel or a p-type channel is formed in the semiconductor layer 1a. Alternatively, it is formed by doping a p-type dopant. An n-type channel TFT has the advantage of a high operating speed, and is often used as a TFT for pixel switching.

【0049】本形態において、データ線6a(ソース電
極)は、アルミニウム等の金属膜や金属シリサイド等の
合金膜等から構成されている。また、走査線3a(ゲー
ト電極)、ゲート絶縁膜2および下地保護膜12の上に
は、高濃度ソース領域1dへ通じるコンタクトホール5
および高濃度ドレイン領域1eへ通じるコンタクトホー
ル8が各々形成された第1層間絶縁膜4が形成されてい
る。このソース領域1dへのコンタクトホール5を介し
て、データ線6a(ソース電極)は高濃度ソース領域1
dに電気的に接続されている。さらに、データ線6a
(ソース電極)および第1層間絶縁膜4の上には第2層
間絶縁膜7a(下層側層間絶縁膜)が形成され、この第
2層間絶縁膜7aの上には第3層間絶縁膜7b(上層側
層間絶縁膜)が形成されている。ここで、画素電極9a
は、第3層間絶縁膜7bの上に形成されているので、第
2層間絶縁膜7aおよび第3層間絶縁膜7bには高濃度
ドレイン領域1eに通じるコンタクトホール8が形成さ
れている。従って、高濃度ドレイン領域1eへのコンタ
クトホール8を介して画素電極9aは高濃度ドレイン領
域1eに電気的に接続されている。なお、画素電極9a
と高濃度ドレイン領域1eとは、データ線6aと同時形
成されたアルミニウム電極や走査線3bと同時形成され
たポリシリコン電極を中継して電気的接続するようにし
ても良い。
In this embodiment, the data line 6a (source electrode) is formed of a metal film such as aluminum or an alloy film such as metal silicide. In addition, a contact hole 5 leading to the high-concentration source region 1d is formed on the scanning line 3a (gate electrode), the gate insulating film 2, and the underlying protective film 12.
And a first interlayer insulating film 4 in which a contact hole 8 leading to the high-concentration drain region 1e is formed. The data line 6a (source electrode) is connected to the high-concentration source region 1 through the contact hole 5 to the source region 1d.
d. Further, the data line 6a
On the (source electrode) and the first interlayer insulating film 4, a second interlayer insulating film 7a (lower interlayer insulating film) is formed. On the second interlayer insulating film 7a, a third interlayer insulating film 7b ( An upper-layer interlayer insulating film) is formed. Here, the pixel electrode 9a
Is formed on the third interlayer insulating film 7b, the contact holes 8 are formed in the second interlayer insulating film 7a and the third interlayer insulating film 7b so as to communicate with the high-concentration drain region 1e. Therefore, the pixel electrode 9a is electrically connected to the high-concentration drain region 1e through the contact hole 8 to the high-concentration drain region 1e. The pixel electrode 9a
The high concentration drain region 1e may be electrically connected to the aluminum electrode formed simultaneously with the data line 6a or the polysilicon electrode formed simultaneously with the scanning line 3b.

【0050】ここで、TFT30は、好ましくは上述の
ようにLDD構造をもつが、低濃度ソース領域1bおよ
び低濃度ドレイン領域1cに相当する領域に不純物イオ
ンの打ち込みを行わないオフセット構造を有していても
よい。また、TFT30は、ゲート電極3aをマスクと
して高濃度で不純物イオンを打ち込み、自己整合的に高
濃度ソースおよびドレイン領域を形成したセルフアライ
ン型のTFTであってもよい。なお、本形態では、TF
T30のゲート電極(データ線3a)をソース−ドレイ
ン領域1bおよび1e間に1個のみ配置したシングルゲ
ート構造としたが、これらの間に2個以上のゲート電極
を配置してもよい。この際、各々のゲート電極には同一
の信号が印加されるようにする。このようにデュアルゲ
ート(ダブルゲート)或いはトリプルゲート以上でTF
Tを構成すれば、チャネルとソース−ドレイン領域接合
部のリーク電流を防止でき、オフ時の電流を低減するこ
とが出来る。これらのゲート電極の少なくとも1個をL
DD構造或いはオフセット構造にすれば、さらにオフ電
流を低減でき、安定したスイッチング素子を得ることが
出来る。
Here, the TFT 30 preferably has the LDD structure as described above, but has an offset structure in which impurity ions are not implanted into regions corresponding to the low-concentration source region 1b and the low-concentration drain region 1c. You may. Further, the TFT 30 may be a self-aligned TFT in which high concentration source and drain regions are formed in a self-aligned manner by implanting impurity ions at a high concentration using the gate electrode 3a as a mask. In the present embodiment, TF
Although only one gate electrode (data line 3a) of T30 is arranged between the source-drain regions 1b and 1e, two or more gate electrodes may be arranged between them. At this time, the same signal is applied to each gate electrode. In this way, the TF is required for dual gate (double gate) or triple gate or more.
With the configuration of T, leakage current at the junction between the channel and the source-drain region can be prevented, and the off-state current can be reduced. At least one of these gate electrodes is L
With a DD structure or an offset structure, the off-state current can be further reduced, and a stable switching element can be obtained.

【0051】本形態では、TFT30のゲート絶縁膜2
をゲート電極3aに対向する位置から延設して誘電体膜
として用いるとともに、半導体1aを延設して第1電極
1fとし、さらにこれらに対向する容量線3bの一部を
第2電極とすることにより、蓄積容量70が構成されて
いる。より詳細には、半導体1aの高濃度ドレイン領域
1eが、データ線6aおよび走査線3aの下にまで延設
されて、同じくデータ線6aおよび走査線3aに沿って
延びる容量線3bにゲート絶縁膜2(誘電体膜)を介し
て対向配置されて、第1電極(半導体層)1fとされて
いる。ここで、蓄積容量70の誘電体としての絶縁膜2
は、高温酸化によりポリシリコン膜上に形成されるTF
T30のゲート絶縁膜2に他ならないので、薄くてかつ
高耐圧の絶縁膜とすることができる。それ故、蓄積容量
70は、比較的小面積で大容量の蓄積容量として構成で
きる。その結果、データ線6a下の領域および走査線3
aに並列する領域(即ち、容量線3bが形成された領
域)という開口領域を外れたスペースを有効に利用し
て、画素電極9aに対する蓄積容量を増大させることが
できる。
In this embodiment, the gate insulating film 2 of the TFT 30
Is extended from a position facing the gate electrode 3a to be used as a dielectric film, a semiconductor 1a is extended to be a first electrode 1f, and a part of the capacitance line 3b opposed to these is a second electrode. Thus, the storage capacitor 70 is configured. More specifically, a high-concentration drain region 1e of the semiconductor 1a is extended below the data line 6a and the scanning line 3a, and a gate insulating film is formed on the capacitance line 3b also extending along the data line 6a and the scanning line 3a. The first electrode (semiconductor layer) 1f is opposed to the first electrode (semiconductor layer) 2 via a dielectric film 2 (dielectric film). Here, the insulating film 2 as a dielectric of the storage capacitor 70
Is a TF formed on a polysilicon film by high-temperature oxidation.
Since it is nothing but the gate insulating film 2 of T30, it can be a thin and high withstand voltage insulating film. Therefore, the storage capacitor 70 can be configured as a large-capacity storage capacitor with a relatively small area. As a result, the region below the data line 6a and the scanning line 3
The storage capacitance for the pixel electrode 9a can be increased by effectively utilizing the space outside the opening region, that is, the region parallel to a (i.e., the region where the capacitance line 3b is formed).

【0052】一方、対向基板20には、その全面に渡っ
て対向電極(共通電極)21が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜(図示せず。)が形成されている。対向電極21
も、たとえば、ITO膜などの透明導電性薄膜からな
る。また、対向基板20の配向膜も、ポリイミド薄膜な
どの有機薄膜からなる。対向基板20には、各画素の開
口領域以外の領域に対向基板側遮光膜23がマトリクス
状に形成される場合がある。このため、対向基板20の
側からの入射光L1はTFT30の半導体層1aのチャ
ネル形成用領域1a′やLDD(Lightly Doped Drain
)領域1b、1cに届くことはない。さらに、対向基
板側遮光膜23は、コントラストの向上、色材の混色防
止などの機能を有する。
On the other hand, a counter electrode (common electrode) 21 is provided on the entire surface of the counter substrate 20, and an alignment film (a predetermined alignment process such as rubbing process) is provided below the counter electrode (common electrode). (Not shown)). Counter electrode 21
Is also made of a transparent conductive thin film such as an ITO film. The alignment film of the counter substrate 20 is also made of an organic thin film such as a polyimide thin film. The opposing substrate 20 may have opposing substrate-side light-shielding films 23 formed in a matrix in a region other than the opening region of each pixel. For this reason, the incident light L1 from the side of the counter substrate 20 is applied to the channel forming region 1a 'of the semiconductor layer 1a of the TFT 30 or the LDD (Lightly Doped Drain
) It does not reach the areas 1b and 1c. Further, the opposing substrate-side light-shielding film 23 has functions such as improvement of contrast and prevention of color mixture of color materials.

【0053】このように構成したTFTアレイ基板10
と対向基板20とは、画素電極9aと対向電極21とが
対面するように配置され、かつ、これらの基板間には、
後述するのシール材により囲まれた空間内に液晶50が
封入され、挟持される。液晶50は、画素電極9aから
の電界が印加されていない状態で配向膜により所定の配
向状態をとる。液晶50は、例えば一種または数種のネ
マティック液晶を混合したものなどからなる。なお、シ
ール材は、TFTアレイ基板10と対向基板20とをそ
れらの周辺で貼り合わせるための光硬化樹脂や熱硬化性
樹脂などからなる接着剤であり、両基板間の距離を所定
値とするためのグラスファイバー或いはガラスビーズ等
のスペーサがギャップ材が配合されている。
The TFT array substrate 10 thus configured
And the opposing substrate 20 are arranged so that the pixel electrode 9a and the opposing electrode 21 face each other, and between these substrates,
The liquid crystal 50 is sealed and held in a space surrounded by a sealing material described later. The liquid crystal 50 assumes a predetermined alignment state by the alignment film in a state where no electric field is applied from the pixel electrode 9a. The liquid crystal 50 is composed of, for example, one or a mixture of several types of nematic liquid crystals. Note that the sealing material is an adhesive made of a photocurable resin or a thermosetting resin for bonding the TFT array substrate 10 and the opposing substrate 20 around the periphery thereof, and the distance between the two substrates is a predetermined value. The gap material is mixed with a spacer such as glass fiber or glass beads for the purpose.

【0054】このように構成した液晶パネル100にお
いて、TFTアレイ基板10は図5に示すように構成さ
れる。すなわち、TFTアレイ基板10には、データ線
駆動回路101および走査線駆動回路104も形成さ
れ、これらのデータ線駆動回路101および走査線駆動
回路104はそれぞれ、複数のデータ線6a、走査線3
aおよび容量線3bに各々電気的に接続されている。ま
た、TFTアレイ基板10にはサンプリング回路105
が形成され、このサンプリング回路105には、図示し
ない制御回路から即時表示可能な形式に変換された画像
信号が画像信号線106を介して供給されている。従っ
て、走査線駆動回路104がパルス的に走査線3aに順
番に走査信号を送るのに合わせて、データ線駆動回路1
01はサンプリング回路105を駆動し、画像信号に応
じた信号電圧をデータ線6aに送る。
In the liquid crystal panel 100 thus configured, the TFT array substrate 10 is configured as shown in FIG. That is, the data line driving circuit 101 and the scanning line driving circuit 104 are also formed on the TFT array substrate 10, and the data line driving circuit 101 and the scanning line driving circuit 104 are provided with a plurality of data lines 6a and scanning lines 3 respectively.
a and the capacitor line 3b. The TFT array substrate 10 includes a sampling circuit 105.
The sampling circuit 105 is supplied with an image signal converted from a control circuit (not shown) into a format that can be immediately displayed via an image signal line 106. Therefore, in accordance with the scanning line driving circuit 104 sequentially sending the scanning signals to the scanning lines 3a in a pulsed manner, the data line driving circuit 1
01 drives the sampling circuit 105 and sends a signal voltage corresponding to the image signal to the data line 6a.

【0055】その結果、各画素では、図1、図3および
図4において、画素信号S1、S2、・・・Snが画素
電極9aと対向基板20の対向電極21との間で一定期
間保持され、液晶50は、画素毎に印加される電圧レベ
ルにより分子集合の配向や秩序が変化する。それ故、た
とえば、対向基板20の側から入射した光(入射光L
1)のうち、通過可能な液晶部分に入射された光のみ
が、TFTアレイ基板10の側から出射されてくるの
で、所定の表示を行うことができる。
As a result, in each pixel, in FIGS. 1, 3 and 4, the pixel signals S1, S2,... Sn are held for a certain period between the pixel electrode 9a and the counter electrode 21 of the counter substrate 20. In the liquid crystal 50, the orientation and order of the molecular assembly change depending on the voltage level applied to each pixel. Therefore, for example, light incident from the side of the counter substrate 20 (incident light L
In 1), only the light incident on the liquid crystal portion that can pass through is emitted from the TFT array substrate 10 side, so that a predetermined display can be performed.

【0056】(遮光膜の構成)このように構成した液晶
パネル100において、図2に示すように、隣接する画
素電極9aの境界領域にはデータ線6a、走査線3aお
よび容量線3bが通っているものの、これらの配線を通
して、あるいはこれらの配線と画素電極9aとの隙間を
通って光が漏れると、表示の品位を低下させてしまう。
そこで、本形態では、各画素電極9aの縦横の境界領域
に沿って遮光膜11aを形成してある。この遮光膜11
aは、平面的には、半導体層1aのチャネル形成用領域
を含むTFT30の形成領域、データ線6a、走査線3
aおよび容量線3bとTFTアレイ基板10の側から見
て各々重なる位置に形成されている。
(Configuration of Light-Shielding Film) In the liquid crystal panel 100 thus configured, as shown in FIG. 2, a data line 6a, a scanning line 3a and a capacitor line 3b pass through a boundary region between adjacent pixel electrodes 9a. However, if light leaks through these wirings or through a gap between these wirings and the pixel electrode 9a, the display quality will be degraded.
Therefore, in the present embodiment, the light-shielding film 11a is formed along the vertical and horizontal boundary regions of each pixel electrode 9a. This light shielding film 11
a is a plane in which the TFT 30 is formed including the channel forming region of the semiconductor layer 1 a, the data line 6 a, and the scanning line 3.
a and the capacitance line 3b are formed at positions overlapping with each other when viewed from the TFT array substrate 10 side.

【0057】この遮光膜11aを形成するにあたって
は、図3および図4に示すように、TFT30、遮光膜
11aおよび画素電極9aは、それぞれの間に第2層間
絶縁膜7a(下層側層間絶縁膜)および第3層間絶縁膜
7b(上層側層間絶縁膜)を介在させてこの順にTFT
アレイ基板10上に形成される。すなわち、TFT30
のソース電極であるデータ線6aは第2層間絶縁膜7a
で覆われ、この第2層間絶縁膜7a上に遮光膜11aが
形成されている。また、遮光膜11aは第3層間絶縁膜
7bで覆われ、この第3層間絶縁膜7b上に画素電極9
aが形成されている。
In forming the light-shielding film 11a, as shown in FIGS. 3 and 4, the TFT 30, the light-shielding film 11a and the pixel electrode 9a are provided between the second interlayer insulating film 7a (the lower interlayer insulating film). ) And the third interlayer insulating film 7b (upper-layer interlayer insulating film).
It is formed on the array substrate 10. That is, the TFT 30
The data line 6a which is the source electrode of the second
And a light shielding film 11a is formed on the second interlayer insulating film 7a. The light-shielding film 11a is covered with a third interlayer insulating film 7b, and the pixel electrode 9 is formed on the third interlayer insulating film 7b.
a is formed.

【0058】このように構成した液晶パネル100にお
いて、対向基板20の側から光(入射光L1)が入射し
たとき、各画素電極9aの境界領域に照射された光は遮
光膜11aで反射されるので、各画素電極9aの境界領
域を通ってTFTアレイ基板10の側から漏れることが
ない。従って、画素電極9aの境界領域からの光の漏れ
がないので、品位の高い表示を行うことができる。
In the liquid crystal panel 100 configured as described above, when light (incident light L1) enters from the side of the counter substrate 20, the light applied to the boundary region of each pixel electrode 9a is reflected by the light shielding film 11a. Therefore, there is no leakage from the TFT array substrate 10 side through the boundary region of each pixel electrode 9a. Therefore, since light does not leak from the boundary region of the pixel electrode 9a, high-quality display can be performed.

【0059】ここで、遮光膜11aの上面には、対向基
板20の側からの光(入射光L1)のうち、各画素電極
9aの境界領域に照射された光を、その両側に形成され
ている画素電極9aに向けて反射光L1′として反射、
入射させる傾斜面あるいは湾曲面からなる反射面111
が形成されている。すなわち、遮光膜11aは、幅方向
における中央から両側に向けて膜厚が連続的に薄くなっ
ているので、遮光面11aの上面の両端部分には反射面
111が形成されている。このため、各画素電極9aの
境界領域に照射された光は遮光膜11aで反射されて
も、遮光膜11aの反射面111に照射された光は画素
電極9aに向けて反射、入射する。従って、遮光膜11
aの反射面111で反射された光は、TFTアレイ基板
10の側に出射され、表示に寄与することになる。ま
た、遮光膜11aの反射面111で対向基板20の方に
反射された光は、対向基板側遮光膜23で反射され、反
射光LL1′として画素電極9aに入射するので、表示
に寄与することになる。それ故、画素電極9aの境界領
域から光が漏れてくるのを防止でき、かつ、入射した光
の利用効率を高めることができるので、明るい表示を行
うことができる。また、画素電極9aの境界領域から光
が漏れてくるのをより確実に防止するために遮光膜11
aを幅広に形成してもよい。この場合でも、入射した光
の利用効率が低下しないので、明るい表示を行うことが
できる。よって、品位が高くて、明るい表示を行うこと
ができる。
Here, of the light (incident light L1) from the opposite substrate 20 side, the light applied to the boundary region of each pixel electrode 9a is formed on both sides of the upper surface of the light shielding film 11a. Reflected light L1 ′ toward the pixel electrode 9a
Reflecting surface 111 made of an inclined surface or a curved surface for incidence
Are formed. That is, since the light-shielding film 11a has a continuously decreasing thickness from the center in the width direction to both sides, the reflection surfaces 111 are formed at both ends of the upper surface of the light-shielding surface 11a. For this reason, even if the light applied to the boundary region of each pixel electrode 9a is reflected by the light shielding film 11a, the light applied to the reflection surface 111 of the light shielding film 11a is reflected and incident toward the pixel electrode 9a. Therefore, the light shielding film 11
The light reflected by the reflection surface 111a is emitted toward the TFT array substrate 10 and contributes to display. Further, the light reflected by the reflection surface 111 of the light-shielding film 11a toward the counter substrate 20 is reflected by the counter substrate-side light-shielding film 23 and enters the pixel electrode 9a as reflected light LL1 ', which contributes to display. become. Therefore, light can be prevented from leaking from the boundary region of the pixel electrode 9a, and the utilization efficiency of incident light can be increased, so that bright display can be performed. Further, in order to more reliably prevent light from leaking from the boundary region of the pixel electrode 9a, the light shielding film 11 is used.
a may be formed wide. Even in this case, since the utilization efficiency of the incident light does not decrease, a bright display can be performed. Therefore, high-quality and bright display can be performed.

【0060】(液晶パネルの製造方法)このように構成
した液晶パネル100のうち、TFTアレイ基板10の
製造方法について、図6ないし図10を参照して説明す
る。
(Method of Manufacturing Liquid Crystal Panel) A method of manufacturing the TFT array substrate 10 in the liquid crystal panel 100 thus configured will be described with reference to FIGS.

【0061】図6ないし図10は、いずれも本形態のT
FTアレイ基板10の製造方法を示す工程断面図であ
る。なお、図6ないし図10には、図2のA−A′線に
相当する位置での断面、およびB−B′線に相当する位
置での断面のうちの半分に相当する部分の断面を表して
ある。
FIG. 6 to FIG. 10 show the T
FIG. 7 is a process cross-sectional view illustrating the method of manufacturing the FT array substrate 10. 6 to 10 show cross sections at a position corresponding to the line AA ′ in FIG. 2 and a cross section of a half of the cross section at a position corresponding to the line BB ′ in FIG. It is shown.

【0062】図6(a)に示すように、石英基板、ハー
ドガラス等のTFTアレイ基板10を用意する。TFT
アレイ基板10については、N2 (窒素)等の不活性ガ
ス雰囲気且つ約900℃〜約1300℃の高温でアニー
ル処理し、後に実施される高温プロセスにおいて歪みが
少なくなるように前処理しておくことが好ましい。即
ち、製造プロセスにおける最高温度に合わせて予めTF
Tアレイ基板10を同じ温度かそれ以上で熱処理してお
く。
As shown in FIG. 6A, a TFT array substrate 10 such as a quartz substrate or hard glass is prepared. TFT
The array substrate 10 is annealed in an inert gas atmosphere such as N 2 (nitrogen) and at a high temperature of about 900 ° C. to about 1300 ° C., and is pre-processed to reduce distortion in a high-temperature process performed later. Is preferred. That is, TF is set in advance according to the maximum temperature in the manufacturing process.
The T array substrate 10 is heat-treated at the same temperature or higher.

【0063】次に、TFTアレイ基板10の上に、例え
ば、常圧又は減圧CVD法等によりTEOS(テトラ・
エチル・オルソ・シリケート)ガス、TEB(テトラ・
エチル・ポートレート)ガス、TMOP(テトラ・メチ
ル・オキシ・フォスレート)ガス等を用いて、NSG
(ノンシリケートガラス)、PSG(リンシリケートガ
ラス)、BSG(ボロンシリケートガラス)、BPSG
(ボロンリンシリケートガラス)などのシリケートガラ
ス膜、 窒化シリコン膜や酸化シリコン膜等からなる下地
保護膜12を形成する。この下地保護膜12の層厚は、
例えば、約5000オングストローム〜約20000オ
ングストロームとする。
Next, on the TFT array substrate 10, for example, TEOS (tetra-
Ethyl ortho silicate gas, TEB
NSG using Ethyl (Portrait) gas, TMOP (Tetra methyl oxy phosphate) gas, etc.
(Non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG
A silicate glass film such as (boron phosphorus silicate glass), a base protective film 12 made of a silicon nitride film, a silicon oxide film, or the like is formed. The thickness of the underlayer protective film 12 is
For example, the range is about 5000 Å to about 20,000 Å.

【0064】次に、下地保護膜12の上に、約450℃
〜約550℃、好ましくは約500℃の比較的低温環境
中で、流量約400cc/min〜約600cc/mi
nのモノシランガス、ジシランガス等を用いた減圧CV
D(例えば、圧力約20〜40PaのCVD)により、
アモルファスシリコン膜を形成する。その後、窒素雰囲
気中で、約600℃〜約700℃にて約1時間〜約10
時間、好ましくは、約4時間〜約6時間のアニール処理
を施することにより、ポリシリコン膜1を約500オン
グストローム〜約2000オングストロームの厚さ、好
ましくは約1000オングストロームの厚さとなるまで
固相成長させる。
Next, a temperature of about 450 ° C.
Flow rate of about 400 cc / min to about 600 cc / mi in a relatively low temperature environment of about 550 ° C., preferably about 500 ° C.
n reduced pressure CV using monosilane gas, disilane gas, etc.
D (for example, CVD at a pressure of about 20 to 40 Pa)
An amorphous silicon film is formed. Then, in a nitrogen atmosphere at about 600 ° C. to about 700 ° C. for about 1 hour to about 10 hours.
The polysilicon film 1 is solid-phase grown to a thickness of about 500 angstroms to about 2000 angstroms, preferably about 1000 angstroms, by performing an annealing process for about 4 hours to about 6 hours. Let it.

【0065】この際、画素スイッチング用のTFT30
をnチャネル型とする場合には、当チャネル形成用領域
にSb(アンチモン)、As(砒素)、P(リン)など
のV族元素のドーパンドを僅かにイオン注入等によりド
ープしてもよい。また、画素スイッチング用TFT30
をpチャネル型とする場合には、B(ボロン)、Ga
(ガリウム)、In(インジウム)などのIII 族元素の
ドーパンドを僅かにイオン注入等によりドープしても良
い。なお、アモルファスシリコン膜を経ないで、減圧C
VD法等によりポリシリコン膜1を直接形成しても良
い。あるいは、減圧CVD法等により堆積したポリシリ
コン層にシリコンイオンを打ち込んで一旦非晶質化(ア
モルファス化)し、その後アニール処理等により再結晶
化させてポリシリコン膜1を形成しても良い。
At this time, the pixel switching TFT 30
May be doped with a group V element such as Sb (antimony), As (arsenic), or P (phosphorus) by ion implantation or the like. The pixel switching TFT 30
Is a p-channel type, B (boron), Ga
A dopant of a group III element such as (gallium) or In (indium) may be slightly doped by ion implantation or the like. In addition, without passing through the amorphous silicon film,
The polysilicon film 1 may be directly formed by a VD method or the like. Alternatively, the polysilicon film 1 may be formed by implanting silicon ions into a polysilicon layer deposited by a low-pressure CVD method or the like to make the polysilicon film amorphous once (amorphization), and then recrystallize by annealing or the like.

【0066】次に、図6(b)に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、図2に示し
たパターンの半導体層1aを形成する。即ち、データ線
6a下で容量線3bが形成される領域、および走査線3
aに沿って容量線3bが形成される領域には、TFT3
0を構成する半導体層1aから延設された第1電極(半
導体層)1fを形成する。
Next, as shown in FIG. 6B, a semiconductor layer 1a having the pattern shown in FIG. 2 is formed by a photolithography process, an etching process, and the like. That is, the region where the capacitance line 3b is formed below the data line 6a and the scanning line 3
The area where the capacitance line 3b is formed along
First, a first electrode (semiconductor layer) 1f extending from the semiconductor layer 1a constituting 0 is formed.

【0067】次に、図6(c)に示すように、TFT3
0を構成する半導体層1aと共に第1電極(半導体層)
1fを約900℃〜約1300℃の温度、好ましくは約
1000℃の温度により熱酸化することにより、約30
0オングストロームの比較的薄い熱酸化シリコン膜を形
成し、さらに減圧CVD法等により高温酸化シリコン膜
(HTO膜)や窒化シリコン膜を約500オングストロ
ームの比較的薄い厚さに堆積し、多層構造を持つゲート
絶縁膜2、および蓄積容量形成用の誘電体膜を形成す
る。この結果、第1電極1f(半導体層1a)の厚さ
は、約300オングストローム〜約1500オングスト
ロームの厚さ、好ましくは約350オングストローム〜
約500オングストロームの厚さとなり、容量形成用の
誘電体膜(ゲート絶縁膜2)の厚さは、約200オング
ストローム〜約1500オングストロームの厚さ、好ま
しくは約300オングストローム〜約1000オングス
トロームの厚さとなる。このように高温熱酸化時間を短
くすることにより、8インチ程度の大型ウエーハを使用
する場合に熱による反りを防止することが出来る。但
し、ポリシリコン層1に対する熱酸化のみで単一層構造
を持つゲート絶縁膜2を形成してもよい。また、この工
程では、第1電極1fとなる半導体層部分に、例えば、
Pイオンをドーズ量約3×1012/cm2でドープして
低抵抗化させておく。
Next, as shown in FIG.
0 together with the semiconductor layer 1a constituting the first electrode (semiconductor layer)
By thermally oxidizing 1f at a temperature of about 900 ° C. to about 1300 ° C., preferably about 1000 ° C., about 30 ° C.
A relatively thin thermal oxide film of 0 Å is formed, and a high-temperature silicon oxide film (HTO film) or a silicon nitride film is deposited by a low pressure CVD method or the like to a relatively thin thickness of about 500 Å to have a multilayer structure. A gate insulating film 2 and a dielectric film for forming a storage capacitor are formed. As a result, the first electrode 1f (semiconductor layer 1a) has a thickness of about 300 Å to about 1500 Å, preferably about 350 Å.
The thickness is about 500 angstroms, and the thickness of the dielectric film (gate insulating film 2) for forming the capacitor is about 200 angstroms to about 1500 angstroms, preferably about 300 angstroms to about 1000 angstroms. . By shortening the high-temperature thermal oxidation time in this way, it is possible to prevent warpage due to heat when using a large wafer of about 8 inches. However, the gate insulating film 2 having a single-layer structure may be formed only by thermal oxidation of the polysilicon layer 1. In this step, for example, the semiconductor layer portion serving as the first electrode
P ions are doped at a dose of about 3 × 10 12 / cm 2 to lower the resistance.

【0068】次に、図6(d)に示すように、減圧CV
D法等によりポリシリコン層3を堆積した後、リン
(P)を熱拡散し、ポリシリコン膜3を導電化する。又
は、Pイオンをポリシリコン膜3の成膜と同時に導入し
たドープトシリコン膜を用いても良い。
Next, as shown in FIG.
After the polysilicon layer 3 is deposited by the D method or the like, phosphorus (P) is thermally diffused to make the polysilicon film 3 conductive. Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film 3 may be used.

【0069】次に、図7(a)に示すように、レジスト
マスクを用いたフォトリソグラフィ工程、エッチング工
程等により、図2に示したパターンの走査線3a(ゲー
ト電極)および容量線3bを形成する。これらの容量線
3bおよび走査線3aの層厚は、例えば、約3500オ
ングストロームである。
Next, as shown in FIG. 7A, a scanning line 3a (gate electrode) and a capacitor line 3b having the pattern shown in FIG. 2 are formed by a photolithography process using a resist mask, an etching process and the like. I do. The layer thickness of these capacitance lines 3b and scanning lines 3a is, for example, about 3500 angstroms.

【0070】次に、図7(b)に示すように、図3に示
したTFT30をLDD構造を持つnチャネル型のTF
Tとする場合、半導体層1aに、まず低濃度ソース領域
1bおよび低濃度ドレイン領域1cを形成するために、
走査線3a(ゲート電極)を拡散マスクとして、Pなど
のV族元素のドーパント200を低濃度で(例えば、P
イオンを1×1013/cm2 〜3×1013/cm2 のド
ース量にて)ドープする。これにより走査線3a(ゲー
ト電極)下の半導体層1aは、チャネル形成用領域1
a′となる。この不純物のドープにより容量線3bおよ
び走査線3aも低抵抗化される。
Next, as shown in FIG. 7B, the TFT 30 shown in FIG. 3 is replaced with an n-channel type TF having an LDD structure.
In the case of T, in order to first form the low concentration source region 1b and the low concentration drain region 1c in the semiconductor layer 1a,
Using the scanning line 3a (gate electrode) as a diffusion mask, a dopant 200 of a group V element such as P is used at a low concentration (for example, P
The ions are doped (at a dose of 1 × 10 13 / cm 2 to 3 × 10 13 / cm 2 ). As a result, the semiconductor layer 1a below the scanning line 3a (gate electrode) is
a '. The resistance of the capacitance line 3b and the scanning line 3a is also reduced by the impurity doping.

【0071】続いて、図7(c)に示すように、TFT
30の高濃度ソース領域1dおよび高濃度ドレイン領域
1eを形成するために、走査線3a(ゲート電極)より
も幅の広いマスクでレジストマスク202を走査線3a
(ゲート電極)上に形成した後、同じくPなどのV族元
素のドーパンド201を高濃度で(例えば、Pイオンを
1〜3×1015/cm2 のドース量にて)ドープする。
また、TFT30をpチャネル型とする場合、半導体層
1aに、低濃度ソース領域1bおよび低濃度ドレイン領
域1c並びに高濃度ソース領域1dおよび高濃度ドレイ
ン領域1eを形成するために、BなどのIII 族元素のド
ーパンドを用いてドープする。なお、低濃度のドープを
行わずに、オフセット構造のTFTとしても良く、走査
線3a(ゲート電極)をマスクとして、Pイオン、Bイ
オン等を用いたイオン注入技術によりセルフアライン型
のTFTとしても良い。この不純物のドープにより容量
線3bおよび走査線3aはさらに低抵抗化する。
Subsequently, as shown in FIG.
In order to form 30 high-concentration source regions 1d and high-concentration drain regions 1e, a resist mask 202 is formed using a mask wider than the scanning lines 3a (gate electrodes).
After being formed on the (gate electrode), a dopant 201 of a group V element such as P is also doped at a high concentration (for example, P ions at a dose of 1 to 3 × 10 15 / cm 2 ).
In the case where the TFT 30 is of a p-channel type, in order to form a low-concentration source region 1b and a low-concentration drain region 1c and a high-concentration source region 1d and a high-concentration drain region 1e in the semiconductor layer 1a, a group III such as B is used. Doping using elemental dopant. Note that a TFT having an offset structure may be used without performing low-concentration doping, and a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, or the like using the scanning line 3a (gate electrode) as a mask. good. The resistance of the capacitance line 3b and the scanning line 3a is further reduced by the doping of the impurity.

【0072】これらの工程と同時並行して、nチャネル
型TFTおよびpチャネル型TFTから構成される相補
型構造を持つデータ線駆動回路101および走査線駆動
回路104等の周辺回路(図5参照)をTFTアレイ基
板10上の周辺部に形成する。このように、本実施の形
態において画素スイッチング用TFT30はポリシリコ
ンTFTであるので、画素スイッチング用TFT30の
形成時にほぼ同一工程で、データ線駆動回路101およ
び走査線駆動回路104等の周辺回路を形成することが
でき、製造上有利である。
Simultaneously with these steps, peripheral circuits such as a data line driving circuit 101 and a scanning line driving circuit 104 having a complementary structure composed of an n-channel TFT and a p-channel TFT (see FIG. 5). Is formed in a peripheral portion on the TFT array substrate 10. As described above, since the pixel switching TFT 30 is a polysilicon TFT in the present embodiment, peripheral circuits such as the data line driving circuit 101 and the scanning line driving circuit 104 are formed in substantially the same process when the pixel switching TFT 30 is formed. It is advantageous in manufacturing.

【0073】次に、図7(d)に示すように、TFT3
0における走査線3a(ゲート電極)、容量線3bおよ
び走査線3aを覆うように、例えば、常圧又は減圧CV
D法やTEOSガス等を用いて、NSG、PSG、BS
G、BPSGなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等からなる第1層間絶縁膜4を形成
する。第1層間絶縁膜4の層厚は、約5000オングス
トローム〜約15000オングストロームが好ましい。
Next, as shown in FIG.
0 to cover the scanning line 3a (gate electrode), the capacitance line 3b, and the scanning line 3a, for example, normal pressure or reduced pressure CV.
NSG, PSG, BS using D method or TEOS gas
A first interlayer insulating film 4 made of a silicate glass film such as G or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed. The thickness of the first interlayer insulating film 4 is preferably about 5,000 Å to about 15,000 Å.

【0074】次に、高濃度ソース領域1dおよび高濃度
ドレイン領域1eを活性化するために約1000℃のア
ニール処理を20分程度行った後、図7(e)に示すよ
うに、データ線31(ソース電極)に対するコンタクト
ホール5を、反応性エッジング、反応性イオンビームエ
ッジング等のドライエッチングにより、あるいはウエッ
トエッチングにより形成する。
Next, an annealing process at about 1000 ° C. is performed for about 20 minutes to activate the high-concentration source region 1 d and the high-concentration drain region 1 e, and then, as shown in FIG. The contact hole 5 for the (source electrode) is formed by dry etching such as reactive edging or reactive ion beam edging, or by wet etching.

【0075】次に、図8(a)に示すように、第1層間
絶縁層4の上に、スパッタ処理等により、A1等の低抵
抗金属や金属シリサイド等の金属膜6を、約1000オ
ングストローム〜約5000オングストロームの厚さ、
好ましくは約3000オングストロームに堆積する。
Next, as shown in FIG. 8A, a metal film 6 such as a low-resistance metal such as A1 or a metal silicide is formed on the first interlayer insulating layer 4 by sputtering or the like to a thickness of about 1,000 angstroms. ~ 5000 angstroms thick,
Preferably, it deposits at about 3000 angstroms.

【0076】次に、図8(b)に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、データ線6
a(ソース電極)を形成する。
Next, as shown in FIG. 8B, the data lines 6 are formed by a photolithography process, an etching process, and the like.
a (source electrode) is formed.

【0077】次に、図8(c)に示すように、データ線
6a(ソース電極)上を覆うように、例えば、常圧又は
減圧CVD法やTEOSガス等を用いて、NSG、PS
G、BSG、BPSGなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜
7a(下層側層間絶縁膜)を形成する。第2層間絶縁膜
7aの層厚は、約5000オングストローム〜約150
00オングストロームが好ましい。
Next, as shown in FIG. 8C, the NSG, PS, or the like is applied to cover the data line 6a (source electrode) using, for example, normal pressure or low pressure CVD, TEOS gas, or the like.
A second interlayer insulating film 7a (lower interlayer insulating film) made of a silicate glass film such as G, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed. The layer thickness of the second interlayer insulating film 7a is about 5,000 Å to about 150 Å.
00 Å is preferred.

【0078】次に、図9(a)に示すように、第3層間
絶縁膜7aの上に、チタン、クロム、タングステン、タ
ンタル、モリブデン、パラジウム、アルミニウム、これ
らの金属の合金、またはドープトシリコンなどの遮光性
を有する材料からなる薄膜11を、スパッタ法やCVD
法などにより、約1000オングストローム〜約500
0オングストローム程度の層厚、好ましくは約2000
オングストロームの層厚で形成する。
Next, as shown in FIG. 9A, titanium, chromium, tungsten, tantalum, molybdenum, palladium, aluminum, an alloy of these metals, or doped silicon is formed on the third interlayer insulating film 7a. The thin film 11 made of a material having a light-shielding property such as
About 1000 angstroms to about 500
A layer thickness of about 0 angstroms, preferably about 2000
Angstrom layer thickness.

【0079】次に、図9(b)に示すように、薄膜11
上にフォトリソグラフィ技術により遮光膜11aのパタ
ーン(図2参照)に対応するレジストマスク203を形
成する。ここで、レジストマスク203は遮光膜11a
の形成予定領域と略重なる領域を覆うように形成され、
このレジストマスク203の側端縁は、遮光膜11aの
反射面111(図4を参照。)を形成すべき領域に位置
する。
Next, as shown in FIG.
A resist mask 203 corresponding to the pattern of the light shielding film 11a (see FIG. 2) is formed thereon by photolithography. Here, the resist mask 203 is a light shielding film 11a.
Is formed so as to cover a region substantially overlapping with a region to be formed,
The side edge of the resist mask 203 is located in a region where the reflection surface 111 (see FIG. 4) of the light shielding film 11a is to be formed.

【0080】次に、レジストマスク203を介して、薄
膜11に対して、酸素を含むエッチングガスによるドラ
イエッチングを行う。このように、酸素を含むエッチン
グガスを用いて薄膜11をエッチングすると、図9
(b)においてレジストマスク203がエッチングガス
中の酸素によりエッチング(アッシング)されていく様
子を一点鎖線で示すように、レジストマスク203も上
面および側面からエッチングされる。その結果、薄膜1
1のうち、レジストマスク203の側端縁に相当する部
分ほど多くエッチングされる。
Next, dry etching is performed on the thin film 11 through a resist mask 203 using an etching gas containing oxygen. As described above, when the thin film 11 is etched using an etching gas containing oxygen, FIG.
In (b), the resist mask 203 is also etched from the top and side surfaces, as indicated by the dash-dot line in the resist mask 203 being etched (ashed) by oxygen in the etching gas. As a result, the thin film 1
1, the portion corresponding to the side edge of the resist mask 203 is more etched.

【0081】その結果、図9(c)に示すように、薄膜
11からパターニング形成された遮光膜11aにおい
て、レジストマスク203の側端縁に位置していた部分
では膜厚が連続的に変化する。すなわち、遮光膜11a
は、幅方向における中央から両側に向けて膜厚が連続的
に薄くなっている。それ故、遮光膜11aの上面両端部
分には傾斜面あるいは湾曲面からなる反射面111が形
成される。
As a result, as shown in FIG. 9C, in the light-shielding film 11a patterned and formed from the thin film 11, the film thickness changes continuously at the portion located at the side edge of the resist mask 203. . That is, the light shielding film 11a
Has a continuously decreasing thickness from the center in the width direction toward both sides. Therefore, the reflection surface 111 formed of an inclined surface or a curved surface is formed at both ends of the upper surface of the light shielding film 11a.

【0082】このように薄膜11をパターニングして遮
光膜11aを形成する際のエッチングガスの種類を調整
するだけで、反射面111を備えた遮光膜11aを容易
に形成できる。
As described above, the light-shielding film 11a having the reflection surface 111 can be easily formed only by adjusting the kind of the etching gas when the thin film 11 is patterned to form the light-shielding film 11a.

【0083】次に、図10(a)に示すように、遮光膜
11aおよび第2層間絶縁膜7aの上に、例えば、常圧
又は減圧CVD法やTEOSガス等を用いて、NSG、
PSG、BSG、BPSGなどのシリケートガラス膜、
窒化シリコン膜や酸化シリコン膜等からなる第3層間絶
縁膜7b(上層側層間絶縁膜)を形成する。第3層間絶
縁膜7bの層厚は、約5000オングストローム〜約1
5000オングストロームが好ましい。
Next, as shown in FIG. 10A, an NSG film is formed on the light-shielding film 11a and the second interlayer insulating film 7a by using, for example, a normal pressure or low pressure CVD method or a TEOS gas.
Silicate glass films such as PSG, BSG, and BPSG;
A third interlayer insulating film 7b (upper interlayer insulating film) made of a silicon nitride film, a silicon oxide film, or the like is formed. The layer thickness of the third interlayer insulating film 7b is about 5,000 angstroms to about 1.
5000 Å is preferred.

【0084】次に、図10(b)に示すように、TFT
30において、画素電極9aと高濃度ドレイン領域1e
とを電気的接続するためのコンタクトホール8を、反応
性エッジング、反応性イオンビームエッジング等のドラ
イエッチングにより形成する。
Next, as shown in FIG.
At 30, the pixel electrode 9a and the high concentration drain region 1e
Are formed by dry etching such as reactive edging and reactive ion beam edging.

【0085】次に、図10(c)に示すように、第3層
間絶縁膜7bの上に、スパッタ処理等により、ITO膜
等の透明導電性薄膜9を、約500オングストローム〜
約2000オングストロームの厚さに堆積する。
Next, as shown in FIG. 10C, a transparent conductive thin film 9 such as an ITO film is formed on the third interlayer insulating film 7b by sputtering or the like to a thickness of about 500 Å.
Deposit to a thickness of about 2000 angstroms.

【0086】次に、フォトリソグラフィ工程、エッチン
グ工程等により透明導電性薄膜9をパターニングして、
図10(d)に示すように、画素電極9aを形成する。
続いて、画素電極9aに上にポリイミド系の配向膜の塗
布液を塗布した後、所定のプレティルト角を持つように
且つ所定方向でラビング処理を施すこと等により、配向
膜が形成される。
Next, the transparent conductive thin film 9 is patterned by a photolithography process, an etching process, and the like.
As shown in FIG. 10D, a pixel electrode 9a is formed.
Subsequently, a coating liquid for a polyimide-based alignment film is applied on the pixel electrode 9a, and rubbing is performed in a predetermined direction so as to have a predetermined pretilt angle, thereby forming an alignment film.

【0087】(対向基板の製造方法)一方、図3および
図4に示した対向基板20については、ガラス基板等が
先ず用意され、対向基板側遮光膜23、および表示領域
と非表示領域とを区切るための周辺見切り53(図28
を参照。)が例えば金属クロムをスパッタした後、フォ
トリソグラフィ工程、エッジング工程を経て形成され
る。なお、対向基板側遮光膜23および表示画面の周辺
見切り53(図28を参照)は、Cr、Ni、Alなど
の金属材料の他、カーボンやTiをフォトレジストに分
散した樹脂ブラックなどの材料から形成することもあ
る。
(Manufacturing Method of Opposing Substrate) On the other hand, as for the opposing substrate 20 shown in FIGS. 3 and 4, a glass substrate or the like is first prepared, and the opposing substrate-side light-shielding film 23 and the display area and the non-display area are separated. Peripheral parting 53 for separation (FIG. 28
See Is formed through a photolithography process and an edging process after sputtering metal chromium, for example. The opposing substrate-side light-shielding film 23 and the periphery 53 of the display screen (see FIG. 28) are made of a metal material such as Cr, Ni, or Al, or a material such as resin black in which carbon or Ti is dispersed in a photoresist. May form.

【0088】次に、対向基板20の全面にスパッタ処理
等により、ITO等の透明導電性薄膜を、約500オン
グストローム〜約2000オングストロームの厚さに堆
積することにより、対向電極21を形成する。更に、対
向電極21の全面にポリイミド系の配向膜の塗布液を塗
布した後、所定のプレティルト角を持つように且つ所定
方向でラビング処理を施すこと等により、配向膜が形成
される。
Next, an opposing electrode 21 is formed by depositing a transparent conductive thin film such as ITO on the entire surface of the opposing substrate 20 to a thickness of about 500 angstroms to about 2000 angstroms. Further, an alignment film is formed by applying a coating liquid of a polyimide-based alignment film to the entire surface of the counter electrode 21 and then performing a rubbing treatment in a predetermined direction so as to have a predetermined pretilt angle.

【0089】(液晶の封入方法)このようにして製造し
たTFTアレイ基板10と対向基板20とは、図3およ
び図4からわかるように、配向膜が対面するようにシー
ル材(図示せず。)により貼り合わされ、真空吸引等に
より、両基板間の空間に、例えば複数種類のネマティッ
ク液晶を混合してなる液晶が吸引されて、所定層厚の液
晶50の層が形成される。
(Method of Enclosing Liquid Crystal) As shown in FIGS. 3 and 4, the TFT array substrate 10 and the counter substrate 20 manufactured as described above are sealed with a sealing material (not shown) so that the alignment film faces each other. ), The liquid crystal formed by mixing a plurality of types of nematic liquid crystals is sucked into the space between the two substrates by vacuum suction or the like, and a layer of the liquid crystal 50 having a predetermined thickness is formed.

【0090】[実施の形態2]図11は、本形態の液晶
パネルの図2のB−B′線に相当する位置での断面図で
ある。なお、本形態および後述するいずれの形態におい
ても、基本的な構成が実施の形態1に係る液晶パネルと
共通し、平面構造や図2のB−B′線に相当する位置で
の断面構造は、実施の形態1での説明に用いた図2およ
び図3に示すように表される。従って、対応する部分に
は同一の符号を付して図示する代わりに、それらの詳細
な説明を省略する。
[Second Embodiment] FIG. 11 is a cross-sectional view of the liquid crystal panel of this embodiment at a position corresponding to line BB 'in FIG. In this embodiment and any of the embodiments described later, the basic configuration is common to the liquid crystal panel according to the first embodiment, and the planar structure and the cross-sectional structure at a position corresponding to line BB ′ in FIG. 2 and 3 used in the description of the first embodiment. Therefore, corresponding parts are denoted by the same reference numerals, and detailed description thereof is omitted.

【0091】図3および図11に示すように、本例の液
晶パネル100でも、実施の形態1と同様、隣接する画
素電極9aの境界領域には遮光膜11aを形成してあ
る。この遮光膜11aを形成するにあたっては、TFT
30、遮光膜11aおよび画素電極9aは、それぞれの
間に第2層間絶縁膜7a(下層側層間絶縁膜)および第
3層間絶縁膜7b(上層側層間絶縁膜)を介在させてこ
の順にTFTアレイ基板10上に形成される。すなわ
ち、TFT30のソース電極であるデータ線6aは第2
層間絶縁膜7aで覆われ、この第2層間絶縁膜7a上に
遮光膜11aが形成されている。また、遮光膜11aは
第3層間絶縁膜7bで覆われ、この第3層間絶縁膜7b
上に画素電極9aが形成されている。このように構成し
た液晶パネル100でも、対向基板20の側から光(入
射光L1)が入射したとき、各画素電極9aの境界領域
に照射された光は遮光膜11aで反射されるので、各画
素電極9aの境界領域を通ってTFTアレイ基板10の
側から漏れてくることがない。従って、品位の高い表示
を行うことができる。
As shown in FIGS. 3 and 11, also in the liquid crystal panel 100 of this example, a light-shielding film 11a is formed in the boundary region between the adjacent pixel electrodes 9a, as in the first embodiment. In forming the light shielding film 11a, a TFT
The light-shielding film 11, the light-shielding film 11a, and the pixel electrode 9a are arranged in this order with a second interlayer insulating film 7a (lower interlayer insulating film) and a third interlayer insulating film 7b (upper interlayer insulating film) interposed therebetween. It is formed on a substrate 10. That is, the data line 6a, which is the source electrode of the TFT 30, is connected to the second
Covered with an interlayer insulating film 7a, a light shielding film 11a is formed on the second interlayer insulating film 7a. The light-shielding film 11a is covered with a third interlayer insulating film 7b.
The pixel electrode 9a is formed thereon. Also in the liquid crystal panel 100 configured as described above, when light (incident light L1) is incident from the counter substrate 20 side, the light applied to the boundary region of each pixel electrode 9a is reflected by the light shielding film 11a. There is no leakage from the TFT array substrate 10 side through the boundary region of the pixel electrode 9a. Therefore, high-quality display can be performed.

【0092】ここで、遮光膜11aの上面には、対向基
板20の側からの光(入射光L1)のうち、各画素電極
9aの境界領域に照射された光を、その両側に形成され
ている画素電極9aに向けて反射光L1′として反射、
入射させる傾斜面あるいは湾曲面からなる反射面111
が複数形成されている。すなわち、遮光膜11aには、
幅方向において膜厚の厚い部分と薄い部分とが交互に形
成され、遮光面11aの上面には複数の凹凸が形成され
ている。このため、各画素電極9aの境界領域に照射さ
れた光は遮光膜11aで反射されても、遮光膜11aの
反射面111の各々に照射された光は画素電極9aに向
けて反射、入射する。また、遮光膜11aの反射面11
1で対向基板20の方に反射された光は、対向基板側遮
光膜23で反射され、反射光LL1′として画素電極9
aに入射するので、表示に寄与することになる。それ
故、遮光膜11aの反射面111で反射された光はTF
Tアレイ基板10の側に出射され、表示に寄与すること
になる。よって、画素電極9aの境界領域から光が漏れ
てくるのを防止でき、かつ、入射した光の利用効率が高
いので、明るい表示を行うことができる。
Here, of the light (incident light L1) from the opposite substrate 20 side, the light applied to the boundary region of each pixel electrode 9a is formed on both sides of the upper surface of the light shielding film 11a. Reflected light L1 ′ toward the pixel electrode 9a
Reflecting surface 111 made of an inclined surface or a curved surface for incidence
Are formed. That is, the light-shielding film 11a has
Thick portions and thin portions are alternately formed in the width direction, and a plurality of irregularities are formed on the upper surface of the light shielding surface 11a. For this reason, even if the light applied to the boundary region of each pixel electrode 9a is reflected by the light shielding film 11a, the light applied to each of the reflection surfaces 111 of the light shielding film 11a is reflected and incident toward the pixel electrode 9a. . Also, the reflection surface 11 of the light shielding film 11a
1 is reflected by the opposing substrate side light-shielding film 23, and is reflected as the reflected light LL1 'by the pixel electrode 9
Since it is incident on a, it contributes to display. Therefore, the light reflected by the reflection surface 111 of the light shielding film 11a is TF
The light is emitted toward the T array substrate 10 and contributes to display. Accordingly, it is possible to prevent light from leaking from the boundary region of the pixel electrode 9a and to use the incident light with high efficiency, so that a bright display can be performed.

【0093】このように構成した液晶パネル100のT
FTアレイ基板10の製造方法は、実施の形態1におい
て説明した製造工程のうち、図6、図7および図8を参
照して説明した工程、および図10を参照して説明した
工程が実質的には共通し、図9を参照して説明した工程
のみが変更となる。従って、図12を参照して本例のT
FTアレイ基板10の製造工程のうち、特徴的な部分の
みを説明し、その他の説明を省略する。
The T of the liquid crystal panel 100 thus configured is
The method of manufacturing FT array substrate 10 substantially includes the steps described with reference to FIGS. 6, 7 and 8 and the steps described with reference to FIG. 10 among the manufacturing steps described in the first embodiment. And only the steps described with reference to FIG. 9 are changed. Therefore, referring to FIG.
In the manufacturing process of the FT array substrate 10, only characteristic portions will be described, and other description will be omitted.

【0094】図12(a)に示すように、第2層間絶縁
膜7a(下層側層間絶縁膜)を形成した後、第2層間絶
縁膜7aの上に、チタン、クロム、タングステン、タン
タル、モリブデン、パラジウム、アルミニウム、これら
の金属の合金、またはドープトシリコンなどの遮光性を
有する材料からなる薄膜11を、スパッタ法やCVD法
などにより、約1000オングストローム〜約5000
オングストローム程度の層厚、好ましくは約2000オ
ングストロームの層厚で形成する。
As shown in FIG. 12A, after forming a second interlayer insulating film 7a (lower interlayer insulating film), titanium, chromium, tungsten, tantalum, molybdenum is formed on the second interlayer insulating film 7a. A thin film 11 made of a material having a light-shielding property such as palladium, aluminum, an alloy of these metals, or doped silicon is formed by sputtering or CVD to a thickness of about 1,000 angstroms to about 5000 angstroms.
It is formed with a layer thickness of about Angstroms, preferably about 2,000 Angstroms.

【0095】次に、図12(b)に示すように、薄膜1
1上にフォトリソグラフィ技術により遮光膜11aの形
成予定領域と略重なる領域にレジストマスク204を形
成する。ここで、レジストマスク204を遮光膜11a
の形成予定領域の幅方向で並列する複数条のレジストマ
スク204a、204b、204c、204d、204
eとして形成し、各列のレジストマスク204a、20
4b、204c、204d、204eの側端縁を遮光膜
11aの各反射面111(図11を参照。)を形成すべ
き領域に位置させる。
Next, as shown in FIG.
A resist mask 204 is formed on the substrate 1 by photolithography in a region substantially overlapping with a region where the light-shielding film 11a is to be formed. Here, the resist mask 204 is used as the light shielding film 11a.
Resist masks 204a, 204b, 204c, 204d, 204 arranged in parallel in the width direction of the region to be formed
e, and the resist masks 204a, 20
The side edges of 4b, 204c, 204d, and 204e are located in regions where the respective reflection surfaces 111 (see FIG. 11) of the light shielding film 11a are to be formed.

【0096】次に、レジストマスク204(レジストマ
スク204a、204b、204c、204d、204
e)を介して、薄膜11に対して、酸素を含むエッチン
グガスによるドライエッチングを行う。このように、酸
素を含むエッチングガスを用いて薄膜11をエッチング
すると、レジストマスク204a、204b、204
c、204d、204eも上面および側面からエッチン
グされる。それ故、薄膜11のうち、各レジストマスク
204a、204b、204c、204d、204eの
側端縁に相当する部分ほど多くエッチングされる。
Next, the resist mask 204 (resist masks 204a, 204b, 204c, 204d, 204
Through e), the thin film 11 is subjected to dry etching using an etching gas containing oxygen. As described above, when the thin film 11 is etched using an etching gas containing oxygen, the resist masks 204a, 204b, 204
c, 204d and 204e are also etched from the top and side surfaces. Therefore, in the thin film 11, a portion corresponding to the side edge of each of the resist masks 204a, 204b, 204c, 204d, and 204e is etched more.

【0097】その結果、図12(c)に示すように、薄
膜11からパターニング形成された遮光膜11aにおい
て、レジストマスク204a、204b、204c、2
04d、204eの側端縁に相当していた部分で膜厚が
連続的に変化する。すなわち、遮光膜11aには幅方向
において膜厚の厚い部分と薄い部分とが交互に形成され
る。その結果、遮光面11aの上面には複数の凹凸が形
成され、各凹凸の傾斜面あるいは湾曲面のそれぞれが反
射面111となる。
As a result, as shown in FIG. 12C, the resist masks 204a, 204b, 204c,
The film thickness changes continuously at portions corresponding to the side edges of 04d and 204e. That is, thick portions and thin portions are alternately formed in the light-shielding film 11a in the width direction. As a result, a plurality of irregularities are formed on the upper surface of the light-shielding surface 11a, and each of the inclined surface or the curved surface of each irregularity becomes the reflection surface 111.

【0098】以降の工程については、図10を参照して
説明したのと同様、遮光膜11aおよび第2層間絶縁膜
7aの上に、第3層間絶縁膜7b(上層側層間絶縁
膜)、および画素電極9aを順次形成していくことにな
る。
In the subsequent steps, a third interlayer insulating film 7b (upper interlayer insulating film) and a third interlayer insulating film 7b are formed on the light shielding film 11a and the second interlayer insulating film 7a, as described with reference to FIG. The pixel electrodes 9a are sequentially formed.

【0099】[実施の形態3]図13は、本形態の液晶
パネルの図2のB−B′線に相当する位置での断面図で
ある。
[Embodiment 3] FIG. 13 is a cross-sectional view of a liquid crystal panel of this embodiment at a position corresponding to line BB 'in FIG.

【0100】本例の液晶パネル100でも、図3および
図13に示すように、隣接する画素電極9aの境界領域
には遮光膜11aを形成してある。この遮光膜11aを
形成するにあたっても、TFT30、遮光膜11aおよ
び画素電極9aは、それぞれの間に第2層間絶縁膜7a
(下層側層間絶縁膜)および第3層間絶縁膜7b(上層
側層間絶縁膜)を介在させてこの順にTFTアレイ基板
10上に形成される。このように構成した液晶パネル1
00でも、対向基板20の側から光(入射光L1)が入
射したとき、各画素電極9aの境界領域に照射された光
は遮光膜11aで反射されるので、各画素電極9aの境
界領域を通ってTFTアレイ基板10の側から漏れてく
ることがない。従って、画素電極9aの境界領域からの
光の漏れがないので、品位の高い表示を行うことができ
る。
In the liquid crystal panel 100 of this embodiment, as shown in FIGS. 3 and 13, a light-shielding film 11a is formed in a boundary region between adjacent pixel electrodes 9a. In forming the light-shielding film 11a, the TFT 30, the light-shielding film 11a, and the pixel electrode 9a are located between the second interlayer insulating film 7a and the pixel electrode 9a.
The lower interlayer insulating film and the third interlayer insulating film 7b (upper interlayer insulating film) are formed on the TFT array substrate 10 in this order. The liquid crystal panel 1 thus configured
Even when the light is incident from the opposite substrate 20 side (incident light L1), the light applied to the boundary area of each pixel electrode 9a is reflected by the light shielding film 11a. It does not leak from the TFT array substrate 10 side through. Therefore, since light does not leak from the boundary region of the pixel electrode 9a, high-quality display can be performed.

【0101】ここで、遮光膜11aの上面には、対向基
板20の側からの光(入射光L1)のうち、各画素電極
9aの境界領域に照射された光を、その両側に形成され
ている画素電極9aに向けて反射光L1′として反射、
入射させる傾斜面あるいは湾曲面からなる反射面111
が形成されている。すなわち、遮光膜11aは全体とし
て略等しい層厚であるが、遮光膜11aの幅方向におけ
る両端部分は、第2層間絶縁膜7aの傾斜面711上
(あるいは湾曲面上)に形成されていることにより、遮
光面11aの上面両端部分には、傾斜面あるいは湾曲面
からなる反射面111が形成されている。
Here, of the light (incident light L1) from the side of the counter substrate 20, the light applied to the boundary region of each pixel electrode 9a is formed on both sides of the upper surface of the light shielding film 11a. Reflected light L1 ′ toward the pixel electrode 9a
Reflecting surface 111 made of an inclined surface or a curved surface for incidence
Are formed. That is, the light-shielding film 11a has substantially the same layer thickness as a whole, but both end portions in the width direction of the light-shielding film 11a are formed on the inclined surface 711 (or on the curved surface) of the second interlayer insulating film 7a. Accordingly, a reflection surface 111 formed of an inclined surface or a curved surface is formed at both ends of the upper surface of the light shielding surface 11a.

【0102】このように構成した液晶パネル100で
は、各画素電極9aの境界領域に照射された光は遮光膜
11aで反射されても、遮光膜11aの反射面111に
照射された光は画素電極9aに向けて反射、入射する。
また、遮光膜11aの反射面111で対向基板20の方
に反射された光は、対向基板側遮光膜23で反射され、
反射光LL1′として画素電極9aに入射するので、表
示に寄与することになる。従って、遮光膜11aの反射
面111で反射された光はTFTアレイ基板10の側に
出射され、表示に寄与することになる。それ故、画素電
極9aの境界領域から光が漏れてくるのを防止でき、か
つ、入射した光の利用効率が高いので、明るい表示を行
うことができる。
In the liquid crystal panel 100 configured as described above, even though the light applied to the boundary area between the pixel electrodes 9a is reflected by the light shielding film 11a, the light applied to the reflection surface 111 of the light shielding film 11a is The light is reflected and incident toward 9a.
The light reflected on the reflection surface 111 of the light shielding film 11a toward the counter substrate 20 is reflected on the counter substrate side light shielding film 23,
Since the reflected light LL1 'is incident on the pixel electrode 9a, it contributes to display. Therefore, the light reflected on the reflection surface 111 of the light shielding film 11a is emitted toward the TFT array substrate 10 and contributes to display. Therefore, light can be prevented from leaking from the boundary region of the pixel electrode 9a, and the efficiency of using the incident light is high, so that a bright display can be performed.

【0103】このように構成した液晶パネル100のT
FTアレイ基板10の製造方法は、実施の形態1におい
て説明した製造工程のうち、図6、図7および図8を参
照して説明した工程、および図10を参照して説明した
工程が実質的には共通し、図9を参照して説明した工程
のみが変更となる。従って、図14を参照して本例のT
FTアレイ基板10の製造工程のうち、特徴的な部分の
みを説明し、その他の説明を省略する。
The T of the liquid crystal panel 100 thus configured is
The method of manufacturing FT array substrate 10 substantially includes the steps described with reference to FIGS. 6, 7 and 8 and the steps described with reference to FIG. 10 among the manufacturing steps described in the first embodiment. And only the steps described with reference to FIG. 9 are changed. Therefore, referring to FIG.
In the manufacturing process of the FT array substrate 10, only characteristic portions will be described, and other description will be omitted.

【0104】図14(a)に示すように、第2層間絶縁
膜7a(下層側層間絶縁膜)をやや厚めに形成した後、
第2層間絶縁膜7aの上面のうち、遮光膜11aの形成
予定領域に略重なる領域にレジストマスク205を形成
する。ここで、レジストマスク205については、その
側端縁が遮光膜11aの反射面111(図13を参
照。)を形成すべき領域に位置させる。
As shown in FIG. 14A, after the second interlayer insulating film 7a (lower interlayer insulating film) is formed to be slightly thicker,
A resist mask 205 is formed on the upper surface of the second interlayer insulating film 7a in a region substantially overlapping with a region where the light-shielding film 11a is to be formed. Here, the side edge of the resist mask 205 is positioned in a region where the reflection surface 111 (see FIG. 13) of the light shielding film 11a is to be formed.

【0105】次に、レジストマスク205を介して、第
2層間絶縁膜7aの上面に対して、酸素を含むエッチン
グガスによるドライエッチングを行う。このように、酸
素を含むエッチングガスを用いて第2層間絶縁膜7aの
上面をエッチングすると、レジストマスク205も上面
および側面からエッチングされる。従って、第2層間絶
縁膜7aの上面のうち、レジストマスク205の側端縁
に相当する部分ほど多くエッチングされる。それ故、第
2層間絶縁膜7aの上面には、レジストマスク205の
側端縁に相当していた領域が傾斜面71となる。
Next, dry etching is performed on the upper surface of the second interlayer insulating film 7a with an etching gas containing oxygen through the resist mask 205. As described above, when the upper surface of the second interlayer insulating film 7a is etched using the etching gas containing oxygen, the resist mask 205 is also etched from the upper surface and the side surfaces. Therefore, the portion of the upper surface of the second interlayer insulating film 7a corresponding to the side edge of the resist mask 205 is more etched. Therefore, a region corresponding to the side edge of the resist mask 205 becomes the inclined surface 71 on the upper surface of the second interlayer insulating film 7a.

【0106】次に、図14(c)に示すように、第2層
間絶縁膜7aの上に、チタン、クロム、タングステン、
タンタル、モリブデン、パラジウム、アルミニウム、こ
れらの金属の合金、またはドープトシリコンなどの遮光
性を有する材料からなる薄膜11を、スパッタ法やCV
D法などにより、約1000オングストローム〜約50
00オングストローム程度の層厚、好ましくは約200
0オングストロームの層厚で形成する。
Next, as shown in FIG. 14C, on the second interlayer insulating film 7a, titanium, chromium, tungsten,
A thin film 11 made of a light-shielding material such as tantalum, molybdenum, palladium, aluminum, an alloy of these metals, or doped silicon is formed by sputtering or CV.
About 1000 Angstroms to about 50 by D method
A layer thickness on the order of 00 angstroms, preferably about 200
It is formed with a layer thickness of 0 Å.

【0107】次に、図14(d)に示すように、薄膜1
1をフォトリソグラフィ技術を用いてパターングし、遮
光膜11aを形成する。その結果、遮光膜11aの上面
には、第2層間絶縁膜7aの傾斜面71に相当する領域
に傾斜面あるいは湾曲面からなる反射面111が形成さ
れる。
Next, as shown in FIG.
1 is patterned by photolithography to form a light-shielding film 11a. As a result, on the upper surface of the light-shielding film 11a, a reflection surface 111 formed of an inclined surface or a curved surface is formed in a region corresponding to the inclined surface 71 of the second interlayer insulating film 7a.

【0108】以降の工程については、図10を参照して
説明したのと同様、遮光膜11aおよび第2層間絶縁膜
7aの上に、第3層間絶縁膜7b(上層側層間絶縁
膜)、および画素電極9aを順次形成していくことにな
る。
In the subsequent steps, as described with reference to FIG. 10, a third interlayer insulating film 7b (upper interlayer insulating film), a light-shielding film 11a and a second interlayer insulating film 7a, The pixel electrodes 9a are sequentially formed.

【0109】[実施の形態4]図15は、本形態の液晶
パネルの図2のB−B′線に相当する位置での断面図で
ある。本形態の液晶パネルは、TFTアレイ基板10の
方から光が入射するタイプのものであるが、基本的な構
成が実施の形態1に係る液晶パネルと共通し、平面構造
や図2のB−B′線に相当する位置での断面構造は、実
施の形態1での説明に用いた図2および図3に示すよう
に表される。従って、対応する部分には同一の符号を付
して図示する代わりに、それらの詳細な説明を省略す
る。
[Embodiment 4] FIG. 15 is a cross-sectional view of a liquid crystal panel of this embodiment at a position corresponding to line BB 'in FIG. The liquid crystal panel of the present embodiment is of a type in which light is incident from the TFT array substrate 10, but has a basic configuration common to the liquid crystal panel according to the first embodiment, and has a planar structure and a B- The cross-sectional structure at the position corresponding to the line B ′ is represented as shown in FIGS. 2 and 3 used in the description of the first embodiment. Therefore, corresponding parts are denoted by the same reference numerals, and detailed description thereof is omitted.

【0110】本例の液晶パネル100でも、図3および
図15に示すように、隣接する画素電極9aの境界領域
には遮光膜11aを形成してある。また、遮光膜11a
は、平面的には、各画素電極9aの境界領域に沿って、
半導体層1aのチャネル形成用領域を含むTFT30の
形成領域、データ線6a、走査線3aおよび容量線3b
をTFTアレイ基板の側から見て各々重なる位置に形成
されている。
In the liquid crystal panel 100 of this embodiment, as shown in FIGS. 3 and 15, a light-shielding film 11a is formed in a boundary region between adjacent pixel electrodes 9a. Also, the light shielding film 11a
In plan view, along the boundary area of each pixel electrode 9a,
The formation region of the TFT 30 including the channel formation region of the semiconductor layer 1a, the data line 6a, the scanning line 3a, and the capacitance line 3b
Are formed at overlapping positions when viewed from the TFT array substrate side.

【0111】この遮光膜11aを形成するにあたって
は、TFT30、遮光膜11aおよび画素電極9aは、
それぞれの間に第2層間絶縁膜7a(下層側層間絶縁
膜)および第3層間絶縁膜7b(上層側層間絶縁膜)を
介在させてこの順にTFTアレイ基板10上に形成され
る。
In forming the light shielding film 11a, the TFT 30, the light shielding film 11a and the pixel electrode 9a are
They are formed on the TFT array substrate 10 in this order with a second interlayer insulating film 7a (lower interlayer insulating film) and a third interlayer insulating film 7b (upper interlayer insulating film) interposed therebetween.

【0112】このように構成した液晶パネル100にお
いて、TFTアレイ基板10の側から光(入射光L2)
が入射したとき、各画素電極9aの境界領域に照射され
た光は遮光膜11aで反射されるので、各画素電極9a
の境界領域を通って対向基板20の側から漏れてくるこ
とがない。従って、画素電極9aの境界領域からの光の
漏れがないので、品位の高い表示を行うことができる。
In the liquid crystal panel 100 thus configured, light (incident light L2) is emitted from the TFT array substrate 10 side.
Is incident on the boundary region between the pixel electrodes 9a, the light is reflected by the light shielding film 11a.
Does not leak from the side of the counter substrate 20 through the boundary region. Therefore, since light does not leak from the boundary region of the pixel electrode 9a, high-quality display can be performed.

【0113】ここで、遮光膜11aの下面には、TFT
アレイ基板10の側からの光(入射光L2)のうち、各
画素電極9aの境界領域に照射された光を、その両側に
形成されている画素電極9aに向けて反射光L2′とし
て反射、入射させる傾斜面あるいは湾曲面からなる反射
面111が形成されている。すなわち、遮光膜11aは
全体として略等しい層厚であるが、遮光膜11aの幅方
向における両端部分は、第2層間絶縁膜7aの傾斜面7
11上(あるいは湾曲面上)に形成されていることによ
り、遮光面11aの下面両端部分には、傾斜面あるいは
湾曲面からなる反射面111が形成されている。
Here, a TFT is provided on the lower surface of the light shielding film 11a.
Among the light (incident light L2) from the side of the array substrate 10, the light applied to the boundary region of each pixel electrode 9a is reflected as reflected light L2 'toward the pixel electrodes 9a formed on both sides thereof. A reflecting surface 111 made of an inclined surface or a curved surface for incidence is formed. That is, the light-shielding film 11a has substantially the same layer thickness as a whole, but both end portions in the width direction of the light-shielding film 11a are
By being formed on the surface 11 (or on the curved surface), a reflection surface 111 formed of an inclined surface or a curved surface is formed at both lower end portions of the light shielding surface 11a.

【0114】このように構成した液晶パネル100で
は、各画素電極9aの境界領域に照射された光は遮光膜
11aで反射されても、遮光膜11aの反射面111に
照射された光は画素電極9aに向けて反射、入射する。
従って、遮光膜11aで反射された光も、対向基板20
の側に出射され、表示に寄与することになる。それ故、
画素電極9aの境界領域から光が漏れてくるのを防止で
き、かつ、入射した光の利用効率が高いので、明るい表
示を行うことができる。
In the liquid crystal panel 100 configured as described above, even though the light applied to the boundary area of each pixel electrode 9a is reflected by the light shielding film 11a, the light applied to the reflection surface 111 of the light shielding film 11a is not reflected by the pixel electrode 9a. The light is reflected and incident toward 9a.
Therefore, the light reflected by the light-shielding film 11a also
And contributes to the display. Therefore,
Since light can be prevented from leaking from the boundary region of the pixel electrode 9a and the utilization efficiency of incident light is high, bright display can be performed.

【0115】このように構成した液晶パネル100のT
FTアレイ基板10の製造方法は、実施の形態1におい
て説明した製造工程のうち、図6、図7および図8を参
照して説明した工程、および図10を参照して説明した
工程が実質的には共通し、図9を参照して説明した工程
のみが変更となる。従って、図16を参照して本例のT
FTアレイ基板10の製造工程のうち、特徴的な部分の
みを説明し、その他の説明を省略する。
The T of the liquid crystal panel 100 thus configured is
The method of manufacturing FT array substrate 10 substantially includes the steps described with reference to FIGS. 6, 7 and 8 and the steps described with reference to FIG. 10 among the manufacturing steps described in the first embodiment. And only the steps described with reference to FIG. 9 are changed. Therefore, referring to FIG.
In the manufacturing process of the FT array substrate 10, only characteristic portions will be described, and other description will be omitted.

【0116】図16(a)に示すように、第2層間絶縁
膜7a(下層側層間絶縁膜)をやや厚めに形成した後、
第2層間絶縁膜7aの上面のうち、遮光膜11aの形成
予定領域に略重なる領域を窓開けしたレジストマスク2
06を形成する。ここで、レジストマスク206につい
ては、その窓開け部分の内側端縁が遮光膜11aの反射
面111(図15参照。)を形成すべき領域に位置させ
る。
As shown in FIG. 16A, after the second interlayer insulating film 7a (lower interlayer insulating film) is formed to be slightly thicker,
A resist mask 2 having a window opened in a region of the upper surface of the second interlayer insulating film 7a substantially overlapping with a region where the light-shielding film 11a is to be formed.
06 is formed. Here, as for the resist mask 206, the inner edge of the window opening portion is positioned in a region where the reflection surface 111 (see FIG. 15) of the light shielding film 11a is to be formed.

【0117】次に、レジストマスク206を介して、第
2層間絶縁膜7aの上面に対して、酸素を含むエッチン
グガスによるドライエッチングを行う。このように、酸
素を含むエッチングガスを用いて薄膜11をエッチング
すると、レジストマスク206も上面および側面からエ
ッチングされる。従って、図16(b)に示すように、
第2層間絶縁膜7aの上面のうち、レジストマスク20
6の側端縁に相当する部分ほど多くエッチングされる。
その結果、第2層間絶縁膜7aの上面には、遮光膜11
aの反射面111を形成すべき領域が傾斜面71とな
る。
Next, dry etching is performed on the upper surface of the second interlayer insulating film 7a through the resist mask 206 using an etching gas containing oxygen. As described above, when the thin film 11 is etched using the etching gas containing oxygen, the resist mask 206 is also etched from the upper surface and the side surfaces. Therefore, as shown in FIG.
In the upper surface of the second interlayer insulating film 7a, the resist mask 20
The portion corresponding to the side edge of No. 6 is etched more.
As a result, the light shielding film 11 is formed on the upper surface of the second interlayer insulating film 7a.
The region where the reflection surface 111 of “a” is to be formed is the inclined surface 71.

【0118】次に、図16(c)に示すように、第2層
間絶縁膜7aの上に、チタン、クロム、タングステン、
タンタル、モリブデン、パラジウム、アルミニウム、こ
れらの金属の合金、またはドープトシリコンなどの遮光
性を有する材料からなる薄膜11を、スパッタ法やCV
D法などにより、約1000オングストローム〜約50
00オングストローム程度の層厚、好ましくは約200
0オングストロームの層厚で形成する。
Next, as shown in FIG. 16C, on the second interlayer insulating film 7a, titanium, chromium, tungsten,
A thin film 11 made of a light-shielding material such as tantalum, molybdenum, palladium, aluminum, an alloy of these metals, or doped silicon is formed by sputtering or CV.
About 1000 Angstroms to about 50 by D method
A layer thickness on the order of 00 angstroms, preferably about 200
It is formed with a layer thickness of 0 Å.

【0119】次に、図16(d)に示すように、薄膜1
1上にフォトリソグラフィ技術を用いてパターングし、
遮光膜11aを形成する。その結果、遮光膜11aの下
面には、第2層間絶縁膜7aの傾斜面71に相当する領
域が傾斜面あるいは湾曲面からなる反射面111として
形成される。
Next, as shown in FIG.
1 is patterned using photolithography technology on
The light shielding film 11a is formed. As a result, on the lower surface of the light-shielding film 11a, a region corresponding to the inclined surface 71 of the second interlayer insulating film 7a is formed as a reflective surface 111 formed of an inclined surface or a curved surface.

【0120】以降の工程については、図10を参照して
説明したのと同様、遮光膜11aおよび第2層間絶縁膜
7aの上に、第3層間絶縁膜7b(上層側層間絶縁
膜)、および画素電極9aを順次形成していくことにな
る。
In the subsequent steps, a third interlayer insulating film 7b (upper interlayer insulating film) and a third interlayer insulating film 7b are formed on the light shielding film 11a and the second interlayer insulating film 7a, as described with reference to FIG. The pixel electrodes 9a are sequentially formed.

【0121】[実施の形態5]図17は、本形態の液晶
パネルの図2のB−B′線に相当する位置での断面図で
ある。本形態の液晶パネルは、対向基板20方から光が
入射する場合と、TFTアレイ基板10の方から光が入
射する場合のいずれにも対応できるものであるが、基本
的な構成が実施の形態1に係る液晶パネルと共通し、平
面構造や図2のB−B′線に相当する位置での断面構造
は、実施の形態1での説明に用いた図2および図3に示
すように表される。従って、対応する部分には同一の符
号を付して図示する代わりに、それらの詳細な説明を省
略する。
[Embodiment 5] FIG. 17 is a cross-sectional view of the liquid crystal panel of this embodiment at a position corresponding to line BB 'in FIG. The liquid crystal panel of this embodiment can cope with both the case where light enters from the counter substrate 20 and the case where light enters from the TFT array substrate 10. 2 and the cross-sectional structure at a position corresponding to the line BB ′ in FIG. 2 is shown in FIGS. 2 and 3 used in the description of the first embodiment. Is done. Therefore, corresponding parts are denoted by the same reference numerals, and detailed description thereof is omitted.

【0122】本例の液晶パネル100でも、図3および
図17に示すように、隣接する画素電極9aの境界領域
には遮光膜11aを形成してある。この遮光膜11aを
形成するにあたっては、TFT30、遮光膜11aおよ
び画素電極9aは、それぞれの間に第2層間絶縁膜7a
(下層側層間絶縁膜)および第3層間絶縁膜7b(上層
側層間絶縁膜)を介在させてこの順にTFTアレイ基板
10上に形成される。このように構成した液晶パネル1
00では、対向基板20の側から光(入射光L1)が入
射したとき、各画素電極9aの境界領域に照射された光
は遮光膜11aで反射されるので、各画素電極9aの境
界領域を通ってTFTアレイ基板10の側から漏れてく
ることがない。従って、画素電極9aの境界領域からの
光の漏れがないので、品位の高い表示を行うことができ
る。
In the liquid crystal panel 100 of this embodiment, as shown in FIGS. 3 and 17, a light-shielding film 11a is formed in a boundary region between adjacent pixel electrodes 9a. In forming the light-shielding film 11a, the TFT 30, the light-shielding film 11a, and the pixel electrode 9a are provided between the TFT 30, the light-shielding film 11a, and the second interlayer insulating film 7a.
The lower interlayer insulating film and the third interlayer insulating film 7b (upper interlayer insulating film) are formed on the TFT array substrate 10 in this order. The liquid crystal panel 1 configured as described above
In the case of 00, when light (incident light L1) enters from the side of the counter substrate 20, the light applied to the boundary region of each pixel electrode 9a is reflected by the light shielding film 11a. It does not leak from the TFT array substrate 10 side through. Therefore, since light does not leak from the boundary region of the pixel electrode 9a, high-quality display can be performed.

【0123】ここで、遮光膜11aの上面には、対向基
板20の側からの光(入射光L1)のうち、各画素電極
9aの境界領域に照射された光を、その両側に形成され
ている画素電極9aに向けて反射光L1′として反射、
入射させる傾斜面あるいは湾曲面からなる反射面111
が複数形成されている。すなわち、遮光膜11aは、全
体としては層厚が一定であるが、第2層間絶縁膜7aの
上面では幅方向において凹凸が繰り返されているので、
遮光膜11aの上面には複数の凹凸が形成され。従っ
て、第2層間絶縁膜7aの凹凸によって形成された多数
の傾斜面71(あるいは湾曲面)は、そのまま遮光膜1
1aの上面に反映され、複数の反射面111が形成され
ている。従って、各画素電極9aの境界領域に照射され
た光は遮光膜11aで反射されても、遮光膜11aの各
反射面111に照射された光は画素電極9aに向けて反
射、入射する。それ故、遮光膜11aで反射された光
も、TFTアレイ基板10の側に出射され、表示に寄与
することになる。それ故、画素電極9aの境界領域から
光が漏れてくるのを防止でき、かつ、入射した光の利用
効率が高いので、明るい表示を行うことができる。
Here, of the light (incident light L1) from the opposite substrate 20 side, the light applied to the boundary region of each pixel electrode 9a is formed on both sides of the upper surface of the light shielding film 11a. Reflected light L1 ′ toward the pixel electrode 9a
Reflecting surface 111 made of an inclined surface or a curved surface for incidence
Are formed. That is, although the light-shielding film 11a has a constant layer thickness as a whole, the unevenness is repeated in the width direction on the upper surface of the second interlayer insulating film 7a.
A plurality of irregularities are formed on the upper surface of the light shielding film 11a. Therefore, the large number of inclined surfaces 71 (or curved surfaces) formed by the unevenness of the second interlayer insulating film 7a are not changed to the light shielding film 1 as they are.
Reflected on the upper surface of 1a, a plurality of reflection surfaces 111 are formed. Therefore, even if the light applied to the boundary region of each pixel electrode 9a is reflected by the light shielding film 11a, the light applied to each reflection surface 111 of the light shielding film 11a is reflected and incident toward the pixel electrode 9a. Therefore, the light reflected by the light shielding film 11a is also emitted toward the TFT array substrate 10 and contributes to display. Therefore, light can be prevented from leaking from the boundary region of the pixel electrode 9a, and the efficiency of using incident light is high, so that a bright display can be performed.

【0124】このように形成した遮光膜11aは、図1
8に示すように、その下面に複数の凹凸が形成されてい
るとみることもできる。すなわち、遮光膜11aの下面
には、TFTアレイ基板10の側からの光(入射光L
2)のうち、各画素電極9aの境界領域に照射された光
を、その両側に形成されている画素電極9aに向けて反
射光L2′として反射、入射させる傾斜面あるいは湾曲
面からなる反射面111が幅方向で複数形成されている
といえる。従って、各画素電極9aの境界領域に照射さ
れた光は遮光膜11aで反射されても、遮光膜11aの
反射面111に照射された光は画素電極9aに向けて反
射、入射する。それ故、遮光膜11aで反射された光
も、対向基板20の側に出射され、表示に寄与すること
になる。よって、画素電極9aの境界領域から光が漏れ
てくるのを防止でき、かつ、入射した光の利用効率が高
いので、明るい表示を行うことができる。
The light-shielding film 11a thus formed is the same as that of FIG.
As shown in FIG. 8, it can be considered that a plurality of irregularities are formed on the lower surface. That is, light (incident light L) from the side of the TFT array substrate 10 is provided on the lower surface of the light shielding film 11a.
In 2), the light irradiated to the boundary region of each pixel electrode 9a is reflected as a reflected light L2 'toward the pixel electrodes 9a formed on both sides of the light, and the light is reflected from the inclined surface or curved surface. It can be said that a plurality of 111s are formed in the width direction. Therefore, even if the light applied to the boundary region of each pixel electrode 9a is reflected by the light shielding film 11a, the light applied to the reflection surface 111 of the light shielding film 11a is reflected and incident toward the pixel electrode 9a. Therefore, the light reflected by the light-shielding film 11a is also emitted toward the counter substrate 20 and contributes to display. Therefore, it is possible to prevent light from leaking from the boundary region of the pixel electrode 9a and to use the incident light with high efficiency, so that a bright display can be performed.

【0125】このように構成した液晶パネル100のT
FTアレイ基板10の製造方法は、実施の形態1におい
て説明した製造工程のうち、図6、図7および図8を参
照して説明した工程、および図10を参照して説明した
工程が実質的には共通し、図9を参照して説明した工程
のみが変更となる。従って、図19を参照して本例のT
FTアレイ基板10の製造工程のうち、特徴的な部分の
みを説明し、その他の説明を省略する。
The T of the liquid crystal panel 100 thus configured is
The method of manufacturing FT array substrate 10 substantially includes the steps described with reference to FIGS. 6, 7 and 8 and the steps described with reference to FIG. 10 among the manufacturing steps described in the first embodiment. And only the steps described with reference to FIG. 9 are changed. Therefore, referring to FIG.
In the manufacturing process of the FT array substrate 10, only characteristic portions will be described, and other description will be omitted.

【0126】図19(a)に示すように、第2層間絶縁
膜7a(下層側層間絶縁膜)をやや厚めに形成した後、
第2層間絶縁膜7aの上面のうち、遮光膜11aの形成
予定領域に略重なる領域にレジストマスク207を形成
する。ここで、レジストマスク207を遮光膜11aの
形成予定領域の幅方向で並列する複数条のレジストマス
ク207a、207b、207cとして形成し、各列の
レジストマスク207a、207b、207cを遮光膜
11aの各反射面111(図17および図18を参
照。)を形成すべき領域に位置させる。
As shown in FIG. 19A, after the second interlayer insulating film 7a (lower interlayer insulating film) is formed to be slightly thicker,
A resist mask 207 is formed on the upper surface of the second interlayer insulating film 7a in a region substantially overlapping the region where the light-shielding film 11a is to be formed. Here, the resist mask 207 is formed as a plurality of resist masks 207a, 207b, and 207c arranged in parallel in the width direction of the region where the light-shielding film 11a is to be formed. The reflection surface 111 (see FIGS. 17 and 18) is located in a region where the reflection surface 111 is to be formed.

【0127】次に、レジストマスク207(レジストマ
スク207a、207b、207c)を介して、第2層
間絶縁膜7aの上面に対して、酸素を含むエッチングガ
スによるドライエッチングを行う。このように、酸素を
含むエッチングガスを用いて第2層間絶縁膜7aの上面
をエッチングすると、レジストマスク207a、207
b、207cも上面および側面からエッチングされる。
従って、図19(b)に示すように、第2層間絶縁膜7
aの上面のうち、レジストマスク205の側端縁に相当
する部分ほど多くエッチングされる。その結果、第2層
間絶縁膜7aでは、幅方向において膜厚の厚い部分と薄
い部分とが交互に形成される。その結果、第2層間絶縁
膜7aの上面には複数の凹凸が形成され、この凹凸の側
面部分が傾斜面71(あるいは湾曲面)となる。
Next, dry etching using an etching gas containing oxygen is performed on the upper surface of the second interlayer insulating film 7a through the resist mask 207 (resist masks 207a, 207b, 207c). As described above, when the upper surface of the second interlayer insulating film 7a is etched using the etching gas containing oxygen, the resist masks 207a, 207
b and 207c are also etched from the top and side surfaces.
Therefore, as shown in FIG. 19B, the second interlayer insulating film 7
A portion of the upper surface a corresponding to the side edge of the resist mask 205 is etched more. As a result, in the second interlayer insulating film 7a, thick portions and thin portions are alternately formed in the width direction. As a result, a plurality of irregularities are formed on the upper surface of the second interlayer insulating film 7a, and side surfaces of the irregularities become the inclined surfaces 71 (or curved surfaces).

【0128】次に、図19(c)に示すように、第2層
間絶縁膜7aの上に、チタン、クロム、タングステン、
タンタル、モリブデン、パラジウム、アルミニウム、こ
れらの金属の合金、またはドープトシリコンなどの遮光
性を有する材料からなる薄膜11を、スパッタ法やCV
D法などにより、約1000オングストローム〜約50
00オングストローム程度の層厚、好ましくは約200
0オングストロームの層厚で形成する。
Next, as shown in FIG. 19C, on the second interlayer insulating film 7a, titanium, chromium, tungsten,
A thin film 11 made of a light-shielding material such as tantalum, molybdenum, palladium, aluminum, an alloy of these metals, or doped silicon is formed by sputtering or CV.
About 1000 Angstroms to about 50 by D method
A layer thickness on the order of 00 angstroms, preferably about 200
It is formed with a layer thickness of 0 Å.

【0129】次に、図19(d)に示すように、薄膜1
1上にフォトリソグラフィ技術を用いてパターングし、
遮光膜11aを形成する。その結果、遮光膜11aの上
面(あるいは下面)には、第2層間絶縁膜7aの傾斜面
71に相当する領域が傾斜面あるいは湾曲面からなる反
射面111として形成される。
Next, as shown in FIG.
1 is patterned using photolithography technology on
The light shielding film 11a is formed. As a result, on the upper surface (or lower surface) of the light-shielding film 11a, a region corresponding to the inclined surface 71 of the second interlayer insulating film 7a is formed as the reflecting surface 111 formed of an inclined surface or a curved surface.

【0130】以降の工程については、図10を参照して
説明したのと同様、遮光膜11aおよび第2層間絶縁膜
7aの上に、第3層間絶縁膜7b(上層側層間絶縁
膜)、および画素電極9aを順次形成していくことにな
る。
In the subsequent steps, a third interlayer insulating film 7b (upper interlayer insulating film) and a third interlayer insulating film 7b are formed on the light shielding film 11a and the second interlayer insulating film 7a, as described with reference to FIG. The pixel electrodes 9a are sequentially formed.

【0131】[実施の形態6]実施の形態1〜5はいず
れも、隣接する画素電極9aの境界領域に照射された光
を画素電極9aに向けて反射、入射する遮光膜をTFT
アレイ基板10の方に形成した例であるが、本形態のよ
うに、対向基板20側において、隣接する画素電極9a
の境界領域に相当する領域に照射された光を画素電極9
aに向けて反射、入射する機能を対向電極側遮光膜23
に付与してもよい。
[Embodiment 6] In each of Embodiments 1 to 5, a light-shielding film which reflects light incident on the boundary region between adjacent pixel electrodes 9a toward the pixel electrode 9a and makes the light incident on the pixel electrode 9a is formed by a TFT.
Although this example is formed on the array substrate 10, the adjacent pixel electrode 9 a is formed on the counter substrate 20 side as in this embodiment.
Light applied to a region corresponding to the boundary region of the pixel electrode 9
The function of reflecting and entering toward a
May be provided.

【0132】図20は、本形態の液晶パネルの図2のB
−B′線に相当する位置での断面図である。本形態の液
晶パネルは、対向基板20の方から光(入射光L1)が
入射するタイプのものであり、TFTアレイ基板10の
方の基本的な構成は、実施の形態1に係る液晶パネルと
共通している。従って、本形態の液晶パネルも、図2の
B−B′線に相当する位置での断面構造は、図20に示
すように表される。従って、対応する部分には同一の符
号を付して図示する代わりに、それらの詳細な説明を省
略する。
FIG. 20 is a cross-sectional view of the liquid crystal panel of this embodiment shown in FIG.
It is sectional drawing in the position corresponding to the -B 'line. The liquid crystal panel of the present embodiment is of a type in which light (incident light L1) is incident from the counter substrate 20. The basic configuration of the TFT array substrate 10 is the same as that of the liquid crystal panel according to the first embodiment. Have in common. Therefore, also in the liquid crystal panel of the present embodiment, the cross-sectional structure at a position corresponding to the line BB 'in FIG. 2 is expressed as shown in FIG. Therefore, corresponding parts are denoted by the same reference numerals, and detailed description thereof is omitted.

【0133】本例の液晶パネル100では、図20に示
すように、対向基板20の側において、TFTアレイ基
板10の画素電極9aの境界領域に対向する領域に対向
基板側遮光膜23が形成されている。この対向基板側遮
光膜23は、平面的には、実施の形態1〜5で説明した
TFTアレイ基板10の側の遮光膜(図2参照)と同様
なレイアウトになっている。従って、この液晶パネル1
00において、対向基板20の側から光(入射光L1)
が入射したとき画素電極9aの境界領域に照射される光
は対向基板側遮光膜23で遮られる。また、入射光L1
がTFTアレイ基板10のデータ線6a、図28を参照
して説明した従来の液晶パネル100のTFTアレイ基
板10に形成した遮光膜11a、あるいは実施の形態
1、2、3、5で説明した液晶パネル100のTFTア
レイ基板10に形成した遮光膜11で反射されると、T
FTアレイ基板10の側から対向基板側遮光膜23に光
が照射される。このようなときでも、対向基板側遮光膜
23の上面には、その幅方向における両端部には傾斜面
あるいは湾曲面からなる反射面231が形成されている
ので、この反射面231に照射された光は、反射光LL
2′として画素電極9aに向けて反射、入射する。従っ
て、対向基板側遮光膜23の反射面231で反射された
光は、TFTアレイ基板10の側に出射され、表示に寄
与することになる。それ故、画素電極9aの境界領域か
ら光が漏れてくるのを防止でき、かつ、入射した光の利
用効率を高めることができるので、明るい表示を行うこ
とができる。
In the liquid crystal panel 100 of the present embodiment, as shown in FIG. 20, a counter substrate-side light-shielding film 23 is formed on the side of the counter substrate 20 in a region facing the boundary region of the pixel electrode 9a of the TFT array substrate 10. ing. The opposing substrate-side light-shielding film 23 has a layout similar to that of the light-shielding film (see FIG. 2) on the TFT array substrate 10 described in the first to fifth embodiments in plan view. Therefore, this liquid crystal panel 1
At 00, light (incident light L1) from the opposite substrate 20 side
Is incident on the boundary region of the pixel electrode 9a and is blocked by the opposing substrate-side light shielding film 23. Also, the incident light L1
Are the data lines 6a of the TFT array substrate 10, the light-shielding film 11a formed on the TFT array substrate 10 of the conventional liquid crystal panel 100 described with reference to FIG. 28, or the liquid crystal described in the first, second, third, and fifth embodiments. When reflected by the light shielding film 11 formed on the TFT array substrate 10 of the panel 100, T
Light is irradiated from the side of the FT array substrate 10 to the opposing substrate side light shielding film 23. Even in such a case, since the reflection surface 231 formed of an inclined surface or a curved surface is formed on both ends in the width direction on the upper surface of the opposing substrate-side light-shielding film 23, the reflection surface 231 is irradiated. Light is reflected light LL
As 2 ', the light is reflected and incident toward the pixel electrode 9a. Therefore, the light reflected on the reflection surface 231 of the opposing substrate-side light-shielding film 23 is emitted toward the TFT array substrate 10 and contributes to display. Therefore, light can be prevented from leaking from the boundary region of the pixel electrode 9a, and the utilization efficiency of incident light can be increased, so that bright display can be performed.

【0134】このような構成の対向基板側遮光膜23を
形成するには、実施の形態1において遮光膜11aを形
成するときに用いた方法を利用できる。従って、その詳
細な説明を省略するが、対向基板20の上に、チタン、
クロム、タングステン、タンタル、モリブデン、パラジ
ウム、アルミニウム、これらの金属の合金、またはドー
プトシリコンなどの遮光性を有する材料からなる薄膜を
約1000オングストローム〜約5000オングストロ
ーム程度の層厚、好ましくは約2000オングストロー
ムの層厚で形成した後、この薄膜をパターニングするた
めのレジストマスクを形成する際に、レジストマスクの
側端縁を対向基板側遮光膜23の反射面231を形成す
べき領域に位置させる。そして、薄膜に対して酸素を含
むエッチングガスによるドライエッチングを行う。その
結果、薄膜においてレジストマスクで覆われていた部分
でも、レジストマスクの端部に相当する部分はエッチン
グされ、かつ、レジストマスクの側端縁に相当する部分
ほどより多くエッチングされる。従って、薄膜からパタ
ーニング形成された対向基板側遮光膜23において、レ
ジストマスクの側端縁に位置していた部分では膜厚が連
続的に変化する。その結果、レジストマスクの側端縁が
位置していた部分には、傾斜面あるいは湾曲面からなる
反射面231が形成される。
In order to form the opposing substrate-side light-shielding film 23 having such a structure, the method used in forming the light-shielding film 11a in the first embodiment can be used. Therefore, although detailed description is omitted, titanium,
A thin film made of a light-shielding material such as chromium, tungsten, tantalum, molybdenum, palladium, aluminum, an alloy of these metals, or doped silicon has a layer thickness of about 1,000 Å to about 5000 Å, preferably about 2,000 Å. After forming the resist mask, a side edge of the resist mask is positioned in a region where the reflection surface 231 of the opposing substrate side light shielding film 23 is to be formed when forming a resist mask for patterning the thin film. Then, dry etching is performed on the thin film using an etching gas containing oxygen. As a result, even in the portion of the thin film covered with the resist mask, the portion corresponding to the edge of the resist mask is etched, and the portion corresponding to the side edge of the resist mask is etched more. Accordingly, in the opposing substrate-side light-shielding film 23 formed by patterning from a thin film, the film thickness changes continuously at the portion located at the side edge of the resist mask. As a result, a reflection surface 231 formed of an inclined surface or a curved surface is formed in a portion where the side edge of the resist mask was located.

【0135】[実施の形態7]本形態も、実施の形態6
と同様、対向基板20側において、隣接する画素電極9
aの境界領域に相当する領域に照射された光を画素電極
9aに向けて反射、入射する機能を対向電極側遮光膜2
3に付与したものである。
[Embodiment 7] This embodiment is also applicable to Embodiment 6
Similarly, on the counter substrate 20 side, the adjacent pixel electrode 9
The function of reflecting and irradiating the light applied to the area corresponding to the boundary area a to the pixel electrode 9a is described in
3.

【0136】図21は、本形態の液晶パネルの図2のB
−B′線に相当する位置での断面図である。本形態の液
晶パネルは、対向基板20の方から光(入射光L1)が
入射するタイプのものであり、TFTアレイ基板10の
方の基本的な構成は、実施の形態6に係る液晶パネルと
共通している。
FIG. 21 is a sectional view of the liquid crystal panel of this embodiment shown in FIG.
It is sectional drawing in the position corresponding to the -B 'line. The liquid crystal panel of this embodiment is of a type in which light (incident light L1) is incident from the counter substrate 20. The basic configuration of the TFT array substrate 10 is the same as that of the liquid crystal panel according to the sixth embodiment. Have in common.

【0137】すなわち、本例の液晶パネル100では、
図21に示すように、対向基板20の側において、TF
Tアレイ基板10の画素電極9aの境界領域に対向する
領域に対向基板側遮光膜23が形成されている。この対
向基板側遮光膜23は、平面的には、実施の形態1〜5
で説明したTFTアレイ基板10の側の遮光膜(図2参
照)と同様なレイアウトになっている。従って、この液
晶パネル100において、対向基板20の側から光(入
射光L1)が入射したとき、それがTFTアレイ基板1
0のデータ線6a、図28を参照して説明した従来の液
晶パネル100のTFTアレイ基板10に形成した遮光
膜11a、あるいは実施の形態1、2、3、5で説明し
た液晶パネル100のTFTアレイ基板10に形成した
遮光膜11で反射されると、TFTアレイ基板10の側
から対向基板側遮光膜23に光が照射される。このよう
なときには、対向基板側遮光膜23の上面には、その幅
方向における両端部に傾斜面あるいは湾曲面からなる反
射面231が形成されているので、この反射面231に
照射された光は、反射光LL2′として画素電極9aに
向けて反射、入射する。従って、対向基板側遮光膜23
の反射面231で反射された光は、TFTアレイ基板1
0の側に出射され、表示に寄与することになる。それ
故、画素電極9aの境界領域から光が漏れてくるのを防
止でき、かつ、入射した光の利用効率を高めることがで
きるので、明るい表示を行うことができる。
That is, in the liquid crystal panel 100 of this example,
As shown in FIG. 21, the TF
An opposing substrate-side light-shielding film 23 is formed in a region of the T-array substrate 10 facing the boundary region of the pixel electrode 9a. The opposing substrate-side light-shielding film 23 is flat in the first to fifth embodiments.
The layout is similar to that of the light-shielding film (see FIG. 2) on the side of the TFT array substrate 10 described above. Therefore, in the liquid crystal panel 100, when light (incident light L1) is incident from the side of the counter substrate 20, it is
0 data line 6a, the light-shielding film 11a formed on the TFT array substrate 10 of the conventional liquid crystal panel 100 described with reference to FIG. 28, or the TFT of the liquid crystal panel 100 described in the first, second, third, and fifth embodiments. When the light is reflected by the light-shielding film 11 formed on the array substrate 10, light is emitted from the TFT array substrate 10 to the opposing substrate-side light-shielding film 23. In such a case, on the upper surface of the opposing substrate-side light-shielding film 23, a reflection surface 231 formed of an inclined surface or a curved surface is formed at both ends in the width direction. , As reflected light LL2 'toward the pixel electrode 9a. Therefore, the opposing substrate side light shielding film 23
The light reflected by the reflection surface 231 of the TFT array substrate 1
The light is emitted to the 0 side and contributes to display. Therefore, light can be prevented from leaking from the boundary region of the pixel electrode 9a, and the utilization efficiency of incident light can be increased, so that bright display can be performed.

【0138】ここで、反射面231は、対向電極側遮光
膜23の上面に複数、形成されているが、このような構
成の対向基板側遮光膜23を形成するには、実施の形態
1、2において遮光膜11aを形成するときに用いた方
法を利用できる。従って、その詳細な説明を省略する
が、対向基板20の上に、チタン、クロム、タングステ
ン、タンタル、モリブデン、パラジウム、アルミニウ
ム、これらの金属の合金、またはドープトシリコンなど
の遮光性を有する材料からなる薄膜を約1000オング
ストローム〜約5000オングストローム程度の層厚、
好ましくは約2000オングストロームの層厚で形成し
た後、この薄膜をパターニングするためのレジストマス
クを形成する際に、レジストマスクの側端縁を対向基板
側遮光膜23の反射面231を形成すべき領域に位置さ
せる。そして、薄膜に対して酸素を含むエッチングガス
によるドライエッチングを行う。その結果、薄膜におい
てレジストマスクで覆われていた部分でも、レジストマ
スクの端部に相当する部分はエッチングされ、かつ、レ
ジストマスクの側端縁に相当する部分ほどより多くエッ
チングされる。従って、薄膜からパターニング形成され
た対向基板側遮光膜23において、レジストマスクの側
端縁に位置していた部分では膜厚が連続的に変化する。
その結果、レジストマスクの側端縁が位置していた部分
には、傾斜面あるいは湾曲面からなる反射面231が形
成される。ここで、レジストマスクについては、対向電
極側遮光膜23の形成予定領域において幅方向で並列す
る複数条のレジストマスクとして形成し、各列のレジス
トマスクの側端縁を反射面231を形成すべき領域に位
置させる。このように構成すると、複数条のレジストマ
スクの側端縁毎に傾斜面あるいは湾曲面が形成されるの
で、それを利用して対向電極側遮光膜23に対して、傾
斜面あるいは湾曲面からなる複数の反射面231を容易
に形成することができる。
Here, a plurality of reflection surfaces 231 are formed on the upper surface of the opposing-electrode-side light-shielding film 23. In order to form the opposing-substrate-side light-shielding film 23 having such a structure, the first embodiment is used. 2, the method used when forming the light shielding film 11a can be used. Therefore, although detailed description is omitted, a light-shielding material such as titanium, chromium, tungsten, tantalum, molybdenum, palladium, aluminum, an alloy of these metals, or doped silicon is formed on the counter substrate 20. A thin film having a thickness of about 1000 Å to about 5000 Å,
After forming the resist mask for patterning this thin film, preferably after forming it with a layer thickness of about 2000 angstroms, the side edge of the resist mask is formed in a region where the reflection surface 231 of the opposing substrate side light shielding film 23 is to be formed. Position. Then, dry etching is performed on the thin film using an etching gas containing oxygen. As a result, even in the portion of the thin film covered with the resist mask, the portion corresponding to the edge of the resist mask is etched, and the portion corresponding to the side edge of the resist mask is etched more. Accordingly, in the opposing substrate-side light-shielding film 23 formed by patterning from a thin film, the film thickness changes continuously at the portion located at the side edge of the resist mask.
As a result, a reflection surface 231 formed of an inclined surface or a curved surface is formed in a portion where the side edge of the resist mask was located. Here, the resist mask should be formed as a plurality of resist masks arranged in parallel in the width direction in the region where the counter electrode-side light shielding film 23 is to be formed, and the reflection surface 231 should be formed on the side edges of the resist masks in each row. Locate in the area. With such a configuration, an inclined surface or a curved surface is formed for each side edge of the plurality of resist masks. A plurality of reflection surfaces 231 can be easily formed.

【0139】[実施の形態8]なお、実施の形態1ない
し7において、TFTアレイ基板10の遮光膜11、あ
るいは対向基板20の対向基板側遮光膜23に対して反
射面111、231を形成するにあたっては、図22に
示すように、遮光膜11あるいは対向基板20の上面を
微細な凹凸が形成された面(反射面111、231)と
して形成してもよい。このような反射面111、231
では、そこに照射された光が乱反射して、反射光L
1′、LL2′として画素電極9aに入射する。従っ
て、遮光膜11の反射面111あるいは対向基板側遮光
膜23の反射面231で反射された光は表示に寄与する
ことになるので、入射した光の利用効率を高めることが
でき、明るい表示を行うことができる。
Eighth Embodiment In the first to seventh embodiments, the reflection surfaces 111 and 231 are formed on the light-shielding film 11 of the TFT array substrate 10 or the opposing substrate-side light-shielding film 23 of the opposing substrate 20. In this case, as shown in FIG. 22, the upper surface of the light-shielding film 11 or the counter substrate 20 may be formed as a surface on which fine irregularities are formed (reflection surfaces 111 and 231). Such a reflective surface 111, 231
Then, the light irradiated there is irregularly reflected, and the reflected light L
The light enters the pixel electrode 9a as 1 'and LL2'. Therefore, the light reflected on the reflection surface 111 of the light-shielding film 11 or the reflection surface 231 of the opposing substrate-side light-shielding film 23 contributes to the display, so that the utilization efficiency of the incident light can be increased and the bright display can be achieved. It can be carried out.

【0140】このような微細な凹凸を備える反射面11
1、231を形成するには、遮光膜11aあるいは対向
基板側遮光膜23を形成するための金属膜を成膜する際
の熱処理によりこの金属膜の上面を粗面化して凹凸を形
成し、しかる後に、金属膜をパターニングして遮光膜1
1aあるいは対向基板側遮光膜23を形成する。たとえ
ば、アルミニウムをスパッタ形成する際、あるいは形成
した直後の熱処理温度を、通常100℃位であるのを2
00℃〜250℃位にまで高める。その結果、スパッタ
形成されたアルミニウム膜の表面が粗れた状態になって
微細な凹凸が形成される。それ故、この凹凸を利用すれ
ば、乱反射をおこす反射面111、231を形成するこ
とができる。
The reflection surface 11 having such fine irregularities
In order to form 1, 231, the upper surface of this metal film is roughened by heat treatment when forming a metal film for forming the light-shielding film 11 a or the opposing substrate-side light-shielding film 23. Later, the metal film is patterned to form the light shielding film 1.
1a or the opposing substrate side light shielding film 23 is formed. For example, when the aluminum is formed by sputtering or immediately after the formation, the heat treatment temperature is usually set to about 100 ° C.
Increase the temperature to around 00 ° C to 250 ° C. As a result, the surface of the sputtered aluminum film becomes rough, and fine irregularities are formed. Therefore, if the irregularities are used, the reflection surfaces 111 and 231 that cause irregular reflection can be formed.

【0141】[その他の形態]なお、上記のいずれの形
態においても、遮光膜11aは、その両側に位置する画
素電極9aのそれぞれに向けて反射光L1′、L2′を
入射させる構成であったが、両側に位置する画素電極9
aのうちの一方のみに反射光L1′、L2′を入射させ
る構成であってもよい。この場合でも、いずれの画素電
極9aにも対応するように遮光膜11aが形成されてい
るので、全て画素電極9aに対して遮光膜11aの反射
面111から反射光L1′、L2′が入射する構成とな
る。
[Other Embodiments] In any of the above-described embodiments, the light-shielding film 11a has a configuration in which the reflected lights L1 'and L2' are incident on the respective pixel electrodes 9a located on both sides thereof. Are the pixel electrodes 9 located on both sides
The configuration may be such that the reflected lights L1 'and L2' are made incident on only one of the a. Also in this case, since the light shielding films 11a are formed so as to correspond to any of the pixel electrodes 9a, the reflected lights L1 'and L2' enter the pixel electrodes 9a from the reflection surface 111 of the light shielding film 11a. Configuration.

【0142】また、遮光膜11aの表面形状については
山状の断面形状を有する例で説明したが、半円形の断面
形状を有するように形成してもよい。
The surface shape of the light-shielding film 11a has been described as an example having a mountain-shaped cross-sectional shape, but may be formed to have a semicircular cross-sectional shape.

【0143】さらに、実施の形態1ないし5については
対向基板20に対向基板側遮光膜23が形成されている
例で説明したが、各画素電極9aに対向するようにマイ
クロレンズを配置して、対向基板20の対向基板側遮光
膜23を省略してもよい。さらには、TFTアレイ基板
10において、反射面111を備える遮光膜11aの他
にも、TFT30の下層側に遮光膜を形成し、TFTア
レイ基板10の側からの入射光L2がTFT30のチャ
ネル形成用領域1aに入射したときの光電変換効果によ
りTFT30が劣化するのを防止する形態と組み合わせ
てもよい。
Further, the first to fifth embodiments have been described with respect to the example in which the opposing substrate-side light-shielding film 23 is formed on the opposing substrate 20, but a microlens is arranged so as to oppose each pixel electrode 9a. The opposing substrate-side light-shielding film 23 of the opposing substrate 20 may be omitted. Further, in the TFT array substrate 10, in addition to the light-shielding film 11a having the reflection surface 111, a light-shielding film is formed on the lower layer side of the TFT 30, and the incident light L2 from the TFT array substrate 10 side is used for forming the channel of the TFT 30. It may be combined with a mode of preventing the TFT 30 from being deteriorated by the photoelectric conversion effect when the light enters the region 1a.

【0144】[液晶表示パネルの貼り合わせ構造]以上
のように構成された液晶装置の各の実施の形態の全体構
成を図23および図24を参照して説明する。なお、図
23は、液晶パネル100をその上に形成された各構成
要素と共に対向基板20の側から見た平面図であり、図
24は、対向基板20を含めて示す図29のH−H′断
面図である。
[Laminated Structure of Liquid Crystal Display Panel] The overall configuration of each embodiment of the liquid crystal device configured as described above will be described with reference to FIGS. 23 and 24. FIG. Note that FIG. 23 is a plan view of the liquid crystal panel 100 together with the components formed thereon as viewed from the counter substrate 20 side, and FIG. FIG.

【0145】図23において、TFTアレイ基板10の
上には、シール材52がその縁に沿って設けれらてお
り、その内側領域には、遮光性材料からなる周辺見切り
53が形成されている。シール材52の外側の領域に
は、データ線駆動回路101および実装端子102がT
FTアレイ基板10の一辺に沿って設けられており、走
査線駆動回路104が、この一辺に隣接する2辺に沿っ
て形成されている。走査線に供給される走査信号の遅延
が問題にならないのならば、走査線駆動回路104は片
側だけでも良いことは言うまでもない。また、データ線
駆動回路101を画像表示領域の辺に沿って両側に配列
しても良い。例えば奇数列のデータ線は画像表示領域の
一方の辺に沿って配設されたデータ線駆動回路から画像
信号を供給し、偶数列のデータ線は前記画像表示領域の
反対側の辺に沿って配設されたデータ線駆動回路から画
像信号を供給するようにしても良い。この様にデータ線
を櫛歯状に駆動するようにすれば、データ線駆動回路1
01の形成面積を拡張することが出来るため、複雑な回
路を構成することが可能となる。更にTFTアレイ基板
10の残る一辺には、画像表示領域の両側に設けられた
走査線駆動回路104間をつなぐための複数の配線10
5が設けられており、更に、周辺見切り53の下などを
利用して、プリチャージ回路や検査回路が設けられるこ
ともある。また、対向基板20のコーナー部の少なくと
も1箇所においては、TFTアレイ基板10と対向基板
20との間で電気的導通をとるための上下導通材106
が形成されている。そして、図24に示すように、図2
3に示したシール材52とほぼ同じ輪郭をもつ対向基板
20が当該シール材52によりTFTアレイ基板10に
固着されている。
In FIG. 23, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and a peripheral partition 53 made of a light-shielding material is formed in an inner region thereof. . The data line driving circuit 101 and the mounting terminals 102
The scanning line driving circuit 104 is provided along one side of the FT array substrate 10, and is formed along two sides adjacent to the one side. If the delay of the scanning signal supplied to the scanning line does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuits 101 may be arranged on both sides along the side of the image display area. For example, the odd-numbered data lines supply image signals from a data line driving circuit disposed along one side of the image display area, and the even-numbered data lines extend along the opposite side of the image display area. An image signal may be supplied from the provided data line driving circuit. By driving the data lines in a comb-tooth shape in this manner, the data line driving circuit 1
01 can be expanded, so that a complicated circuit can be formed. Further, on one remaining side of the TFT array substrate 10, a plurality of wirings 10 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area are provided.
5 is provided, and a precharge circuit or an inspection circuit may be further provided by utilizing a portion under the peripheral parting 53 or the like. In at least one of the corners of the opposing substrate 20, a vertical conductive material 106 for establishing electric conduction between the TFT array substrate 10 and the opposing substrate 20.
Are formed. Then, as shown in FIG.
The counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 3 is fixed to the TFT array substrate 10 by the sealing material 52.

【0146】なお、データ線駆動回路101および走査
線駆動回路104をTFTアレイ基板10の上に形成す
る代わりに、たとえば、駆動用LSIが実装されたTA
B(テープ オートメイテッド、ボンディング)基板を
TFTアレイ基板10の周辺部に形成された端子群に対
して異方性導電膜を介して電気的および機械的に接続す
るようにしてもよい。また、対向基板20およびTFT
アレイ基板10の光入射側の面あるいは光出射側には、
使用する液晶50の種類、すなわち、TN(ツイステッ
ドネマティック)モード、STN(スーパーTN)モー
ド、D−STN(ダブル−STN)モード等々の動作モ
ードや、ノーマリホワイトモード/ノーマリブラックモ
ードの別に応じて、偏光フィルム、位相差フィルム、偏
光板などが所定の向きに配置される。
Note that, instead of forming the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TA on which a driving LSI is mounted is mounted.
A B (tape automated, bonding) substrate may be electrically and mechanically connected to a terminal group formed on the periphery of the TFT array substrate 10 via an anisotropic conductive film. In addition, the counter substrate 20 and the TFT
On the light incident side or light exit side of the array substrate 10,
The type of the liquid crystal 50 to be used, that is, an operation mode such as a TN (twisted nematic) mode, an STN (super TN) mode, a D-STN (double-STN) mode, and a normally white mode / normal black mode. Then, a polarizing film, a retardation film, a polarizing plate and the like are arranged in a predetermined direction.

【0147】また、このように形成した液晶パネルは、
たとえば、投射型液晶表示装置(液晶プロジェクタ)に
おいて使用される。この場合、3枚の液晶パネル100
がRGB用のライトバルブとして各々使用され、各液晶
パネル100の各々には、RGB色分解用のダイクロイ
ックミラーを介して分解された各色の光が投射光として
各々入射されることになる。従って、前記した各形態の
液晶パネル100にはカラーフィルタが形成されていな
い。但し、対向基板20において各画素電極9aに対向
する領域にRGBのカラーフィルタをその保護膜ととも
に形成することにより、投射型液晶表示以外にも、カラ
ー液晶テレビなどといったカラー液晶表示装置を構成す
ることができる。さらに、対向基板20に対して、各画
素に対応するようにマイクロレンズを形成することによ
り、入射光の画素電極9aに対する集光効率を高めるこ
とができるので、明るい表示を行うことができる。さら
にまた、対向基板20に何層もの屈折率の異なる干渉層
を積層することにより、光の干渉作用を利用して、RG
B色をつくり出すダイクロイックフィルタを形成しても
よい。このダイクロイックフィルタ付きの対向基板によ
れば、より明るいカラー表示を行うことができる。
The liquid crystal panel thus formed is
For example, it is used in a projection type liquid crystal display device (liquid crystal projector). In this case, three liquid crystal panels 100
Are used as light valves for RGB, and light of each color separated through a dichroic mirror for RGB color separation is incident on each of the liquid crystal panels 100 as projection light. Therefore, no color filter is formed on the liquid crystal panel 100 of each of the above embodiments. However, in addition to the projection type liquid crystal display, a color liquid crystal display device such as a color liquid crystal television is formed by forming an RGB color filter together with a protective film in a region facing each pixel electrode 9a on the counter substrate 20. Can be. Further, by forming microlenses on the counter substrate 20 so as to correspond to each pixel, the efficiency of condensing incident light on the pixel electrode 9a can be increased, so that bright display can be performed. Furthermore, by stacking a number of interference layers having different refractive indices on the opposing substrate 20, the RG is utilized by utilizing the interference effect of light.
A dichroic filter for producing the B color may be formed. According to the counter substrate with the dichroic filter, a brighter color display can be performed.

【0148】また、各画素に形成される画素スイッチン
グ用のTFTとしては、正スタガ型またはコプラーナ型
のポリシリコンTFTを用いた例で説明したが、逆スタ
ガ型のTFTやアモルファスシリコンTFTなど、他の
形式のTFTを画素スイッチング用に用いてもよい。
The pixel switching TFT formed in each pixel is described as an example in which a normal stagger type or coplanar type polysilicon TFT is used. May be used for pixel switching.

【0149】[液晶パネルの電子機器への適用]次に、
液晶パネルを備えた電子機器の一例を、図25および図
26を参照して説明する。
[Application of Liquid Crystal Panel to Electronic Equipment]
An example of an electronic device including a liquid crystal panel will be described with reference to FIGS.

【0150】まず、図25には、上記の各形態に係る液
晶パネルと同様に構成された液晶パネル100を備えた
電子機器の構成をブロック図で示してある。
First, FIG. 25 is a block diagram showing a configuration of an electronic apparatus having a liquid crystal panel 100 configured similarly to the liquid crystal panel according to each of the above embodiments.

【0151】図25において、電子機器が、表示情報出
力源1000、表示情報処理回路1002、駆動回路1
004、液晶パネル100、クロック発生回路100
8、および電源回路1010を含んで構成される。表示
情報出力源1000は、ROM(Read Only Memory)、
RAM(Random Access Memory)、光ディスクなどのメ
モリ、テレビ信号の画信号を同調して出力する同調回路
などを含んで構成され、クロック発生回路1008から
のクロックに基づいて、所定フォーマットの画像信号を
処理して表示情報処理回路1002に出力する。この表
示情報出力回路1002は、たとえば増幅・極性反転回
路、相展開回路、ローテーション回路、ガンマ補正回
路、あるいはクランプ回路等の周知の各種処理回路を含
んで構成され、クロック信号に基づいて入力された表示
情報からデジタル信号を順次生成し、クロック信号CL
Kとともに駆動回路1004に出力する。駆動回路10
04は、液晶パネル100を駆動する。電源回路101
0は、上述の各回路に所定の電源を供給する。なお、液
晶パネル100を構成するTFTアレイ基板の上に駆動
回路1004を形成してもよく、それに加えて、表示情
報処理回路1002もTFTアレイ基板の上に形成して
もよい。
In FIG. 25, the electronic equipment includes a display information output source 1000, a display information processing circuit 1002, and a drive circuit 1.
004, liquid crystal panel 100, clock generation circuit 100
8 and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory),
It includes a RAM (Random Access Memory), a memory such as an optical disk, a tuning circuit for tuning and outputting an image signal of a television signal, and processes an image signal of a predetermined format based on a clock from a clock generation circuit 1008. And outputs it to the display information processing circuit 1002. The display information output circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and is input based on a clock signal. A digital signal is sequentially generated from display information, and a clock signal CL is generated.
Output to the drive circuit 1004 together with K. Drive circuit 10
04 drives the liquid crystal panel 100. Power supply circuit 101
0 supplies a predetermined power to each of the circuits described above. Note that the driver circuit 1004 may be formed over a TFT array substrate included in the liquid crystal panel 100. In addition, the display information processing circuit 1002 may be formed over the TFT array substrate.

【0152】このような構成の電子機器としては、図2
6を参照して後述する投射型液晶表示装置(液晶プロジ
ェクタ)、マルチメディア対応のパーソナルコンピュー
タ(PC)、およびエンジニアリング・ワークステーシ
ョン(EWS)、ページャ、あるいは携帯電話、ワード
プロセッサ、テレビ、ビューファインダ型またはモニタ
直視型のビデオテープレコーダ、電子手帳、電子卓上計
算機、カーナビゲーション装置、POS端末、タッチパ
ネルなどを挙げることができる。
As an electronic apparatus having such a configuration, FIG.
6, a projection type liquid crystal display device (liquid crystal projector), a multimedia-compatible personal computer (PC), and an engineering workstation (EWS), a pager, or a mobile phone, a word processor, a television, a viewfinder type, or Examples include a monitor direct-view video tape recorder, an electronic organizer, an electronic desk calculator, a car navigation device, a POS terminal, and a touch panel.

【0153】図24に示す投射型液晶表示装置1100
は、前記の駆動回路1004がTFTアレイ基板上に搭
載された液晶パネル100を含む液晶モジュールを3個
準備し、各々RGB用のライトバルブ100R、100
G、100Bとして用いたプロジェクタとして構成され
ている。この液晶プロジェクタ1100では、メタルハ
ライドランプなどの白色光源のランプユニット1102
から光が出射されると、3枚のミラー1106および2
枚のダイクロイックミラー1108によって、R、G、
Bの3原色に対応する光成分R、G、Bに分離され(光
分離手段)、対応するライトバルブ100R、100
G、100B(液晶パネル100/液晶ライトバルブ)
に各々導かれる。この際に、光成分Bは、光路が長いの
で、光損失を防ぐために入射レンズ1122、リレーレ
ンズ1123、および出射レンズ1124からなるリレ
ーレンズ系1121を介して導かれる。そして、ライト
バルブ100R、100G、100Bによって各々変調
された3原色に対応する光成分R、G、Bは、ダイクロ
イックプリズム1112(光合成手段)に3方向から入
射され、再度合成された後、投射レンズ1114を介し
てスクリーン1120などにカラー画像として投射され
る。
A projection type liquid crystal display device 1100 shown in FIG.
Prepares three liquid crystal modules each including the liquid crystal panel 100 in which the driving circuit 1004 is mounted on a TFT array substrate, and respectively prepares light valves 100R, 100R for RGB.
It is configured as a projector used as G, 100B. In this liquid crystal projector 1100, a lamp unit 1102 of a white light source such as a metal halide lamp is used.
When light is emitted from the three mirrors 1106 and 2
With the dichroic mirrors 1108, R, G,
The light components are separated into light components R, G, and B corresponding to the three primary colors B (light separating means), and the corresponding light valves 100R, 100R
G, 100B (liquid crystal panel 100 / liquid crystal light valve)
Respectively. At this time, since the light component B has a long optical path, the light component B is guided through a relay lens system 1121 including an input lens 1122, a relay lens 1123, and an output lens 1124 in order to prevent light loss. The light components R, G, and B corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B respectively enter the dichroic prism 1112 (light combining means) from three directions, are combined again, and then are projected. The image is projected as a color image on a screen 1120 or the like via 1114.

【0154】[0154]

【発明の効果】以上のとおり、本発明に係る液晶パネル
では、各画素電極の境界領域に遮光膜が形成されている
ので、この境界領域に照射された光は遮光膜で反射され
る。従って、画素電極の境界領域からの光の漏れがない
ので、品位の高い表示を行うことができる。また、画素
電極の境界領域に照射された光を遮光膜が反射するとい
っても、遮光膜は、それに照射された光を画素電極に向
けて反射、入射させる反射面を備えているので、遮光膜
で反射された光は表示に寄与する。それ故、画素電極の
境界領域から光が漏れてくるのを防止でき、かつ、入射
した光の利用効率が高いので、明るい表示を行うことが
できる。また、画素電極の境界領域から光が漏れてくる
のをより確実に防止しようと、遮光膜を幅広に形成して
も、入射した光の利用効率が高いので、品位が高くて、
明るい表示を行うことができる。
As described above, in the liquid crystal panel according to the present invention, since the light-shielding film is formed in the boundary region between the respective pixel electrodes, light applied to this boundary region is reflected by the light-shielding film. Therefore, since there is no light leakage from the boundary region between the pixel electrodes, high-quality display can be performed. Further, even though the light shielding film reflects the light applied to the boundary region of the pixel electrode, the light shielding film has a reflection surface for reflecting and entering the light applied to the pixel electrode toward the pixel electrode. Light reflected by the film contributes to display. Therefore, it is possible to prevent light from leaking from the boundary region between the pixel electrodes and to use the incident light with high efficiency, so that a bright display can be performed. Also, in order to more reliably prevent light from leaking from the boundary region of the pixel electrode, even if the light-shielding film is formed wide, the use efficiency of incident light is high, and the quality is high.
Bright display can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した液晶パネルにおいて、マトリ
クス状に配置された複数の画素に形成された各種素子、
配線などの等価回路図である。
FIG. 1 shows various elements formed in a plurality of pixels arranged in a matrix in a liquid crystal panel to which the present invention is applied.
It is an equivalent circuit diagram, such as wiring.

【図2】図1に示す液晶パネルにおいて、TFTアレイ
基板に形成された各画素の構成を示す平面図である。
FIG. 2 is a plan view showing a configuration of each pixel formed on a TFT array substrate in the liquid crystal panel shown in FIG.

【図3】本発明の実施の形態1に係る液晶パネルにおけ
る図2のA−A′線に相当する位置での断面図である。
FIG. 3 is a cross-sectional view of the liquid crystal panel according to the first embodiment of the present invention at a position corresponding to line AA ′ in FIG. 2;

【図4】本発明の実施の形態1に係る液晶パネルにおけ
る図2のB−B′線に相当する位置での断面図である。
FIG. 4 is a cross-sectional view of the liquid crystal panel according to Embodiment 1 of the present invention at a position corresponding to line BB ′ of FIG. 2;

【図5】図1に示す液晶パネルに用いたTFTアレイ基
板の構成を示す等価回路図である。
FIG. 5 is an equivalent circuit diagram showing a configuration of a TFT array substrate used for the liquid crystal panel shown in FIG.

【図6】(a)〜(d)は、本発明の実施の形態1に係
る液晶パネルのTFTアレイ基板の製造方法を示す工程
断面図である。
FIGS. 6A to 6D are process cross-sectional views illustrating a method for manufacturing a TFT array substrate of a liquid crystal panel according to Embodiment 1 of the present invention.

【図7】(a)〜(e)は、本発明の実施の形態1に係
る液晶パネルのTFTアレイ基板の製造方法において、
図6に示す工程に続いて行う各工程の工程断面図であ
る。
FIGS. 7A to 7E show a method of manufacturing a TFT array substrate of a liquid crystal panel according to Embodiment 1 of the present invention;
FIG. 7 is a process cross-sectional view of each process performed after the process illustrated in FIG. 6.

【図8】(a)〜(c)は、本発明の実施の形態1に係
る液晶パネルのTFTアレイ基板の製造方法において、
図7に示す工程に続いて行う各工程の工程断面図であ
る。
FIGS. 8A to 8C show a method for manufacturing a TFT array substrate of a liquid crystal panel according to Embodiment 1 of the present invention;
FIG. 8 is a process cross-sectional view of each process performed after the process illustrated in FIG. 7.

【図9】(a)〜(c)は、本発明の実施の形態1に係
る液晶パネルのTFTアレイ基板の製造方法において、
図8に示す工程に続いて行う各工程の工程断面図であ
る。
FIGS. 9A to 9C show a method of manufacturing a TFT array substrate of a liquid crystal panel according to Embodiment 1 of the present invention;
FIG. 9 is a process cross-sectional view of each process performed after the process illustrated in FIG. 8.

【図10】(a)〜(d)は、本発明の実施の形態1に
係る液晶パネルのTFTアレイ基板の製造方法におい
て、図9に示す工程に続いて行う各工程の工程断面図で
ある。
FIGS. 10A to 10D are process cross-sectional views of respective processes performed after the process shown in FIG. 9 in the method for manufacturing a TFT array substrate of a liquid crystal panel according to the first embodiment of the present invention. .

【図11】本発明の実施の形態2に係る液晶パネルにお
ける図2のB−B′線に相当する位置での断面図であ
る。
FIG. 11 is a cross-sectional view of the liquid crystal panel according to Embodiment 2 of the present invention at a position corresponding to line BB ′ in FIG. 2;

【図12】(a)〜(c)は、本発明の実施の形態2に
係る液晶パネルのTFTアレイ基板の製造方法におい
て、図8に示す工程に続いて行う各工程の工程断面図で
ある。
12 (a) to 12 (c) are cross-sectional views of respective steps performed after the step shown in FIG. 8 in the method for manufacturing a TFT array substrate of a liquid crystal panel according to Embodiment 2 of the present invention. .

【図13】本発明の実施の形態3に係る液晶パネルにお
ける図2のB−B′線に相当する位置での断面図であ
る。
FIG. 13 is a cross-sectional view of the liquid crystal panel according to Embodiment 3 of the present invention at a position corresponding to line BB ′ in FIG.

【図14】(a)〜(c)は、本発明の実施の形態3に
係る液晶パネルのTFTアレイ基板の製造方法におい
て、図8に示す工程に続いて行う各工程の工程断面図で
ある。
14 (a) to (c) are cross-sectional views of respective steps performed after the step shown in FIG. 8 in the method for manufacturing a TFT array substrate of a liquid crystal panel according to Embodiment 3 of the present invention. .

【図15】本発明の実施の形態4に係る液晶パネルにお
ける図2のB−B′線に相当する位置での断面図であ
る。
FIG. 15 is a cross-sectional view of the liquid crystal panel according to Embodiment 4 of the present invention at a position corresponding to line BB ′ in FIG.

【図16】(a)〜(d)は、本発明の実施の形態4に
係る液晶パネルのTFTアレイ基板の製造方法におい
て、図8に示す工程に続いて行う各工程の工程断面図で
ある。
FIGS. 16A to 16D are process cross-sectional views of respective processes performed after the process shown in FIG. 8 in the method for manufacturing a TFT array substrate of a liquid crystal panel according to the fourth embodiment of the present invention. .

【図17】本発明の実施の形態5に係る液晶パネルにお
ける図2のB−B′線に相当する位置での断面図であ
る。
FIG. 17 is a cross-sectional view of the liquid crystal panel according to Embodiment 5 of the present invention at a position corresponding to line BB ′ in FIG.

【図18】図17に示す液晶パネルにおける異なる方か
ら入射した光に対する作用を説明するための説明図であ
る。
18 is an explanatory diagram for explaining an effect of the liquid crystal panel shown in FIG. 17 on light incident from different directions.

【図19】(a)〜(d)は、本発明の実施の形態5に
係る液晶パネルのTFTアレイ基板の製造方法におい
て、図8に示す工程に続いて行う各工程の工程断面図で
ある。
19 (a) to (d) are cross-sectional views of respective steps performed after the step shown in FIG. 8 in the method of manufacturing the TFT array substrate of the liquid crystal panel according to the fifth embodiment of the present invention. .

【図20】本発明の実施の形態6に係る液晶パネルにお
ける図2のB−B′線に相当する位置での断面図であ
る。
FIG. 20 is a cross-sectional view of the liquid crystal panel according to the sixth embodiment of the present invention at a position corresponding to line BB ′ in FIG.

【図21】本発明の実施の形態7に係る液晶パネルにお
ける図2のB−B′線に相当する位置での断面図であ
る。
FIG. 21 is a cross-sectional view of the liquid crystal panel according to Embodiment 7 of the present invention at a position corresponding to line BB ′ in FIG.

【図22】本発明の実施の形態8に係る液晶パネルにお
ける図2のB−B′線に相当する位置での断面図であ
る。
FIG. 22 is a cross-sectional view of the liquid crystal panel according to Embodiment 8 of the present invention at a position corresponding to line BB ′ in FIG.

【図23】液晶パネルを対向基板の側からみたときの平
面図である。
FIG. 23 is a plan view when the liquid crystal panel is viewed from a counter substrate side.

【図24】図23のH−H′線における断面図である。FIG. 24 is a sectional view taken along line HH ′ of FIG. 23;

【図25】本発明に係る液晶パネルを表示装置として用
いた電子機器の回路構成を示すブロック図である。
FIG. 25 is a block diagram showing a circuit configuration of an electronic device using the liquid crystal panel according to the present invention as a display device.

【図26】本発明に係る液晶パネルを用いた電子機器の
一例としての投射型液晶パネルの光学系の構成を示す断
面図である。
FIG. 26 is a sectional view showing a configuration of an optical system of a projection type liquid crystal panel as an example of an electronic apparatus using the liquid crystal panel according to the present invention.

【図27】従来の液晶パネルにおける図2のA−A′線
に相当する位置での断面図である。
FIG. 27 is a cross-sectional view of a conventional liquid crystal panel at a position corresponding to line AA ′ in FIG.

【図28】従来の液晶パネルにおける図2のB−B′線
に相当する位置での断面図である。
FIG. 28 is a cross-sectional view of a conventional liquid crystal panel at a position corresponding to line BB 'in FIG.

【符号の説明】[Explanation of symbols]

1a 半導体層 1a′ チャネル形成用領域 1b 低濃度ソース領域 1c 低濃度ドレイン領域 1d 高濃度ソース領域 1e 高濃度ドレイン領域 2 ゲート絶縁膜 3a 走査線 5、8 コンタクトホール 6a データ線 7a 第2層間絶縁膜(下層側層間絶縁膜) 7b 第3層間絶縁膜(上層側層間絶縁膜) 9a 画素電極 10 TFTアレイ基板10 11a 遮光膜 11 遮光膜を形成するための薄膜 12 下地保護膜 20 対向基板 23 対向基板側遮光膜 30 画素スイッチング用のTFT 50 液晶 53 周辺見切り 70 蓄積容量 71 第2層間絶縁膜の傾斜面 100 液晶パネル 101 データ線駆動回路 104 走査線駆動回路 105 サンプリング回路 106 画像信号線 111 TFTアレイ基板に形成した遮光膜の反射面 203、204、205、206、207 レジストマ
スク 231 対向基板側遮光膜の反射面 G1、G2・・・Gm 走査信号 L1、L2 入射光 L1′、L2′、LL1′、LL2′ 反射光 S1、S2・・・Sn 画素信号
Reference Signs List 1a Semiconductor layer 1a 'Channel forming region 1b Low-concentration source region 1c Low-concentration drain region 1d High-concentration source region 1e High-concentration drain region 2 Gate insulating film 3a Scanning line 5, 8 Contact hole 6a Data line 7a Second interlayer insulating film (Lower interlayer insulating film) 7b Third interlayer insulating film (upper interlayer insulating film) 9a Pixel electrode 10 TFT array substrate 10 11a Light shielding film 11 Thin film for forming light shielding film 12 Underlying protective film 20 Counter substrate 23 Counter substrate Side light shielding film 30 Pixel switching TFT 50 Liquid crystal 53 Peripheral parting 70 Storage capacitance 71 Slant surface of second interlayer insulating film 100 Liquid crystal panel 101 Data line driving circuit 104 Scanning line driving circuit 105 Sampling circuit 106 Image signal line 111 TFT array substrate Reflective surfaces 203, 204 of the light shielding film formed on 05, 206, 207 Resist mask 231 Reflective surface of opposing substrate-side light-shielding film G1, G2... Gm Scan signal L1, L2 Incident light L1 ', L2', LL1 ', LL2' Reflected light S1, S2. Pixel signal

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H091 FA14Y FB12 FC26 FD04 GA07 GA13 LA16 2H092 GA59 JA25 JA35 JA36 JA39 JB07 JB51 JB56 JB64 JB69 KA04 KA05 KA10 KB04 KB05 KB25 MA05 MA07 MA15 MA18 MA19 MA25 MA27 MA29 MA37 MA41 NA01 NA22 PA06 PA09 PA12 RA05 5G435 AA00 AA03 BB12 BB17 CC09 CC12 DD02 EE33 EE37 FF03 FF13 GG01 GG03 GG04 GG28 KK05  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) 2H091 FA14Y FB12 FC26 FD04 GA07 GA13 LA16 2H092 GA59 JA25 JA35 JA36 JA39 JB07 JB51 JB56 JB64 JB69 KA04 KA05 KA10 KB04 KB05 KB25 MA05 MA07 MA15 MA18 MA19 MA25 MA41 NA37 MA06 PA09 PA12 RA05 5G435 AA00 AA03 BB12 BB17 CC09 CC12 DD02 EE33 EE37 FF03 FF13 GG01 GG03 GG04 GG28 KK05

Claims (29)

【特許請求の範囲】[Claims] 【請求項1】 液晶を挟持する第1および第2の基板の
うちの第1の基板上には、画素電極および該画素電極を
駆動する薄膜トランジスタがマトリクス状に配置されて
いるとともに、前記第1および第2の基板のうちの少な
くとも一方には、隣接し合う画素電極同士の境界に相当
する領域に沿って遮光膜が形成された液晶パネルにおい
て、 前記遮光膜は、前記第1および第2の基板のうちの一方
の基板側から入射した光の一部を反射させる反射面を備
えていることを特徴とする液晶パネル。
1. A pixel electrode and a thin film transistor for driving the pixel electrode are arranged in a matrix on a first one of first and second substrates sandwiching a liquid crystal. A liquid crystal panel in which a light-shielding film is formed on at least one of a second substrate and a region corresponding to a boundary between adjacent pixel electrodes, wherein the light-shielding film comprises the first and second substrates. A liquid crystal panel comprising a reflection surface for reflecting a part of light incident from one of the substrates.
【請求項2】 請求項1において、前記遮光膜の前記反
射面は、前記第1および第2の基板のうちの一方の基板
側から入射した光の一部を反射して当該遮光膜の両側に
位置する前記画素電極のそれぞれに入射させるように形
成されていることを特徴とする液晶パネル。
2. The light-shielding film according to claim 1, wherein the reflection surface of the light-shielding film reflects a part of light incident from one of the first and second substrates and is on both sides of the light-shielding film. The liquid crystal panel is formed so as to be incident on each of the pixel electrodes located at the same position.
【請求項3】 請求項1または2において、前記薄膜ト
ランジスタ、前記遮光膜および前記画素電極は、それぞ
れの間に下層側層間絶縁膜および上層側層間絶縁膜を介
在させてこの順に前記第1の基板上に形成されているこ
とを特徴とする液晶パネル。
3. The first substrate according to claim 1, wherein the thin film transistor, the light-shielding film, and the pixel electrode have a lower interlayer insulating film and an upper interlayer insulating film interposed therebetween, respectively, in this order. A liquid crystal panel characterized by being formed thereon.
【請求項4】 請求項3において、前記遮光膜は、前記
第1および第2の基板のうちの第2の基板側から入射し
た光の一部を反射して前記画素電極に入射させる前記反
射面を当該遮光膜の上面に傾斜面あるいは湾曲面として
備えていることを特徴とする液晶パネル。
4. The reflection film according to claim 3, wherein the light-shielding film reflects a part of light incident from a second substrate side of the first and second substrates and causes the light to enter the pixel electrode. A liquid crystal panel having a surface provided as an inclined surface or a curved surface on an upper surface of the light shielding film.
【請求項5】 請求項4において、前記遮光膜は、前記
反射面に相当する領域で膜厚が連続的に変化しているこ
とにより、当該遮光面の上面に前記反射面が形成されて
いることを特徴とする液晶パネル。
5. The light-shielding film according to claim 4, wherein the thickness of the light-shielding film changes continuously in a region corresponding to the reflection surface, so that the reflection surface is formed on the upper surface of the light-shielding surface. A liquid crystal panel characterized by the above-mentioned.
【請求項6】 請求項5において、前記遮光膜は、同一
の前記画素電極に向けて光を反射、入射させる傾斜面あ
るいは湾曲面からなる前記反射面を幅方向の複数箇所に
備えていることを特徴とする液晶パネル。
6. The light-shielding film according to claim 5, wherein the light-shielding film includes a plurality of reflection surfaces formed of an inclined surface or a curved surface for reflecting and entering light toward the same pixel electrode in a width direction. A liquid crystal panel characterized by the following.
【請求項7】 請求項5において、前記遮光膜は、幅方
向における中央から両側に向けて膜厚が連続的に薄くな
っていることにより、当該遮光面の上面両端部分に前記
反射面が形成されていることを特徴とする液晶パネル。
7. The light-shielding film according to claim 5, wherein the thickness of the light-shielding film is continuously reduced from the center in the width direction to both sides, so that the reflection surfaces are formed at both ends of the upper surface of the light-shielding surface. A liquid crystal panel characterized by being made.
【請求項8】 請求項4において、前記遮光膜は、前記
反射面に相当する領域が前記下層側層間絶縁膜の傾斜面
上あるいは湾曲面上に形成されていることにより、当該
遮光面の上面に前記反射面が形成されていることを特徴
とする液晶パネル。
8. The light-shielding film according to claim 4, wherein a region corresponding to the reflection surface is formed on an inclined surface or a curved surface of the lower interlayer insulating film. A liquid crystal panel, wherein the reflection surface is formed on the liquid crystal panel.
【請求項9】 請求項8において、前記遮光膜は、同一
の前記画素電極に向けて光を反射、入射させる傾斜面あ
るいは湾曲面からなる前記反射面を幅方向の複数箇所に
備えていることを特徴とする液晶パネル。
9. The light-shielding film according to claim 8, wherein the light-reflection film includes a plurality of reflection surfaces each including an inclined surface or a curved surface for reflecting and entering light toward the same pixel electrode in a width direction. A liquid crystal panel characterized by the following.
【請求項10】 請求項8において、前記遮光膜は、幅
方向における両端部分が前記下層側層間絶縁膜の傾斜面
上あるいは湾曲面上に形成されていることにより、当該
遮光面の上面両端部分に前記反射面が形成されているこ
とを特徴とする液晶パネル。
10. The light-shielding film according to claim 8, wherein both end portions in the width direction are formed on an inclined surface or a curved surface of the lower interlayer insulating film, so that both end portions of an upper surface of the light-shielding surface are provided. A liquid crystal panel, wherein the reflection surface is formed on the liquid crystal panel.
【請求項11】 請求項3において、前記遮光膜は、前
記第1および第2の基板のうちの第2の基板側から入射
した光の一部を反射して前記画素電極に入射させる前記
反射面を当該遮光膜の上面に微細な凹凸が形成された面
として備えていることを特徴とする液晶パネル。
11. The reflection light according to claim 3, wherein the light-shielding film reflects part of light incident from a second substrate side of the first and second substrates and causes the light to enter the pixel electrode. A liquid crystal panel comprising a surface having fine irregularities formed on an upper surface of the light-shielding film.
【請求項12】 請求項3において、前記遮光膜は、前
記第1および第2の基板のうちの前記第1の基板側から
入射した光の一部を反射して前記画素電極に入射させる
前記反射面を当該遮光膜の下面に傾斜面あるいは湾曲面
として備えていることを特徴とする液晶パネル。
12. The light-shielding film according to claim 3, wherein the light-shielding film reflects part of light incident from the first substrate side of the first and second substrates and causes the light to enter the pixel electrode. A liquid crystal panel having a reflection surface as an inclined surface or a curved surface on a lower surface of the light shielding film.
【請求項13】 請求項12において、前記遮光膜は、
前記反射面に相当する領域が前記下層側層間絶縁膜の傾
斜面上あるいは湾曲面上に形成されていることにより、
当該遮光膜の下面に前記反射面が形成されていることを
特徴とする液晶パネル。
13. The light shielding film according to claim 12, wherein:
By forming a region corresponding to the reflection surface on an inclined surface or a curved surface of the lower interlayer insulating film,
A liquid crystal panel, wherein the reflection surface is formed on a lower surface of the light shielding film.
【請求項14】 請求項13において、前記遮光膜は、
同一の前記画素電極に向けて光を反射、入射させる傾斜
面あるいは湾曲面からなる前記反射面を幅方向の複数箇
所に備えていることを特徴とする液晶パネル。
14. The light shielding film according to claim 13, wherein:
A liquid crystal panel comprising: a plurality of reflection surfaces each including an inclined surface or a curved surface for reflecting and entering light toward the same pixel electrode in a width direction.
【請求項15】 請求項13において、前記遮光膜は、
幅方向における両端部分が前記下層側層間絶縁膜の傾斜
面上あるいは湾曲面上に形成されていることにより、当
該遮光面の下面両端部分に前記反射面が形成されている
ことを特徴とする液晶パネル。
15. The light shielding film according to claim 13, wherein:
A liquid crystal, wherein both end portions in the width direction are formed on an inclined surface or a curved surface of the lower interlayer insulating film, so that the reflection surfaces are formed at both end portions on the lower surface of the light shielding surface. panel.
【請求項16】 請求項1または2において、前記遮光
膜は、前記第2の基板の側に形成されていることを特徴
とする液晶パネル。
16. The liquid crystal panel according to claim 1, wherein the light shielding film is formed on a side of the second substrate.
【請求項17】 請求項16において、前記遮光膜は、
前記第2の基板上において前記第1および第2の基板の
うちの第1の基板側から照射された光の一部を反射して
前記画素電極に入射させる前記反射面を当該遮光膜の上
面に傾斜面あるいは湾曲面として備えていることを特徴
とする液晶パネル。
17. The light shielding film according to claim 16, wherein
An upper surface of the light-shielding film, wherein the reflection surface reflects a part of light emitted from the first substrate side of the first and second substrates and makes the light incident on the pixel electrode on the second substrate. A liquid crystal panel, wherein the liquid crystal panel is provided as an inclined surface or a curved surface.
【請求項18】 請求項17において、前記遮光膜は、
前記反射面に相当する領域で膜厚が連続的に変化してい
ることにより、当該遮光面の上面に前記反射面が形成さ
れていることを特徴とする液晶パネル。
18. The light-shielding film according to claim 17, wherein:
A liquid crystal panel, wherein the reflective surface is formed on the upper surface of the light-shielding surface by continuously changing the film thickness in a region corresponding to the reflective surface.
【請求項19】 請求項18において、前記遮光膜は、
同一の前記画素電極に向けて光を反射、入射させる傾斜
面あるいは湾曲面からなる前記反射面を幅方向の複数箇
所に備えていることを特徴とする液晶パネル。
19. The light shielding film according to claim 18, wherein:
A liquid crystal panel comprising: a plurality of reflection surfaces each including an inclined surface or a curved surface for reflecting and entering light toward the same pixel electrode in a width direction.
【請求項20】 請求項18において、前記遮光膜は、
幅方向における中央から両側に向けて膜厚が連続的に薄
くなっていることにより、当該遮光面の上面両端部分に
前記反射面が形成されていることを特徴とする液晶パネ
ル。
20. The light-shielding film according to claim 18,
A liquid crystal panel, wherein the reflection surface is formed at both end portions of the upper surface of the light-shielding surface by the film thickness being continuously reduced from the center to both sides in the width direction.
【請求項21】 請求項16において、前記遮光膜は、
前記第1および第2の基板のうちの第1の基板側から照
射された光の一部を反射して前記画素電極に入射させる
前記反射面を当該遮光膜の上面に微細な凹凸が形成され
た面として備えていることを特徴とする液晶パネル。
21. The light-shielding film according to claim 16,
Fine irregularities are formed on the upper surface of the light-shielding film so that the reflection surface that reflects a part of light emitted from the first substrate side of the first and second substrates and makes the light incident on the pixel electrode is formed. A liquid crystal panel, characterized in that it is provided as a flat surface.
【請求項22】 請求項1ないし21のいずれかにおい
て、前記遮光膜は、チタン、クロム、タングステン、タ
ンタル、モリブデン、パラジウム、アルミニウム、これ
らの金属の合金、およびシリコンのうちのいずれかによ
り形成されていることを特徴とする液晶パネル。
22. The light-shielding film according to claim 1, wherein the light-shielding film is formed of any one of titanium, chromium, tungsten, tantalum, molybdenum, palladium, aluminum, an alloy of these metals, and silicon. A liquid crystal panel characterized by the following.
【請求項23】 請求項1ないし22のいずれかに規定
する液晶パネルをライトバルブとして用いたことを特徴
とする投射型液晶表示装置。
23. A projection type liquid crystal display device using the liquid crystal panel defined in any one of claims 1 to 22 as a light valve.
【請求項24】 請求項1ないし22のいずれかに規定
する液晶パネルを表示装置として用いたことを特徴とす
る電子機器。
24. An electronic apparatus using the liquid crystal panel defined in claim 1 as a display device.
【請求項25】 請求項5、7、17または19に規定
する液晶パネルの製造方法において、前記遮光膜を形成
するにあたっては、当該遮光膜を形成するための薄膜を
形成した後、前記遮光膜の形成予定領域と略重なる領域
を覆うレジストマスクを当該薄膜の上面に形成する際
に、該レジストマスクの側端縁が前記反射面を形成すべ
き領域に位置するようにし、しかる後に、酸素を含むエ
ッチングガスにより前記薄膜にドライエッチングを行う
ことを特徴とする液晶パネルの製造方法。
25. The method for manufacturing a liquid crystal panel according to claim 5, wherein in forming the light shielding film, a thin film for forming the light shielding film is formed, and then the light shielding film is formed. When a resist mask covering an area substantially overlapping with the area to be formed is formed on the upper surface of the thin film, the side edge of the resist mask is located in an area where the reflection surface is to be formed, and then oxygen is removed. A method for manufacturing a liquid crystal panel, wherein dry etching is performed on the thin film with an etching gas containing the gas.
【請求項26】 請求項8または10に規定する液晶パ
ネルの製造方法において、前記遮光膜を形成するにあた
っては、前記下層側層間絶縁膜を形成した後、前記遮光
膜の形成予定領域と略重なる領域を覆うレジストマスク
を当該下層側層間絶縁膜の上面に形成する際に、前記反
射面を形成すべき領域に当該レジストマスクの側端縁が
位置するようにし、次に、酸素を含むエッチングガスに
より前記下層側層間絶縁膜の上面にドライエッチングを
行って当該下層側層間絶縁膜の上面に傾斜面あるいは湾
曲面を形成した後、該下層側層間絶縁膜の上面に前記遮
光膜を形成するための薄膜を形成し、しかる後に、該薄
膜をパターニングして前記遮光膜を形成することを特徴
とする液晶パネルの製造方法。
26. The method for manufacturing a liquid crystal panel according to claim 8, wherein, when forming the light-shielding film, the lower-layer-side interlayer insulating film is formed, and then substantially overlaps a region where the light-shielding film is to be formed. When forming a resist mask covering the region on the upper surface of the lower interlayer insulating film, the side edge of the resist mask is located in a region where the reflection surface is to be formed, and then an etching gas containing oxygen Dry-etching the upper surface of the lower interlayer insulating film to form an inclined surface or a curved surface on the upper surface of the lower interlayer insulating film, and then forming the light-shielding film on the upper surface of the lower interlayer insulating film. Forming a thin film, and thereafter patterning the thin film to form the light-shielding film.
【請求項27】 請求項13または15に規定する液晶
パネルの製造方法において、前記遮光膜を形成するにあ
たっては、前記下層側層間絶縁膜を形成した後、前記遮
光膜の形成予定領域と略重なる領域を窓開けしたレジス
トマスクを当該下層側層間絶縁膜の上面に形成する際
に、前記反射面を形成すべき領域に当該レジストマスク
の側端縁が位置するようにし、次に、酸素を含むエッチ
ングガスにより前記下層側層間絶縁膜の上面にドライエ
ッチングを行って当該下層側層間絶縁膜の上面に傾斜面
あるいは湾曲面を形成した後、該下層側層間絶縁膜の上
面に前記遮光膜を形成するための薄膜を形成し、しかる
後に、該薄膜をパターニングして前記遮光膜を形成する
ことを特徴とする液晶パネルの製造方法。
27. The method for manufacturing a liquid crystal panel according to claim 13, wherein, when forming the light-shielding film, the lower-layer-side interlayer insulating film is formed, and then substantially overlaps a region where the light-shielding film is to be formed. When forming a resist mask having a window opened on the upper surface of the lower interlayer insulating film, a side edge of the resist mask is located in a region where the reflection surface is to be formed, and then contains oxygen. After forming an inclined surface or a curved surface on the upper surface of the lower interlayer insulating film by performing dry etching on the upper surface of the lower interlayer insulating film with an etching gas, the light shielding film is formed on the upper surface of the lower interlayer insulating film. A method for manufacturing a liquid crystal panel, comprising: forming a thin film for forming a light-shielding film; and then patterning the thin film to form the light-shielding film.
【請求項28】 請求項25ないし27のいずれかにお
いて、前記レジストマスクを前記遮光膜の形成予定領域
の幅方向で並列する複数条のレジストマスクとして形成
するとともに、各列のレジストマスクの側端縁を前記反
射面を形成すべき領域に位置させることを特徴とする液
晶パネルの製造方法。
28. The resist mask according to claim 25, wherein the resist mask is formed as a plurality of resist masks arranged in parallel in a width direction of a region where the light-shielding film is to be formed, and side edges of the resist masks in each row. A method for manufacturing a liquid crystal panel, wherein an edge is located in a region where the reflection surface is to be formed.
【請求項29】 請求項11または21に規定する液晶
パネルの製造方法において、前記遮光膜を形成するにあ
たっては、該遮光膜を形成するための金属膜を成膜する
際の熱処理により当該金属膜の上面を粗面化して前記凹
凸を形成し、しかる後に、該金属膜をパターニングして
前記遮光膜を形成することを特徴とする液晶パネルの製
造方法。
29. In the method of manufacturing a liquid crystal panel according to claim 11, wherein the light shielding film is formed by performing a heat treatment when forming a metal film for forming the light shielding film. Forming the irregularities by roughening the upper surface of the liquid crystal panel, and then patterning the metal film to form the light-shielding film.
JP17624598A 1998-06-23 1998-06-23 Liquid crystal panel, projection type liquid crystal display device using the same, electronic device, and method for manufacturing liquid crystal panel Expired - Fee Related JP3829478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17624598A JP3829478B2 (en) 1998-06-23 1998-06-23 Liquid crystal panel, projection type liquid crystal display device using the same, electronic device, and method for manufacturing liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17624598A JP3829478B2 (en) 1998-06-23 1998-06-23 Liquid crystal panel, projection type liquid crystal display device using the same, electronic device, and method for manufacturing liquid crystal panel

Publications (2)

Publication Number Publication Date
JP2000010122A true JP2000010122A (en) 2000-01-14
JP3829478B2 JP3829478B2 (en) 2006-10-04

Family

ID=16010196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17624598A Expired - Fee Related JP3829478B2 (en) 1998-06-23 1998-06-23 Liquid crystal panel, projection type liquid crystal display device using the same, electronic device, and method for manufacturing liquid crystal panel

Country Status (1)

Country Link
JP (1) JP3829478B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020056689A (en) * 2000-12-29 2002-07-10 주식회사 현대 디스플레이 테크놀로지 Super high transmittance color filter structure
JP2003161936A (en) * 2001-11-26 2003-06-06 Hitachi Ltd Liquid crystal display device
JP2003197632A (en) * 2001-12-25 2003-07-11 Seiko Epson Corp Manufacturing method of thin film transistor, semiconductor device and electric optical device
KR100683470B1 (en) * 2003-08-04 2007-02-20 세이코 엡슨 가부시키가이샤 Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2007171867A (en) * 2005-12-26 2007-07-05 Seiko Epson Corp Reflection type liquid crystal display substrate and device, electronic equipment, and projection display device
JP2008107595A (en) * 2006-10-26 2008-05-08 Seiko Epson Corp Electro-optical apparatus and electronic apparatus with the same
CN100443977C (en) * 2005-12-27 2008-12-17 乐金显示有限公司 Liquid crystal display device and method for fabricating the same
JP2010054906A (en) * 2008-08-29 2010-03-11 Seiko Epson Corp Liquid crystal device and projector
JP2010085537A (en) * 2008-09-30 2010-04-15 Seiko Epson Corp Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2013137476A (en) * 2011-12-28 2013-07-11 Fujitsu Semiconductor Ltd Semiconductor device, method of manufacturing the same, and reflection type liquid crystal display device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020056689A (en) * 2000-12-29 2002-07-10 주식회사 현대 디스플레이 테크놀로지 Super high transmittance color filter structure
JP2003161936A (en) * 2001-11-26 2003-06-06 Hitachi Ltd Liquid crystal display device
JP2003197632A (en) * 2001-12-25 2003-07-11 Seiko Epson Corp Manufacturing method of thin film transistor, semiconductor device and electric optical device
KR100683470B1 (en) * 2003-08-04 2007-02-20 세이코 엡슨 가부시키가이샤 Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2007171867A (en) * 2005-12-26 2007-07-05 Seiko Epson Corp Reflection type liquid crystal display substrate and device, electronic equipment, and projection display device
CN100443977C (en) * 2005-12-27 2008-12-17 乐金显示有限公司 Liquid crystal display device and method for fabricating the same
US7580092B2 (en) 2005-12-27 2009-08-25 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
JP2008107595A (en) * 2006-10-26 2008-05-08 Seiko Epson Corp Electro-optical apparatus and electronic apparatus with the same
JP2010054906A (en) * 2008-08-29 2010-03-11 Seiko Epson Corp Liquid crystal device and projector
JP2010085537A (en) * 2008-09-30 2010-04-15 Seiko Epson Corp Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2013137476A (en) * 2011-12-28 2013-07-11 Fujitsu Semiconductor Ltd Semiconductor device, method of manufacturing the same, and reflection type liquid crystal display device

Also Published As

Publication number Publication date
JP3829478B2 (en) 2006-10-04

Similar Documents

Publication Publication Date Title
JP3458382B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP3744227B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP3786515B2 (en) Liquid crystal device, method for manufacturing the same, and electronic device
JP3991569B2 (en) Electro-optical device, projection-type liquid crystal display device using the same, and electronic device
JP3829478B2 (en) Liquid crystal panel, projection type liquid crystal display device using the same, electronic device, and method for manufacturing liquid crystal panel
JP3551778B2 (en) Electro-optical device, substrate for electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2000081636A (en) Electrooptical device and its manufacture and electronic instrument
JP2000056319A (en) Electrooptic device and its manufacture, and electronic apparatus
JP2002236460A (en) Electro-optic device and its manufacturing method and projection type display device
JP3690119B2 (en) Liquid crystal device and projection display device
JP3829540B2 (en) Electro-optical device and projection display device
JP3791225B2 (en) Electro-optical panel and electronic equipment
JP2001013522A (en) Electrooptical device, manufacture of electrooptical device and electronic equipment
JP3837951B2 (en) Electro-optical panel and electronic equipment
JP2003045966A (en) Thin film semiconductor device, electro-optical device, projection liquid crystal display device using the same and electronic equipment
JP2003115593A (en) Electro-optic device, manufacturing method, electronic device, and thin film transistor
JP3642326B2 (en) Liquid crystal panel, electronic device, and TFT array substrate
JP4139530B2 (en) Electro-optical device and electronic apparatus
JPH11183934A (en) Liquid crystal panel and manufacture thereof and electronic equipment
JP3674274B2 (en) Liquid crystal panel, TFT array substrate for liquid crystal panel and electronic device
JP4522666B2 (en) TFT array substrate, liquid crystal panel, and liquid crystal projector
JP2003140127A (en) Optoelectronic device, manufacturing method therefor and electronic instrument
JP3788086B2 (en) Electro-optical device and display device using the same
JP2004126554A (en) Opto-electronic panel and electronic equipment
JP4400239B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060703

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees