JP2000056319A - Electrooptic device and its manufacture, and electronic apparatus - Google Patents

Electrooptic device and its manufacture, and electronic apparatus

Info

Publication number
JP2000056319A
JP2000056319A JP21942798A JP21942798A JP2000056319A JP 2000056319 A JP2000056319 A JP 2000056319A JP 21942798 A JP21942798 A JP 21942798A JP 21942798 A JP21942798 A JP 21942798A JP 2000056319 A JP2000056319 A JP 2000056319A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
insulating film
electro
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21942798A
Other languages
Japanese (ja)
Other versions
JP4206518B2 (en )
Inventor
Masao Muraide
正夫 村出
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To reduce wiring defects of a lead-out wire below a seal area while precisely controlling a gap by putting a gap material in the seal area with respect to a matrix drive type electrooptic device. SOLUTION: The liquid crystal device is equipped with a liquid crystal layer 50 held between a couple of substrates and scanning lines and data lines arrayed on a TFT array substrate 10. A gap material 300 controlling the gap between the substrates is mixed with the seal material 52 adhering both the substrates together and an inter-layer insulating film 12' is formed in the seal area so that parts facing lead-out wires 401 of the scanning lines and data lines are recessed.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、TFT(薄膜トランジスタ)駆動、TFD(薄膜ダイオード)駆動等によるアクティブマトリクス駆動方式やパッシブマトリクス駆動方式の液晶装置等の電気光学装置及びその製造方法、並びにこれを用いた電子機器の技術分野に属する。 BACKGROUND OF THE INVENTION The present invention is, TFT (thin film transistor) drive, TFD (thin film diode) electro-optical device and manufacturing method thereof of the liquid crystal device such as an active matrix driving method or a passive matrix driving method by the drive, and the like, as well as this belonging to the technical field of electronic equipment using.

【0002】 [0002]

【従来の技術】従来、この種の電気光学装置は、一対の基板間に電気光学物質が封入されてなり、基板上には、 Conventionally, such an electro-optical device, electro-optical material is encapsulated, the substrate between a pair of substrates,
複数の走査線及びデータ線が相交差するように配列されている。 A plurality of scan lines and data lines are arranged to phase crossing. 例えばTFT駆動によるアクティブマトリクス駆動方式の場合には、一方の基板上において、これらの走査線及びデータ線の各交点に対応して複数のTFT及び複数の画素電極が設けられ、走査線がTFTのゲート電極に接続され、データ線がTFTのソース電極に接続され、画素電極がTFTのドレイン電極に接続される。 For example in the case of an active matrix driving method using TFT driving, on the one hand on the substrate, a plurality of TFT and a plurality of pixel electrodes provided corresponding to intersections of the scanning lines and data lines, scanning lines of the TFT is connected to the gate electrode, the data line is connected to the source electrode of the TFT, the pixel electrode connected to the drain electrode of the TFT.
他方の基板には、対向電極(共通電極)がその全面に形成される。 On the other substrate, counter electrodes (common electrode) is formed on the entire surface.

【0003】このように走査線、データ線、画素電極、 [0003] Thus the scan lines, data lines, pixel electrodes,
対向電極等が形成された両基板間には、シール材により囲まれた空間に電気光学物質が封入され、液晶層が形成される。 Between both substrates opposing electrodes are formed, the electro-optical material is sealed in a space surrounded by the sealing material, liquid crystal layer is formed. シール材は、両基板をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤である。 Sealing material for bonding both substrates at their periphery, an adhesive made of, for example, a photocurable resin or a thermosetting resin. ここで封入される電気光学物質は、例えば一種又は数種類のネマティック電気光学物質を混合したものであり両基板表面に形成された配向膜の間で9 Electro-optical material encapsulated here, for example, between one or several types of nematic electro-optical material is obtained by mixing an alignment film formed on both the substrate surface 9
0度等の所定角度だけ捩じれた配向状態をとる。 Taking predetermined angle twisted orientation state of 0 degrees, and the like. 仮に、 what if,
電気光学物質層の厚みが電気光学物質の性質に応じて予め設定された適当な値範囲に入っていなければ、安定して所定角度だけ捩じれた配向状態をとることはできず、 If the thickness of the electro-optical material layer is not within the appropriate value range set in advance depending on the nature of the electro-optical material, it can not take a stable predetermined angle with twisted alignment state,
電気光学物質の配向不良の原因、即ち画質低下の原因となる。 Cause of poor alignment of the electro-optical material, that is, cause poor picture quality. 従って、電気光学物質層の厚みを規定する基板間ギャップを制御することが、電気光学装置を製造する上で重要課題となる。 Therefore, controlling the gap between the substrates which define the thickness of the electro-optical material layer becomes an important issue in the production of electro-optical devices.

【0004】そこで従来は、次のように基板間ギャップを制御している。 [0004] Therefore, conventionally controls a gap between the substrates as follows.

【0005】先ず、例えば、直視型の液晶ディスプレイ用の10インチ程度の比較的大型の電気光学装置の場合には、画面表示領域に表示される画像はそのまま視認されるので、電気光学物質である液晶中に微少な不純物を混入しても、液晶の配向不良による視認できる程度の白抜けの原因とはならない。 [0005] First, for example, in the case of a direct-view relatively large electro-optical device 10 inch liquid crystal display, since the image displayed on the display area is viewed as it is the electro-optical material even if mixed with a very small impurities in the liquid crystal, not a cause of the degree of white spots, which can be viewed by the liquid crystal alignment failure. このため、液晶中に数μm程度の所定径を持つグラスファイバ或いはガラスビーズ等のギャップ材(スペーサ)を入れて、基板間ギャップを制御している。 Therefore, glass fibers or glass beads gap material having a predetermined diameter of about several μm in the liquid crystal put (spacer), and controls the gap between the substrates.

【0006】また、例えば液晶プロジェクタに用いられる液晶ライトバルブ用の1インチ程度の比較的小型の電気光学装置の場合には、画像が拡大投影される。 Further, for example, in the case of relatively small electro-optical device about one inch liquid crystal light valve used in the liquid crystal projector, the image is enlarged and projected. 従って、上述のように液晶中にギャップ材を入れてしまうと、ギャップ材による液晶の配向不良箇所も拡大投影されて、拡大後の表示画面において白抜けとして視認されてしまう。 Therefore, when thus put gap material in the liquid crystal as described above, also the orientation defective portion of the liquid crystal by the gap material is enlarged and projected, it would be visible as white spots on the display screen after expansion. このため、液晶中ではなく前述したシール材中にギャップ材を入れて、基板間ギャップを制御している。 Thus, it puts the gap material in the sealing material in the above-described rather than in the liquid crystal, thereby controlling the gap between the substrates. 逆に、このような小型の電気光学装置であれば、画面表示領域の周囲に位置するシール材により接着された領域(以下、“シール領域”という)において基板間ギャップを制御すれば、画面表示領域における基板間ギャップを制御することも可能となるのである。 Conversely, if such a compact electro-optical device, the region which is bonded with a sealing material located around the display area (hereinafter, referred to as "sealing region") by controlling the gap between the substrates in a screen display it's becomes possible to control the gap between the substrates in the region.

【0007】ところで、前述の走査線に走査信号を供給する走査線駆動回路やデータ線に画像信号を供給するデータ線駆動回路は、シール材により囲まれた液晶封入領域の外側に設けられるのが一般的である。 By the way, the data line driving circuit for supplying an image signal to the scanning line driving circuit and the data line for supplying a scanning signal to the above-described scanning line, that is provided outside the liquid crystal filling region surrounded by the sealing material it is common. 従って、シール領域下には、走査線やデータ線から延設された引き出し配線が通されることになる。 Therefore, the under seal area, so that the lead-out wiring extending from the scanning line and the data line is passed. より具体的には、シール領域下にある基板上、層間絶縁膜上などにAl(アルミニウム)等の金属層や低抵抗のポリシリコン層などからなるデータ線や走査線の引き出し配線が設けられる。 More specifically, on the substrate under the sealing area, lead-out lines of the data lines and scanning lines consisting of the like on the interlayer insulating film Al (aluminum) metal layer and the low resistance of the polysilicon layer, such as such is provided.

【0008】従って、シール領域下では、シール材に接する最上層の表面(例えば、画素電極形成用の第3層間絶縁膜の表面や配向膜の表面)において、各引き出し配線が通る箇所のが凸状に突出している。 Accordingly, under the sealing region, the surface of the uppermost layer in contact with the sealing member (e.g., the surface of the surface or the alignment film of the third interlayer insulating film for the pixel electrode formation) in, for the portion where the lead wiring passes convex It is projected to Jo. 更に、このシール領域の表面は、引き出し配線の厚みに応じて、各画素領域において液晶に接する最上層の表面(例えば、配向膜の表面)と比較して高くなっており、シール領域の表面と各画素領域の表面との間には段差が発生している。 Furthermore, the surface of the seal area, depending on the thickness of the lead-out wiring, the surface of the uppermost layer which is in contact with the liquid crystal in each pixel region (e.g., the surface of the alignment film) has become higher than that of the surface of the seal area step is generated between the surface of each pixel region.
例えば、Al等からなるデータ線は3000〜4000 For example, the data line made of Al or the like is 3000 to 4000
オングストローム程度の厚みがあり、ポリシリコン等からなる走査線も、3000〜4000オングストローム程度の厚みがあり、画素領域における層構成は基本的にこれらの配線がなく且つ画素電極を構成するITO(In There are angstroms in thickness, the scanning lines formed of polysilicon or the like also has a thickness of about 3000-4000 angstroms, ITO (an In constituting the and the pixel electrode without the layer structure basically the wiring in the pixel region
dium TinOxide)膜がある点で主に相違するので、この段差は、これらの配線の合計厚である約6000〜80 Since dium TinOxide) film is mainly differs in one respect, about the step is the sum thickness of the wiring 6000-80
00オングストローム程度にもなる。 Also becomes about 00 angstroms.

【0009】この結果、前述のようにシール材にギャップ材を混入する場合、基板間ギャップを例えば4μm程度にするためには、ギャップ材の径は、これよりも段差の分だけ小さい例えば3μm程度とする必要がある。 [0009] As a result, when mixing a gap material in the sealant as previously described, to the gap between the substrates, for example 4μm about the size of the gap material, an amount corresponding small example 3μm about steps than this there needs to be.

【0010】 [0010]

【発明が解決しようとする課題】電気光学装置では、高画質化や小型化という一般的要請に沿うように、基板上において配線を微細化すると共に相隣接する画素電極間の間隔を狭くしつつ、画素開口率(画面表示領域において全体面積に対する、有効に画像が表示される領域の比率)を高めることが望まれている。 In the electro-optical device THE INVENTION An object will to solve the above-along typically demand that high image quality and miniaturization, while narrowing the spacing between mutually adjacent pixel electrodes with finer wiring on the substrate (with respect to the entire area in the screen display area, the ratio of the area effectively image is displayed) pixel aperture ratio it is desirable to increase.

【0011】しかしながら、このように配線の微細化が進むに連れて、各引き出し配線の機械的強度は低下する。 [0011] However, in this way take the miniaturization of wiring advances, the mechanical strength of the lead wiring is reduced. しかるに、基板間ギャップを制御するためのギャップ材は前述のようにファイバ状やビーズ状であり、シール材により両基板を一体に保とうとする力は、シール領域下における基板面全体に均等に係るのではなく、線状領域(ファイバ状の場合)や点状領域(ビーズ状の場合)に対してギャップ材による応力が集中してかかることになる。 However, a gap material for controlling the gap between the substrates is a fiber-like or bead-like, as described above, a force to keep the two substrates together by the sealing material, according to uniformly over the entire substrate surface under the seal area rather than, it takes concentrated stress due to the gap material against the linear region (in the case of fiber-like) or a point-like region (in the case of beads).

【0012】より具体的には、図24(a)の平面図及び図24(b)のA−A'断面図に示すように円柱状(棒状)のグラスファイバからなるギャップ材300 More specifically 0012], gap material 300 made of glass fibers cylindrical (rod-like) as shown in the plan view and A-A 'sectional view of FIG. 24 (b) shown in FIG. 24 (a)
を、TFTアレイ基板10及び対向基板20の間のシール材52に混入させてギャップ制御を行うとする。 And it is mixed in the sealant 52 between the TFT array substrate 10 and the counter substrate 20 to perform the gap control. この場合、上述の如く微細化されて幅L1を持つ引き出し配線301に層間絶縁膜を介して、幅L2(但し、L2> In this case, via an interlayer insulating film in the lead wiring 301 is miniaturized as described above having a width L1, width L2 (where, L2>
L1)を持つギャップ材300が載ることになる。 Gap material 300 with L1) so that the rests. すると、個々のギャップ材300の載り方によっては、図2 Then, by laid-how of the individual gap material 300, as shown in FIG. 2
4(b)のように、ギャップ材300が1本の引き出し配線301を跨いだり、これに近い状態となったりする。 As 4 (b), the gap material 300 Guests across one lead wiring 301, or a state close thereto. すると、ギャップ材300の側線に沿った線状領域に応力集中が起こるので、引き出し配線301は比較的容易に断線してしまうのである。 Then, the stress concentration occurs in the linear region along the lateral line of the gap material 300, the lead wire 301 is from being disconnected relatively easily.

【0013】また、図25(a)の平面図及び図25 Further, plan view and diagram of FIG. 25 (a) 25
(b)のB−B'断面図に示すように球状のガラスビーズ(シリカボール)からなるギャップ材300'を、シール材52に混入させてギャップ制御を行うとする。 The (b) B-B 'of the gap material 300 made of spherical glass beads (silica balls) as shown in the sectional view', be mixed in the sealant 52 and performs gap control. この場合、上述の如く微細化されて幅L1を持つ引き出し配線301に層間絶縁膜を介して、球状のギャップ材3 In this case, via an interlayer insulating film in the lead wiring 301 is miniaturized as described above having a width L1, spherical gap material 3
00'が載ることになる。 00 'so that the rests. すると、図25(b)のように、ギャップ材300'の接点における点状領域に応力集中が起こるので、引き出し配線301は比較的容易に突き破られたり、特に引き出し配線301下に絶縁膜を介して他の引き出し配線が存在している場合などには、 Then, as shown in FIG. 25 (b), the the stress concentration occurs in the spot-like area at the contact point gap material 300 ', the lead wiring 301 or pierced relatively easily, in particular insulation underneath lead wiring 301 film the like when other drawer wiring through is present,
断線せずとも当該絶縁膜を局所的に突き破ってショートする可能性が高くなってしまうのである。 Without breaking it the possibility of short breaks through the insulating film locally it becomes high.

【0014】以上のように配線の微細化に伴って、シール領域下において凸状に突出した箇所をなす引き出し配線部分は、その上に載せられたファイバ状やビーズ状のギャップ材による応力集中に耐え切れなくなり、断線やショートなどの配線不良を引き起こす可能性が高くなるという問題点がある。 [0014] With the miniaturization of the wiring as described above, lead-out wiring portion forming a portion that protrudes in a convex shape under the seal region, the stress concentration due thereon loaded was fibrous and beaded gap material It will not endure, there is a problem that can cause the wiring defects such as disconnection or short higher.

【0015】他方、相隣接する画素電極間の間隔が狭くなると、横方向電界(基板の面に沿った方向の電界)の増加による液晶の配向不良(ディスクリネーション)が発生するようになる。 [0015] On the other hand, if the distance between mutually adjacent pixel electrodes is narrowed, the liquid crystal orientation defect due to the increase in the lateral electric field (electric field in a direction along the plane of the substrate) (disclination) occurs in which the. これを防ぐには、基板間ギャップを狭めて縦方向電界(基板面に垂直な方向の電界)を相対的に強めれば良い。 To prevent this, the longitudinal electric field may be Tsuyomere relatively (electric field in a direction perpendicular to the substrate surface) to narrow the gap between the substrates. しかしながら、前述のシール領域と各画素領域との段差により、画素領域における基板間ギャップを、例えば4μm程度から3μm程度に狭めるためには、ギャップ材の径を3μm程度から2μm程度に小さくする必要性が生じる。 However, the step between the above-mentioned sealing region and the pixel regions, the inter-substrate gap in the pixel region, for example, to narrow from 4μm about to about 3μm, the need to reduce to about 2μm diameter of the gap material from about 3μm It occurs. ところが、このように小さな径のギャップ材を精度良く作成することは現在の当該技術分野では極めて困難である。 However, it is very difficult with the current art to create in this way a gap material of a small size with high accuracy. また、ギャップが狭まると、シール材に含まれる光硬化性樹脂の接着力が低下してしまう。 Further, the gap narrows, the adhesive strength of the photocurable resin contained in the sealing material is lowered. この結果、仮に基板間ギャップをこのように狭めると、ギャップ制御が困難となると共にギャップ材のコスト増加や接着強度の低下を招くという問題点が生じる。 As a result, if the narrowing of the gap between the substrates in this manner, a problem that lowering the cost increases and the adhesion strength of the gap material occurs with the gap control becomes difficult. 更に、画素領域における基板間ギャップを、 Further, the gap between the substrates in a pixel region,
例えば4μm程度から1μm程度に狭めると、ギャップ材の径を3μm程度から0μm程度に小さくする必要性が生じ、即ち、シール材にギャップ材を混入する技術そのものが成り立たなくなるという問題点も生じる。 For example, narrowing from 4μm about about 1 [mu] m, diameter need for small as 0μm occurs from about 3μm to the gap material, i.e., it caused a problem that technology itself to incorporate gap material in the sealing material can not hold.

【0016】本発明は上述した問題点に鑑みなされたものであり、シール領域下における配線不良を低減すると共に、基板間ギャップを精度良く制御できる電気光学装置及びその製造方法並びに当該電気光学装置を備えた電子機器を提供することを課題とする。 [0016] The present invention has been made in view of the problems mentioned above, while reducing the defective wiring under seal area, an electro-optical device and its manufacturing method, and the electro-optical device gap between the substrates can be accurately controlled and to provide an electronic apparatus having.

【0017】 [0017]

【課題を解決するための手段】請求項1に記載の電気光学装置は上記課題を解決するために、一対の基板間に液晶が封入され、該基板の該液晶に面する側に相交差して配列された複数のデータ線及び走査線と、前記基板を相互に接着するギャップ材混入のシール材と、前記シール材の形成領域に前記データ線及び走査線の少なくとも一方から前記シール材の形成領域に各々延設された複数の引き出し配線と、前記基板と前記引き出し配線との間に配置された凹状に窪んだ領域を有する層間絶縁膜とを備えており、前記引き出し配線は、前記シール材の形成領域において前記層間絶縁膜の凹状に窪んだ領域に形成されていることを特徴とする。 SUMMARY OF THE INVENTION The electro-optical device according to claim 1, in order to solve the above problems, a liquid crystal is sealed between a pair of substrates, and a phase crossing on the side facing to the liquid crystal of the substrate a plurality of data lines and scanning lines arranged, and the sealing material of the gap material mixed for adhering the substrate to each other, forming a region of the sealing material from at least one of the data lines and the scanning lines in the formation region of the sealant a plurality of lead-out wires each extending in the said provided with an interlayer insulating film having a region recessed into a concave shape which is arranged between the substrate and the lead-out wires, the extraction wiring of the sealing material characterized in that in a region is formed in a region which is recessed in a concave of the interlayer insulating film.

【0018】請求項1に記載の電気光学装置によれば、 According to the electro-optical device according to claim 1,
一対の基板は相互に接着されており、シール材に混入されたギャップ材により、基板間のギャップは制御されている。 The pair of substrates are bonded to each other by a gap material mixed in the sealant, the gap between the substrates is controlled. 従って、データ線及び走査線によりマトリクス駆動される所定層厚の液晶を備えた、例えばTFT(薄膜トランジスタ)駆動、TFD(薄膜ダイオード)駆動等のアクティブマトリクス駆動方式の電気光学装置或いはパッシブマトリクス駆動方式の電気光学装置として構成される。 Thus, with a given layer thickness of liquid crystal to be matrix-driven by the data lines and the scan lines, for example, TFT (thin film transistor) drive, TFD of (thin film diode) electro-optical device or a passive matrix driving method of the active matrix driving method of driving such configured as an electro-optical device. ここで、層間絶縁膜は、シール領域において引き出し配線に対向する部分が凹状に窪んで形成されている。 Here, the interlayer insulating film, a portion facing the draw-out wiring in the sealing region is formed recessed in a concave shape. 従って、データ線や走査線が形成された基板側のシール領域においてシール材に接する層間絶縁膜等の最上層の表面(以下、単に“シール領域の表面”という)において引き出し配線上に形成される当該引き出し配線の厚みによる凸状の突出の高さは、当該凹状に窪んだ部分の深さに応じて低められることになる。 Accordingly, the data lines and the scanning lines formed top layer of the surface, such as interlayer insulating film in contact with the sealant in the sealing region of the substrate side (hereinafter, simply referred to as "the surface of the sealing region") is formed on the lead wiring in the height of the convex projecting by the thickness of the lead wiring would be reduced in accordance with the depth of the recessed portion to the concave. 即ち、シール領域の表面における平坦化が図られる。 In other words, flattening the surface of the seal region can be achieved. 従って、平坦化されたシール領域上でシール材に混入されたギャップ材を介してかかる応力は面上に一様に分散される。 Therefore takes this via a gap material mixed in the sealant in a flattened sealed region stresses are uniformly distributed on the surface. 従って、 Therefore,
前述の図24及び図25に示したような引き出し配線が断線したりショートしたりする可能性は大きく低減される。 Possibility of drawing wire as shown in FIGS. 24 and 25 described above is or short broken is greatly reduced. また、このシール領域の表面における高さの差を実質的に零にせずに、多少なりとも小さくすれば、同様の作用により、引き出し配線が断線したりショートしたりする可能性は多少なりとも低減される。 Also, the difference in height at the surface of the seal area without substantially zero, if more or less small, a similar mechanism, is likely to lead-out wires or shorted or broken somewhat reduced It is.

【0019】更に、データ線や走査線が形成された基板側の各画素領域において電気光学物質に接する配向膜等の最上層の表面(以下、単に“画素領域の表面”という)は、前述のようにシール領域の表面のうち引き出し配線上に位置しない部分と殆ど同じ高さを持つので、このようにシール領域の表面を平坦化すると、画素領域の表面とシール領域の表面の高さの差も小さくなる。 Furthermore, the top layer of the surface of the alignment film in contact with the electro-optical material in each pixel region of the substrate on which data lines and scanning lines are formed (hereinafter, simply referred to as "the surface of the pixel region"), the previously described since having almost the same height as the portion not located on the lead wiring of the surface of the seal region as, in this way to flatten the surface of the sealing region, the difference in height of the surface of the surface and the seal region of the pixel region also it becomes smaller. このため、従来のように、基板間ギャップよりも1μm程度小さい径を持つギャップ材を使用する必要が無くなり、 Therefore, as in the prior art it eliminates the need for a gap material having a 1μm about smaller diameter than the gap between the substrates,
基板間ギャップと同程度の径を持つギャップ材を使用することが可能となる。 It becomes possible to use the gap material having a diameter comparable to the gap between the substrates. このことは、前述のように、画素の微細化による液晶の配向不良を防ぐべく基板間ギャップを狭める場合に、大きな効果が期待できる。 This is, as described above, when narrowing the gap between the substrates to prevent the liquid crystal orientation defect due to the miniaturization of pixels can be expected a significant effect.

【0020】請求項2に記載の電気光学装置は上記課題を解決するために請求項1に記載の電気光学装置において、前記複数のデータ線及び走査線は、前記基板のうちの一方に設けられており、該一方の基板上に、前記複数のデータ線及び走査線に各々接続された複数の薄膜トランジスタと、 該複数の薄膜トランジスタに接続された複数の画素電極と、前記複数の薄膜トランジスタの少なくともチャネル形成用領域を前記一方の基板の側から見て各々重なる位置に設けられた遮光膜と、前記複数の走査線に平行に各々配設され前記複数の画素電極に所定容量を各々付与する複数の容量線とを更に備えており、前記層間絶縁膜は、前記一方の基板上の前記遮光膜が形成されている領域においては前記遮光膜上に且つ前記遮光膜が形成されていな [0020] The electro-optical device according to claim 1 is an electro-optical device according to claim 2 in order to solve the above problem, the plurality of data lines and the scan lines is provided on one of said substrate in which, on the one substrate said, a plurality of thin film transistors are respectively connected to the plurality of data lines and the scanning lines, a plurality of pixel electrodes connected to the plurality of thin film transistors, at least a channel formation of said plurality of thin film transistors a light shielding film provided in each overlapping position use region when viewed from the side of the one substrate, a plurality of capacitances each imparting a predetermined volume to said plurality of pixel electrodes are respectively arranged in parallel to the plurality of scan lines further comprises a line, the interlayer insulating film in a region where the light shielding film on the one substrate are formed Do is and the light shielding film is formed on the light shielding film い領域においては前記一方の基板上に設けられており、前記薄膜トランジスタ、前記データ線、前記走査線及び前記容量線のうち少なくとも一つに対向する部分が前記基板のうちの他方の側から見て凹状に窪んで形成された第1層間絶縁膜を含み、該第1層間絶縁膜は、前記シール領域において前記引き出し配線に対向する部分が凹状に窪んで形成されたことを特徴とする。 In There region is provided on the one substrate, the thin film transistor, the data line, in at least one opposing portion of the scanning line and the capacitor line when viewed from the other side of said substrate includes a first interlayer insulating film formed recessed in a concave shape, the first interlayer insulating film is characterized in that the portion facing the drawing wire in the seal region is formed recessed in a concave shape.

【0021】請求項2に記載の電気光学装置によれば、 According to the electro-optical device according to claim 2,
遮光膜は、複数のTFT(薄膜トランジスタ)の少なくともチャネル形成用領域を一方の基板の側から見て各々覆う位置において一方の基板に設けられている。 Shielding film is provided on one substrate in each covering position look at least a channel forming region from the side of one substrate of a plurality of TFT (thin film transistor). 従って、一方の基板の側からの戻り光等が当該チャネル形成用領域に入射する事態を未然に防ぐことができ、光電流の発生によりTFTの特性が劣化することはない。 Therefore, the return light and the like from the side of one of the substrates can be prevented a situation that is incident on the channel forming region, characteristic of the TFT is not deteriorated by the generation of the photocurrent. そして、第1層間絶縁膜は、一方の基板上の遮光膜が形成されている領域においては遮光膜上に設けられており、遮光膜が形成されていない領域においては一方の基板上に設けられている。 Then, the first interlayer insulating film, in the region where the light blocking film on one substrate are formed is provided on the light shielding film in the region where the light shielding film is not formed is provided on one of the substrates ing. 従って、遮光膜からTFT等を電気的絶縁し得ると共に遮光膜がTFT等を汚染する事態を未然に防げる。 Therefore, the light-shielding film with may electrically insulate the TFT or the like from the light-shielding film can be prevented in advance a situation in which contaminating the TFT and the like. ここで特に、第1層間絶縁膜は、TFT、 Here, in particular, the first interlayer insulating film, TFT,
データ線、走査線及び容量線のうち少なくとも一つに対向する部分が他方の基板の側から見て凹状に窪んで形成されているので、従来のように第1層間絶縁膜を平らに形成してその上にこれらのTFT等を形成する場合と比較すると、凹状に窪んだ部分の深さに応じて、これらのTFT等が形成された領域と形成されていない領域との合計層厚の差が減少し、画素部における平坦化が促進される。 Data lines, at least one in opposite portions of the scan lines and the capacitor line is formed recessed in a concave shape when viewed from the side of the other substrate, and flat forming a first interlayer insulating film as in the prior art its in comparison with the case of forming these such as TFT on, depending on the depth of the recessed portion concavely difference in total layer thickness of these such as TFT is not formed with the formation region area Te There decreased, flattened in the pixel portion is promoted. 即ち、従来のように、画素領域における平坦化膜のスピンコート等による塗布、平坦化された絶縁膜の形成等の工程を、省略又は簡略化できる。 That is, as in the prior art, application by spin coating or the like of the planarizing film in the pixel region, the process of forming such a planarized insulating film can be omitted or simplified.

【0022】請求項3に記載の電気光学装置は上記課題を解決するために請求項2に記載の電気光学装置において、前記シール領域において、前記データ線から延設された引き出し配線をなす導電層としての導電性金属層に対しては、前記走査線をなす導電層としての導電性ポリシリコン層及び前記遮光膜としての導電性遮光膜の少なくとも一方が前記層間絶縁膜を介して積層形成されていると共に、前記走査線から延設された引き出し配線をなす前記導電性ポリシリコン層に対しては、前記導電性金属層及び前記導電性遮光膜の少なくとも一方が前記層間絶縁膜を介して積層形成されていることを特徴とする。 [0022] In the electro-optical device according to claim 2 the electro-optical device according to claim 3 in order to solve the above problems, in the sealing region, the conductive layer constituting the lead-out wiring extending from the data line for the conductive metal layer as at least one of the conductive light shielding film as a conductive polysilicon layer and the light shielding film as a conductive layer constituting the scanning lines are laminated via the interlayer insulating film together are, stacked against the conductive polysilicon layer forming the lead-out wiring extending from the scanning lines, at least one of the conductive metal layer and the conductive light shielding film through said interlayer insulating film characterized in that it is.

【0023】請求項3に記載の電気光学装置によれば、 According to the electro-optical device according to claim 3,
シール領域において、データ線の引き出し配線は、例えばAl(アルミニウム)等の導電性金属層から構成されており、走査線の引き出し配線は、導電性ポリシリコン層から構成されており、遮光膜は、W(タングステン) In the seal area, lead-out lines of the data line is formed of a conductive metal layer such as, for example, Al (aluminum), lead-out lines of scanning lines is formed of a conductive polysilicon layer, the light shielding film, W (tungsten)
等の導電性金属膜から構成されている。 And a conductive metal film and the like. ここで、シール領域において、データ線の引き出し配線は、一般に画面表示領域のX方向に沿った上下の辺から引き出されており、走査線の引き出し配線は、一般に画面表示領域のY Here, in the sealing area, lead-out lines of data lines, typically are drawn from the upper and lower sides along the X direction of the display area, lead-out lines of scanning lines is generally in the screen display region Y
方向に沿った左右の辺から引き出されている。 They are drawn out from the left and right sides along the direction. 従って、 Therefore,
仮にデータ線の引き出し配線をなす導電性金属層と、走査線の引き出し配線をなす導電性ポリシリコン層との厚みが相異なれば、画面表示領域の上下の辺におけるシール領域の表面の高さと左右の辺におけるシール領域の表面の高さとが相異なるので、シール材の全体に混入されるギャップ材による基板間ギャップの制御が不安定なものとなってしまう。 If a conductive metal layer constituting the lead wirings of the data lines, different thicknesses of the conductive polysilicon layer forming the lead-out wiring of the scanning line phase, the height of the surface of the seal region in the upper and lower sides of the display area and left and right since the side height of the surface of the seal region in the are different, the control of the gap between the substrates by the gap material to be mixed into the entire sealing material becomes unstable. そこで、本発明では、データ線の引き出し配線に対しては、走査線の引き出し配線をなす導電性ポリシリコン層を積層し、他方、走査線の引き出し配線に対しては、データ線の引き出し配線をなす導電性金属層を積層する。 Therefore, in the present invention, with respect to the lead-out lines of the data lines, a conductive polysilicon layer forming the lead-out wiring of the scanning line are stacked, the other, for the lead-out lines of scanning lines, the lead wires of the data line laminating Nasu conductive metal layer. すると、画面表示領域の上下の辺におけるシール領域の表面の高さと左右の辺におけるシール領域の表面の高さとは一致するので、シール材の全体に混入されるギャップ材による基板間ギャップの制御が安定なものとなる。 Then, since the matching the height of the surface of the seal region at the height and the left and right sides of the surface of the seal region in the upper and lower sides of the display area, the control of the gap between the substrates by the gap material to be mixed into the entire sealing material results in a stable thing.

【0024】更に、本発明では、遮光膜から延設された引き出し配線が画面表示領域の左右の辺又は上下の辺におけるシール領域下で、走査線又はデータ線の引き出し配線に積層された形で設けられる場合には、当該遮光膜の引き出し配線が設けられていない辺側のシール領域下にも遮光膜を積層する。 Furthermore, in the present invention, the lead wires extending from the light-shielding film under the seal region of the left and right sides or upper and lower sides of the display area, in a form stacked in lead wiring of the scan lines or data lines if provided, also laminated shielding film under the sealing area of ​​the side which lead wiring is not provided of the light shielding film. すると、遮光膜の引き出し配線がある場合にも、画面表示領域の上下の辺におけるシール領域の表面の高さと左右の辺におけるシール領域の表面の高さとは一致するので、シール材の全体に混入されるギャップ材による基板間ギャップの制御が安定なものとなる。 Then, if there is a lead-out wiring of the light shielding film is also, since the matching the height of the surface of the seal region at the height and the left and right sides of the surface of the seal region in the upper and lower sides of the display area, mixed into the entire sealant control of the gap between the substrates by the gap material being is made stable.

【0025】請求項4に記載の電気光学装置は上記課題を解決するために請求項3に記載の電気光学装置において、前記データ線から延設された引き出し配線をなす前記導電性金属層は、前記積層形成された導電性ポリシリコン層及び導電性遮光膜の少なくとも一方とコンタクトホールを介して電気的接続されており、前記データ線から延設された引き出し配線の少なくとも一部は、前記導電性金属層と共に前記導電性ポリシリコン層及び導電性遮光膜の少なくとも一方からなる冗長構造を有することを特徴とする。 [0025] The electro-optical device according to claim 3 for the electro-optical device according to claim 4 for solving the above problems, the conductive metal layer constituting the lead-out wiring extending from the data line, It said through at least one contact hole of the multilayer formed conductive polysilicon layer and the conductive light shielding film is electrically connected, at least a portion of said extending from the data line lead wiring, the conductive It characterized in that it has at least one consists of a redundant structure of the conductive polysilicon layer and the conductive light shielding film with a metal layer.

【0026】請求項4に記載の電気光学装置によれば、 According to the electro-optical device according to claim 4,
データ線の引き出し配線をなす導電性金属層に積層形成された導電性ポリシリコン層及び導電性遮光膜の少なくとも一方は、コンタクトホールを介してデータ線の引き出し配線に電気的接続されており、データ線は、積層された2つ又は3つの導電層からなる冗長構造を有する。 At least one of the conductive metal layer to be laminated conductive polysilicon layer and the conductive light shielding film forming the lead-out wiring of the data line is electrically connected to the lead wires of the data line through the contact hole, the data line, having stacked two or three redundant structure consisting of conductive layers.
従って、例えば、シール領域下においてギャップ材による応力を受けて配線が断線しても、或いは、基板に垂直な方向に一つの導電層が層間絶縁膜を破って他の導電層にショートしてもデータ線の配線不良となる可能性は非常に低くなる。 Thus, for example, be disconnected wire is subjected to stress due to the gap material under seal region, or one conductive layer in a direction perpendicular to the substrate breaks the interlayer insulating film be short-circuited to the other conductive layer possibility of wiring becomes defective data lines is very low.

【0027】請求項5に記載の電気光学装置は上記課題を解決するために請求項3又は4に記載の電気光学装置において、前記走査線から延設された引き出し配線をなす前記導電性ポリシリコン層は、前記積層形成された導電性金属層及び導電性遮光膜の少なくとも一方とコンタクトホールを介して電気的接続されており、前記走査線から延設された引き出し配線の少なくとも一部は、前記導電性ポリシリコン層と共に前記導電性金属層及び導電性遮光膜の少なくとも一方からなる冗長構造を有することを特徴とする。 [0027] The electro-optical device according to claim 3 or 4 for the electro-optical device according to claim 5 for solving the above problems, the conductive polysilicon which forms a lead-out wiring extending from the scanning line layers, the are electrically connected via at least one contact hole of laminated conductive metal layer and the conductive light shielding film, at least part of the lead-out wiring extending from the scanning lines, the characterized in that with a conductive polysilicon layer having at least one consisting of a redundant structure of the conductive metal layer and a conductive light shielding film.

【0028】請求項5に記載の電気光学装置によれば、 According to the electro-optical device according to claim 5,
走査線の引き出し配線をなす導電性ポリシリコン層に積層形成された導電性金属層及び導電性遮光膜の少なくとも一方は、コンタクトホールを介して走査線の引き出し配線に電気的接続されており、走査線は、積層された2 At least one of the conductive polysilicon conductive metal layer are laminated on the layer and the conductive light shielding film forming the lead-out wiring of the scanning line is electrically connected to the lead wiring of the scanning line through the contact hole, the scanning line, stacked 2
つ又は3つの導電層からなる冗長構造を有する。 One or having the redundant structure consisting of three conductive layers.

【0029】請求項6に記載の電気光学装置は上記課題を解決するために請求項3から5のいずれか一項に記載の電気光学装置において、前記データ線から延設された引き出し配線をなす前記導電性金属層に対して積層形成された導電性ポリシリコン層及び導電性遮光膜の少なくとも一方は、前記シール領域において前記基板を介して入射される光がシール材に透過可能なように網目状又はストライプ状の平面パターンを備えており、前記走査線から延設された引き出し配線をなす前記導電性ポリシリコン層に対して積層形成された導電性金属層及び導電性遮光膜の少なくとも一方は、前記シール領域において前記基板を介して入射される光がシール材に透過可能なように網目状又はストライプ状の平面パターンを備えたことを特徴とする。 The electro-optical device according to claim 6 in electro-optical device according to any one of claims 3 to 5 in order to solve the above problem, forming a lead-out wiring extending from the data line at least one is a mesh so that light incident through the substrate in the sealing region is permeable to sealing material of the conductive metal conductive polysilicon layer is laminated against layer and a conductive light shielding film Jo or provided with a stripe-shaped planar pattern, at least one of said conductive conductive metal layer are laminated the polysilicon layer and the conductive light shielding film forming the lead-out wiring extending from the scanning line , wherein the light incident through the substrate in the sealing region with a mesh or stripe-shaped planar pattern so as to be transmitted to the sealing member.

【0030】請求項6に記載の電気光学装置によれば、 [0030] According to the electro-optical device according to claim 6,
シール領域において、データ線の引き出し配線に対して積層形成された導電性ポリシリコン層及び導電性遮光膜の少なくとも一方は、網目状又はストライプ状の平面パターンを備えているので、当該電気光学装置の製造工程において、光硬化性樹脂等の光硬化性材料からなるシール材を用いた場合に、基板を介して光を入射すれば、この積層構造における網目の間或いはストライプの間を通ってシール材に光を照射することが出来る。 In the sealing area, at least one of the stacked formed for lead-out lines of the data line conductive polysilicon layer and the conductive light shielding film is provided with the net-like or stripe-like planar pattern, the electro-optical device in the manufacturing process, in the case of using the sealing material made of a photocurable material such as photo-curable resin, if the incident light through the substrate, the sealing member passes between the or between stripes of the mesh in the laminated structure it can be irradiated with light. 従って、光硬化性樹脂等からなるシール材を良好に光硬化させることが出来る。 Therefore, a sealing material made of a light curing resin such as good can be photocured.

【0031】請求項7に記載の電気光学装置は上記課題を解決するために請求項2から6のいずれか一項に記載の電気光学装置において、前記遮光膜は、定電位源に接続されていることを特徴とする。 [0031] The electro-optical device according to any one of claims 2 6 for electro-optical device to solve the above problems according to claim 7, wherein the light shielding film is connected to the constant potential source and said that you are.

【0032】請求項7に記載の電気光学装置によれば、 [0032] According to the electro-optical device according to claim 7,
遮光膜は定電位源に接続されているので、遮光膜は定電位とされる。 Since the light shielding film is connected to a constant potential source, the light-shielding film is a constant potential. 従って、遮光膜に対向配置されるTFTに対し遮光膜の電位変動が悪影響を及ぼすことはない。 Therefore, the potential fluctuation of the light-shielding film does not adversely affect to TFT disposed opposite to the light-shielding film.

【0033】請求項8に記載の電気光学装置は上記課題を解決するために請求項1から7のいずれか一項に記載の電気光学装置において、前記層間絶縁膜は、単層から構成されていることを特徴とする。 [0033] In the electro-optical device according to any one of claims 1 to 7 for the electro-optical device according to solve the above problems to claim 8, wherein the interlayer insulating film is made up of a single layer and said that you are.

【0034】請求項8に記載の電気光学装置によれば、 According to the electro-optical device according to claim 8,
層間絶縁膜を単層から構成すればよいので、従来の場合と比較しても層の数を増加させる必要が無く、凹状に窪んだ部分とそうでない部分との層厚を制御すれば、当該層間絶縁膜が得られる。 Since the interlayer insulating film may be composed of a single layer, as compared with the conventional there is no need to increase the number of layers, by controlling the thickness of the otherwise portion and recessed portion concavely the interlayer insulating film can be obtained.

【0035】請求項9に記載の電気光学装置は上記課題を解決するために請求項1から7のいずれか一項に記載の電気光学装置において、前記層間絶縁膜は、単層部分と多層部分とから構成されており、前記単層部分が前記凹状に窪んだ部分とされており、前記多層部分が前記凹状に窪んでいない部分とされていることを特徴とする。 [0035] In the electro-optical device according to any one of claims 1 to 7 electro-optical device in order to solve the above problems according to claim 9, wherein the interlayer insulating film, a single-layer portion and a multilayer portion are composed of a, the single layer portion are the recessed portion to the concave, wherein the multilayered portion is a portion not recessed in the concave.

【0036】請求項9に記載の電気光学装置によれば、 According to the electro-optical device according to claim 9,
単層部分が凹状に窪んだ部分とされているので、凹状に窪んだ部分における層間絶縁膜の層厚を、単層部分の層厚として、比較的容易にして確実且つ高精度に制御できる。 Since single-layer portion is a recessed portion concavely the layer thickness of the interlayer insulating film in the recessed portion concavely as a layer thickness of single layer portion, it can be controlled reliably and highly accurately and relatively easily. 従って、この凹状に窪んだ部分における層間絶縁膜の層厚を非常に薄くすることも可能となる。 Therefore, it is possible to very thin layer thickness of the interlayer insulating film in the recessed portion in the recessed.

【0037】請求項10に記載の電気光学装置は上記課題を解決するために請求項1から9のいずれか一項に記載の電気光学装置において、前記層間絶縁膜は、酸化シリコン膜又は窒化シリコン膜から構成されていることを特徴とする。 [0037] In the electro-optical device according to any one of claims 1 9 electro-optical device in order to solve the above problems according to claim 10, wherein the interlayer insulating film, a silicon oxide film or silicon nitride characterized in that it is composed of film.

【0038】請求項10に記載の電気光学装置によれば、酸化シリコン膜又は窒化シリコン膜からなる層間絶縁膜により、遮光膜からTFT等を電気的絶縁できると共に遮光膜からの汚染を防止できる。 [0038] According to the electro-optical device according to claim 10, the interlayer insulating film made of a silicon oxide film or a silicon nitride film, the contamination from the light shielding film can be prevented with a light shielding film can electrically insulate the TFT and the like. しかも、このように構成された層間絶縁膜は、TFTの下地層に適している。 Moreover, configured interlayer insulating film in this way is suitable for the base layer of the TFT.

【0039】請求項11に記載の電気光学装置は上記課題を解決するために請求項2から10のいずれか一項に記載の電気光学装置において、前記遮光膜は、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta [0039] The electro-optical device according to any one of claims 2 10 for electro-optical device to solve the above problems according to claim 11, wherein the light shielding film, Ti (titanium), Cr ( chromium), W (tungsten), Ta
(タンタル)、Mo(モリブデン)及びPd(鉛)のうちの少なくとも一つを含むことを特徴とする。 (Tantalum), characterized in that it comprises at least one of Mo (molybdenum) and Pd (Pb).

【0040】請求項11に記載の電気光学装置によれば、遮光膜は、不透明な高融点金属であるTi、Cr、 According to the electro-optical device according to claim 11, the light shielding film is opaque refractory metal Ti, Cr,
W、Ta、Mo及びPdのうちの少なくとも一つを含む、例えば、金属単体、合金、金属シリサイド等から構成されるため、TFTアレイ基板上の遮光膜形成工程の後に行われるTFT形成工程における高温処理により、 W, Ta, at least one of Mo and Pd, for example, because it is composed of a single metal, an alloy, a metal silicide, a high temperature in the TFT forming process performed after the light-shielding film forming step on the TFT array substrate by the process,
遮光膜が破壊されたり溶融しないようにできる。 Shielding film can be prevented from melting or being destroyed.

【0041】請求項12に記載の電気光学装置は上記課題を解決するために請求項1から11のいずれか一項に記載の電気光学装置において、前記ギャップ材は、前記基板間のギャップに対応する所定径を持つグラスファイバ及びガラスビーズのいずれか一方からなることを特徴とする。 [0041] In the electro-optical device according to any one of claims 1 to 11 for the electro-optical device according to solve the above problems to claim 12, wherein the gap material is corresponding to the gap between the substrate characterized in that it consists either of glass fibers and glass beads having a predetermined diameter to be.

【0042】請求項12に記載の電気光学装置によれば、グラスファイバ或いはガラスビーズがギャップ材としてシール材中に混入されているので、シール領域の表面に対して、線状領域や点状領域の応力集中が起きる。 [0042] According to the electro-optical device according to claim 12, since the glass fibers or glass beads are mixed into the sealing material in a gap material, to the surface of the seal region, linear region and the point-like regions stress concentration occurs of.
しかし、シール領域の表面における引き出し配線の厚みに起因した凸状の突出は、層間絶縁膜の凹状に窪んだ部分の深さに応じて平坦化されている。 However, convex protruding due to the thickness of the lead-out wires on the surface of the seal region is flattened in accordance with the depth of the recessed portion in a concave of the interlayer insulating film. このため、当該応力集中により引き出し配線が断線したりショートしたりする可能性は低減される。 Therefore, the possibility of drawing wire by the stress concentration or short or disconnection is reduced.

【0043】請求項13に記載の電気光学装置は上記課題を解決するために請求項1から12のいずれか一項に記載の電気光学装置において、前記層間絶縁膜の凹状に窪んだ側壁部分はテーパ状に形成されていることを特徴とする。 [0043] In the electro-optical device according to any one of claims 1 to 12 electro-optical device in order to solve the above problems according to claim 13, the side wall portion recessed into a concave shape of the interlayer insulating film characterized in that it is tapered.

【0044】請求項13に記載の電気光学装置によれば、層間絶縁膜の凹状に窪んだ側壁部分はテーパ状に形成されているので、電気光学装置の製造工程において、 [0044] According to the electro-optical device according to claim 13, since the side wall portion recessed into a concave shape of the interlayer insulating film is formed in a tapered shape, in the manufacturing process of the electro-optical device,
この凹状に窪んだ部分内に引き出し配線をフォトリソグラフィ工程、エッチング工程等により形成し、更にその上に絶縁膜や導電膜等の他の膜を積層する際に、この凹状に窪んだ部分内に残る電極残り等のエッチング後の残留物を低減することが出来る。 Photolithography process lead lines into recessed in part to the concave, formed by an etching process or the like, when stacking the other film such as an insulating film or a conductive film thereon, the portion recessed to the concave can be reduced residue after the etching of the electrode remaining etc. remain. このため、所定パターンの引き出し配線を的確に凹状に窪んだ部分内に形成することできる。 Therefore, it can be formed into recessed in part concave accurately lead wiring of predetermined pattern.

【0045】請求項14に記載の電気光学装置の製造方法は上記課題を解決するために請求項8に記載の電気光学装置の製造方法であって、前記一方の基板上の所定領域に前記遮光膜を形成する工程と、前記一方の基板及び遮光膜上に絶縁膜を堆積する工程と、該絶縁膜に前記凹状に窪んだ部分に対応するレジストパターンをフォトリソグラフィで形成する工程と、該レジストパターンを介して所定時間のエッチングを行い前記凹状に窪んだ部分を形成する工程とを備えたことを特徴とする。 The method of manufacturing an electro-optical device according to claim 14 is a method of manufacturing an electro-optical device according to claim 8 in order to solve the above problem, the light shielding in a predetermined region on the one substrate forming a film, depositing an insulating film on one substrate and the light shielding film, forming a resist pattern corresponding to the recessed portion to the concave in the insulating film by photolithography, the resist characterized by comprising a step of forming a recessed portion in the recessed etched for a predetermined time through a pattern.

【0046】請求項14に記載の電気光学装置の製造方法によれば、先ず、一方の基板上の所定領域に遮光膜が形成され、一方の基板及びこの遮光膜上に絶縁膜が堆積される。 [0046] According to the manufacturing method of the electro-optical device according to claim 14, firstly, the light-shielding film formed on one of the predetermined regions on the substrate, an insulating film is deposited on one of the substrates and the light shielding film . 次に、該絶縁膜に凹状に窪んだ部分に対応するレジストパターンが、フォトリソグラフィで形成され、 Next, a resist pattern corresponding to the recessed portion concavely insulating film is formed by photolithography,
その後、ドライエッチング又はウエットエッチングが、 Thereafter, dry etching or wet etching,
このレジストパターンを介して所定時間だけ行われて、 Been performed for a predetermined time through the resist pattern,
凹状に窪んだ部分が形成される。 A recessed portion in a concave shape is formed. 従って、ドライエッチング又はウエットエッチングの時間管理により、凹状に窪んだ部分の深さや層厚を制御できる。 Therefore, the time management of the dry etching or wet etching can control the depth or thickness of the recessed portion in a concave. 特にウエットエッチングを行えば、凹状に窪んだ側壁部分にテーパ形状を設けることが出来るので便利である。 Unless it carried out the wet etching, which is convenient because it is possible to provide a tapered shape to the recessed side wall portion in a concave shape.

【0047】請求項15に記載の電気光学装置の製造方法は上記課題を解決するために請求項9に記載の電気光学装置の製造方法であって、前記一方の基板上の所定領域に前記遮光膜を形成する工程と、前記一方の基板及び遮光膜上に第1絶縁膜を堆積する工程と、該第1絶縁膜に前記凹状に窪んだ部分に対応するレジストパターンをフォトリソグラフィで形成する工程と、該レジストパターンを介してエッチングを行い前記凹状に窪んだ部分に対応する前記第1絶縁膜を除去する工程と、前記一方の基板及び第1絶縁膜上に第2絶縁膜を堆積する工程とを備えたことを特徴とする。 The method of manufacturing an electro-optical device according to claim 15 is a method of manufacturing an electro-optical device according to claim 9 in order to solve the above problem, the light shielding in a predetermined region on the one substrate forming a film, forming depositing a first insulating film on one substrate and the light shielding film, a resist pattern corresponding to the recessed portion to the concave in the first insulating film by photolithography When, the resist and the step of pattern through the removal of the first insulating film corresponding to the recessed portion in the recessed etched, depositing a second insulating film on one substrate and on the first insulating film characterized by comprising and.

【0048】請求項15に記載の電気光学装置の製造方法によれば、先ず、一方の基板上の所定領域に遮光膜が形成され、一方の基板及びこの遮光膜上に第1絶縁膜が堆積される。 [0048] According to the manufacturing method of the electro-optical device according to claim 15, firstly, the light-shielding film in a predetermined region on one of the substrates forming the first insulating film is deposited on one of the substrates and the light shielding film It is. 次に、この第1絶縁膜に、凹状に窪んだ部分に対応するレジストパターンが、フォトリソグラフィで形成され、その後、ドライエッチング又はウエットエッチングが、このレジストパターンを介して行われて、 Next, the first insulating film, a resist pattern corresponding to the recessed portion in a concave is formed by photolithography, then, dry etching or wet etching, is performed via the resist pattern,
凹状に窪んだ部分に対応する第1絶縁膜が除去される。 The first insulating film corresponding to the recessed portion in a concave is removed.
その後、一方の基板及びこの第1絶縁膜上に第2絶縁膜が堆積される。 Thereafter, the second insulating film is deposited on one substrate and the first insulating film. この結果、凹状に窪んだ部分における第1層間絶縁膜の層厚を、第2絶縁膜の層厚の管理により、比較的容易にして確実且つ高精度に制御できる。 As a result, the layer thickness of the first interlayer insulating film in the recessed portion concavely by the management of the layer thickness of the second insulating film can be controlled reliably and highly accurately and relatively easily. この場合にもウエットエッチングを行えば、凹状に窪んだ部分にテーパを設けることが出来るので便利である。 By performing the wet etching also in this case, it is convenient because it can be provided with a taper to the recessed portion in a concave shape.

【0049】請求項16に記載の電子機器は上記課題を解決するために請求項1から13に記載の電気光学装置を備えたことを特徴とする。 The electronic device according to claim 16 comprising the electro-optical device according to claims 1 13 in order to solve the above problems.

【0050】請求項16に記載の電子機器によれば、電子機器は、上述した本願発明の電気光学装置を備えており、配線不良が低減され、基板間のギャップ制御が精度良く行われた信頼性の高い電気光学装置により高品位の画像表示が可能となる。 [0050] According to the electronic apparatus according to claim 16, the electronic device is provided with an electro-optical device of the present invention described above, defective wiring is reduced, reliability of the gap control between the substrates was accurately performed high-quality image display is possible by sexual high electro-optical device.

【0051】本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。 [0051] These effects and other advantages of the present invention will become more apparent from the embodiments described below.

【0052】 [0052]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment of the present invention with reference to the accompanying drawings. 尚、本発明の実施の形態では、電気光学装置として液晶装置を例として説明する。 In the embodiment of the present invention will be described as an example a liquid crystal device as the electro-optical device.

【0053】(液晶装置)本発明による液晶装置の実施の形態の構成及び動作について図1から図11に基づいて説明する。 [0053] will be described with reference to FIGS. 1 to 11 for the embodiment of the configuration and operation of the liquid crystal device according to (liquid crystal device) present invention.

【0054】先ず、液晶装置の全体構成を図1及び図2 [0054] First, FIGS. 1 and 2 the overall structure of a liquid crystal device
を参照して説明する。 With reference to the description. 尚、図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図2は、対向基板を含めて示す図1 Incidentally, FIG. 1 is a plan view from the side of the counter substrate together with the components formed a TFT array substrate on which, Figure 1 shows 2, including the opposing substrate
のH−H'断面図である。 It is H-H 'cross-sectional view of.

【0055】図1において、TFTアレイ基板10の上には、シール材52がその縁に沿って設けられており、 [0055] In FIG. 1, on the TFT array substrate 10 is provided with a sealing material 52 along its edge,
その内側に並行して、遮光性の周辺見切り53が設けられている。 In parallel to its inner side, light-tight peripheral partition 53 is provided. シール材52の外側の領域には、データ線駆動回路101及び実装端子102がTFTアレイ基板1 Outside of the sealing material 52, the data line driving circuit 101 and mounting terminals 102 TFT array substrate 1
0の一辺に沿って設けられており、走査線駆動回路10 0 are provided along one side, the scanning line driving circuit 10
4が、この一辺に隣接する2辺に沿って設けられている。 4, are provided along two sides adjacent to the one side. 更にTFTアレイ基板10の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。 More side of the TFT array substrate 10, a plurality of wires 105 for connecting the scanning line driving circuits 104 provided on both sides of the display area is provided. 尚、後述の走査線の信号遅延が問題にならない場合は、走査線駆動回路104は一辺のみに形成しても良い。 Incidentally, if the signal delay of the scanning line to be described later is not a problem, the scanning line driving circuit 104 may be formed only on one side. また、データ線駆動回路101を画面表示領域の両側に設けてもよいことは言うまでもない。 Further, it goes without saying that the data line driving circuit 101 may be provided on both sides of the display area. また、対向基板20のコーナー部の少なくとも一個所において、TFTアレイ基板10と対向基板20との間で電気的導通をとるための上下導通材(銀点)106が設けられている。 Further, in at least one plant corners of the counter substrate 20, vertical conducting material (silver point) 106 for electrically connecting the TFT array substrate 10 and the counter substrate 20 is provided. そして、図2に示すように、図1に示したシール材52とほぼ同じ輪郭を持つ対向基板20が当該シール材52によりTF Then, as shown in FIG. 2, the counter substrate 20 having substantially the same contour as the sealant 52 shown in FIG. 1 by the sealant 52 TF
Tアレイ基板10に固着されている。 It is fixed to the T array substrate 10.

【0056】データ線駆動回路101及び走査線駆動回路104は配線により後述のデータ線(ソース電極)及び走査線(ゲート電極)に各々電気的接続されている。 [0056] The data line driving circuit 101 and the scanning line driver circuit 104 are each is electrically connected to the later of the data line (source electrode) and the scanning line (gate electrode) through a wire.
データ線駆動回路101には、図示しない制御回路から即時表示可能な形式に変換された画像信号が入力され、 The data line driving circuit 101, the image signal converted from a control circuit (not shown) immediately displayable format is input,
走査線駆動回路104がパルス的に走査線に順番にゲート電圧を送るのに合わせて、データ線駆動回路101は画像信号に応じた信号電圧をデータ線に送る。 The combined sequentially send gate voltage to the scan line driver circuit 104 is pulsed manner scan lines, the data line driving circuit 101 sends a signal voltage corresponding to an image signal to the data line. そして、 And,
データ線及び走査線の交点に対応する各画素部には、液晶駆動用のTFT30が設けられている。 Each pixel unit corresponding to the intersections of the data lines and the scanning lines, TFT 30 for driving liquid crystal is provided. TFT30 TFT30
は、ポリシリコン(p−Si)タイプのTFTであるので、TFT30の形成時に同一工程で、データ線駆動回路101及び走査線駆動回路104を形成することも可能であり、製造上有利である。 Since there polysilicon (p-Si) type TFT, in the same process during the formation of the TFT 30, it is also possible to form the data line driving circuit 101 and the scanning line driving circuit 104, which is advantageous in manufacturing.

【0057】図2において、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。 [0057] In FIG. 2, the liquid crystal layer 50 is made of, for example, a liquid crystal obtained by mixing one kind or various kinds of nematic liquid crystal. シール材52は、二つの基板10及び20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離(基板間ギャップ)を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材(スペーサ)が混入されている。 Predetermined sealing material 52 for bonding the two substrates 10 and 20 at their periphery, for example, an adhesive comprising a photocurable resin and a thermosetting resin, the distance between the two substrates (gap between the substrates) gap material such as glass fiber or glass beads to a value (spacer) is mixed. また、対向基板20の液晶50に面する側には、ブラックマトリクス等の第2遮光膜23等が設けられている。 Further, on the side facing the liquid crystal 50 of the counter substrate 20, such as the second light shielding film 23 such as a black matrix is ​​provided.

【0058】次に、液晶装置の画素領域における構成について、図3から図5を参照して説明する。 [0058] Next, the configuration of the pixel region of the liquid crystal device will be described with reference to FIGS. 3-5. 図3は、データ線、走査線、画素電極、遮光膜等が形成されたTF 3, data lines, scanning lines, pixel electrodes, the light-shielding film or the like is formed TF
Tアレイ基板の隣接した画素群の平面図である。 It is a plan view of adjacent pixel groups of T array substrate. 図4 Figure 4
は、図3のA−A'断面を対向基板等と共に示す液晶装置の一実施の形態の断面図であり、図5は、図3のC− Is a cross-sectional view of one embodiment of a liquid crystal device showing an A-A 'section in FIG. 3 with the counter substrate or the like, FIG. 5, in FIG. 3 C-
C'断面を対向基板等と共に示す液晶装置の断面図である。 The C 'cross section is a cross-sectional view of the liquid crystal device shown with opposing substrate or the like. 尚、図4及び図5においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。 In FIG. 4 and FIG. 5, to a size capable of recognizing layers and members in the drawings are different scales for each layer and each member.

【0059】図3において、液晶装置のTFTアレイ基板上には、マトリクス状に複数の透明な画素電極9a [0059] In FIG. 3, the TFT array substrate of the liquid crystal device, a plurality in a matrix transparent pixel electrodes 9a
(点線部9a'により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a(ソース電極)、走査線3a(ゲート電極)及び容量線3bが設けられている。 And (indicated contour by dotted lines 9a ') are provided, each along the data line 6a (source electrode) to the vertical and horizontal boundaries of the pixel electrodes 9a, the scanning lines 3a (gate electrode) and the capacitor line 3b It is provided. データ線6aは、コンタクトホール5aを介してポリシリコン膜からなる半導体層1aのうち後述のソース領域に電気的接続されており、画素電極9aは、コンタクトホール8を介して半導体層1aのうち後述のドレイン領域に電気的接続されている。 Data lines 6a, the source region is electrically connected to the pixel electrode 9a described later of the semiconductor layer 1a made of a polysilicon film via a contact hole 5a is below the semiconductor layer 1a through a contact hole 8 It is electrically connected to the drain region. また、半導体層1aのうち後述のチャネル形成用領域1a'(図中右下りの斜線の領域)に対向するように走査線3a(ゲート電極)が配置されている。 The scanning line 3a (gate electrode) is disposed so as to face the channel forming region 1a 'described later (shaded areas in FIG downhill) of the semiconductor layer 1a. そして、図中右上がりの斜線で示した領域に画素部における遮光膜11aが設けられている。 Then, the light shielding film 11a in the pixel portion is provided in a region indicated by oblique lines in the figure right-up. 即ち遮光膜11aは、 That light shielding film 11a is
画素部において、半導体層1aのチャネル形成用領域1 In the pixel portion, region 1 for forming the channel of the semiconductor layer 1a
a'を含むTFT、データ線6a、走査線3a及び容量線3bをTFTアレイ基板の側から見て各々重なる位置に設けられている。 TFT including a ', and the data lines 6a, the scanning line 3a and the capacitor line 3b provided in each overlapping position as viewed from the side of the TFT array substrate.

【0060】図3において特に、データ線6a、走査線3a及び容量線3bを含む太線で囲まれた網目状の(マトリクス状の)領域においては、後述の第1層間絶縁膜が凹状に窪んで形成されており、それ以外の画素電極9 [0060] Particularly in FIG. 3, the data line 6a, in the mesh (matrix) region surrounded by a thick line including the scanning line 3a and the capacitor line 3b, the first interlayer insulating film described later recessed concavely is formed, the other pixel electrode 9
aにほぼ対応する領域においては、当該第1層間絶縁膜が相対的に凸状に(平面状に)形成されている。 Approximately in the corresponding region in a, (in planar) to the first interlayer insulating film is relatively convex are formed. 尚、第1層間絶縁膜を凹状に窪んで形成するのは、少なくともデータ線6a、走査線3a及び容量線3bの領域下に重なる一部分、或いは全ての領域を含むようにする。 Incidentally, to form recessed a first interlayer insulating film in a concave shape is such that at least the data lines 6a, a portion overlapping the region of a scanning line 3a and the capacitor line 3b, or all areas.

【0061】図4及び図5に示すように、液晶装置10 [0061] As shown in FIGS. 4 and 5, the liquid crystal device 10
0は、透明な一方の基板の一例を構成するTFTアレイ基板10と、これに対向配置される透明な他方の基板の一例を構成する対向基板20とを備えている。 0 includes a TFT array substrate 10 that constitutes an example of a transparent one substrate and a counter substrate 20 which constitutes an example of a transparent other substrate disposed opposite thereto. TFTアレイ基板10は、例えば石英基板からなり、対向基板2 TFT array substrate 10 is, for example, a quartz substrate, a counter substrate 2
0は、例えばガラス基板や石英基板からなる。 0, for example, a glass substrate or a quartz substrate. TFTアレイ基板10には、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜19が設けられている。 The TFT array substrate 10 is provided with pixel electrodes 9a, the upper side thereof, an alignment film 19 subjected to a predetermined alignment process such as a rubbing treatment is provided. 画素電極9aは例えば、ITO膜(インジウム・ティン・オキサイド膜)などの透明導電性薄膜からなる。 The pixel electrode 9a, for example, a transparent conductive film such as an ITO film (Indium Tin Oxide film). また配向膜19は例えば、ポリイミド薄膜などの有機薄膜からなる。 The alignment film 19 is, for example, composed of an organic thin film such as a polyimide thin film.

【0062】他方、対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。 [0062] On the other hand, the counter substrate 20 has the counter electrode 21 is provided over its entire surface, on its lower side, is provided an alignment film 22 subjected to a predetermined alignment process has been performed such as rubbing treatment, there. 対向電極21は例えば、ITO膜などの透明導電性薄膜からなる。 Counter electrode 21 is, for example, a transparent conductive film such as an ITO film. また配向膜22は、ポリイミド薄膜などの有機薄膜からなる。 The alignment film 22 is made of an organic thin film such as a polyimide thin film.

【0063】TFTアレイ基板10には、図4に示すように、各画素電極9aに隣接する位置に、各画素電極9 [0063] The TFT array substrate 10, as shown in FIG. 4, at a position adjacent to each pixel electrode 9a, the pixel electrodes 9
aをスイッチング制御するTFT30が設けられている。 Switching control to TFT30 is provided a a.

【0064】対向基板20には、更に図3及び図4に示すように、各画素の開口領域以外の領域に第2遮光膜2 [0064] The counter substrate 20 is further shown in FIGS. 3 and 4, the second light-shielding film in a region other than the opening area of ​​each pixel 2
3が設けられている。 3 is provided. このため、対向基板20の側から投射光がTFT30の半導体層1aのチャネル形成用領域1a'やLDD(LightlyDoped Drain)領域1b及び1cに侵入することはない。 Therefore, there is no possibility that the projection light from the side of the counter substrate 20 from entering the semiconductor layer channel forming region 1a of 1a 'and LDD (Lightly Doped Drain,) regions 1b and 1c of the TFT 30. 更に、第2遮光膜23は、 Furthermore, the second light-shielding film 23,
コントラストの向上、色材の混色防止などの機能を有する。 Improvement in contrast, has features such as color mixture prevention of the coloring material. 尚、第2遮光膜23は、対向基板20の側ではなく、TFTアレイ基板10上に形成してもよい。 The second light-shielding film 23 is not on the side of the counter substrate 20 may be formed on the TFT array substrate 10.

【0065】このように構成され、画素電極9aと対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、シール材52(図1 [0065] Between the thus configured, TFT array substrate 10 and the counter substrate 20 disposed so as to face the pixel electrode 9a and the counter electrode 21, the sealing member 52 (FIG. 1
及び図2参照)により囲まれた空間に液晶が封入され、 And liquid crystal is sealed in a space surrounded by FIG see 2),
液晶層50が形成される。 The liquid crystal layer 50 is formed. 液晶層50は、画素電極9a The liquid crystal layer 50, the pixel electrode 9a
からの電界が印加されていない状態で配向膜19及び2 Orientation in a state where no electric field is applied from the film 19 and 2
2により所定の配向状態を採る。 It takes a predetermined alignment state by 2.

【0066】図4に示すように、TFT30に各々対向する位置においてTFTアレイ基板10と各TFT30 [0066] As shown in FIG. 4, the TFT array substrate 10 at each opposite located TFT 30 TFT 30
との間には、遮光膜11aが各々設けられている。 Between the light-shielding film 11a is provided, respectively. 遮光膜11aは、好ましくは不透明な高融点金属であるT Shielding film 11a is preferably opaque refractory metal T
i、Cr、W、Ta、Mo及びPdのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。 i, Cr, W, Ta, at least one of Mo and Pd, a metal simple substance, an alloy, and a metal silicide or the like. このような材料から構成すれば、TFTアレイ基板10上の遮光膜11aの形成工程の後に行われるTFT30の形成工程における高温処理により、遮光膜11aが破壊されたり溶融しないようにできる。 By configuring of such a material, the high temperature treatment in the TFT30 formation step performed after the step of forming the light shielding film 11a on the TFT array substrate 10, the light shielding film 11a can be prevented from melting or being destroyed. 遮光膜11aが形成されているので、TFTアレイ基板10の側からの戻り光等がTFT30のチャネル形成用領域1 Since the light shielding film 11a is formed, a channel forming region 1 of the return light and the like from the side of the TFT array substrate 10 is TFT30
a'やLDD領域1b、1cに入射する事態を未然に防ぐことができ、光電流の発生によりTFT30の特性が劣化することはない。 a 'and LDD regions 1b, can be prevented a situation that is incident on 1c, not the characteristics of the TFT30 is deteriorated by the generation of the photocurrent.

【0067】更に、遮光膜11aと複数のTFT30との間には、第1絶縁膜12及び第2絶縁膜13から構成された第1層間絶縁膜12'が設けられている。 [0067] Further, between the light-shielding film 11a and a plurality of TFT30, a first interlayer insulating film 12 'is provided which is composed of a first insulating film 12 and the second insulating film 13. 第1層間絶縁膜12'は、TFT30を構成する半導体層1a 'The first interlayer insulating film 12, the semiconductor layer 1a constituting the TFT30
を遮光膜11aから電気的絶縁するために設けられるものである。 The is provided in order to electrically insulating the light-shielding film 11a. 更に、第1層間絶縁膜12'は、TFTアレイ基板10の全面に形成されることにより、TFT30 Furthermore, 'the first interlayer insulating film 12, by being formed on the entire surface of the TFT array substrate 10, TFT 30
のための下地膜としての機能をも有する。 Also it has a function as a base film for. 即ち、TFT In other words, TFT
アレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等でTFT30の特性の劣化を防止する機能を有する。 Roughness or during the polishing of the surface of the array substrate 10 has a function of preventing deterioration of the characteristics of TFT30 by dirt remaining after washing.

【0068】ここで特に図3及び図4に示すように、第1層間絶縁膜12'は、TFTアレイ基板上の遮光膜1 [0068] Here, in particular, as shown in FIGS. 3 and 4, the first interlayer insulating film 12 ', the light-shielding film 1 on the TFT array substrate
1aが形成されている領域においては遮光膜11a上に形成されており、遮光膜11aが形成されていない領域においてはTFTアレイ基板10上に設けられている。 In the region where 1a is formed is formed on the light shielding film 11a, it is provided on the TFT array substrate 10 in a region where the light shielding film 11a is not formed.
そして、TFT30、データ線6a、走査線3a及び容量線3bに対向する部分が対向基板20の側から見て凹状に窪んで形成されている。 Then, TFT 30, the data line 6a, the opposing portions to the scanning line 3a and the capacitor line 3b are formed recessed in a concave shape as viewed from a counter substrate 20.

【0069】本実施の形態では特に、第1層間絶縁膜1 [0069] Particularly in the present embodiment, the first interlayer insulating film 1
2'は、単層部分と2層部分とから構成されており、第2絶縁膜13の単層部分が薄くなって凹状に窪んだ部分とされており、第1及び第2絶縁膜12及び13の2層部分が厚くなって凹状に窪んでいない部分とされている。 2 'is composed of a single-layer portion and a second layer portion, which is a recessed portion concavely single layer portion of the second insulating film 13 is thinner, the first and second insulating films 12 and 2 layer portion 13 is a portion not recessed concavely thicker. このように、第1層間絶縁膜12'を構成すると、 Thus, when forming the first interlayer insulating film 12 ',
凹状に窪んだ部分における第1層間絶縁膜12'の層厚を、第2絶縁膜13の層厚として、比較的容易にして確実且つ高精度に制御できる。 The thickness of the first interlayer insulating film 12 'in the recessed portion concavely as the layer thickness of the second insulating film 13 can be controlled reliably and highly accurately and relatively easily. 従って、この凹状に窪んだ部分における第1層間絶縁膜12'の層厚(即ち、第2 Thus, the layer thickness of the first interlayer insulating film 12 'in the recessed portion in the recessed (i.e., second
絶縁膜13の層厚)を非常に薄くすることも可能となる。 It is possible to very thin layer thickness) of the insulating film 13.

【0070】以上の如く構成された第1層間絶縁膜1 [0070] The first interlayer insulating film is configured as one or more
2'により、遮光膜11aからTFT30等を電気的絶縁し得ると共に遮光膜11aがTFT30等を汚染する事態を未然に防げる。 The 2 ', the light shielding film 11a with may electrically insulate the TFT 30 or the like from the light-shielding film 11a can be prevented in advance a situation in which contaminating the like TFT 30. ここで特に、第1層間絶縁膜1 Here, in particular, the first interlayer insulating film 1
2'は、TFT30、データ線6a、走査線3a及び容量線3bに対向する部分が凹状に窪んで形成されているので、従来のように第1層間絶縁膜を平らに形成してその上にこれらのTFT等を形成する場合と比較すると、 2 ', TFT 30, the data line 6a, since a portion facing the scanning line 3a and the capacitor line 3b is formed recessed in a concave shape, thereon with flat forming a first interlayer insulating film as in the prior art compared to the case of forming these TFT and the like,
凹状に窪んだ部分の深さに応じて、これらのTFT等が形成された領域と形成されていない領域との合計層厚の差が減少し、画素部における平坦化が促進される。 Depending on the depth of the recessed portion concavely difference in total layer thickness of these such as TFT is not formed with the formation region area is reduced, flattened in the pixel portion is promoted.

【0071】例えば、この合計層厚の差を実質的に零にするように凹状に窪んだ部分の深さを設定すれば、その後の平坦化処理を省略できる。 [0071] For example, by setting the depth of a portion recessed in a concave shape so as to substantially zero the difference between the total thickness, it can be omitted subsequent planarization process. 或いは、この合計層厚の差を多少なりとも減少させるように凹状に窪んだ部分の深さを設定すれば、その後の平坦化処理の負担を軽減できる。 Alternatively, by setting the depth of a portion recessed in a concave so as more or less to reduce the difference between the total thickness, can reduce the burden of the subsequent planarization process. より好ましくは、第1層間絶縁膜12'は、遮光膜11a、半導体層1a、容量線3b及びデータ線3a More preferably, 'the first interlayer insulating film 12, the light shielding film 11a, the semiconductor layer 1a, the capacitor line 3b and the data lines 3a
の合計層厚に対応した深さで凹状に窪んで形成される。 It is formed recessed in a concave shape at a total layer thickness depth corresponding to of.
このように第1層間絶縁膜12'を構成すれば、データ線6aの上面とこれに隣接した第2層間絶縁膜4の上面とをほぼ合わせることが出来、画素電極9aを形成する前の画素部における平坦化が促進される。 By configuring in this way the first interlayer insulating film 12 ', to the upper surface of the data line 6a can be adjusted substantially the upper surface of the second interlayer insulating film 4 adjacent pixel before the formation of the pixel electrode 9a flattening the parts is facilitated.

【0072】但し、第1層間絶縁膜12'は、遮光膜1 [0072] However, 'the first interlayer insulating film 12, the light-shielding film 1
1a、半導体層1a及び容量線3bの合計層厚に対応した深さで凹状に窪んで形成されてもよい。 1a, it may be formed recessed in a concave shape at a total layer depth corresponding to the thickness of the semiconductor layer 1a and the capacitor line 3b. このように第1層間絶縁膜12'を構成すれば、第2層間絶縁膜4の上面をほぼ平坦に出来、画素電極9aを形成する前の画素部における平坦化が促進される。 By configuring in this way the first interlayer insulating film 12 ', can the upper surface of the second interlayer insulating film 4 substantially flat, flattened in the pixel portion before the formation of the pixel electrode 9a is promoted. 或いは、第1層間絶縁膜12'は、遮光膜11a、半導体層1a及び容量線3bのうちの一つ又は2つに対向する領域のみが凹状に窪んで形成されてもよく、画素部における各種の平坦化方式が採用可能である。 Alternatively, the first interlayer insulating film 12 ', the light shielding film 11a, only one or a region facing to two of the semiconductor layer 1a and the capacitor line 3b is may be formed recessed in a concave shape, various in the pixel portion flat scheme of is possible adopted.

【0073】尚、第1層間絶縁膜12'を2層から構成せずに、単層から構成してもよい。 [0073] Incidentally, without forming the first interlayer insulating film 12 'from the two layers may be composed of a single layer. このように単層から構成すれば、従来の場合と比較しても層の数を増加させる必要が無い。 By virtue of such construction of a single layer, there is no need to increase the number of layers as compared with the conventional case. 凹状に窪んだ部分とそうでない部分との層厚を後述の製造プロセス中の説明にあるように、例えばエッチング時間管理により制御すれば、このような単層からなる第1層間絶縁膜が得られる。 The thickness of the recessed portion and otherwise partially concave as explained in later in the manufacturing process, for example, be controlled by the etching time management, the first interlayer insulating film consisting of such a single layer is obtained .

【0074】再び図4において、第1層間絶縁膜12' [0074] In FIG. 4 again, the first interlayer insulating film 12 '
は、例えば、NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。 Is, for example, NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), or highly insulating glass such as BPSG (borophosphosilicate glass), a silicon oxide film, a silicon nitride film or the like Become.

【0075】本実施の形態では図3に示したように、半導体層1aの高濃度ドレイン領域1eは、データ線6a [0075] As in the embodiment shown in FIG. 3, the high-concentration drain region 1e of the semiconductor layer 1a, the data line 6a
に沿って延設されており、遮光膜11aは、データ線6 And it extends along the light-shielding film 11a, the data line 6
aの下にも設けられているので、データ線6aに沿って延設された第1蓄積容量電極(ポリシリコン層)1fと遮光膜11aとの間で、第2絶縁膜13を介して容量が形成される。 Since is also provided under a, between the first storage capacitor electrode (polysilicon layer) 1f and the light shielding film 11a which extends along the data line 6a, via the second insulating film 13 capacity There is formed. この結果、データ線6aの下という開口領域を外れたスペースを有効に利用して、画素電極9aの蓄積容量を増やすことが出来る。 As a result, by effectively utilizing the space outside the opening area of ​​the lower data line 6a, it is possible to increase the storage capacity of the pixel electrodes 9a.

【0076】本実施の形態では図3及び図5に示すように、第1層間絶縁膜12'は、容量線3b(第2蓄積容量電極)に対向する部分も凹状に窪んで形成されているので、第1層間絶縁膜12'の上方に容量線3bが配線されても、当該容量線3bが配線された領域における平坦化を図ることが出来る。 [0076] As shown in FIGS. 3 and 5 in the present embodiment, 'the first interlayer insulating film 12, also a portion facing the capacitor line 3b (the second storage capacitor electrode) is formed recessed in a concave shape since, be upwardly wiring capacitance line 3b of the first interlayer insulating film 12 ', it is possible to flatten in the region where the capacitor line 3b are wired. そして、容量線3bに対向する部分における第1層間絶縁膜12'の層厚は非常に薄く(例えば、1000〜2000オングストローム程度に)構成されており、且つ、遮光膜11aが容量線3b The thickness of the first interlayer insulating film 12 'in the portion opposed to the capacitor line 3b is very thin (e.g., about 1000 to 2000 Angstroms) is configured, and light-shielding film 11a is a capacitor line 3b
の下にも設けられているので、容量線3bの表面積を増やすことなく第2絶縁膜13を介して対向配置された遮光膜11aと半導体層1aの高濃度ドレイン領域1eから延設された第1蓄積容量電極1fとの間における容量を増やすことが出来る。 Since the is also provided on the lower, first extending from the high-concentration drain region 1e of the light shielding film 11a and the semiconductor layer 1a which is oppositely arranged with a second insulating film 13 without increasing the surface area of ​​the capacitor line 3b You can increase the capacity between the first storage capacitor electrode 1f. 即ち、全体として画素電極9a That is, as a whole pixel electrode 9a
の蓄積容量を増やすことが出来る。 It is possible to increase the storage capacity of. このように、特に画面表示領域中の限られた領域において各画素の開口領域を狭めないように蓄積容量を増加させることができるので大変有利である。 Thus, it is very advantageous because it is possible to increase the storage capacity so as not to narrow the opening area of ​​each pixel, especially in a limited area in the screen display area.

【0077】本実施の形態では、好ましくは遮光膜11 [0077] In this embodiment, preferably the light shielding film 11
aは定電位線に電気的接続されており、定電位とされる。 a is electrically connected to the constant potential line is a constant potential. 従って、遮光膜11aに対向配置されるTFT30 Therefore, it is disposed opposite to the light-shielding film 11a TFT 30
に対し遮光膜11aの電位変動が悪影響を及ぼすことはない。 Potential variation of the light shielding film 11a does not adversely affect to. この場合、定電位線の定電位としては、接地電位に等しくてもよいし、対向電極21の電位に等しくてもよい。 In this case, the constant potential of the constant potential line, may be equal to the ground potential may be equal to the potential of the counter electrode 21. また、定電位線は、液晶装置100を駆動するための周辺駆動回路(図1のデータ線駆動回路101、走査線駆動回路104等)の負電源、正電源等の定電位源に接続されてもよい。 The constant potential line (data line driving circuit 101 of FIG. 1, the scanning line driving circuit 104, etc.) a peripheral driver circuit for driving the liquid crystal device 100 a negative power, is connected to a constant potential source, such as a positive power source it may be.

【0078】再び、図4において、TFT30は、LD [0078] Again, in FIG. 4, TFT30 is, LD
D(Lightly Doped Drain)構造を有しており、走査線3a(ゲート電極)、走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル形成用領域1 D (Lightly Doped Drain) has a structure, the scanning line 3a (gate electrode), the channel forming region of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a 1
a'、走査線3aと半導体層1aとを絶縁するゲート絶縁膜2、半導体層1aの低濃度ソース領域(ソース側L a ', the scanning line 3a and the semiconductor layer 1a and the gate insulating film 2 for insulating, low-concentration source region (source side L of the semiconductor layer 1a
DD領域)1b、データ線6a(ソース電極)、半導体層1aの低濃度ドレイン領域(ドレイン側LDD領域) DD region) 1b, a data line 6a (source electrode), a lightly doped drain region of the semiconductor layer 1a (the drain-side LDD region)
1c、半導体層1aの高濃度ソース領域1e及び高濃度ドレイン領域1eを備えている。 1c, and a heavily doped source region 1e and the high concentration drain region 1e of the semiconductor layer 1a. 高濃度ドレイン領域1 The high concentration drain region 1
eには、複数の画素電極9aのうちの対応する一つが接続されている。 The e, corresponding one of a plurality of pixel electrodes 9a are connected. ソース領域1b及び1d並びにドレイン領域1c及び1eは後述のように、半導体層1aに対し、n型又はp型のチャネルを形成するかに応じて所定濃度のn型用又はp型用のドーパントをドープすることにより形成されている。 Source region 1b and 1d and the drain region 1c and 1e, as described below, to the semiconductor layer 1a, a dopant for n-type or p-type having a predetermined concentration, depending on whether an n-type or p-type channel It is formed by doping. n型チャネルのTFTは、動作速度が速いという利点があり、画素のスイッチング素子であるTFT30として用いられることが多い。 n-type channel TFT has the advantage that the operating speed is fast, it is often used as TFT30 a switching element of a pixel. 本実施の形態では特にデータ線6a(ソース電極)は、Al等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。 In particular the data lines 6a in the present embodiment (the source electrode) is composed of light-shielding thin film such as an alloy film such as a metal film or a metal silicide such as Al. また、走査線3a(ゲート電極)、ゲート絶縁膜2及び第1層間絶縁膜12'の上には、高濃度ソース領域1dへ通じるコンタクトホール5 The scanning line 3a (gate electrode), on the gate insulating film 2 and the first interlayer insulating film 12 ', the contact hole 5 leading to the heavily doped source region 1d
a及び高濃度ドレイン領域1eへ通じるコンタクトホール8が各々形成された第2層間絶縁膜4が形成されている。 The second interlayer insulating film 4 in which the contact hole 8 leading to the a and the high-concentration drain region 1e are respectively formed are formed. この高濃度ソース領域1dへのコンタクトホール5 The contact hole 5 to the high-concentration source region 1d
aを介して、データ線6a(ソース電極)は高濃度ソース領域1dに電気的接続されている。 Through a, the data line 6a (source electrode) is electrically connected to the heavily doped source region 1d. 更に、データ線6 In addition, the data line 6
a(ソース電極)及び第2層間絶縁膜4の上には、高濃度ドレイン領域1eへのコンタクトホール8が形成された第3層間絶縁膜7が形成されている。 a on the (source electrode) and the second interlayer insulating film 4, a third interlayer insulating film 7 a contact hole 8 to the high-concentration drain region 1e are formed is formed. この高濃度ドレイン領域1eへのコンタクトホール8を介して、画素電極9aは高濃度ドレイン領域1eに電気的接続されている。 Via the contact hole 8 to the high-concentration drain region 1e, the pixel electrode 9a is electrically connected to the heavily doped drain region 1e. 前述の画素電極9aは、このように構成された第3 Pixel electrodes 9a described above, the third thus configured
層間絶縁膜7の上面に設けられている。 It is provided on the upper surface of the interlayer insulating film 7.

【0079】TFT30は、好ましくは上述のようにL [0079] TFT30 is preferably as described above L
DD構造を持つが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極3aをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のTFTであってもよい。 While having a DD structure, may have an offset structure in a low concentration source region 1b and the lightly doped drain region 1c are not implanted impurity ions, a high concentration implanted impurity ions in the gate electrode 3a as a mask, self-alignment it may be a self-aligned type TFT forming the heavily doped source and drain regions.

【0080】また、図4に示すTFT30の構造において、TFT30の高濃度ソース領域1dと高濃度ドレイン領域1eとの間に、絶縁膜2を介して同一の走査信号が供給される2つのゲート電極3aを直列抵抗となるように設けて、デユアルゲート(ダブルゲート)構造のT [0080] Further, in the structure of the TFT 30 shown in FIG. 4, between the heavily doped source region 1d and the heavily doped drain region 1e of the TFT 30, 2 two gate electrodes to which the same scan signal is supplied via an insulating film 2 3a and provided so that the series resistance, T of Deyuarugeto (double gate) structure
FTとしてもよい。 It may be used as the FT. これにより、TFT30のリーク電流を低減することができる。 Thus, it is possible to reduce the leakage current of the TFT 30. また、デユアルゲート構造のTFTを、上述のLDD構造、或いはオフセット構造を持つようにすれば、更にTFT30のリーク電流を低減することができ、高いコントラスト比を実現することができる。 Also, the TFT of Deyuarugeto structure, if to have the LDD structure described above, or an offset structure, it is possible to further reduce the leakage current TFT 30, it is possible to realize a high contrast ratio. また、デユアルゲート構造により、冗長性を持たすことができ、大幅に画素欠陥を低減できるだけでなく、高温動作時でも、リーク電流が低いため、高コントラスト比の画質を実現することができる。 Further, the Deyuarugeto structure, elastic coils can be provided for redundancy, not only greatly reduce the pixel defect, even at high temperature operation, since leakage current is low, it is possible to realize the image quality of high contrast ratio. 尚、TFT In addition, TFT
30の高濃度ソース領域1dと高濃度ドレイン領域1e 30 high concentration source region 1d and the heavily doped drain region 1e of the
との間に設けるゲート電極3aは3つ以上でもよいことは言うまでもない。 The gate electrode 3a is needless to say that may be three or more provided between the.

【0081】ここで、一般には、半導体層1aのチャネル形成用領域、低濃度ソース領域1b及び低濃度ドレイン領域1c等のポリシリコン層は、光が入射するとポリシリコンが有する光電変換効果により光電流が発生してしまいTFT30のトランジスタ特性が劣化するが、本実施の形態では、走査線3a(ゲート電極)を上側から覆うようにデータ線6a(ソース電極)がAl等の遮光性の金属薄膜から形成されているので、少なくとも半導体層1aのチャネル形成用領域1a'及びLDD領域1 [0081] Here, in general, a channel forming region of the semiconductor layer 1a, a polysilicon layer, such as a lightly doped source region 1b and the lightly doped drain region 1c, the light current by the photoelectric conversion effect of polysilicon has When light enters There will be deteriorated transistor characteristics of TFT30 would occur, in the present embodiment, the scanning lines 3a data line 6a to cover the (gate electrode) from the upper (the source electrode) of the light-shielding metal thin film such as Al because it is formed, a channel forming region 1a of at least the semiconductor layer 1a 'and the LDD regions 1
b、1cへの投射光(即ち、図4で上側からの光)の入射を効果的に防ぐことが出来る。 b, the projection light to 1c (i.e., light from the upper side in FIG. 4) can be effectively prevented incidence. また、前述のように、 In addition, as described above,
TFT30の下側には、遮光膜11aが設けられているので、少なくとも半導体層1aのチャネル形成用領域1 Below the TFT 30, the light shielding film since 11a is provided, the channel forming region of at least the semiconductor layer 1a 1
a'及びLDD領域1b、1cへの戻り光(即ち、図4 a 'and the LDD regions 1b, to 1c return light (i.e., FIG. 4
で下側からの光)の入射を効果的に防ぐことが出来る。 In can be prevented incidence of light) from the lower effectively.

【0082】また図5に示すように、画素電極9aには蓄積容量70が各々設けられている。 [0082] Further, as shown in FIG. 5, the storage capacitor 70 is provided each of the pixel electrodes 9a. この蓄積容量70 The storage capacitor 70
は、より具体的には、半導体層1aの高濃度ドレイン領域1eから延設されたポリシリコン膜からなる第1蓄積容量電極1f、ゲート絶縁膜2と同一工程により形成される絶縁膜2'、走査線3a(ゲート電極)と同一工程により形成される容量線3b(第2蓄積容量電極)、第2及び第3層間絶縁膜4及び7、並びに第2及び第3層間絶縁膜4及び7を介して容量線3bに対向する画素電極9aの一部から構成されている。 Is more specifically, the first storage capacitor electrode 1f made of a polysilicon film that extends from the high-concentration drain region 1e of the semiconductor layer 1a, an insulating film 2 formed by the gate insulating film 2 and the same step ', scanning line 3a (gate electrode) capacitor line 3b which is formed in the same step (second storage capacitor electrode), the second and third interlayer insulating films 4 and 7, and the second and third interlayer insulating films 4 and 7 through it and a part of the pixel electrode 9a facing the capacitor line 3b. このように蓄積容量70が設けられているため、デューティー比が小さくても高精細な表示が可能とされる。 Thus, since the storage capacitor 70 is provided, the duty ratio is set to enable high-definition display even smaller. 容量線3b(第2蓄積容量電極)は、図3に示すように、TFTアレイ基板1 Capacitor line 3b (the second storage capacitor electrode), as shown in FIG. 3, TFT array substrate 1
0の面上において走査線3a(ゲート電極)と平行に設けられている。 It is provided in parallel with the scanning line 3a (gate electrode) on the 0 side. 更に、本実施の形態では、第1蓄積容量電極1f下の第1層間絶縁膜12'を薄膜化できるので、蓄積容量の増大を図ることが出来、画質品位の高い液晶装置が実現できる。 Further, in the present embodiment, since the first interlayer insulating film 12 'below the first storage capacitor electrode 1f can thinned, it is possible to increase the storage capacity, image quality with high liquid crystal device can be realized.

【0083】尚、図5に示すように、遮光膜11aを蓄積容量70の配線(第3蓄積容量電極)として利用することも可能である。 [0083] Incidentally, as shown in FIG. 5, it is also possible to use the light shielding film 11a as the wiring of the storage capacitor 70 (third storage capacitor electrode). この場合、第1蓄積容量電極1fを容量線3b(第2蓄積容量電極)と遮光膜11a(第3 In this case, the capacitor line 3b the first storage capacitor electrode 1f (second storage capacitor electrode) and the light shielding film 11a (Third
蓄積容量電極)とで各々絶縁膜を介して上下から挟み込む構造とすることにより、少ない面積で効率良く容量を付加することが可能となる。 By a structure sandwiching from above and below via a storage capacitor electrode) and de each insulating film, it is possible to add efficiently capacity in a small area.

【0084】次に、液晶装置のシール領域における構成について、図6から図9を参照して説明する。 [0084] Next, the configuration of the sealing region of the liquid crystal device will be described with reference to FIGS. 6-9. 図6は、 Figure 6,
引き出し配線が設けられたシール領域におけるTFTアレイ基板の平面図であり、図7は、図6の引き出し配線部を拡大して示す拡大平面図であり、図8は、引き出し配線部の断面図である。 Is a plan view of a TFT array substrate in the lead-out wires are provided sealing area, FIG. 7 is an enlarged plan view showing the lead wire portion of FIG. 6, FIG. 8 is a sectional view of the lead-out wiring portion is there. また、図9は、画像信号線を横切って形成されるデータ線用の各種の中継配線部の断面図である。 9 is a variety cross-sectional view of the relay wiring part of the data lines formed across the image signal line.

【0085】図6において、TFT基板アレイ基板10 [0085] In FIG. 6, TFT substrate array substrate 10
の周辺部に設けられた実装端子102からは、走査線駆動回路104に走査線駆動信号線105aが配線されており、データ線駆動回路101とシール領域との間の領域に、X方向に複数の画像信号線115が配線されている。 Plurality obtained from the mounting terminal 102 to the peripheral portion, the scanning line driving signal lines 105a to the scanning line driving circuit 104 are wired in a region between the data line driving circuit 101 and the seal area, in the X-direction image signal lines 115 are wired. そして、データ線6aの延長線上におけるシール領域下には、データ線駆動回路101からのサンプリング回路駆動信号線114の引き出し配線301a及び画像信号線115からの引き出し配線301bからなる引き出し配線(以下、“データ線の引き出し線”と称する) Then, under the seal region in an extension of the data lines 6a, a drawer made of wire 301b drawn-out wirings from the lead-out lines 301a and the image signal line 115 of the sampling circuit driving signal line 114 from the data line driving circuit 101 (hereinafter, " the lead line of the data line designated ")
301が設けられている。 301 is provided. 他方、走査線3aの延長線上におけるシール領域下には、走査線駆動回路104からの走査線の引き出し配線402が設けられている。 On the other hand, under the seal region in an extension of the scanning lines 3a, lead wiring 402 of the scanning lines from the scanning line driving circuit 104 are provided. 引き出し配線402は、その端部に対向電極(共通電極)電位配線112を含んでいる。 Lead wiring 402 includes a counter electrode (common electrode) potential wire 112 at its end. この対向電極電位配線11 The counter electrode potential wiring 11
2は、上下導通端子106a及び上下導通材(銀点)1 2, vertical conduction terminals 106a and upper and lower conductive material (silver points) 1
06を介して対向基板20に形成された対向電極21 Counter electrode 21 formed on the counter substrate 20 through 06
(図4及び図5参照)に接続されている。 Connected to (FIGS. 4 and see FIG. 5). また、データ線駆動回路101に所定検査用の信号を入力するための検査端子111が、データ線駆動回路101に隣接して設けられている。 The inspection terminal 111 for inputting a signal for a predetermined inspection to the data line driving circuit 101 is provided adjacent to the data line driving circuit 101.

【0086】図6において、TFTアレイ基板10上には、データ線6aに画像信号を所定のタイミングで印加するサンプリング回路103が設けられている。 [0086] In FIG. 6, on the TFT array substrate 10 includes a sampling circuit 103 which applies an image signal at a predetermined timing to the data lines 6a are provided. サンプリング回路103は、データ線6a毎に設けられた複数のスイッチング素子(例えば、TFT)を備えており、 Sampling circuit 103 includes a plurality of switching elements provided for each data line 6a (e.g., TFT),
複数(例えば、6本)の相展開された画像信号が複数の画像信号線115から引き出し配線301bを介して各々入力されると、これを、走査線駆動回路101からサンプリング回路駆動信号線114及び引き出し配線30 A plurality (e.g., six) when phase-expanded image signals are respectively through the lead wires 301b from a plurality of image signal lines 115 inputs, which, from the scanning line driving circuit 101 sampling circuit driving signal lines 114 and the lead-out line 30
1aを介して供給されるサンプリング回路駆動信号のタイミングで各スイッチング素子によりサンプリングし、 Sampled by each switching element at the timing of the sampling circuit driving signal supplied through the 1a,
各データ線6aに印加するように構成されている。 It is configured to apply to the data lines 6a. 尚、 still,
サンプリング回路103に加えて、TFTアレイ基板1 In addition to the sampling circuit 103, TFT array substrate 1
0上に、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。 On 0, respectively and supplies a precharge circuit prior to the image signal a precharge signal of a predetermined voltage level to the plurality of data lines 6a, the quality during manufacture and shipment of the liquid crystal device, for inspecting a defect or the like it may form a test circuit.

【0087】図7に示すように、データ線の引き出し配線301は各々、Y方向に延びており、幅Lを有し、相隣接する配線同士は間隔Sをおいて配列されている。 [0087] As shown in FIG. 7, each lead wiring 301 of the data lines extend in the Y direction, has a width L, the phase adjacent wirings are arranged at intervals S. そして、引き出し配線301は、データ線6aと同じAl The lead wiring 301 is the same Al as the data lines 6a
膜から構成されており、図8(1)に示すように、各引き出し配線301の下には、走査線3aと同じポリシリコン膜から構成されたダミー配線302が設けられている。 It is composed of films, as shown in FIG. 8 (1), under the respective draw-out wire 301, the dummy wire 302 that is composed of the same polysilicon film as the scanning lines 3a are provided.

【0088】尚、図6及び図7において、周辺見切り5 [0088] Incidentally, in FIG. 6 and FIG. 7, peripheral partition 5
3下には画面表示領域を構成する画素と同一構成を持つダミー画素が形成されている。 3 the lower dummy pixels having the same configuration as the pixels constituting the image display region is formed. 液晶の配向不良領域等を隠すように設けられた周辺見切り53下に表示用の画素を構成する必要は無いが、画面表示領域の縁付近の画素の特性安定化のために、このように画面表示領域の縁よりも外に所定幅だけダミー画素が設けられる。 Need not constitute a pixel for display in the bottom peripheral partition 53 provided so as to hide the alignment defect region of the liquid crystal, for stabilizing the characteristics of the pixels near the edge of the display area, thus the screen predetermined width dummy pixels are provided on the outer than the edge of the display area.

【0089】他方、図6に示した走査線の引き出し配線402は各々、X方向に延びており、相隣接する配線同士は間隔をおいて配列されている。 [0089] On the other hand, each lead wiring 402 of the scanning line shown in FIG. 6, extends in the X direction, the phase adjacent wirings are arranged at intervals. そして、引き出し配線402は、走査線6aと同じポリシリコン膜から構成されており、図8(2)に示すように、各引き出し配線402の上には、データ線6aと同じAl膜から構成されたダミー配線401が設けられている。 Then, the lead wire 402 is composed of the same polysilicon film as the scanning lines 6a, as shown in FIG. 8 (2), on each lead wiring 402 is composed of the same Al film as the data lines 6a dummy wiring 401 is provided with.

【0090】図8(1)及び図8(2)に示すように、 [0090] As shown in FIG. 8 (1) and 8 (2),
本実施の形態では特に、第1層間絶縁膜12'は、シール領域において引き出し配線301及び402に対向する部分が凹状に窪んで形成されている。 Particularly in the present embodiment, the first interlayer insulating film 12 ', a portion facing the lead wiring 301 and 402 in the sealing region is formed recessed in a concave shape. 従って、TFT Therefore, TFT
アレイ基板側のシール領域においてシール材52に接する第3層間絶縁膜7の表面において引き出し配線301 Lead wiring on the surface of the third interlayer insulating film 7 in contact with the sealing member 52 in the sealing region of the array substrate side 301
及び402上に形成される凸状の突出の高さは、当該凹状に窪んだ部分の深さに応じて低められており、同図に各々示したように、第3層間絶縁膜7の表面はほぼ平坦にされている。 And the height of the convex protrusion that is formed on the 402, has been reduced in accordance with the depth of the recessed portion to the concave, as shown respectively in the figure, the surface of the third interlayer insulating film 7 It has been almost flat. この結果、シール領域において、シール材52に混入されたグラスファイバやガラスビーズ等のギャップ材300を介してかかる応力は第3層間絶縁膜7の面上に一様に分散される。 As a result, in the sealing region, the stress Kakaru through the gap material 300 of glass fiber or glass beads mixed in the sealing material 52 is uniformly distributed on the surface of the third interlayer insulating film 7. 従って、前述の図24及び図25に示したように、ギャップ材300により、引き出し配線が断線したりショートしたりする可能性は大きく低減される。 Accordingly, as shown in FIGS. 24 and 25 described above, the gap material 300, possibly lead wiring is or short broken is greatly reduced.

【0091】更に、液晶50に面する画素領域の表面とシール材52に面するシール領域の表面の高さの差も小さくなる。 [0091] Furthermore, the difference in height of the surface of the sealing area facing the surface and the sealing material 52 of the pixel region facing the liquid crystal 50 is also reduced. このため、従来のように、基板間ギャップよりも1μm程度小さい径を持つギャップ材を使用する必要が無くなり、基板間ギャップと同程度の径を持つギャップ材300を使用することが可能となる。 Therefore, as in the prior art it is not necessary to use a gap material having a 1μm about smaller diameter than the gap between the substrates, it is possible to use the gap material 300 having a diameter comparable to the gap between the substrates. このことは、前述のように、画素の微細化による液晶50の配向不良を防ぐべく基板間ギャップを狭める場合に、大きな効果が期待できる。 This is, as described above, when narrowing the gap between the substrates to prevent defective alignment of the liquid crystal 50 due to the miniaturization of pixels can be expected a significant effect.

【0092】そして、本実施の形態では特に、シール領域において、データ線の引き出し配線301に対しては、ポリシリコン膜からなるダミー配線302が、第2 [0092] Then, especially in this embodiment, in the sealing region, for the lead-out lines 301 of the data lines, the dummy wiring 302 made of a polysilicon film, a second
層間絶縁膜4を介して積層形成されている(図8(1) Are stacked with an interlayer insulating film 4 (FIG. 8 (1)
参照)。 reference). 他方、走査線の引き出し配線402に対しては、Al膜からなるダミー配線401が第2層間絶縁膜4を介して積層形成されている。 On the other hand, with respect to the lead-out lines 402 of the scanning lines, the dummy wiring 401 made of an Al film are stacked over the second interlayer insulating film 4. 従って、画面表示領域の上下の辺におけるシール領域における第3層間絶縁膜7の表面の高さと、画面表示領域の左右の辺における第3層間絶縁膜7の表面の高さとは一致するので、シール材52の全体に混入されるギャップ材300による基板間ギャップの制御が安定なものとなる。 Accordingly, the height of the surface of the third interlayer insulating film 7 in the sealing area in the upper and lower sides of the display area, so matching the height of the surface of the third interlayer insulating film 7 at right and left sides of the display area, the seal control of the gap between the substrates by the gap material 300 mixed into the entire member 52 becomes stable.

【0093】ここで、シール領域における合計膜厚の調整用のダミー配線302及び401は、電気的に接続していてもよい。 [0093] Here, the dummy wiring 302 and 401 for adjusting the total film thickness in the sealing area may be electrically connected. このような構成を採れば、配線の冗長が可能となる。 Taking such a structure enables redundant wirings. また、電気的に浮遊していても問題はないし、他の容量線3bや遮光膜11a用の引き出し配線等として利用してもよい。 Also to no problem have electrically floating, it may be used as a lead wire or the like for other capacitance line 3b and the light shielding film 11a.

【0094】本実施の形態では、図7に示すように、第2層間絶縁膜4(図8(1)及び(2)参照)に開孔されたコンタクトホール305を介して更に、ダミー配線302は、引き出し配線301に電気的接続されている。 [0094] In the present embodiment, as shown in FIG. 7, the second interlayer insulating film 4 further via (FIG. 8 (1) and (2) see) the contact hole 305 opened in the dummy wiring 302 It is electrically connected to the lead wire 301. 同様に、ダミー配線401は、引き出し配線402 Similarly, the dummy wire 401, lead-out wiring 402
に電気的接続されている。 It is electrically connected to the. この結果、各引き出し配線3 As a result, the lead-out lines 3
01及び402は各々2つの導電層(Al膜及びポリシリコン膜)からなる冗長構造を有する。 01 and 402 having a redundant structure consisting of each two conductive layers (Al film and a polysilicon film). 従って、例えば、シール領域下においてギャップ材300による応力を受けて引き出し配線301又は402が断線しても、 Thus, for example, it is disconnected and the lead wire 301 or 402 under stress due to the gap material 300 under the sealing region,
或いは、TFTアレイ基板10に垂直な方向にAl膜が導電層が第2層間絶縁膜4を破ってポリシリコン膜にショートしても配線不良とならないで済むので有利である。 Alternatively, it is advantageous because need not become even wiring with poor Al film conductive layer in a direction perpendicular to the TFT array substrate 10 is shorted to the polysilicon film by breaking the second interlayer insulating film 4.

【0095】更に、図8(3)に示すように、図8 [0095] Further, as shown in FIG. 8 (3), 8
(1)の構成に加えて、ダミー配線302の下に、遮光膜11aと同一のW(タングステン)等からなる遮光膜配線303を積層形成してもよい。 In addition to the configuration of (1), below the dummy wiring 302, a light shielding film wires 303 made of a light-shielding film 11a and the same W (tungsten) or the like may be laminated. この場合にも、遮光膜配線303を、第1層間絶縁膜12'に設けられたコンタクトホールを介してダミー配線302及び引き出し配線301に電気的接続すれば、3つの導電層からなる冗長構造が得られ、配線不良の可能性は、更に低減される。 In this case, the light shielding film wires 303, if electrically connected to the dummy wire 302 and the lead wire 301 through a contact hole formed in the first interlayer insulating film 12 ', the redundant structure consisting of three conductive layers obtained, the possibility of wiring failures is further reduced. 同時に、シール領域と画素領域との表面の高さの差を調整するために遮光膜配線303を利用することも出来る。 At the same time, it can also be used a light-shielding film wires 303 in order to adjust the difference in height of the surface of the seal region and the pixel region. 従って、遮光膜配線303を引き出し配線301 Accordingly, pull the light shielding film wires 303 interconnect 301
の冗長配線としてでなく、専ら層厚調節用の膜として電気的に浮遊させてもよいし、データ線6a以外の容量線3bや遮光膜11a用の配線として用いることも出来る。 Rather than as redundant wiring, exclusively may be electrically floated as film for the layer thickness regulation can be used as wiring for the capacitor line 3b and the light shielding film 11a other than the data lines 6a.

【0096】尚、本実施の形態では、図8(1)及び(2)に示したように、画素領域における凹状の窪みを形成する場合と同様に、凹状の窪みが形成される第1層間絶縁膜12'を単層から構成してもよい。 [0096] In the present embodiment, as shown in FIG. 8 (1) and (2), similarly to the case of forming the recess of the concave in the pixel region, a first interlayer of concave depressions are formed the insulating film 12 'may be formed from a single layer. 或いは、図8(3)に示したように、第1層間絶縁膜12'を、第1絶縁膜12のみの単層部分と第1及び第2絶縁膜13 Alternatively, as shown in FIG. 8 (3), the first interlayer insulating film 12 ', the single layer portion of only the first insulating film 12 and the first and second insulating films 13
の多層部分とから構成してもよい。 Of it may be constructed from a multi-layered part.

【0097】本実施の形態では、図7に示すように、シール領域において、データ線の引き出し配線301及びこれに積層形成されたダミー配線302は、ストライプ状の平面パターンを備えており、相隣接する配線間に配線間隔Sに対応する光透過用の隙間が設けられている。 [0097] In this embodiment, as shown in FIG. 7, in the seal area, lead-out lines 301 and dummy wires 302 laminated thereto data line comprises a stripe-shaped planar pattern, adjacent to each clearance for transmitting light corresponding to the wiring interval S between the wirings which are provided.
従って、後述の液晶装置100の製造工程において、光硬化性樹脂からなるシール材52を用いた場合に、TF Accordingly, in the manufacturing process of the liquid crystal device 100 will be described later, in the case of using the sealing member 52 made of a light curing resin, TF
Tアレイ基板10を介して光を入射すれば、この積層構造における光透過用の隙間を通ってシール材52に光を十分に照射することが出来る。 If the incident light through the T array substrate 10 can be sufficiently irradiated with light in the sealing material 52 through the gap for transmitting light in the layered structure. 従って、光硬化性樹脂からなるシール材52を、両方の基板の側からの光により良好に光硬化させることが出来る。 Accordingly, the sealing member 52 made of a light curing resin, the light from both sides of the substrate can be satisfactorily photocuring. 特に、このように光硬化できれば、熱硬化の場合と比べて余分な熱を液晶装置100に与えなくて済むので、液晶装置100の各構成要素の熱劣化を防いだり、熱歪みによる装置欠陥の発生を防いだり出来るので有利である。 In particular, if the photocurable Thus, because excess heat as compared with the case of thermal curing and hence there is no need to provide a liquid crystal device 100, Dari prevent thermal degradation of the components constituting the liquid crystal display device 100, the device defect caused by thermal strain it is advantageous because it can Dari prevent the occurrence. また、光照射の時間が少なくて済むため、配向膜にダメージを与えることがない。 Moreover, because it requires less time for light irradiation, it is not damaged in the alignment film. 従って、液晶のティルト角が高いまま維持されるので、液晶の配向不良(ディスクリネーション)による画質劣化を防ぐことが出来る。 Accordingly, since the tilt angle of the liquid crystal is kept high, it is possible to prevent the image quality deterioration due to liquid crystal alignment defects (disclination).

【0098】ところで、図6において、画像信号線11 [0098] Incidentally, in FIG. 6, the image signal line 11
5は、第2層間絶縁膜4上に形成されたAl膜から構成されているため、これと交差するデータ線駆動回路10 5, because it is composed of an Al film formed on the second interlayer insulating film 4, the data line driving circuit crossing the 10
1から引き出し配線301(301a)に至るサンプリング回路駆動信号線114は、Al膜から構成することはできない。 The sampling circuit driving signal line 114 extending from 1 to the lead wire 301 (301a) can not be composed of Al film. このため、画像信号線115の下層又は上層等を通る図9の如き立体的な中継配線が必要となる。 Thus, three-dimensional relay wiring such as Figure 9 through the lower layer or the upper layer of the image signal line 115 is required.
また、中継配線はできる限り時定数を下げる工夫が必要である。 Further, it is necessary to devise to reduce the time constant as possible relay wiring. そこで以下に述べるような方式が考えられる。 Therefore conceivable method as described below.

【0099】図9(1)において、中継配線116a [0099] In FIG. 9 (1), the relay wiring 116a
は、走査線3aと同一のポリシリコン膜から構成されており、画像信号線115と交差するように第2層間絶縁膜4の下を通されている。 Is composed of the same polysilicon film and the scanning line 3a, it is passed under the second interlayer insulating film 4 so as to intersect with the image signal line 115. そして、図で画像信号線11 Then, the image signal line in FIG. 11
5の両側において第2層間絶縁膜4に開孔されたコンタクトホールを介してデータ線駆動回路101側のサンプリング回路駆動信号線114とシール領域側の引き出し配線301とを各々電気的接続するように構成されている。 Both sides of the 5 and the second interlayer insulating film 4 through the apertured contact hole to the data line driving circuit 101 sampling circuit driving signal line 114 and the lead wiring 301 of the sealing region side each so as to be electrically connected It is configured.

【0100】図9(2)において、中継配線116b [0100] In FIG. 9 (2), the relay wiring 116b
は、遮光膜11aと同一のW(タングステン)等の高融点金属膜から構成されており、画像信号線115と交差するように第1層間絶縁膜12'の下を通されている。 Is composed of a refractory metal film such as the light-shielding film 11a and the same W (tungsten), it is passed through under the first interlayer insulation film 12 'so as to intersect with the image signal line 115.
そして、図で画像信号線115の両側において第1層間絶縁膜12'及び第2層間絶縁膜4に開孔されたコンタクトホールを介して、データ線駆動回路101側のサンプリング回路駆動信号線114とシール領域側の引き出し配線301とを各々電気的接続するように構成されている。 Then, through a contact hole which is opened in the first interlayer insulating film 12 'and the second interlayer insulating film 4 on both sides of the image signal line 115 in the figure, the data line driving circuit 101 and the sampling circuit driving signal line 114 It is configured to respectively electrically connect the lead wiring 301 of the sealing region side. このような構成を採れば、中継配線を低抵抗な高融点金属等で形成できるため、配線抵抗を下げることが可能となり、画像信号の遅延を招かない。 Taking such a configuration, it is possible to form the relay wiring with low resistance refractory metal, it is possible to reduce the wiring resistance, it does not cause delay of the image signal.

【0101】図9(3)において、中継配線は、走査線3aと同一のポリシリコン膜からなる中継配線116a [0102] In FIG. 9 (3), the relay wiring relay wire 116a formed of the same polysilicon film and the scanning line 3a
と遮光膜11aと同一のW(タングステン)等の高融点金属膜からなる中継配線116bとから構成されており、画像信号線115と交差するように第2層間絶縁膜4及び第1層間絶縁膜12'の下を各々通されている。 And the light-shielding film 11a is composed of a relay wiring 116b made of a refractory metal film such as the same W (tungsten) and, the second interlayer insulating film 4 and the first interlayer insulating film so as to intersect with the image signal line 115 It is communicated respectively under 12 '.
そして、図で画像信号線115の両側において第1層間絶縁膜12'及び第2層間絶縁膜4に各々開孔されたコンタクトホールを介して、データ線駆動回路101側のサンプリング回路駆動信号線114とシール領域側の引き出し配線301とを各々電気的接続するように構成されている。 Then, through the respective apertured contact hole in the first interlayer insulating film 12 'and the second interlayer insulating film 4 on both sides of the image signal line 115 in the figure, the data line driving circuit 101 sampling circuit driving signal line 114 and is configured so that the lead wiring 301 of the sealing region side respectively electrically connected. このような構成を採れば、画像信号線115 Taking such a configuration, the image signal line 115
との上下層に第1層間絶縁膜12'及び第2層間絶縁膜4を介して中継配線を116a及び116bを形成するため、冗長構造が実現できる。 To form the 116a and 116b of the relay wiring through the first interlayer insulating film 12 'and the second interlayer insulating film 4 on the upper and lower layers of the redundant structure can be realized. また、中継配線116b In addition, the relay wiring 116b
は、低抵抗な高融点金属からなるため、配線抵抗を下げることが可能となり、画像信号の信号遅延を招かない。 Since consisting of low resistance refractory metal, it is possible to reduce the wiring resistance, does not cause signal delay of the image signal.
尚、中継配線116aと116bとを直接に電気的接続するようにしたが、中継配線116bとサンプリング回路駆動信号線114或いはシール領域側の引き出し配線301と直接に電気的接続するようにしてもよい。 Although so as to directly electrically connect the relay wiring 116a and 116b, directly it may be electrically connected to the relay wiring 116b and the sampling circuit driving signal line 114 or the lead-out wire 301 of the sealing region side .

【0102】図9(4)において、中継配線は、図9 [0102] In FIG. 9 (4), the relay wiring, Fig. 9
(3)の構成に加えて、第3層間絶縁膜7上に更に、少なくとも画素開口領域の一部を規定するための高融点金属等からなる遮光膜と同一の導電性遮光膜からなる遮光膜配線116cが、画像信号線115と交差するように通されており、その上に第4層間絶縁膜117が形成されている。 (3) in addition to the further on the third interlayer insulating film 7, made of a light-shielding film of the same conductive light shielding film made of a refractory metal such as to define at least a portion of the pixel opening region shielding film wiring 116c is, are threaded so as to intersect with the image signal line 115, and fourth interlayer insulating film 117 is formed thereon. そして、図で画像信号線115の両側において第3層間絶縁膜7に開孔されたコンタクトホールを介して、データ線駆動回路101側のサンプリング回路駆動信号線114とシール領域側の引き出し配線301とを中継配線116aと共に各々電気的接続するように構成されている。 Then, through a contact hole which is opened in the third interlayer insulating film 7 on both sides of the image signal line 115 in the figure, the data line driving circuit 101 and the sampling circuit driving signal line 114 and the sealing region side of the lead wiring 301 It is configured to respectively electrically connected with the relay wiring 116a. このような構成を採れば、画像信号線1 Taking such a configuration, the image signal line 1
15との上下層に第1層間絶縁膜12'、第2層間絶縁膜4及び第3層間絶縁膜7を介して中継配線を116 The upper and lower layers of 15 first interlayer insulation film 12 ', the relay wiring through the second interlayer insulating film 4 and the third interlayer insulating film 7 116
a、116b、116cからなる3層で形成するため、 a, 116 b, to form a three-layer consisting 116c,
更なる冗長構造が実現できる。 Additional redundant structure can be realized. また、中継配線116 In addition, the relay wiring 116
b、116cは、低抵抗な高融点金属からなるため、配線抵抗をなお一層下げることが可能となり、画像信号の信号遅延を招かない。 b, 116c, because of low resistance refractory metal, it is possible to reduce the wiring resistance even more, does not cause signal delay of the image signal.

【0103】次に、図10を参照して、図6から図9に示したシール領域における基板間ギャップ(即ち、シール材52の厚み)と、図3から図5に示した画素領域における基板間ギャップ(即ち、液晶50の厚み)とを、 [0103] Next, with reference to FIG. 10, the inter-substrate gap in the seal area shown in FIGS. 6-9 (i.e., the thickness of the sealing material 52), the substrate in the pixel region shown in FIGS. 3 to 5 during the gap (i.e., the liquid crystal thickness of 50) and,
各種の形態について比較して説明する。 It will be described with comparison of various forms. 尚、図10では、走査線の引き出し配線401が通されたシール領域を画素領域と比較するが、図8(1)及び(2)に示したように、データ線の引き出し配線301が通されたシール領域の場合にも、同様である。 In FIG 10, although the seal area lead wiring 401 is passed through the scan line compared to the pixel area, as shown in FIG. 8 (1) and (2), the lead wire 301 of the data line is passed through in each case sealing area, it is the same.

【0104】先ず、図10(1)に示すように、従来はシール領域下に、主にデータ線を構成するAl膜並びに主に走査線及び容量線を構成するポリシリコン膜とから冗長構造を持つ引き出し配線を設け、遮光膜を設けず、 [0104] First, as shown in FIG. 10 (1), conventionally under seal area, the Al film and mainly redundant structure from the polysilicon film constituting the scanning line and the capacitor line mainly constituting the data lines lead lines having provided, without providing the light shielding film,
且つ引き出し配線を層間絶縁膜の凹状の窪みに埋め込まない場合を考える。 And consider the case where not embedded in the recess of the concave interlayer insulating film lead lines. この場合、シール領域の表面は、画素領域の表面と比較して、Al膜及びポリシリコン膜の分だけ高くなり且つ画素電極を構成するITO膜の分だけ低くなるので、シール領域における基板間ギャップL In this case, the surface of the seal region, as compared to the surface of the pixel region, an amount corresponding becomes lower the ITO film constituting the amount corresponding higher becomes and the pixel electrode of the Al film and a polysilicon film, the gap between the substrates in the sealing region L
1は、画素領域における基板間ギャップL3よりも(例えば、6000〜8000オングストローム程度)小さくなる。 1, than the gap between the substrates L3 in the pixel region (e.g., about 6000 to 8000 angstroms) decreases. 他方、この場合、シール領域の表面は、TFT On the other hand, in this case, the surface of the sealing region, TFT
形成領域と比較して、遮光膜、半導体層及びゲート絶縁膜の分だけ低くなるので、シール領域における基板間ギャップL1は、TFT形成領域における基板間ギャップL2よりも大きくなる(L2<L1<L3)。 Compared to forming region, the light-shielding film, since only lower min semiconductor layer and the gate insulating film, the inter-substrate gap L1 in the seal area is larger than the gap between the substrates L2 in the TFT forming region (L2 <L1 <L3 ).

【0105】次に、図10(2)に示すように、本実施の形態ではシール領域下に、Al膜及びポリシリコン膜とから冗長構造を持つ引き出し配線を設け、遮光膜を設けず、且つ引き出し配線を層間絶縁膜の凹状の窪みに埋め込んだ場合を考える。 [0105] Next, as shown in FIG. 10 (2), under the seal region in this embodiment is provided with a lead wiring with redundant structure from an Al film and a polysilicon film, without providing a light shielding film, and lead lines consider the case embedded in a recess of the concave of the interlayer insulating film. この場合、シール領域の表面は、図10(1)の場合と比べて、凹状の窪みの深さの分だけ低くなるので、シール領域における基板間ギャップL1は、画素領域における基板間ギャップL3と等しくなる。 In this case, the surface of the seal region, as compared with the case of FIG. 10 (1), becomes lower by the amount of the depth of the concave depression, the substrate gap L1 in the seal area, the gap between the substrates L3 in the pixel region equal. そして、シール領域における基板間ギャップL Then, the gap between the substrates in the seal area L
1は、TFT形成領域における基板間ギャップL2よりも大きくなる(L2<L1=L3)。 1 is larger than the gap between the substrates L2 in the TFT forming region (L2 <L1 = L3).

【0106】次に、図10(3)に示すように、更に本実施の形態ではシール領域下に、Al膜及びポリシリコン膜とから冗長構造を持つ引き出し配線を設け、遮光膜を設け、且つ引き出し配線を層間絶縁膜の凹状の窪みに埋め込んだ場合を考える。 [0106] Next, as shown in FIG. 10 (3), under the sealing region further in this embodiment, provided with a lead wiring with redundant structure from an Al film and a polysilicon film, provided with a light shielding film, and lead lines consider the case embedded in a recess of the concave of the interlayer insulating film. この場合、シール領域の表面は、図10(2)の場合と比べて、遮光膜の分だけ高くなるのが、その分だけ凹状の窪みの深さを深くしてあるので、シール領域における基板間ギャップL1は、画素領域における基板間ギャップL3と等しくなる。 In this case, the surface of the seal region, as compared with the case of FIG. 10 (2), minute that only the higher of the light-shielding film, so that much are to increase the depth of the concave recess, the substrate in the sealing region during the gap L1 is equal to the gap between the substrates L3 in the pixel region. そして、シール領域における基板間ギャップL1は、TFT Then, the substrate gap L1 in the seal region, TFT
形成領域における基板間ギャップL2ともほぼ等しくなる(L1=L2=L3)。 Approximately equal to as a gap between the substrates L2 in the formation region (L1 = L2 = L3).

【0107】以上図10(2)、(3)に示したように、本実施の形態では、層間絶縁膜に形成した凹状の窪みに引き出し配線301及び401を埋め込むことにより、画素領域とシール領域とにおける基板間ギャップをほぼ等しく出来るので、図10(1)に示す従来例のように、画素領域における基板間ギャップよりも1μm程度小さい径を持つギャップ材を使用する必要が無くなり、画素領域における基板間ギャップと同程度の径を持つギャップ材300を使用することが可能となる。 [0107] than 10 (2), as shown in (3), in the present embodiment, by embedding the lead wire 301 and 401 in a recess of the concave formed in the interlayer insulating film, the pixel region and the sealing region because it substantially equal gaps between the substrates in a, as in the conventional example shown in FIG. 10 (1), it is not necessary to use a gap material having a 1μm about smaller diameter than the gap between the substrates in a pixel region, in the pixel region it becomes possible to use the gap material 300 having a diameter comparable to the gap between the substrates. このことは、前述のように、画素の微細化による液晶の配向不良を防ぐべく基板間ギャップを狭める場合に、大きな効果が期待できる。 This is, as described above, when narrowing the gap between the substrates to prevent the liquid crystal orientation defect due to the miniaturization of pixels can be expected a significant effect. 即ち、基板間ギャップを4μmから3μm或いは2μmに狭めた場合に、従来のように、シール領域の表面が平坦化されていない場合には、2μm That is, when the narrowed gap between the substrates to 3μm or 2 [mu] m from 4 [mu] m, as in the prior art, when the surface of the seal region is not flattened, 2 [mu] m
或いは1μmの径を持つ非常に微少なギャップ材が必要となり、精度の高いギャップ制御は実際上極めて困難となるが、本実施の形態のように、シール領域の表面が平坦化されていれば、基板間ギャップに等しい3μm或いは2μm程度の径を持つギャップ材で足りる。 Or very slight gap material is required to have a diameter of 1 [mu] m, although accurate gap control becomes practically very difficult, as in the present embodiment, if the surface of the seal area only to be flattened, suffice gap material having a diameter of 3μm or about 2μm equal to the gap between the substrates. 従って、 Therefore,
比較的大きい径のギャップ材を用いて、精度の高いギャップ制御を行える。 Using a relatively large diameter gap material, it enables a highly accurate gap control. また、ギャップが狭まると、シール材に含有される光硬化性樹脂の接着力が著しく低下し、 Further, the gap narrows, the adhesive strength of the photo-curable resin contained in the sealing material is remarkably lowered,
信頼性の低下を招くが、本実施の形態では、シール領域下でも同程度のギャップが確保できるため、液晶装置の基板間の接着強度に支障をきたすことがない。 While lowering the reliability, in the present embodiment, since it is also ensured the gap comparable under seal area, it is not interfering with the adhesive strength between the substrates of the liquid crystal device.

【0108】尚、この観点からは、図11に示すように、第1層間絶縁膜12'において、引き出し配線30 [0108] Note that, from this point of view, as shown in FIG. 11, the first interlayer insulating film 12 ', the lead wire 30
1に対向する部分に加えて引き出し配線301に対向しない部分をも含めてシール領域全体を凹状に窪めて形成してもよい。 Also the entire sealing region, including the portion not facing the opposite lead wiring 301 in addition to the portion which may be formed recessed concavely 1. このように構成しても、シール領域の表面の高さ(即ち、全体として凹状に窪んだシール領域内で複数の引き出し配線301上に各々位置し、凸状に突出した部分の表面の高さ)と画素領域の高さの差は小さくなるので、基板間ギャップ(L3)と同程度の径(L Even with this configuration, the height of the surface of the seal region (i.e., the total height of the respectively located on a plurality of lead wiring 301 in the recessed seal region concavely protruding portion of the surface in a convex shape ) and since the smaller difference in height of the pixel region, the diameter substantially equal to that of the gap between the substrates (L3) (L
1)を持つギャップ材300を用いて、精度の高いギャップ制御を行える。 1) by using the gap material 300 having, it performs highly accurate gap control.

【0109】次に図12を参照して、以上の実施の形態における定電位線と遮光膜(遮光配線)との電気接続について説明を加える。 [0109] Referring now to FIG. 12, the electrical connection between the constant potential line and the light shielding film (light-shielding wiring) in the above embodiments is added description. 尚、図12は、定電位線と遮光膜との接続の一例を示すTFTアレイ基板上における配線の平面図である。 Incidentally, FIG. 12 is a plan view of the wiring in the TFT array substrate showing an example of connection between the light shielding film and the constant potential line.

【0110】図12に示すように本例では、走査線駆動回路104は画面表示領域の両側に設けられており、例えば定電位の電源VSSYが外部電源装置から外部入力端子及び定電位線500を介して供給される。 [0110] In the present embodiment, as shown in FIG. 12, the scanning line driving circuit 104 are provided on both sides of the display area, for example, a power supply VSSY constant potential is the external input terminal and the constant electric potential line 500 from an external power supply device It is supplied through. 定電位線500は、例えばデータ線6aと同じAl膜から形成されており、特に周辺見切り53下において周辺見切り5 Constant potential line 500, for example the data lines 6a are formed of the same Al film as the peripheral parting 5 in peripheral partition 53 below in particular
3に沿って配線された部分を含む。 Including the wiring portion along three. 他方、遮光膜11a On the other hand, the light shielding film 11a
は、前述のように画面表示領域内において走査線3a、 The scanning line 3a in the screen display area, as described above,
容量線3b及びデータ線6aに沿って引き回されており、周辺見切り53下において定電位線500とコンタクトホール502を介して接続されている。 Are routed along the capacitive line 3b and the data lines 6a, it is connected via a constant-potential line 500 and contact holes 502 in the lower periphery partition 53. このように、周辺見切り53下のデッドスペースを有効に使うことにより、他の配線(データ線6a、走査線3a等)を妨害しないように、定電位線500と遮光膜11aとを周辺見切り53下でコンタクトホール502を介して接続することができる。 Thus, by effective use of dead space below peripheral partition 53, other lines (the data line 6a, the scanning line 3a, etc.) so as not to interfere with the peripheral parting the constant-potential line 500 and the light-shielding film 11a 53 it can be connected via a contact hole 502 below. 尚、定電位線500は、データ線駆動回路101の定電位の電源等を使用しても、何ら問題の無いことは言うまでもない。 The constant electric potential line 500 also uses the power supply or the like of the constant potential of the data line driving circuit 101, any of course no problem.

【0111】尚、以上の実施の形態において、データ線駆動回路101及び走査線駆動回路104をTFTアレイ基板10の上に設ける代わりに、例えばTAB(テープオートメイテッドボンディング基板)上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。 [0111] Incidentally, in the above embodiment, the drive instead of providing the data line driving circuit 101 and the scanning line driving circuits 104 on the TFT array substrate 10, for example mounted on TAB (tape automated bonding substrate) to use the LSI, and it may be electrically and mechanically connected through an anisotropic conductive film provided on the periphery of the TFT array substrate 10.

【0112】また、図1から図11には示されていないが、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には各々、例えば、T [0112] Also, although not shown in FIG. 11 from FIG. 1, each of the side emitting light side and a TFT array substrate 10 in which the projection light of the counter substrate 20 is incident is emitted, eg, T
N(ツイステッドネマティック)モード、 STN(スーパーTN)モード、D−STN(ダブル−STN)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、 N (twisted nematic) mode, STN (super TN) mode, and the operation modes such as D-STN (double -STN) mode, according to another of the normally white mode / normally black mode, a polarizing film,
位相差フィルム、偏光板などが所定の方向で配置される。 Phase difference film, and polarizing plates are arranged in a predetermined direction.

【0113】次に以上のように構成された本実施の形態の動作について図1及び図4を参照して説明する。 [0113] Next, the operation of this embodiment configured as described above will be described with reference to FIGS. 1 and 4.

【0114】先ず、制御回路から画像信号を受けたデータ線駆動回路101は、この画像信号に応じたタイミング及び大きさで信号電圧をデータ線6a(ソース電極) [0114] First, the data line driving circuit 101 which receives the image signal from the control circuit, the timing and magnitude of the signal voltage data line 6a (source electrode) corresponding to the image signal
に印加し、これと並行して、走査線駆動回路104は、 Is applied to, and parallel with this, the scanning line driving circuit 104,
所定タイミングで走査線3a(ゲート電極)にゲート電圧をパルス的に順次印加し、TFT30は駆動される。 Pulses to sequentially apply a gate voltage to the scanning line 3a (gate electrode) at a predetermined timing, TFT 30 is driven.
これにより、ゲート電圧がオンとされた時点でソース電圧が印加されたTFT30においては、ソース領域1d Thus, in TFT30 the source voltage is applied at the time the gate voltage is turned on, the source region 1d
及び1b、半導体層1aのチャネル形成用領域1a'に形成されたチャネル並びにドレイン領域1c及び1eを介して画素電極9aに電圧が印加される。 And 1b, the voltage to the pixel electrode 9a is applied through the channel and drain regions 1c and 1e are formed in the channel forming region 1a 'of the semiconductor layer 1a. そして、この画素電極9aの電圧は、ソース電圧が印加された時間よりも例えば3桁も長い時間だけ蓄積容量70(図5参照)により保持される。 Then, the voltage of the pixel electrode 9a is held by the also example 3 orders of magnitude longer than the time for which the source voltage is applied storage capacitor 70 (see FIG. 5). 以上のように、画素電極9aに電圧が印加されると、液晶層50におけるこの画素電極9aと対向電極21とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、 As described above, when a voltage is applied to the pixel electrode 9a, the alignment state of the liquid crystal in a portion held with the pixel electrode 9a and the opposing electrode 21 is changed in the liquid crystal layer 50, in a normally white mode ,
印加された電圧に応じて投射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて投射光がこの液晶部分を通過可能とされ、全体として液晶装置100からは画像信号に応じたコントラストを持つ光が出射する。 Projection light according to the applied voltage is impossible pass through the liquid crystal portion, in a normally black mode, the projected light according to the applied voltage is can pass through the liquid crystal portion, the liquid crystal as a whole from the device 100 light having contrast corresponding to the image signal.

【0115】特に本実施の形態では、第1層間絶縁膜1 [0115] Particularly in this embodiment, the first interlayer insulating film 1
2'はTFT30や各種配線に対向する位置において凹状に窪んで形成されているので、液晶の配向不良が低減されている。 2 'because it is formed recessed in a concave shape at a position facing the TFT30 and various wirings, the liquid crystal alignment defects is reduced. そして、第1層間絶縁膜12'はシール領域内の引き出し配線301に対向する位置においても、 Then, the first interlayer insulating film 12 'is also in a position opposite to the lead wire 301 of the sealing region,
凹状に窪んで形成されているので、精度の良い基板間ギャップ制御により、液晶の配向不良が低減されている。 Because it is formed recessed in a concave shape, a good inter-substrate gap control precision, a liquid crystal alignment defects is reduced.
これらの結果、最終的には、液晶装置100により、高解像度且つ高コントラストで高画質の画像を表示することが可能となる。 These results, ultimately, by the liquid crystal device 100, it is possible to display a high-quality image with high resolution and high contrast.

【0116】以上説明した液晶装置100は、カラー液晶プロジェクタに適用されるため、3つの液晶装置10 [0116] The liquid crystal device 100 described above, to be applied to a color liquid crystal projector, three liquid crystal devices 10
0がRGB用のライトバルブとして各々用いられ、各パネルには各々RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。 0 are each used as light valves for RGB, each dichroic each color decomposed through the dichroic mirror light for RGB color separation is to be respectively incident as projection light for each panel. 従って、各実施の形態では、対向基板2 Thus, in the embodiment, the counter substrate 2
0に、カラーフィルタは設けられていない。 To 0, the color filter is not provided. しかしながら、液晶装置100においても第2遮光膜23の形成されていない画素電極9aに対向する所定領域にRGBのカラーフィルタをその保護膜と共に、対向基板20上に形成してもよい。 However, the RGB color filter in a predetermined area facing the pixel electrode 9a also not formed in the second light-shielding film 23 in the liquid crystal device 100 together with the protective film may be formed on the counter substrate 20. このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶装置を適用できる。 In this way, it can be applied to a liquid crystal device of this embodiment to a color liquid crystal device, such as a direct view type or a reflective type color liquid crystal television other than the liquid crystal projector. 更に、対向基板20上に1画素1個対応するようにマイクロレンズを形成してもよい。 Furthermore, it may be formed microlenses so as to correspond to one pixel on the counter substrate 20. このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。 In this way, by improving the condensing efficiency of the incident light, a bright liquid crystal device can be realized. 更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。 Furthermore, on the counter substrate 20, to deposit an interference layer having different refractive indexes several layers, by utilizing the interference of light, it may be formed dichroic filter that creates RGB color. このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。 According to the dichroic filter with the opposite substrate, a brighter color liquid crystal device can be realized.

【0117】液晶装置100では、従来と同様に投射光を対向基板20の側から入射することとしたが、遮光膜11aが存在するので、TFTアレイ基板10の側から投射光を入射し、対向基板20の側から出射するようにしても良い。 [0117] In the liquid crystal device 100, it is assumed that incident conventional as well as projection light from a counter substrate 20, since the light-shielding film 11a is present, enters the projection light from the side of the TFT array substrate 10, counter from the side of the substrate 20 may be emitted. 即ち、このように液晶装置100を液晶プロジェクタに取り付けても、半導体層1aのチャネル形成用領域1a'及びLDD領域1b、1cに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。 That is, even if in this way attach the liquid crystal device 100 in the liquid crystal projector, a channel forming region 1a 'and the LDD regions 1b of the semiconductor layer 1a, it is possible to prevent light from entering the 1c, displaying a high-quality image it is possible to. ここで、従来は、TFTアレイ基板10 Here, the conventional, TFT array substrate 10
の裏面側での反射を防止するために、反射防止用のAR In order to prevent reflection on the back surface side of, AR of antireflective
被膜された偏光板を別途配置したり、ARフィルムを貼り付ける必要があった。 Separately or disposed a coating polarizing plates, it is necessary to paste the AR film. しかし、本実施の形態では、T However, in this embodiment, T
FTアレイ基板10の表面と半導体層1aの少なくともチャネル形成用領域1a'及びLDD領域1b、1cとの間に遮光膜11aが形成されているため、このようなAR被膜された偏光板やARフィルムを用いたり、TF Since the FT least a channel forming region 1a of the surface of the semiconductor layer 1a of the array substrate 10 'and the LDD regions 1b, the light shielding film 11a between 1c are formed, a polarizing plate or AR films such AR coatings or using, TF
Tアレイ基板10そのものをAR処理した基板を使用する必要が無くなる。 Necessary to use a substrate with AR processes the T array substrate 10 itself is eliminated. 従って、本実施の形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、 Therefore, according to this embodiment can reduce the material cost and the time of pasting the polarizing plate, dust,
傷等により、歩留まりを落とすことがなく大変有利である。 The scratches, etc., it is very advantageous without lowering the yield. また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。 Moreover, since the light resistance is excellent, or use a bright light source, it converts the polarization by the polarization beam splitter, also to improve the light utilization efficiency does not result in image quality deterioration such as crosstalk due to light.

【0118】尚、液晶装置100において、TFTアレイ基板10側における液晶分子の配向不良を更に抑制するために、第3層間絶縁膜7の上に更に平坦化膜をスピンコート等で塗布してもよく、又はCMP処理を施してもよい。 [0118] Incidentally, in the liquid crystal device 100, in order to further suppress the alignment failure of the liquid crystal molecules in the TFT array substrate 10 side, even if a further planarization film on the third interlayer insulating film 7 was coated by spin coating or the like well, or it may be subjected to a CMP process. 或いは、第3層間絶縁膜7を平坦化膜で形成してもよい。 Alternatively, the third interlayer insulating film 7 may be formed in planarizing film. 本実施の形態では、図8から図10等に示したように、第1層間絶縁膜12'の凹状の窪みによりT In this embodiment, as shown in FIG. 10, etc. from Fig. 8, T the recess of the concave of the first interlayer insulating film 12 '
FT30や各種配線が形成された部分とそれ以外の部分とが殆ど同じ高さとされるため、このような平坦化処理は一般に必要でないが、より高品位の画像を表示するために、このように最上層部において更なる平坦化を行う場合にも、平坦化膜を非常に薄くできたり、平坦化処理を僅かに加えるだけで済むので本実施の形態は、大変有利である。 Since FT30 and various wirings are formed portion and the other portions are much the same height, but not required for such planarization process is typically, in order to display a higher quality image, thus even when performing further flattening the uppermost layer portion, or can be very thin planarizing film, the present embodiment so requires only slight addition of flattening process is very advantageous.

【0119】また、液晶装置100の各画素のスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンTFTであるとして説明したが、逆スタガ型のTFT [0119] Further, the switching element of each pixel of the liquid crystal device 100 has been described as a positive staggered or coplanar polysilicon TFT, an inverted staggered TFT
やアモルファスシリコンTFT等の他の形式のTFTに対しても、本実施の形態は有効である。 Also for other types of TFT of, amorphous silicon TFT or the like, the present embodiment is effective.

【0120】更に、液晶装置100の各画素のスイッチング素子として、TFTに変えて、TFD(Thin Film [0120] Further, as a switching element for each pixel of the liquid crystal device 100, instead of the TFT, TFD (Thin Film
Diode:薄膜ダイオード)素子等の2端子型非線形素子を用いてもよい。 Diode: may be used 2-terminal type non-linear element such as a thin film diode) element. この場合には、走査線及びデータ線のうちの一方を対向基板に設けてストライプ状の対向電極とし、他方を素子アレイ基板に設けて、各TFD素子等を介して各画素電極に接続するように構成すればよい。 In this case, so that a stripe-shaped counter electrodes one of the scanning lines and data lines provided on the counter substrate, providing the other to the element array substrate, is connected to each pixel electrode through each TFD element or the like it may be configured to.
或いは、液晶装置100の各画素にスイッチング素子を設けることなく、パッシブマトリクス型の液晶装置として構成してもよい。 Alternatively, without providing a switching element in each pixel of the liquid crystal device 100 may be configured as a passive matrix type liquid crystal device. あるいは、液晶装置に限らず、エレクトロルミネッセンス等さまざまな電気光学装置として構成してもよい。 Alternatively, not limited to the liquid crystal device may be configured as electroluminescence, etc. Various electro-optical device. これらの場合にも、シール領域下における引き出し配線部を平坦化する構成を採れば、配線不良を防ぐことができると共に基板間ギャップを精度良く制御できる。 In these cases, taking the configuration of flattening the lead wire portion under the seal region, the gap between the substrates can be accurately controlled it is possible to prevent defective wiring.

【0121】更に、液晶装置100においては、一例として液晶層50をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜19及び22、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶装置の高輝度化や低消費電力化の利点が得られる。 [0121] Further, in the liquid crystal device 100, although the liquid crystal layer 50 as an example was formed from nematic liquid crystal, the liquid crystal by using the polymer-dispersed liquid crystal which is dispersed as a fine particle in a polymer alignment layer 19 and 22 , and the polarizing film described above, it becomes unnecessary polarizing plate, the advantages of high luminance and lower power consumption of the liquid crystal device according to the light use efficiency is increased is obtained. 更に、画素電極9aをAl等の反射率の高い金属膜から構成することにより、液晶装置10を反射型液晶装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたSH(スーパーホメオトロピック)型液晶などを用いても良い。 Further, by forming the pixel electrode 9a from metal film having a high reflectivity such as Al, SH when applying the liquid crystal device 10 to the reflective liquid crystal device, the liquid crystal molecules in the absence of an applied voltage is substantially vertically aligned or the like may be used (super homeotropic) liquid crystal. 更にまた、液晶装置1 Furthermore, the liquid crystal device 1
00においては、液晶層50に対し垂直な電界(縦電界)を印加するように対向基板20の側に対向電極21 In 00, the side to the counter electrode of the counter substrate 20 so as to apply the electric field perpendicular to the liquid crystal layer 50 (vertical electric field) 21
を設けているが、液晶層50に平行な電界(横電界)を印加するように一対の横電界発生用の電極から画素電極9aを各々構成する(即ち、対向基板20の側には縦電界発生用の電極を設けることなく、TFTアレイ基板1 Although it is provided, respectively constituting the pixel electrode 9a from the electrodes of a pair of lateral electric field generated so as to apply the electric field parallel to the liquid crystal layer 50 (horizontal electric field) (i.e., a vertical electric field on the side of the counter substrate 20 without providing an electrode for generating, TFT array substrate 1
0の側に横電界発生用の電極を設ける)ことも可能である。 On the side of 0 providing electrodes for the transverse electric field is generated), it is also possible. このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。 When used in this manner the transverse electric field, is advantageous in widening the viewing angle than with the vertical electric field. その他、各種の液晶材料(液晶相)、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。 Other various liquid crystal materials (liquid crystal phase) of the operation mode, the liquid crystal array, it is possible to apply the present embodiment the driving method or the like.

【0122】(液晶装置の製造プロセス)次に、以上のような構成を持つ液晶装置100の製造プロセスについて図13から図19を参照して説明する。 [0122] (manufacturing process of the liquid crystal device) will be described with reference to FIG. 19 from FIG. 13 for the manufacturing process of the liquid crystal device 100 having the above structure. 尚、図13から図16は各工程におけるTFTアレイ基板側の各層を図4のA−A'断面に対応させて示す工程図であり、図17から図19は各工程におけるシール領域下のデータ線の引き出し配線部に積層される各層を示す工程図である。 Incidentally, FIGS. 13 to 16 is a process diagram showing the layers of the TFT array substrate so as to correspond to A-A 'cross section of the Figure 4 in each step, FIGS. 17 to 19 is data under the seal region in each process is a process drawing showing the layers that are laminated to the lead wires of the line. そして、両図に記された工程(1)〜工程(17) Then, the process was noted in both figures (1) to step (17)
は、TFTアレイ基板1上の相異なる部分における同一の工程として各々一括して行われるものである。 Are those made by each batch as the same process in different portions on the TFT array substrate 1.

【0123】先ず、図13から図16を参照して、図4 [0123] First, with reference to FIGS. 13 to 16, FIG. 4
のA−A'断面に対応するTFT30を含む部分の製造プロセスについて説明する。 Will be described A-A 'manufacturing process of a portion including a TFT30 corresponding to the cross section.

【0124】図13の工程(1)に示すように、石英基板、ハードガラス等のTFTアレイ基板10を用意する。 [0124] As shown in FIG. 13 step (1), a quartz substrate, providing a TFT array substrate 10 of the hard glass. ここで、好ましくはN (窒素)等の不活性ガス雰囲気且つ約900〜1300℃の高温でアニール処理し、後に実施される高温プロセスにおけるTFTアレイ基板10に生じる歪みが少なくなるように前処理しておく。 Here, preferably N 2 (nitrogen) pretreated as distortion is less generated in the TFT array substrate 10 in an inert gas atmosphere and then annealed at a high temperature of about 900 to 1300 ° C., high temperature process that is carried out after such keep. 即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にTFTアレイ基板10を同じ温度かそれ以上の温度で熱処理しておく。 That is, in accordance with the temperature being high-temperature treatment at the highest temperature in the manufacturing process, previously have heat-treating the TFT array substrate 10 at the same temperature or higher temperatures.

【0125】このように処理されたTFTアレイ基板1 [0125] TFT array substrate 1 which has been treated in this way
0の全面に、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタにより、1000〜5000オングストローム程度の層厚、 0 of the entire surface, Ti, Cr, W, Ta, a metal alloy film such as a metal or metal silicide such as Mo and Pd, by sputtering, on the order of 1000 to 5000 angstroms thickness,
好ましくは約2000オングストロームの層厚の遮光膜11を形成する。 Preferably forms a light-shielding film 11 having a thickness of about 2000 Angstroms.

【0126】続いて、工程(2)に示すように、該形成された遮光膜11上にフォトリソグラフィにより遮光膜11aのパターンに対応するマスクを形成し、該マスクを介して遮光膜11に対しエッチングを行うことにより、遮光膜11aを形成する。 [0126] Subsequently, as shown in step (2), a mask corresponding to the pattern of the light shielding film 11a by photolithography on the light shielding film 11 which is the formation, with respect to the light-shielding film 11 through the mask by etching, to form the light shielding film 11a.

【0127】次に工程(3)に示すように、遮光膜11 [0127] Next, as shown in step (3), the light-shielding film 11
aの上に、例えば、常圧又は減圧CVD法等によりTE Over a, for example, atmospheric pressure or by low pressure CVD or the like TE
OS(テトラ・エチル・オルソ・シリケート)ガス、T OS (tetraethyl orthosilicate) gas, T
EB(テトラ・エチル・ボートレート)ガス、TMOP EB (tetraethyl boat rate) gas, TMOP
(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第1絶縁膜12(2層の第1層間絶縁膜12'の下層)を形成する。 Using (tetramethyl oxy Foss rate) gas or the like, NSG, PSG, BSG, silicate glass film, such as BPSG, first the first insulating film 12 (second layer made of a silicon nitride film and a silicon oxide film or the like forming a lower layer) of the interlayer insulating film 12 '. この第1絶縁膜12の層厚は、例えば、約8000〜12000オングストロームとする。 The thickness of the first insulating film 12 is, for example, about 8,000 to 12,000 Angstroms.

【0128】次に工程(4)に示すように、TFT3 [0128] Next, as shown in step (4), TFT 3
0、データ線6a、走査線3a及び容量線3bを上方に形成する予定の領域に対して、エッチングを行い、この領域における第1絶縁膜12を除去する。 0, the data lines 6a, the scanning line 3a and the capacitor line 3b with respect to area to be formed above, etching, removing the first insulating film 12 in this region. ここで、エッチングを反応性エッチング、反応性イオンビームエッチング等のドライエッチングで処理した場合、フォトリソグラフィにより形成したレジストマスクとほぼ同じサイズで異方的に第1層間絶縁膜12が除去できるため、設計寸法通りに容易に制御できる利点がある。 Here, reactive etching etching, when treated with dry etching such as reactive ion beam etching, the resist mask and the first interlayer insulating film 12 almost anisotropically the same size formed by photolithography can be removed, it is able to control the design scale. 一方、少なくもとウエットエッチングを用いた場合には、等方性のため、第1層間絶縁膜12の開孔領域が広がるが、開孔部の側壁面をテーパー状に形成できるため、後工程の例えば走査線3aを形成するためのポリシリコン膜やレジストが、開孔部の側壁周囲にエッチングや剥離されずに残ってしまうことがなく、歩留まりの低下を招かない。 On the other hand, To in the case of using wet etching Sukunakumo, for isotropic, but the opening area of ​​the first interlayer insulating film 12 is widened, it is possible to form a side wall surface of the opening portion in a tapered shape, a subsequent process for example polysilicon film or a resist for forming the scanning line 3a of not may remain without being etched or peeling on the side wall around the opening, does not cause reduction in yield.
尚、第1層間絶縁膜12の開孔部の即壁面をテーパー状に形成する方法としては、ドライエッチングで一度エッチングしてから、レジストパターンを後退させて、再度ドライエッチングを行ってもよい。 As the method for forming the immediate wall of the opening portion of the first interlayer insulating film 12 in a tapered shape, after once etched by dry etching, the resist pattern is retracted, dry etching may be performed again.

【0129】また、TFT30、データ線6a、走査線3a及び容量線3bのうちの全部でなく一部(例えば、 [0129] Further, TFT 30, the data line 6a, all the not part of the scanning line 3a and the capacitor line 3b (e.g.,
容量線3b部分)のみを凹状に窪んだ部分に埋め込むのであれば、当該埋め込む配線等に対応するマスクを用いて第1絶縁膜12に対してエッチングを行うようにする。 If the embed recessed portion only capacitor line 3b portion) concave, to perform the etching on the first insulating film 12 by using a mask corresponding to the embedded wiring and the like.

【0130】次に工程(5)に示すように、遮光膜11 [0130] Next, as shown in step (5), the light-shielding film 11
a及び第1絶縁膜12の上に、第1絶縁膜12と同様に、シリケートガラス膜、又は窒化シリコン膜や酸化シリコン膜等からなる第2絶縁膜13(2層の第1層間絶縁膜12'の上層)を形成する。 On the a and the first insulating film 12, similarly to the first insulating film 12, a silicate glass film, or the second insulating film 13 (two layers of silicon nitride film or a silicon oxide film such as the first interlayer insulating film 12 forming the upper) of '. この第2絶縁膜13の層厚は、例えば、約1000〜2000オングストロームとする。 The thickness of the second insulating film 13 is, for example, about 1000 to 2000 Angstroms. 第2絶縁膜13に対し、約900℃のアニール処理を施すことにより、汚染を防ぐと共に平坦化してもよい。 With respect to the second insulating film 13, by annealing of about 900 ° C., it may be flattened while preventing contamination.

【0131】本実施の形態では特に、第1層間絶縁膜を形成する第1絶縁膜12及び第2絶縁膜13の層厚は、 [0131] Particularly in this embodiment, the layer thickness of the first insulating film 12 and the second insulating film 13 to form the first interlayer insulating film,
後に画素電極9aが形成される前に画素領域がほぼ平坦になるように設定される。 After the pixel region before the pixel electrode 9a is formed is set to be substantially flat.

【0132】次に工程(6)に示すように、第2絶縁膜13の上に、約450〜550℃、好ましくは約500 [0132] Next, as shown in step (6), on the second insulating film 13, about 450 to 550 ° C., preferably about 500
℃の比較的低温環境中で、流量約400〜600cc/ ℃ relatively low temperature environment, a flow rate of about 400~600Cc /
minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)により、アモルファスシリコン膜を形成する。 min of monosilane gas, by vacuum CVD using disilane gas or the like (e.g., CVD at a pressure of about 20~40Pa), an amorphous silicon film. その後、窒素雰囲気中で、約600〜700℃にて約1〜10時間、 Then, in a nitrogen atmosphere, about 1 to 10 hours at about 600~700 ℃,
好ましくは、4〜6時間のアニール処理を施することにより、ポリシリコン膜1を約500〜2000オングストロームの厚さ、好ましくは約1000オングストロームの厚さとなるまで固相成長させる。 Preferably, by Hodokosuru annealing of 4-6 hours, a polysilicon film about one 500-2000 Angstroms thick, is preferably solid-phase grown to a thickness of about 1000 Angstroms. この際、nチャネル型のTFT30を作成する場合には、Sb(アンチモン)、As(砒素)、P(リン)などのV族元素のドーパントを僅かにイオン注入等によりドープする。 In this case, when creating the TFT30 of n-channel type, Sb (antimony), As (arsenic), it is doped with P (phosphorus) slightly implanting dopant of V group element such like. また、 Also,
TFT30をpチャネル型とする場合には、B(ボロン)、Ga(ガリウム)、In(インジウム)などのII When a p-channel type of TFT 30, B (boron), II, such as Ga (gallium), an In (indium)
I族元素のドーパントを僅かにイオン注入等によりドープする。 Dopants Group I elements doped with slightly ion implantation or the like. 尚、アモルファスシリコン膜を経ないで、減圧CVD法等によりポリシリコン膜1を直接形成しても良い。 Incidentally, without passing through the amorphous silicon film, a polysilicon film 1 may be directly formed by low pressure CVD or the like. 或いは、減圧CVD法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化(アモルファス化)し、その後アニール処理等により再結晶化させてポリシリコン膜1を形成しても良い。 Alternatively, a low pressure CVD method once amorphized by implanting silicon ions into the polysilicon film deposited by such (amorphization), it was recrystallized by subsequent annealing treatment or the like be formed polysilicon film 1.

【0133】次に図14の工程(7)に示すように、フォトリソグラフィ工程、エッチング工程等により、図8 [0133] Then, as shown in step of FIG. 14 (7), a photolithography process, an etching process or the like, FIG. 8
に示した如き所定パターンの半導体層1aを形成する。 Forming a semiconductor layer 1a of such a predetermined pattern as shown in.

【0134】次に工程(8)に示すように、半導体層1 [0134] Next, as shown in step (8), the semiconductor layer 1
aを約900〜1300℃の温度、好ましくは約100 Temperature of a about 900 to 1300 ° C., preferably about 100
0℃の温度により熱酸化することにより、約300オングストロームの比較的薄い厚さの熱酸化膜を形成し、更に減圧CVD法等により高温酸化シリコン膜(HTO By thermal oxidation the temperature of 0 ° C., to form a relatively thin thermal oxide film of about 300 Å, a high temperature silicon oxide film by further pressure CVD method (HTO
膜)や窒化シリコン膜を約500オングストロームの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁膜2 Depositing a film) or a silicon nitride film is relatively thin thickness of approximately 500 Angstroms, the gate insulating film 2 having a multilayer structure
を形成する。 To form. この結果、半導体層1aの厚さは、約30 As a result, the thickness of the semiconductor layer 1a is about 30
0〜1500オングストロームの厚さ、好ましくは約3 0-1500 of Angstroms thick, preferably about 3
50〜500オングストロームの厚さとなり、ゲート絶縁膜2の厚さは、約200〜1500オングストロームの厚さ、好ましくは約300〜1000オングストロームの厚さとなる。 Becomes the thickness of 50 to 500 Angstroms, the thickness of the gate insulating film 2 has a thickness of about 200 to 1,500 angstroms, preferably a thickness of about 300 to 1000 Angstroms. このように高温熱酸化時間を短くすることにより、特に8インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。 By thus shorten the high temperature thermal oxidation time, it is possible to prevent warping due to heat, particularly when using a large substrate of about 8 inches. 但し、ポリシリコン層1を熱酸化することのみにより、単一層構造を持つゲート絶縁膜2を形成してもよい。 However, the polysilicon layer 1 only by thermal oxidation, may be a gate insulating film 2 having a single layer structure.

【0135】次に工程(9)に示すように、減圧CVD [0135] Next, as shown in step (9), low pressure CVD
法等によりポリシリコン層3を堆積した後、リン(P) After deposition of the polysilicon layer 3 by law or the like, phosphorus (P)
を熱拡散し、ポリシリコン膜3を導電化する。 The thermal diffusion, a is conductive polysilicon film 3. 又は、P Or, P
イオンをポリシリコン膜3の成膜と同時に導入したドープトシリコン膜を用いてもよい。 Ions may be used a doped silicon film introduced simultaneously with the formation of the polysilicon film 3. 工程(10)に示すように、マスクを用いたフォトリソグラフィ工程、エッチング工程等により、図8に示した如き所定パターンの走査線3a(ゲート電極)を形成する。 As shown in step (10), a photolithography process using a mask, an etching process or the like, to form a scanning line 3a (gate electrode) of a predetermined pattern such as shown in FIG. 走査線3a(ゲート電極)の層厚は、例えば、約3500オングストロームとされる。 The thickness of the scanning line 3a (gate electrode) is, for example, be approximately 3500 Angstroms.

【0136】但し、走査線3a(ゲート電極)を、ポリシリコン層ではなく、WやMo等の高融点金属膜又は金属シリサイド膜から形成してもよいし、若しくはこれらの金属膜又は金属シリサイド膜とポリシリコン膜を組み合わせて多層に形成してもよい。 [0136] However, the scanning line 3a (gate electrode), rather than a polysilicon layer, W or may be formed of a refractory metal film or a metal silicide film such as Mo, or their metal film or metal silicide film and it may be formed in multilayer by combining the poly-silicon film. この場合、走査線3a In this case, the scanning line 3a
(ゲート電極)を、第2遮光膜23が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、第2遮光膜23の一部或いは全部を省略することも可能となる。 (Gate electrode), it is arranged as a light shielding film corresponding to a part or the whole of the region in which the second light-shielding film 23 is covered by a light-shielding having the metal film or metal silicide film, a portion of the second light-shielding film 23 or omitting all it is possible. この場合特に、対向基板20とTFTアレイ基板10との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。 In this case in particular, there is an advantage that can prevent a decrease in pixel opening ratio due to bonding misalignment between the counter substrate 20 and the TFT array substrate 10.

【0137】次に工程(11)に示すように、TFT3 [0137] Next, as shown in step (11), TFT 3
0をLDD構造を持つnチャネル型のTFTとする場合、p型の半導体層1aに、先ず低濃度ソース領域1b 0 If the n-channel type TFT with an LDD structure, the p-type semiconductor layer 1a, first lightly doped source region 1b
及び低濃度ドレイン領域1cを形成するために、走査線3a(ゲート電極)を拡散マスクとして、PなどのV族元素のドーパント200を低濃度で(例えば、Pイオンを1〜3×10 13 /cm のドーズ量にて)ドープする。 And to form a low-concentration drain region 1c, the scanning line 3a (gate electrode) as a diffusion mask, a dopant 200 of a group V element such as P low concentration (e.g., a P ion 1 to 3 × 10 13 / at a dose of cm 2) is doped. これにより走査線3a(ゲート電極)下の半導体層1aはチャネル形成用領域1a'となる。 Thus, a semiconductor layer 1a of the lower scanning line 3a (gate electrode) is region 1a 'for forming a channel.

【0138】続いて、図15の工程(12)に示すように、高濃度ソース領域1b及び高濃度ドレイン領域1c [0138] Subsequently, as shown in step of FIG. 15 (12), the high-concentration source region 1b and the heavily doped drain region 1c
を形成するために、走査線3a(ゲート電極)よりも幅の広いマスクでレジスト層202を走査線3a(ゲート電極)上に形成した後、同じくPなどのV族元素のドーパント201を高濃度で(例えば、Pイオンを1〜3× To form a, the resist layer 202 with a wide mask width than the scanning line 3a (gate electrode) formed on the scanning line 3a (gate electrode), also a high concentration of dopant 201 of a group V element such as P in (e.g., 1 to 3 × P ions
10 15 /cm のドーズ量にて)ドープする。 10 15 / cm at 2 dose) to dope. また、 Also,
TFT30をpチャネル型とする場合、n型の半導体層1aに、低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、BなどのIII族元素のドーパントを用いてドープする。 If the TFT30 and p-channel type, the n-type semiconductor layer 1a, in order to form a lightly doped source region 1b and the lightly doped drain region 1c, a heavily doped source region 1d and the heavily doped drain region 1e, III and B It is doped with a dopant of the family element. このようにLDD構造とした場合、ショートチャネル効果を低減できる利点が得られる。 If this was an LDD structure, an advantage of reducing the short channel effect can be obtained. 尚、例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、走査線3a(ゲート電極)をマスクとして、Pイオン、Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。 Incidentally, for example, without a low concentration of doping may be TFT of offset structure, the scanning line 3a (gate electrode) as a mask, self-aligned by an ion implantation technique using P ions, B ions such as a TFT it may be.

【0139】これらの工程と並行して、nチャネル型ポリシリコンTFT及びpチャネル型ポリシリコンTFT [0139] In parallel with these processes, n-channel type polysilicon TFT and p-channel type polysilicon TFT
から構成される相補型構造を持つデータ線駆動回路10 The data line driving circuit 10 having a complementary structure composed of
1及び走査線駆動回路104をTFTアレイ基板10上の周辺部に形成する。 1 and the scan line driver circuit 104 are formed on the periphery of the TFT array substrate 10. このように、TFT30はポリシリコンTFTであるので、TFT30の形成時に同一工程で、データ線駆動回路101及び走査線駆動回路10 Thus, since the TFT 30 is a polysilicon TFT, in the same process during the formation of the TFT 30, the data line driving circuit 101 and the scanning line driving circuit 10
4を形成することができ、製造上有利である。 4 can be formed, which is advantageous for production.

【0140】次に工程(13)に示すように、走査線3 [0140] Next, as shown in step (13), the scanning line 3
a(ゲート電極)を覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、 To cover a (gate electrode), for example, atmospheric pressure or by using a low pressure CVD method or TEOS gas or the like, NSG, PSG,
BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜4を形成する。 BSG, silicate glass film such as BPSG, a second interlayer insulating film 4 made of a silicon nitride film or a silicon oxide film or the like. 第2層間絶縁膜4の層厚は、約5000〜1 The thickness of the second interlayer insulating film 4 is approximately 5000-1
5000オングストロームが好ましい。 Preferably 5000 angstroms.

【0141】次に工程(14)に示すように、高濃度ソース領域1d及び高濃度ドレイン領域1eを活性化するために約1000℃のアニール処理を20分程度行った後、データ線31(ソース電極)に対するコンタクトホール5aを、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。 [0141] Next, as shown in step (14), after the annealing of about 1000 ° C. was performed for about 20 minutes in order to activate the heavily doped source region 1d and the heavily doped drain region 1e, the data line 31 (source the contact hole 5a to the electrode), reactive etching, is formed by dry etching such as reactive ion beam etching. この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール5 In this case, reactive ion etching, by anisotropic etching such as reactive ion beam etching, the contact hole 5
aを開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。 Better to opening the a is, there is an advantage that an aperture shape substantially the same as the mask shape. 但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール5aをテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。 However, if aperture combination of dry etching and wet etching, it is possible to contact holes 5a in a tapered shape, the advantage that disconnection during wire connection can be prevented is obtained. また、走査線3a(ゲート電極)を図示しない配線と接続するためのコンタクトホールも、コンタクトホール5aと同一の工程により第2層間絶縁膜4に開ける。 Further, a contact hole for connecting the wires (not shown) the scanning line 3a (gate electrode) is also opened in the second interlayer insulating film 4 by a contact hole 5a and the same step.

【0142】次に工程(15)に示すように、第2層間絶縁膜4の上に、スパッタ処理等により、遮光性のAl [0142] Next, as shown in step (15), on the second interlayer insulating film 4 by sputtering or the like, light-shielding Al
等の低抵抗金属や金属シリサイド等を金属膜6として、 The low resistance metal or metal silicide such as a metal film 6 and the like,
約1000〜5000オングストロームの厚さ、好ましくは約3000オングストロームに堆積し、更に工程(16)に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線6a(ソース電極)を形成する。 About 1000-5000 Angstroms thick, preferably deposited about 3000 Å, as further illustrated in step (16), a photolithography process, an etching process or the like, to form a data line 6a (source electrode).

【0143】次に図16の工程(17)に示すように、 [0143] Then, as shown in step of FIG. 16 (17),
データ線6a(ソース電極)上を覆うように、例えば、 Data lines 6a to cover the (source electrode) above, for example,
常圧又は減圧CVD法やTEOSガス等を用いて、NS Normal pressure or by using a low pressure CVD method or TEOS gas or the like, NS
G、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜7を形成する。 G, formed PSG, BSG, silicate glass film such as BPSG, a third interlayer insulating film 7 made of a silicon nitride film or a silicon oxide film or the like. 第3層間絶縁膜7の層厚は、約5000〜15000オングストロームが好ましい。 The thickness of the third interlayer insulating film 7 is preferably from about 5,000 to 15,000 Angstroms.

【0144】本実施の形態では、特に図13の工程(4)及び(5)により、TFT30や各種配線部分において、第1層間絶縁膜が凹状に窪んで形成されているため、この工程(17)を終えた段階で、画素領域の表面はほぼ平坦となる。 [0144] In this embodiment, in particular by the process of FIG. 13 (4) and (5), the TFT30 and various wiring portion, since the first interlayer insulating film is formed recessed in a concave shape, the step (17 ) at the stage of finishing the surface of the pixel region is substantially flat. 尚、より平坦にするためには、第3層間絶縁膜7を構成するシリケートガラス膜に代えて又は重ねて、有機膜やSOG(スピンオンガラス)をスピンコートして、若しくは又はCMP処理を施して、平坦な膜を形成してもよい。 In order to more flat, third of or overlaid instead of the silicate glass film constituting the interlayer insulating film 7, an organic film or an SOG (spin on glass) was spin-coated, or or CMP treatment is performed it may form a flat film.

【0145】次に工程(18)に示すように、画素電極9aと高濃度ドレイン領域1eとを電気的接続するためのコンタクトホール8を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。 [0145] Next, as shown in step (18), the contact hole 8 for electrically connecting the pixel electrode 9a and the heavily doped drain region 1e, reactive etching, dry etching such as reactive ion beam etching Form. この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール8を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点が得られる。 In this case, reactive ion etching, by anisotropic etching such as reactive ion beam etching, better to the contact hole 8, the advantage of the opening shape substantially the same as the mask shape is obtained. 但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール8をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。 However, if aperture combination of dry etching and wet etching, it is possible to contact holes 8 in a tapered shape, the advantage that disconnection during wire connection can be prevented is obtained.

【0146】次に工程(19)に示すように、第3層間絶縁膜7の上に、スパッタ処理等により、ITO膜等の透明導電性薄膜9を、約500〜2000オングストロームの厚さに堆積し、更に工程(20)に示すように、 [0146] Next, as shown in step (19), deposited on the third interlayer insulating film 7 by the sputtering process or the like, a transparent conductive thin film 9, such as an ITO film to a thickness of about 500 to 2000 Angstroms and, as shown in further step (20),
フォトリソグラフィ工程、エッチング工程等により、画素電極9aを形成する。 Photolithography process, an etching process or the like, to form the pixel electrode 9a. 尚、当該液晶装置100を反射型の液晶装置に用いる場合には、Al等の反射率の高い不透明な材料から画素電極9aを形成してもよい。 In the case of using the liquid crystal device 100 in the reflective liquid crystal device may form the pixel electrode 9a from a high opaque reflective material such as Al.

【0147】続いて、画素電極9aの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図4に示した配向膜19が形成される。 [0147] Subsequently, after applying the coating liquid for alignment film of polyimide on the pixel electrode 9a, by such rubbed in and the predetermined direction to have a predetermined pretilt angle, as shown in FIG. 4 the alignment film 19 is formed.

【0148】他方、図4に示した対向基板20については、ガラス基板等が先ず用意され、第2遮光膜23及び遮光性の周辺見切り53が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。 [0148] On the other hand, the counter substrate 20 shown in FIG. 4, a glass substrate or the like is first prepared, the second light-shielding film 23 and the light-blocking peripheral partition 53, after sputtering for example, a metal chromium, a photolithography process, It is formed through an etching process. 尚、第2遮光膜23及び周辺見切り5 The second light-shielding film 23 and the peripheral partition 5
3は、Cr、Ni、Alなどの金属材料の他、カーボンやTiをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。 3, Cr, Ni, other metal materials such as Al, may be formed of a material such as resin black in which carbon is dispersed and Ti in the photoresist.

【0149】また、第3層間絶縁膜7上に高融点金属等からなる遮光膜を形成し、前記第2遮光膜23及び周辺見切り53をTFTアレイ基板10上に設けてもよい。 [0149] Further, a light shielding film made of a refractory metal or the like is formed on the third interlayer insulating film 7 is formed, the second light-shielding film 23 and the peripheral partition 53 may be provided on the TFT array substrate 10.
このような構成を採れば、TFTアレイ基板10上で開口領域が規定されるため、TFTアレイ基板10と対向基板20との貼り合わせ精度を無視することができる。 Taking such a configuration, since the opening area is defined on the TFT array substrate 10, it is possible to ignore the bonding precision between the TFT array substrate 10 and the counter substrate 20.
従って、液晶装置の透過率がばらつかないため、歩留まりの低下を招かない。 Therefore, since the transmittance of the liquid crystal device is no variation, it does not cause reduction in yield.

【0150】その後、対向基板20の全面にスパッタ処理等により、ITO等の透明導電性薄膜を、約500〜 [0150] Then, by a sputtering process or the like on the entire surface of the counter substrate 20, a transparent conductive thin film such as ITO, about 500
2000オングストロームの厚さに堆積することにより、対向電極21を形成する。 By deposited to a thickness of 2000 Å, to form a counter electrode 21. 更に、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜22が形成される。 Further, after applying the coating liquid for alignment film of polyimide on the entire surface of the counter electrode 21, by such rubbed with and a predetermined direction to have a predetermined pretilt angle, the alignment film 22 is formed.

【0151】最後に、上述のように各層が形成されたT [0151] Finally, T of each layer as described above is formed
FTアレイ基板10と対向基板20とは、配向膜19及び22が対面するように、所定径(例えば、3μm程度の径)を持つグラスファイバ又はガラスビーズ等からなるギャップ材300が所定量だけ混入されたシール材5 FT The array substrate 10 and the counter substrate 20, as the alignment films 19 and 22 are face to face, mixed predetermined diameter (e.g., diameter of about 3 [mu] m) gap material 300 made of glass fibers or glass beads having a by a predetermined amount the sealing material 5, which is
2により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。 Bonded by 2, by vacuum suction or the like, the space between the two substrates, liquid crystal, for example by mixing a plurality of types of nematic liquid crystal are attracted, the liquid crystal layer 50 of a predetermined thickness is formed.

【0152】次に、図17から図19を参照して、シール領域下のデータ線の引き出し配線部に積層される各層(図8(3)参照)の製造プロセスについて説明する。 [0152] Next, with reference to FIGS. 17-19, description will be given of a manufacturing process of each layer is laminated to the lead wire portion of the data line under the seal region (Fig. 8 (3) refer).
尚、走査線の引き出し配線部は、シール領域の画面表示領域に近い側で走査線或いはデータ線のどちらに接続されるかの違いさえ除けば、データ線の引き出し配線部と同様に構成されており、従って以下に説明する製造プロセスと同様の製造プロセスにより製造される。 Incidentally, the lead wire portion of the scan line, except even of differences is connected to either the scanning lines or the data lines near the screen display area of ​​the sealing region side, the same configuration as the lead-out wiring portion of the data line cage, thus produced by the same manufacturing process as the manufacturing process described below.

【0153】図17の工程(1)から図19の工程(1 [0153] From the process of FIG. 17 (1) in FIG. 19 step (1
7)は、前述した図13の工程(1)から図16の工程(17)と同一の製造プロセスとして行われる。 7) it is carried out as the same manufacturing process as the process of FIG. 16 from step (1) of FIG. 13 described above (17).

【0154】即ち、図17の工程(1)に示すように、 [0154] That is, as shown in step (1) in FIG. 17,
TFTアレイ基板10の全面に遮光膜11を形成した後、工程(2)に示すように、フォトリソグラフィ工程、エッチング工程等により遮光膜からなる遮光配線3 After forming the light-shielding film 11 on the entire surface of the TFT array substrate 10, as shown in step (2), the light-shielding wiring made of a light-shielding film photolithography process, an etching process or the like 3
03を形成する。 03 to form a.

【0155】次に工程(3)に示すように、遮光配線3 [0155] Next, as shown in step (3), the light-shielding wiring 3
03の上に、第1絶縁膜12(2層の第1層間絶縁膜1 On the 03, the first interlayer insulating film of the first insulating film 12 (second layer 1
2'の下層)を形成し、工程(4)に示すように、データ線の引き出し配線301を上方に形成する予定の領域に対して、エッチングを行い、この領域における第1絶縁膜12を除去する。 Forming a lower layer) of 2 ', as shown in step (4), to the region that will form a lead wiring 301 of the data lines upward, etching, removing the first insulating film 12 in this region to. ここで、前記エッチングを反応性エッチング、反応性イオンビームエッチング等のドライエッチングで処理した場合、フォトリソグラフィにより形成したレジストマスクとほぼ同じサイズで異方的に第1絶縁膜12が除去できるため、設計寸法通りに容易に制御できる利点がある。 Here, reactive etching the etching, when treated with dry etching such as reactive ion beam etching, the first insulating film 12 almost anisotropically the same size as the resist mask formed by photolithography can be removed, it is able to control the design scale. 一方、少なくもとウエットエッチングを用いた場合には、等方性のため、第1絶縁膜1 On the other hand, To in the case of using wet etching Sukunakumo, because isotropic, the first insulating film 1
2の開孔領域が広がるが、開孔部の側壁面をテーパー状に形成できるため、後工程の例えば走査線3aを形成するためのポリシリコン膜3やレジストが、開孔部の側壁周囲にエッチングや剥離されずに残ってしまうことがなく、歩留まりの低下を招かない。 While 2 of the opening area is widened, since it is possible to form a side wall surface of the opening portion in a tapered shape, the polysilicon film 3 and the resist for forming the example scan line 3a in the subsequent step is, on the side wall around the opening no may remain without being etched or peeling, it does not cause reduction in yield. 尚、第1絶縁膜12の開孔部の側壁面をテーパー状に形成する方法としては、 As a method for forming a side wall surface of the opening portion of the first insulating film 12 in a tapered shape,
ドライエッチングで一度エッチングしてから、レジストパターンを後退させて、再度ドライエッチングを行ってもよい。 After once etched by dry etching, the resist pattern is retracted, dry etching may be performed again. また、ドライエッチングとウェットエッチングを組み合わせてもよいことは言うまでもない。 Further, it goes without saying that may be combined with dry etching and wet etching.

【0156】その後、工程(5)に示すように、遮光配線303及び第1絶縁膜12の上に、第2絶縁膜13 [0156] Thereafter, as shown in step (5), on the light-shielding wirings 303 and the first insulating film 12, the second insulating film 13
(2層の第1層間絶縁膜12'の上層)を形成する。 To form a (top layer of the two layers the first interlayer insulating film 12 ').

【0157】次に工程(6)に示すように、薄膜トランジスタを生成するために第2絶縁膜13上にアモルファスシリコン膜を形成した後、ポリシリコン膜1を固相成長させるが、このシール領域には、半導体層は不要であるので、図17の工程(7)に示すように、エッチング工程等により、ポリシリコン膜1はこのシール領域では全て除去される。 [0157] Next, as shown in step (6), after forming an amorphous silicon film on the second insulating film 13 to produce the thin film transistor, the polysilicon film 1 but is solid phase grown, in this sealing region since the semiconductor layer is not required, as shown in step (7) in FIG. 17, an etching process or the like, a polysilicon film 1 is all in the seal region removed. 尚、上記工程(5)から(7)の間に、遮光配線303を、データ線の引き出し配線301 Incidentally, during the above step (5) (7), the shielding wiring 303, the data line lead wiring 301
用の冗長配線とする場合には、遮光配線303の上方においてコンタクトホールを第2絶縁膜13に開ける。 When the redundant wiring use is a contact hole in the second insulating film 13 above the light-shielding wiring 303.
尚、引き出し配線301をデータ線6aから延設したA Incidentally, A was extended lead lines 301 from the data line 6a
l膜等から直接形成してもよい。 It may be formed directly from the l film.

【0158】次に、画素部に対する工程(8)の熱酸化が終了するのを待って、工程(9)に示すように、ポリシリコン層3を堆積した後、工程(10)に示すように、フォトリソグラフィ工程、エッチング工程等により、所定パターンのダミー引き出し配線302を走査線3aと同一層から形成する。 [0158] Then, waiting for the thermal oxidation step (8) for the pixel portion is completed, as shown in step (9), after depositing a polysilicon layer 3, as shown in step (10) , a photolithography process, an etching process or the like, to form a dummy lead wiring 302 of a predetermined pattern from the scanning line 3a and the same layer. 従って、ダミー引き出し配線302の層厚は、走査線3a(ゲート電極)と同じく、例えば、約3500Åとされる。 Therefore, the thickness of the dummy lead wiring 302, as well as the scanning line 3a (gate electrode), for example, is about 3500 Å.

【0159】次に図17の工程(11)及び図18の工程(12)に示すように、不純物イオンをドープしてダミー引き出し配線302を低抵抗化する。 [0159] Next, as shown in step (11) and 18 of the step (12) in FIG. 17, to reduce the resistance of the dummy lead wiring 302 is doped with impurity ions.

【0160】次に工程(13)に示すように、ダミー引き出し配線302を覆うように、第2層間絶縁膜4を形成する。 [0160] Next, as shown in step (13), so as to cover the dummy lead wiring 302, a second interlayer insulating film 4. 尚、工程(14)のエッチング工程においては、ダミー引き出し配線302を、データ線の引き出し配線301用の冗長配線とする場合には、ダミー引き出し配線302の上方においてコンタクトホールを第2層間絶縁膜4に開孔する。 In the etching process of step (14), the dummy lead wiring 302, in the case of a redundant wiring for drawing wire 301 of the data lines, the contact hole above the dummy lead wiring 302 second interlayer insulating film 4 the opening to.

【0161】次に工程(15)に示すように、第2層間絶縁膜4の上に、スパッタ処理等により、Al等を金属膜6として堆積した後に、工程(16)に示すように、 [0161] Next, as shown in step (15), on the second interlayer insulating film 4 by sputtering or the like, the Al or the like after depositing the metal film 6, as shown in step (16),
フォトリソグラフィ工程、エッチング工程等により、データ線の引き出し配線301を形成する。 Photolithography process, an etching process or the like to form the lead wires 301 of the data lines.

【0162】次に工程(17)に示すように、データ線の引き出し配線301上を覆うように、第3層間絶縁膜7を形成する。 [0162] Next, as shown in step (17), so as to cover the lead wiring 301 of the data line, a third interlayer insulating film 7.

【0163】本実施の形態では、特に図16の工程(4)及び(5)により、データ線の引き出し配線30 [0163] In this embodiment, in particular by the process of FIG. 16 (4) and (5), lead-out lines of the data lines 30
1部分において、第1層間絶縁膜が凹状に窪んで形成されているため、この工程(17)を終えた段階で、画素領域の表面はほぼ平坦となる。 In one portion, a first interlayer insulating film because it is formed recessed in a concave shape, at the stage of finishing the step (17), the surface of the pixel region is substantially flat.

【0164】尚、以上の本実施の形態における液晶装置の製造方法によれば、遮光膜11bと定電位線とを接続するためのコンタクトホールとして、遮光膜11bに至るまで第2層間絶縁膜4及び第1絶縁膜13(第1層間絶縁膜の上層)が開孔され、同時に、TFT30とデータ線6aとを接続するためのコンタクトホール5aとして、半導体層1aに至るまで第2層間絶縁膜4が開孔される。 [0164] Incidentally, according to the manufacturing method of the liquid crystal device in the above embodiment, as a contact hole for connecting the shielding film 11b and the constant potential line, a second interlayer insulating film up to the light shielding film 11b 4 and the first insulating film 13 (upper layer of the first interlayer insulating film) is apertured, simultaneously, as a contact hole 5a for connecting the TFT30 and the data lines 6a, the second interlayer insulating film 4 to reach the semiconductor layer 1a There are openings. 従って、これら2種類のコンタクトホールを一括して開孔できるので、製造上有利である。 Accordingly, it is possible these two aperture collectively the contact hole, it is advantageous for production. 例えば、選択比を適当な値に設定してのウエットエッチングにより、 For example, by wet etching by setting the selection ratio at an appropriate value,
このような2種類のコンタクトホールを各々所定の深さとなるように一括して開孔することが可能となる。 It is possible to apertures collectively these two kinds of contact holes so that each becomes a predetermined depth. 特に、第1層間絶縁膜の凹状に窪んだ部分の深さに応じて、これらのコンタクトホールを開孔する工程が容易となる。 In particular, according to the depth of the recessed portion in a concave of the first interlayer insulating film, the step of opening these contact holes is facilitated. 遮光膜と定電位線を接続するためのコンタクトホール開孔工程(フォトリソグラフィ工程、エッチング工程等)が削除できるので、工程増による製造コストの増大や歩留まりの低下を招かない。 A contact hole opening step (a photolithography process, an etching process, etc.) for connecting the shielding film and the constant potential line so can delete, not lead to a loss increase and yield in manufacturing cost due to increase in steps.

【0165】以上説明したように本実施の形態における製造プロセスによれば、凹状に窪んだ部分における第1 [0165] According to the manufacturing process in the present embodiment as described above, first in the recessed portion concavely 1
層間絶縁膜12'の層厚を、第2絶縁膜13の層厚の管理により、比較的容易にして確実且つ高精度に制御できる。 The thickness of the interlayer insulating film 12 ', by a layer thickness control of the second insulating film 13 can be controlled reliably and highly accurately and relatively easily. 従って、この凹状に窪んだ部分における第1層間絶縁膜12'の層厚を非常に薄くすることも可能となる。 Therefore, it is possible to very thin layer thickness of the first interlayer insulating film 12 'in the recessed portion in the recessed.

【0166】尚、第1層間絶縁膜を単層から構成する場合には、図13及び図17に各々示した工程(3)、 [0166] Incidentally, the first interlayer insulating film to configure a single layer, step (3) shown respectively in FIGS. 13 and 17,
(4)及び(5)に若干の変更を加えて、各工程を行えばよい。 (4) and (5) with minor modifications, it may be performed each step. 即ち、工程(3)において、遮光膜11a或いは遮光配線303の上に、例えば、約10000〜15 That is, in step (3), on the light shielding film 11a or the light-shielding wiring 303, for example, from about 10,000 to 15
000オングストロームといったように若干厚めの単層の第1層間絶縁膜を堆積し、工程(4)において、TF Slightly depositing a first interlayer insulating film thicker single layer as such 000 angstroms, in step (4), TF
T30、データ線6a、走査線3a及び容量線3b並びにデータ線の引き出し線等を上方に形成する予定の領域に対して、エッチングを行い、この領域における第1層間絶縁膜を1000〜2000オングストローム程度の厚みを残すようにする。 T30, the data lines 6a, the lead wire or the like of the scanning line 3a and the capacitor line 3b and the data lines with respect to area to be formed above, etching the first interlayer insulating film in this region about 1000 to 2000 Angstroms so as to leave the thickness. そして、工程(5)を省略する。 Then, omitted step (5). このように第1層間絶縁膜12”を単層から構成すれば、従来の場合と比較しても層の数を増加させる必要が無く、凹状に窪んだ部分とそうでない部分との層厚をエッチング時間管理により制御すれば平坦化を図れるので便利である。 By configuring in this way the first interlayer insulating film 12 'of a single layer, as compared with the conventional there is no need to increase the number of layers, the thickness of the otherwise portion and recessed portion concavely it is convenient since attained a planarization is controlled by the etching time management.

【0167】(電子機器)次に、以上詳細に説明した液晶装置100を備えた電子機器の実施の形態について図20から図23を参照して説明する。 [0167] (Electronic Equipment) Next, description with reference to FIG. 23 from FIG. 20 for the embodiment of the electronic apparatus including the liquid crystal device 100 described in detail above.

【0168】先ず図20に、このように液晶装置100 [0168] First, FIG. 20, thus the liquid crystal device 100
を備えた電子機器の概略構成を示す。 It shows a schematic configuration of an electronic apparatus including the.

【0169】図20において、電子機器は、表示情報出力源1000、表示情報処理回路1002、駆動回路1 [0169] In FIG. 20, the electronic device includes a display information output source 1000, display information processing circuit 1002, a drive circuit 1
004、液晶装置100、クロック発生回路1008並びに電源回路1010を備えて構成されている。 004, the liquid crystal device 100 is configured to include a clock generation circuit 1008 and the power supply circuit 1010. 表示情報出力源1000は、ROM(Read Only Memory)、R Display information output source 1000, ROM (Read Only Memory), R
AM(Random Access Memory)、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路1008からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路1002に出力する。 AM (Random Access Memory), comprises memory such as an optical disk device, a tuning circuit for outputting tuned video signal, based on the clock signal from the clock generating circuit 1008, display information such as an image signal of a predetermined format and outputs it to the information processing circuit 1002. 表示情報処理回路1002は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路1004に出力する。 Display information processing circuit 1002, polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit is configured to include various known processing circuits such as clamping circuits, display input based on the clock signal sequentially generating a digital signal from the information, and outputs to the drive circuit 1004 together with the clock signal CLK. 駆動回路1004は、液晶装置100を駆動する。 Drive circuit 1004 drives the liquid crystal device 100. 電源回路1010は、上述の各回路に所定電源を供給する。 Power supply circuit 1010 supplies a predetermined power to each circuit described above. 尚、液晶装置100を構成するTFTアレイ基板の上に、駆動回路1004を搭載してもよく、これに加えて表示情報処理回路1002を搭載してもよい。 Incidentally, on the TFT array substrate constituting the liquid crystal device 100 may be equipped with a driving circuit 1004 may be mounted a display information processing circuit 1002 in addition to this.

【0170】次に図21から図23に、このように構成された電子機器の具体例を各々示す。 [0170] Next Figures 21 to 23 respectively show a specific example of the thus constructed electronic apparatus.

【0171】図21において、電子機器の一例たる液晶プロジェクタ1100は、上述した駆動回路1004がTFTアレイ基板上に搭載された液晶装置100を含む液晶表示モジュールを3個用意し、各々RGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。 [0171] In FIG. 21, which is an example liquid crystal projector 1100 of the electronic device includes providing three liquid crystal display module including a liquid crystal device 100 driving circuit 1004 described above is mounted on the TFT array substrate, each light for RGB valve 100R, and is configured as a projector using as 100G and 100B. 液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロイックミラー11 In the liquid crystal projector 1100, when projection light is emitted from a white light source lamp unit 1102, three mirrors 1106 and two dichroic mirrors 11
08によって、RGBの3原色に対応する光成分R、 By 08, the light components corresponding to three primary colors of RGB R,
G、Bに分けられ、各色に対応するライトバルブ100 G, the light valve 100 which is divided into B, and correspond to the respective colors
R、100G及び100Bに各々導かれる。 R, it is guided respectively to 100G and 100B. この際特にB光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ11 In this case, especially the B light, in order to prevent light loss due to a long optical path, the incident lens 1122, a relay lens 1123 and the exit lens 11
24からなるリレーレンズ系1121を介して導かれる。 It is guided through a relay lens system 1121 including an 24. そして、ライトバルブ100R、100G及び10 Then, the light valves 100R, 100G, and 10
0Bにより各々変調された3原色に対応する光成分は、 Light components corresponding to each modulated three primary colors by 0B is
ダイクロイックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。 After being re-synthesized by the dichroic prism 1112, and projected as a color image onto a screen 1120 through a projection lens 1114.

【0172】本実施の形態では特に、遮光膜がTFTの下側にも設けられているため、当該液晶装置100からの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のTFTアレイ基板の表面からの反射光、他の液晶装置から出射した後にダイクロイックプリズム1112を突き抜けてくる投射光の一部等が、戻り光としてTFTアレイ基板の側から入射しても、画素電極のスイッチング用のTFT等のチャネル領域に対する遮光を十分に行うことができる。 [0172] Particularly in this embodiment, since the light shielding film is also provided on the lower side of the TFT, light reflected by the projection optical system in the liquid crystal projector based on the projection light from the liquid crystal device 100, the projection light passes It reflected light from the surface of the TFT array substrate when a portion or the like of the projection light coming penetrates the dichroic prism 1112 after emitted from another liquid crystal device, even if the incident from the side of the TFT array substrate as the return light, the shielding for the channel region of the TFT or the like for switching the pixel electrodes can be sufficiently performed. このため、小型化に適したプリズムを投射光学系に用いても、 Therefore, even when using a prism that is suitable for miniaturization to the projection optical system,
各液晶装置のTFTアレイ基板とプリズムとの間において、戻り光防止用のARフィルムを貼り付けたり、偏光板にAR被膜処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。 In between the TFT array substrate and the prism of each liquid crystal device, or paste AR film for returning light preventing, since the polarizing plate may or subjected to AR coating treatment becomes unnecessary, the size and simplifying the structure it is very advantageous above.

【0173】図22において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ(PC)1200は、上述した液晶装置100がトップカバーケース内に備えられており、更にCPU、 [0173] In FIG. 22, a personal computer (PC) 1200 of another example serving multimedia laptop electronic device, a liquid crystal device 100 is provided in the top cover case described above, further CPU,
メモリ、モデム等を収容すると共にキーボード1202 Keyboard 1202 accommodates memory, a modem, etc.
が組み込まれた本体1204を備えている。 It includes a body 1204 that is incorporated.

【0174】また図23に示すように、駆動回路100 [0174] Further, as shown in FIG. 23, the drive circuit 100
4や表示情報処理回路1002を搭載しない液晶装置1 The liquid crystal device 1 carries no 4 and a display information processing circuit 1002
00の場合には、駆動回路1004や表示情報処理回路1002を含むIC1324がポリイミドテープ132 In the case of 00, IC1324 polyimide tape 132 including a driving circuit 1004 and display information processing circuit 1002
2上に実装されたTCP(Tape Carrier Package)1 Mounted on 2 TCP (Tape Carrier Package) 1
320に、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置として、生産、販売、使用等することも可能である。 320, physically and electrically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10, a liquid crystal device, production, sales, it is also possible to use such.

【0175】以上図21から図23を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション(EWS)、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが図20に示した電子機器の例として挙げられる。 [0175] or in addition to the electronic apparatus described with reference to FIGS. 21 to 23, a liquid crystal television, a view finder type or monitor direct view type video tape recorder, a car navigation system, an electronic organizer, a calculator, a word processor, engineering workstation (EWS), cellular phones, videophones, POS terminals, and devices or the like having a touch panel and the like as examples of an electronic device shown in FIG. 20.

【0176】以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置100を備えた各種の電子機器を実現できる。 [0176] As described above, according to this embodiment, it is possible to realize various electronic apparatuses having the liquid crystal device 100 capable of image display of high high quality production efficiency.

【0177】 [0177]

【発明の効果】本発明の電気光学装置によれば、シール領域の表面が平坦化されているので、シール材に混入したギャップ材による引き出し配線の断線やショートなどの配線不良を低減できる。 According to the electro-optical device of the present invention, since the surface of the seal region is flattened, it can reduce the wiring defects such as disconnection or short circuit of the lead wiring by the gap members mixed in the sealant. しかも、シール領域の表面と画素領域の表面との間でも平坦化が図られているので、 Moreover, since the reduced planarization also between the surfaces of the pixel region of the sealing region,
比較的大きいギャップ材をシール材に混入して基板間ギャップの制御を高精度で行える。 It allows the control of the gap between the substrates with high precision by mixing a relatively large gap material in the sealant. これらの結果、画素や配線の微細化及び画素の高開口率化を図りつつ、信頼性が高く、しかも液晶の配向状態が良好で高品位の画像表示を行える電気光学装置を実現できる。 These results, while reducing the miniaturization and increased aperture ratio of the pixels of the pixel or wiring, reliable, yet can be realized an electro-optical device alignment state of the liquid crystal can be performed for image display of good high quality.

【0178】本発明の電子機器によれば、電子機器は、 According to the electronic equipment of the [0178] The present invention, the electronic equipment,
上述した本願発明の電気光学装置を備えているので、信頼性が高いと共に液晶の配向状態が良く、高品位の画像表示が可能な液晶プロジェクタ、パーソナルコンピュータ、ページャ等の様々な電子機器を実現可能となる。 Since the electro-optical device of the present invention described above, good reliability liquid crystal orientation state with high high-quality image display can be liquid crystal projector, a personal computer, a variety of electronic devices such as pagers feasible to become.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明による液晶装置の全体構成を示す平面図である。 Is a plan view showing the overall configuration of a liquid crystal device according to the invention; FIG.

【図2】 図1のH−H'断面図である。 2 is a H-H 'sectional view of FIG.

【図3】 本発明による液晶装置の実施の形態に備えられる、データ線、走査線、画素電極、遮光膜等が形成されたTFTアレイ基板上の隣接する画素群の平面図である。 Provided in an embodiment of the liquid crystal device according to [3] the present invention, the data lines, scanning lines, pixel electrodes, a plan view of adjacent pixel groups on a TFT array substrate and the like are formed light shielding film.

【図4】 図1のA−A'断面を対向基板等と共に示す液晶装置の実施の形態の断面図である。 An A-A 'section in FIG. 4 FIG. 1 is a cross-sectional view of the embodiment of the liquid crystal device shown in conjunction with a counter substrate, or the like.

【図5】 図1のC−C'断面を対向基板等と共に示す液晶装置の断面図である。 The C-C 'cross section in FIG. 5 FIG. 1 is a cross-sectional view of the liquid crystal device shown with opposing substrate or the like.

【図6】 シール領域に形成されたデータ線及び走査線の引き出し配線部分を拡大して示す拡大平面図である。 6 is an enlarged plan view showing a lead-out wiring portion formed in the sealing region data lines and scanning lines.

【図7】 シール領域に形成されたデータ線の引き出し配線部分を更に拡大して示す拡大平面図である。 7 is an enlarged plan view showing a lead-out wiring portion of the formed data line to the seal area further expanded.

【図8】 シール領域下に形成された引き出し配線部における液晶装置のTFTアレイ基板側の断面図である。 8 is a cross-sectional view of the TFT array substrate side of the liquid crystal device in extracted wiring portion formed below the sealing region.

【図9】 画像信号線を横切ってサンプリング回路駆動信号線から引き出し配線へ至る中継配線部における液晶装置のTFTアレイ基板側の断面図である。 9 is a cross-sectional view of the TFT array substrate side of the liquid crystal device in the relay wiring part across the image signal line leading to the extraction wiring from the sampling circuit driving signal line.

【図10】 シール領域と画素領域における基板間ギャップを各種の層構造の場合について比較する、液晶装置のシール領域及び画素領域における断面図である。 [10] compares the case the gap between the substrates in the seal area and the pixel area of ​​the various layers structure, a cross-sectional view of the sealing region and the pixel region of the liquid crystal device.

【図11】 本実施の形態の変形例でのシール領域と画素領域における基板間ギャップを比較する、液晶装置のシール領域及び画素領域における断面図である。 [11] Compare gap between the substrates in the sealing region and the pixel region in a variation of the present embodiment, a cross-sectional view of the sealing region and the pixel region of the liquid crystal device.

【図12】 本実施の形態の定電位線と遮光膜との接続の一例を示すTFTアレイ基板上における配線の平面図である。 12 is a plan view of the wiring in the TFT array substrate showing an example of the connection between the constant-potential line of the present embodiment and the light-shielding film.

【図13】 液晶装置の実施の形態の製造プロセスを図4に示した部分について順を追って示す工程図(その1)である。 13 is a process step-by-step illustration the portion showing a manufacturing process of an embodiment of a liquid crystal device in FIG. 4 (Part 1).

【図14】 液晶装置の実施の形態の製造プロセスを図4に示した部分について順を追って示す工程図(その2)である。 14 is a process diagram showing step-by-step the portion showing a manufacturing process of an embodiment of a liquid crystal device in FIG. 4 (Part 2).

【図15】 液晶装置の実施の形態の製造プロセスを図4に示した部分について順を追って示す工程図(その3)である。 Figure 15 is a process step-by-step illustration the portion showing a manufacturing process of an embodiment of a liquid crystal device in FIG. 4 (Part 3).

【図16】 液晶装置の実施の形態の製造プロセスを図4に示した部分について順を追って示す工程図(その4)である。 16 is a process step-by-step illustration the portion showing a manufacturing process of an embodiment of a liquid crystal device in FIG. 4 (Part 4).

【図17】 液晶装置の実施の形態の製造プロセスを図8(3)に示した部分について順を追って示す工程図(その1)である。 17 is a process step-by-step illustration for portions of the manufacturing process shown in FIG. 8 (3) of the embodiment of a liquid crystal device Figure (Part 1).

【図18】 液晶装置の実施の形態の製造プロセスを図8(3)に示した部分について順を追って示す工程図(その2)である。 18 is a process step-by-step illustration the portion showing a manufacturing process of an embodiment of a liquid crystal device in FIG. 8 (3) view (Part 2).

【図19】 液晶装置の実施の形態の製造プロセスを図8(3)に示した部分について順を追って示す工程図(その3)である。 19 is a process step-by-step illustration the portion showing a manufacturing process of an embodiment of a liquid crystal device in FIG. 8 (3) view (Part 3).

【図20】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。 Is a block diagram showing the schematic configuration of the embodiment of the electronic device according to Figure 20 the present invention.

【図21】 電子機器の一例としての液晶プロジェクタを示す断面図である。 21 is a cross-sectional view showing a liquid crystal projector as an example of an electronic apparatus.

【図22】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。 22 is a front view showing a personal computer as another example of electronic equipment.

【図23】 電子機器の一例としてのTCPを用いた液晶装置を示す斜視図である。 23 is a perspective view showing a liquid crystal device using a TCP as an example of an electronic apparatus.

【図24】 ギャップ材(グラスファイバ)による、従来の基板間ギャップの制御を示す液晶装置のシール領域の平面図及び断面図である。 [24] According to a gap material (glass fiber), a plan view and a cross-sectional view of the seal region of the liquid crystal device showing a control of a conventional inter-substrate gap.

【図25】 ギャップ材(ガラスビーズ)による、従来の基板間ギャップの制御を示す液晶装置のシール領域の平面図及び断面図である。 [25] According to a gap material (glass beads), a plan view and a cross-sectional view of the seal region of the liquid crystal device showing a control of a conventional inter-substrate gap.

【符号の説明】 DESCRIPTION OF SYMBOLS

1a…半導体層 3a…走査線(ゲート電極) 3b…容量線(第2蓄積容量電極) 4…第2層間絶縁膜 5a…コンタクトホール 6a…データ線(ソース電極) 7…第3層間絶縁膜 8…コンタクトホール 9a…画素電極 10…TFTアレイ基板 11a…遮光膜 12'…第1層間絶縁膜 19…配向膜 20…対向基板 21…対向電極 22…配向膜 23…第2遮光膜 30…TFT 50…液晶層 52…シール材 53…周辺見切り 70…蓄積容量 100…液晶装置 101…データ線駆動回路 103…サンプリング回路 104…走査線駆動回路 116a、116b、116c…中継配線 300…ギャップ材 301…データ線の引き出し配線 302…ダミー配線 401…ダミー配線 402…走査線の引き出し配線 1a ... semiconductor layer 3a ... scanning line (gate electrode) 3b ... capacitor line (second storage capacitor electrode) 4: second interlayer insulating film 5a ... contact hole 6a ... data line (source electrode) 7 ... third interlayer insulating film 8 ... contact hole 9a ... pixel electrode 10 ... TFT array substrate 11a ... light shielding film 12 '... first interlayer insulating film 19 ... orientation film 20 ... facing substrate 21 ... counter electrode 22 ... orientation film 23 ... second shielding film 30 ... TFT 50 ... liquid crystal layer 52 ... sealing member 53 ... peripheral partition 70 ... storage capacitor 100 ... liquid crystal device 101 ... data line driving circuit 103 ... the sampling circuit 104 ... scan line driver circuit 116a, 116b, 116c ... relay wiring 300 ... gap material 301 ... data lead wiring lead-out wiring 302 ... dummy wiring 401 ... dummy wiring 402 ... scanning line of the line

フロントページの続き Fターム(参考) 2H089 LA07 LA15 LA47 NA06 NA24 NA25 NA39 NA44 NA60 PA06 QA02 QA12 QA14 RA05 RA06 RA10 SA01 TA02 TA04 TA09 TA13 UA05 2H090 HA04 HA06 HB03X HC03 HC11 HC12 HC17 HC18 HD03 HD05 HD06 KA05 KA06 KA08 LA02 LA04 2H092 JA25 JA29 JA38 JA46 JB13 JB23 JB32 JB54 JB57 JB63 JB69 KA04 KA07 KB14 KB25 MA05 MA07 MA13 MA17 MA27 MA35 MA37 MA41 NA01 NA13 NA15 NA17 NA18 NA19 NA25 NA27 NA28 NA29 PA03 PA09 QA07 QA08 QA10 RA05 Front page of the continued F-term (reference) 2H089 LA07 LA15 LA47 NA06 NA24 NA25 NA39 NA44 NA60 PA06 QA02 QA12 QA14 RA05 RA06 RA10 SA01 TA02 TA04 TA09 TA13 UA05 2H090 HA04 HA06 HB03X HC03 HC11 HC12 HC17 HC18 HD03 HD05 HD06 KA05 KA06 KA08 LA02 LA04 2H092 JA25 JA29 JA38 JA46 JB13 JB23 JB32 JB54 JB57 JB63 JB69 KA04 KA07 KB14 KB25 MA05 MA07 MA13 MA17 MA27 MA35 MA37 MA41 NA01 NA13 NA15 NA17 NA18 NA19 NA25 NA27 NA28 NA29 PA03 PA09 QA07 QA08 QA10 RA05

Claims (16)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】一対の基板間に電気光学物質が封入され、 1. A electrooptic material is sealed between a pair of substrates,
    該基板の該電気光学物質に面する側に相交差して配列された複数のデータ線及び走査線と、前記基板を相互に接着するギャップ材混入のシール材と、前記シール材の形成領域に前記データ線及び走査線の少なくとも一方から前記シール材の形成領域に各々延設された複数の引き出し配線と、前記基板と前記引き出し配線との間に配置された凹状に窪んだ領域を有する層間絶縁膜とを備えており、前記引き出し配線は、前記シール材の形成領域において前記層間絶縁膜の凹状に窪んだ領域に形成されていることを特徴とする電気光学装置。 A plurality of data lines and scanning lines arranged in phase intersect on the side facing the electro-optical material of the substrate, and the sealing material of the gap material mixed for adhering the substrate to each other, the formation region of the sealant an interlayer insulating film having a plurality of lead-out wires each extending from at least one of the data lines and the scanning lines in the formation region of the seal member, an area recessed in a concave disposed between the substrate and the lead-out wires preparative and wherein the lead wiring to an electro-optical apparatus characterized by being formed in a region which is recessed in a concave of the interlayer insulating film in a region of the sealing material.
  2. 【請求項2】 前記複数のデータ線及び走査線は、前記基板のうちの一方に設けられており、該一方の基板上に、 前記複数のデータ線及び走査線に各々接続された複数の薄膜トランジスタと、 該複数の薄膜トランジスタに接続された複数の画素電極と、 前記複数の薄膜トランジスタの少なくともチャネル形成用領域を前記一方の基板の側から見て各々重なる位置に設けられた遮光膜と、 前記複数の走査線に平行に各々配設され前記複数の画素電極に所定容量を各々付与する複数の容量線とを更に備えており、 前記層間絶縁膜は、前記一方の基板上の前記遮光膜が形成されている領域においては前記遮光膜上に且つ前記遮光膜が形成されていない領域においては前記一方の基板上に設けられており、前記薄膜トランジスタ、前記データ線、前 Wherein said plurality of data lines and the scanning lines, the provided on one of the substrates, one substrate said plurality of thin film transistors are respectively connected to the plurality of data lines and the scan lines When a plurality of pixel electrodes connected to the plurality of thin film transistors, a light blocking film provided on each overlapping position to look at least a channel forming region of the plurality of thin film transistors from the side of the one substrate, the plurality of said plurality of pixel electrodes are respectively arranged in parallel to the scan lines further comprises a plurality of capacitor lines each imparting a predetermined capacity, the interlayer insulating film, the light shielding film on the one substrate are formed in it are areas in areas not and the light shielding film is formed on the light shielding film is provided on the one substrate, the thin film transistor, the data lines, before 走査線及び前記容量線のうち少なくとも一つに対向する部分が前記基板のうちの他方の側から見て凹状に窪んで形成された第1層間絶縁膜を含み、該第1層間絶縁膜は、前記シール領域において前記引き出し配線に対向する部分が凹状に窪んで形成されたことを特徴とする請求項1に記載の電気光学装置。 At least one opposed to part when viewed from the other side of said substrate includes a first interlayer insulating film formed recessed in a concave shape, the first interlayer insulating film of the scan lines and the capacitor line, the electro-optical device according to claim 1, characterized in that the portion facing the drawing wire in the seal region is formed recessed in a concave shape.
  3. 【請求項3】 前記シール領域において、前記データ線から延設された引き出し配線をなす導電層としての導電性金属層に対しては、前記走査線をなす導電層としての導電性ポリシリコン層及び前記遮光膜としての導電性遮光膜の少なくとも一方が前記層間絶縁膜を介して積層形成されていると共に、前記走査線から延設された引き出し配線をなす前記導電性ポリシリコン層に対しては、前記導電性金属層及び前記導電性遮光膜の少なくとも一方が前記層間絶縁膜を介して積層形成されていることを特徴とする請求項2に記載の電気光学装置。 Wherein in said sealing region, for the conductive metal layer as a conductive layer constituting the lead-out wiring extending from the data line, the conductive polysilicon layer as a conductive layer constituting the scanning lines and wherein with at least one of the conductive light shielding film as the light shielding film is laminated through the interlayer insulating film, with respect to the conductive polysilicon layer forming the lead-out wiring extending from the scanning line, the electro-optical device according to claim 2, wherein at least one of the conductive metal layer and the conductive light shielding film is laminated through the interlayer insulating film.
  4. 【請求項4】 前記データ線から延設された引き出し配線をなす前記導電性金属層は、前記積層形成された導電性ポリシリコン層及び導電性遮光膜の少なくとも一方とコンタクトホールを介して電気的接続されており、前記データ線から延設された引き出し配線の少なくとも一部は、前記導電性金属層と共に前記導電性ポリシリコン層及び導電性遮光膜の少なくとも一方からなる冗長構造を有することを特徴とする請求項3に記載の電気光学装置。 Wherein said conductive metal layer constituting the lead-out wiring extending from the data line is electrically via at least one contact hole of the laminated formed conductive polysilicon layer and the conductive light shielding film are connected, at least a portion of the extending been drawing wire from the data line, characterized in that it has at least one consists of a redundant structure of the conductive polysilicon layer and the conductive light shielding film with the conductive metal layer the electro-optical device according to claim 3,.
  5. 【請求項5】 前記走査線から延設された引き出し配線をなす前記導電性ポリシリコン層は、前記積層形成された導電性金属層及び導電性遮光膜の少なくとも一方とコンタクトホールを介して電気的接続されており、前記走査線から延設された引き出し配線の少なくとも一部は、 Wherein said conductive polysilicon layer forming the lead-out wiring extending from the scanning line, electrically via at least one contact hole of the laminated conductive metal layer and a conductive light shielding film are connected, at least a portion of the extending from the scanning line lead wiring,
    前記導電性ポリシリコン層と共に前記導電性金属層及び導電性遮光膜の少なくとも一方からなる冗長構造を有することを特徴とする請求項3又は4に記載の電気光学装置。 The electro-optical device according to claim 3 or 4, characterized in that at least one consists of a redundant structure of the conductive metal layer and a conductive light shielding film with the conductive polysilicon layer.
  6. 【請求項6】 前記データ線から延設された引き出し配線をなす前記導電性金属層に対して積層形成された導電性ポリシリコン層及び導電性遮光膜の少なくとも一方は、前記シール領域において前記基板を介して入射される光がシール材に透過可能なように網目状又はストライプ状の平面パターンを備えており、前記走査線から延設された引き出し配線をなす前記導電性ポリシリコン層に対して積層形成された導電性金属層及び導電性遮光膜の少なくとも一方は、前記シール領域において前記基板を介して入射される光がシール材に透過可能なように網目状又はストライプ状の平面パターンを備えたことを特徴とする請求項3から5のいずれか一項に記載の電気光学装置。 6. At least one of the conductive metal conductive polysilicon layer is laminated against layer and the conductive light shielding film forming the lead-out wiring extending from the data line, the substrate in the sealing region It has a net-like or stripe-like planar pattern so as to be transmitted to the sealing material light incident via, to the conductive polysilicon layer forming the lead-out wiring extending from the scanning line at least one of the laminated conductive metal layer and the conductive light shielding film includes a mesh-like or stripe-like planar pattern so as to enable transmission light incident through the substrate in the sealing region in the sealing material the electro-optical device according to claims 3 to any one of 5, characterized in that the.
  7. 【請求項7】 前記遮光膜は、定電位源に接続されていることを特徴とする請求項2から6のいずれか一項に記載の電気光学装置。 Wherein said light-shielding film, an electro-optical device according to any one of claims 2 to 6, characterized in that connected to the constant potential source.
  8. 【請求項8】 前記層間絶縁膜は、単層から構成されていることを特徴とする請求項1から7のいずれか一項に記載の電気光学装置。 Wherein said interlayer insulating film, an electro-optical device according to any one of claims 1 to 7, characterized by being composed of a single layer.
  9. 【請求項9】 前記層間絶縁膜は、単層部分と多層部分とから構成されており、 前記単層部分が前記凹状に窪んだ部分とされており、前記多層部分が前記凹状に窪んでいない部分とされていることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。 Wherein said interlayer insulating film is composed of a single-layer portion and the multilayer portion, the single layer portion are the recessed portion to the concave, wherein the multilayer portion is not recessed on the concave the electro-optical device according to any one of claims 1, characterized in that there is a portion 6.
  10. 【請求項10】 前記層間絶縁膜は、酸化シリコン膜又は窒化シリコン膜から構成されていることを特徴とする請求項1から9のいずれか一項に記載の電気光学装置。 Wherein said interlayer insulating film, an electro-optical device according to any one of claims 1 9, characterized in that it is composed of a silicon oxide film or a silicon nitride film.
  11. 【請求項11】 前記遮光膜は、Ti、Cr、W、T Wherein said light shielding film, Ti, Cr, W, T
    a、Mo及びPdのうちの少なくとも一つを含むことを特徴とする請求項2から9のいずれか一項に記載の電気光学装置。 a, Mo and an electro-optical device according to any one of claims 2 9, characterized in that it comprises at least one of Pd.
  12. 【請求項12】 前記ギャップ材は、前記基板間のギャップに対応する所定径を持つグラスファイバ及びガラスビーズのいずれか一方からなることを特徴とする請求項1から11のいずれか一項に記載の電気光学装置。 12. The method of claim 11, wherein the gap material, according to any one of claims 1 to 11, characterized in that it consists of one of the glass fibers and glass beads having a predetermined diameter corresponding to the gap between the substrate electro-optical device.
  13. 【請求項13】 前記層間絶縁膜の凹状に窪んだ側壁部分はテーパ状に形成されていることを特徴とする請求項1から12のいずれか一項に記載の電気光学装置。 13. The electro-optical device according to any one of the interlayer sidewall portion recessed in a concave of the insulating film according to claim 1 to 12, characterized in that it is formed in a tapered shape.
  14. 【請求項14】 請求項8に記載の電気光学装置の製造方法であって、 前記一方の基板上の所定領域に前記遮光膜を形成する工程と、 前記一方の基板及び遮光膜上に絶縁膜を堆積する工程と、 該絶縁膜に前記凹状に窪んだ部分に対応するレジストパターンをフォトリソグラフィで形成する工程と、 該レジストパターンを介して所定時間のエッチングを行い前記凹状に窪んだ部分を形成する工程とを備えたことを特徴とする電気光学装置の製造方法。 14. A method of manufacturing an electro-optical device according to claim 8, comprising: forming the light shielding film in a predetermined region on the one substrate, the insulating film on the one substrate and the light-shielding film depositing and forming a resist pattern corresponding to the recessed portion to the concave in the insulating film by photolithography, the portion recessed to the concave etched for a predetermined time through the resist pattern formation method of manufacturing an electro-optical device characterized by comprising the step of.
  15. 【請求項15】 請求項9に記載の電気光学装置の製造方法であって、 前記一方の基板上の所定領域に前記遮光膜を形成する工程と、 前記一方の基板及び遮光膜上に第1絶縁膜を堆積する工程と、 該第1絶縁膜に前記凹状に窪んだ部分に対応するレジストパターンをフォトリソグラフィで形成する工程と、 該レジストパターンを介してエッチングを行い前記凹状に窪んだ部分に対応する前記第1絶縁膜を除去する工程と、 前記一方の基板及び第1絶縁膜上に第2絶縁膜を堆積する工程とを備えたことを特徴とする電気光学装置の製造方法。 15. wherein A manufacturing method of an electro-optical device according to claim 9, comprising: forming the light shielding film in a predetermined region on the one substrate, first on the one substrate and the light-shielding film depositing an insulating film, a resist pattern corresponding to the recessed portion to the concave in the first insulating film and forming the photolithography, the recessed portion on the recessed etched through the resist pattern removing a corresponding said first insulating film, a method of manufacturing an electro-optical device characterized by comprising a step of depositing a second insulating film on one substrate and on the first insulating film.
  16. 【請求項16】 請求項1から15に記載の電気光学装置を備えたことを特徴とする電子機器。 16. An electronic apparatus comprising the electro-optical device according to claims 1 15.
JP21942798A 1998-08-03 1998-08-03 Electro-optical device and its manufacturing method, and an electronic apparatus Expired - Fee Related JP4206518B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21942798A JP4206518B2 (en) 1998-08-03 1998-08-03 Electro-optical device and its manufacturing method, and an electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21942798A JP4206518B2 (en) 1998-08-03 1998-08-03 Electro-optical device and its manufacturing method, and an electronic apparatus

Publications (2)

Publication Number Publication Date
JP2000056319A true true JP2000056319A (en) 2000-02-25
JP4206518B2 JP4206518B2 (en) 2009-01-14

Family

ID=16735235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21942798A Expired - Fee Related JP4206518B2 (en) 1998-08-03 1998-08-03 Electro-optical device and its manufacturing method, and an electronic apparatus

Country Status (1)

Country Link
JP (1) JP4206518B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156646A (en) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd The liquid crystal display device
US6979839B2 (en) 2000-05-19 2005-12-27 Seiko Epson Corporation Electro-optical device, method for making the same, and electronic apparatus
US7123323B2 (en) 2000-04-11 2006-10-17 Nec Corporation Liquid crystal display device with conductive light shielding film and contact holes
US7253867B2 (en) 2002-04-08 2007-08-07 Lg.Philips Lcd Co., Ltd. Liquid crystal display device including step-compensating pattern and fabricating method thereof
WO2007110995A1 (en) * 2006-03-29 2007-10-04 Sharp Kabushiki Kaisha Display device
US7471349B2 (en) 2001-09-28 2008-12-30 Hitachi, Ltd. Display device
US7948177B2 (en) 2006-01-27 2011-05-24 Samsung Mobile Display Co., Ltd. Flat panel display device with protective layer structure and method of making the same
JP2011186504A (en) * 2000-09-08 2011-09-22 Semiconductor Energy Lab Co Ltd The liquid crystal display device
US8035300B2 (en) 2006-01-27 2011-10-11 Samsung Mobile Display Co., Ltd. Flat panel display device and method of making the same
JP2013225032A (en) * 2012-04-23 2013-10-31 Japan Display Inc Display device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7123323B2 (en) 2000-04-11 2006-10-17 Nec Corporation Liquid crystal display device with conductive light shielding film and contact holes
CN100452163C (en) 2000-05-19 2009-01-14 精工爱普生株式会社 Electro-optical device, method for making the same, and electronic apparatus
US6979839B2 (en) 2000-05-19 2005-12-27 Seiko Epson Corporation Electro-optical device, method for making the same, and electronic apparatus
US6999150B2 (en) 2000-05-19 2006-02-14 Seiko Epson Corporation Electro-optical device, method for making the same, and electronic apparatus
US7113245B2 (en) 2000-05-19 2006-09-26 Seiko Epson Corporation Electro-optical device comprising a precharge circuit
JP2011186504A (en) * 2000-09-08 2011-09-22 Semiconductor Energy Lab Co Ltd The liquid crystal display device
JP2015146021A (en) * 2000-09-08 2015-08-13 株式会社半導体エネルギー研究所 semiconductor device
US8587741B2 (en) 2000-09-08 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2013178561A (en) * 2000-09-08 2013-09-09 Semiconductor Energy Lab Co Ltd Display device
JP2013011903A (en) * 2000-09-08 2013-01-17 Semiconductor Energy Lab Co Ltd Display device
JP2016186666A (en) * 2000-09-08 2016-10-27 株式会社半導体エネルギー研究所 Display device, electro-optic device and electronic apparatus
US8102480B2 (en) 2000-09-08 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2002156646A (en) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd The liquid crystal display device
US9798204B2 (en) 2000-09-08 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7821584B2 (en) 2001-09-28 2010-10-26 Hitachi, Ltd. Display device
US7471349B2 (en) 2001-09-28 2008-12-30 Hitachi, Ltd. Display device
US7359027B2 (en) 2002-04-08 2008-04-15 Lg.Philips Lcd Co., Ltd. Liquid crystal display device including step-compensating pattern and fabricating method thereof
US7760320B2 (en) 2002-04-08 2010-07-20 Lg Display Co., Ltd. Liquid crystal display device including step-compensating pattern and fabricating method thereof
US7253867B2 (en) 2002-04-08 2007-08-07 Lg.Philips Lcd Co., Ltd. Liquid crystal display device including step-compensating pattern and fabricating method thereof
US7477352B2 (en) 2002-04-08 2009-01-13 Lg Display Co., Ltd. Liquid crystal display device including step-compensating pattern and fabricating method thereof
US8035300B2 (en) 2006-01-27 2011-10-11 Samsung Mobile Display Co., Ltd. Flat panel display device and method of making the same
US7948177B2 (en) 2006-01-27 2011-05-24 Samsung Mobile Display Co., Ltd. Flat panel display device with protective layer structure and method of making the same
WO2007110995A1 (en) * 2006-03-29 2007-10-04 Sharp Kabushiki Kaisha Display device
JP2013225032A (en) * 2012-04-23 2013-10-31 Japan Display Inc Display device

Also Published As

Publication number Publication date Type
JP4206518B2 (en) 2009-01-14 grant

Similar Documents

Publication Publication Date Title
US7112514B2 (en) SOI substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the SOI substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US6636284B2 (en) System and method for providing an electro-optical device having light shield layers
US5747830A (en) Semiconductor display device with a hydrogen supply and hydrogen diffusion barrier layers
US6610997B2 (en) Electro-optical device
US6330044B1 (en) Apparatus for providing light shielding in a liquid crystal display
US6683592B1 (en) Electro-optical device
US6597413B2 (en) Electro-optical device having two storage capacitor electrodes overlapping scanning lines
US6765637B2 (en) Translucent reflection type electro-optic devices and methods for manufacturing the same
US6720944B1 (en) Electro-optical device, method of manufacturing same, projector and electronic apparatus
US6556265B1 (en) LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
US6657230B1 (en) Electro-optical device having a symmetrically located contact hole and method of producing the same
US6831623B2 (en) Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US6703997B2 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
US6583830B2 (en) Electrooptical device, projection-type display apparatus, and method for manufacturing the electrooptical device
US6897932B2 (en) Electro-optical device having a concave recess formed above a substrate in correspondence with a plurality of wirings and an electro-optical apparatus having same
US6358759B1 (en) Method for manufacturing electro-optical device, electro-optical device, and electronic equipment
JP2002170942A (en) Soi substrate, manufacturing method thereof, element substrate, manufacturing method thereof, electrooptical device, electronic apparatus
US20020036818A1 (en) Electro-optical apparatus, electronic device, substrate for use in an electro-optical apparatus, method of producing a substrate for use in an electro-optical apparatus, and light shielding film
US6750476B2 (en) Substrate device manufacturing method and substrate device, electrooptical device manufacturing method and electrooptical device and electronic unit
US6521913B1 (en) Electro-optical device and electronic equipment
US6850292B1 (en) Electric-optic device, method of fabricating the same, and electronic apparatus
US20040119075A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
US20020021378A1 (en) Electro-optical device
CN1577014A (en) In-plane switching mode liquid crystal display device and method for fabricating the same
JP2001356709A (en) Optoelectronic device and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081007

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees