JP2000004148A - 位相検波装置及び方法、及び位相同期ル―プ回路装置 - Google Patents

位相検波装置及び方法、及び位相同期ル―プ回路装置

Info

Publication number
JP2000004148A
JP2000004148A JP10371752A JP37175298A JP2000004148A JP 2000004148 A JP2000004148 A JP 2000004148A JP 10371752 A JP10371752 A JP 10371752A JP 37175298 A JP37175298 A JP 37175298A JP 2000004148 A JP2000004148 A JP 2000004148A
Authority
JP
Japan
Prior art keywords
value
phase
ideal sample
phase error
sample value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10371752A
Other languages
English (en)
Inventor
Andrew POPPLEWELL
ポップルウエル アンドリュー
Stephen Williams
ウイリアムズ ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor Ltd
Original Assignee
Mitel Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Semiconductor Ltd filed Critical Mitel Semiconductor Ltd
Publication of JP2000004148A publication Critical patent/JP2000004148A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】 局部発振信号及びＰＲ（ａ、ｂ、ａ）チャン
ネル上で受信される入力信号との間の相対位相による誤
差値を正確に検出する位相検波装置及び方法、及び位相
同期ループ回路装置を提供する。 【解決手段】 位相検波装置は、局部発振信号及びＰＲ
（ａ、ｂ、ａ）チャンネル上で受信される入力信号との
間の相対位相による誤差値を検出する。位相誤差値は、
位相同期ループ回路装置を制御するのに適用される。受
信信号は、局部発振信号に基づいて一定の間隔でサンプ
ルされる。閾値スライサ２２は、サンプルされた値をス
ライサ閾値入力２３、２４、２５からの閾値とそれぞれ
比較することにより、サンプル点の理想サンプル値を選
択する。減算器２７は、サンプル点の理想サンプル値と
実サンプル値との差異値を検出する。遅延レジスタ２８
及び減算器２９は、先行するサンプル点の理想サンプル
値から現在の理想サンプル値への変遷傾向を検出するよ
う動作する。減算器の出力はスイッチ入力に与えられ、
検出された変遷傾向により、出力信号として差異値また
はインバータ３２からの該差異値の逆転値を与える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は位相検波装置及び方
法、及び位相同期ループ回路装置に関し、特に局部発振
信号及びＰＲ（ａ、ｂ、ａ）で表される部分応答を有す
るチャンネルにおいて受信される入力信号との間の相対
位相による誤差値を検出する位相検波装置及び方法、及
び位相同期ループ回路装置に関する。
【０００２】
【従来の技術】雑音の多いチャンネルからデータを回復
するには、例えば高データ密度を有する磁気データキャ
リア等において、一般的にデータキャリアの書き込み／
読み取りチャンネルをチャンネルの周波数応答特性に近
似する部分応答特性に応じて分類することが知られてお
り、また上記の部分応答特性を有するチャンネルからの
データ回復を能率的に利用するデジタルデータ回復回路
装置または構成が選択される。正確なデータの回復は、
選択されたデータ回復回路によってどの程度チャンネル
特性が整合するかに大きく依存するため、実チャンネル
特性と近似チャンネル特性との間の差異を補正するため
にデータ回復回路の入力において等価装置を配置するの
が一般的である。
【０００３】データ回復回路は、等価装置からアナログ
読み取り信号があった場合にそれを受信する位相同期ル
ープ回路装置を有し、データ回復回路は、流入データ流
の注目する成分の位相及び整数多重周波数において発振
器を制御するように動作する。この発振器において生成
される信号は、入力アナログ信号を適当なサンプル点で
サンプルするために適用され、サンプルされた信号にお
いてデータ回復が実行される。正確なデータ回復の実施
において、発振信号及びアナログ読み取り信号の注目す
る成分の正確な位相調整が重要となる。
【０００４】位相同期ループ回路装置において、高速初
期周波数及び位相調整の実現を支持するため、データキ
ャリアは通常ＶＦＯ磁界データが意図的に書き込まれて
いる一つ以上の領域を有する。ＶＦＯ磁界データは、通
常のデータパターンであり、読み取られる際にアナログ
信号を与え、ほぼ正弦曲線状で周期的であるのが特徴で
ある。これらデータチャンネルを適用する際には、デー
タはデータ流において最低限２つの連続した近似ビット
を含むように符号化されることが知られており、ＶＦＯ
磁界データは例えば連続する近似データビット組を有す
ることができる。
【０００５】現在開発が進められているある種の光学デ
ータキャリアにおいて、下記の数式１に示されるのとほ
ぼ同様の応答特性が得られることは周知である。
【０００６】Ｆ（Ｄ）＝ａ＋ｂＤ＋ａＤ2 ....(1)
【０００７】ここでａ及びｂは、固定係数であり、Ｄは
単位遅延演算子である。この種のチャンネルは、部分応
答ＰＲ（ａ、ｂ、ａ）階級のチャンネルと考えることが
できる。
【０００８】
【発明が解決しようとする課題】本発明は、上記事情に
鑑みなされたもので、局部発振信号及びＰＲ（ａ、ｂ、
ａ）チャンネル上で受信される入力信号との間の相対位
相による誤差値を正確に検出する位相検波装置及び方
法、及び位相同期ループ回路装置を提供することを目的
とする。
【０００９】
【課題を解決するための手段】第１の発明の位相検波装
置は、局部発振信号とＰＲ（ａ、ｂ、ａ）チャンネル上
で受信される入力信号との間の相対位相による位相誤差
値を検出し、前記チャンネルにおいて受信される信号が
一定の間隔でサンプルされ、前記間隔が前記局部発振信
号によって決まり、サンプル点の理想サンプル値を選択
する理想サンプル値選択手段と、前記サンプル点の理想
サンプル値と実サンプル値との差異を示す差異値を検出
する差異値検出手段と、１つ前のサンプル点の理想サン
プル値から前記理想サンプル値への変遷傾向を検出する
変遷傾向検出手段と、前記変遷傾向検出手段により検出
された変遷傾向と前記差異値に基づいて前記位相誤差値
を検出する位相誤差値検出手段とを有することを特徴と
する。
【００１０】前記差異値の標識は前記変遷傾向に基づい
て処理される。
【００１１】このような位相検波装置は、前記理想サン
プル値が最小理想サンプル値または最大理想サンプル値
と等しいとき、先行の位相誤差値をサンプル点の位相誤
差値として選択する手段をさらに有している。また該位
相検波装置は、トラックモードのとき、及び前記理想サ
ンプル値が最小理想サンプル値または最大理想サンプル
値と等しいとき、先行の位相誤差値の所定の一部分を前
記位相誤差値として選択する手段をさらに有している。
また該位相検波装置において、先行の位相誤差値の前記
所定の一部分は２分の１である。
【００１２】該位相検波装置の前記位相誤差値の大きさ
と前記差異値の大きさは同一である。
【００１３】第２の発明の位相検波方法は、局部発振信
号とＰＲ（ａ、ｂ、ａ）チャンネル上で受信される入力
信号との間の相対位相による位相誤差値を検出し、前記
チャンネルにおいて受信される信号が一定の間隔でサン
プルされ、前記間隔が前記局部発振信号によって決ま
り、サンプル点の理想サンプル値を選択する理想サンプ
ル値選択工程と、前記サンプル点の理想サンプル値と実
サンプル値との差異を示す差異値を検出する差異値検出
工程と、１つ前のサンプル点の理想サンプル値から前記
理想サンプル値への変遷傾向を検出する変遷傾向検出工
程と、前記変遷傾向検出工程により検出された変遷傾向
と前記差異値に基づいて前記位相誤差値を検出する位相
誤差値検出工程とを有することを特徴とする。
【００１４】このとき、前記差異値の標識は前記変遷傾
向に基づいて処理される。
【００１５】のような位相検波方法は、前記理想サンプ
ル値が最小理想サンプル値または最大理想サンプル値と
等しいとき、先行の位相誤差値をサンプル点の位相誤差
値として選択する工程をさらに有している。また該位相
検波方法は、トラックモードのとき、及び前記理想サン
プル値が最小理想サンプル値または最大理想サンプル値
と等しいとき、先行の位相誤差値の所定の一部分を前記
位相誤差値として選択する工程をさらに有している。ま
た該位相検波方法において、前記先行の位相誤差値の所
定の一部分は２分の１である。
【００１６】該位相検波方法において、前記位相誤差値
の大きさと前記差異値の大きさは同一である。
【００１７】第３の発明の位相同期ループ回路装置は、
上記の何れかの位相検波装置を含んでいる。
【００１８】___
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。
【００１９】図１において、データ位相同期ループ回路
装置は、フラッシュアナログ・デジタル変換器（ＡＤ
Ｃ）４、デジタル位相検波装置５、デジタルループフィ
ルタ６、及び可変周波数発振器（ＶＦＯ）７を有する。
【００２０】ＡＤＣ４は、入力端子８においてアナログ
読み取り信号を受信し、クロック入力端子９で受信され
るクロック信号の立上りエッジにおける読み取り信号の
振幅を示すデジタル値ｙnを第１のデジタル線１０を介
して位相検波装 置５に与える。位相検波装置５は、計
算されたクロック信号の実位相と所望位相の差異を示す
位相誤差値Δτnを第２のデジタル線１１を介してデジ
タ ルループフィルタ６に与える。デジタルループフィ
ルタ６は、Δτnを処理 して、第３のデジタル線１２を
介して、フィルタされた位相誤差値をデジタル・アナロ
グ変換器７に与える。フィルタ６の周波数応答は、異な
るフィルタ係数を係数入力端子１３、１４に与えること
により変更される。ＶＦＯ７は、第３のデジタル線１２
において受信される信号に基づく位相及び周波数を有す
る制限信号をクロック線１５を介してＡＤＣ４のクロッ
ク入力端子９与える。
【００２１】図２において、ＶＦＯ磁界データ読み取り
信号２０は、ほぼ正弦曲線状のｘ電圧の振幅と２πｔ秒
の周期を有している。同図に示されるように、第１から
第８の理想サンプル点Ａ〜Ｈはπｔ／８から１５π／８
の間でπｔ／４間隔で点在する。従って、信号２０の周
期において８個のサンプル点が一定の間隔で形成されて
いる。
【００２２】ＶＦＯ磁界データ読み取り信号への位相ロ
ック及び周波数ロックにおいて、本発明の位相検波装置
５は「取得」モードに設定され、この取得モードにおい
て位相検波装置５は入力信号の振幅からサンプル時間ｔ
（ｔ＝ｎ）における入力信号の振幅への変遷傾向を検出
するために、下記の数式２の計算を実行する。
【００２３】 ｇｒａｄ＝ｓｉｇｎ（ｘn−ｘn-1） ....(2)
【００２４】ｘnはｔ＝ｎのときの理想サンプル値であ
り、ｘn-1は１つ前のサンプル 時間ｔ＝ｎ−１のとき
の理想サンプル値である。上記計算により、ｇｒａｄは
ｘn＞ｘn-1のとき＋１であり、ｘn＜ｘn-1のとき−１で
あり、ｘn＝ ｘn-1のときは０である。しかしこの
ような計算は、レベルＬ０、Ｌ３上の 理想サンプル点
のｇｒａｄが０であるときのレベルＬ１、Ｌ２上の理想
サンプル点に適応する。
【００２５】ｇｒａｄが０でないときは下記の数式３の
計算が実行される。
【００２６】Δτn ＝ｇｒａｄ（ｙn−ｘn） ....(3)
【００２７】Δτnはｔ＝ｎのときの位相誤差値であ
り、ｙnはｔ＝ｎのときのサンプ ル値であり、ｘn は
ｔ＝ｎのときの理想サンプル値である。
【００２８】ｇｒａｄが０に等しいとき、位相検波装置
５は下記の数式４に示されるように位相誤差値を計算す
る。
【００２９】Δτn ＝Δτn-1 ....(4)
【００３０】これら数式の結果が示すように、読み取り
信号２０の勾配が０でない全てのサンプル点、即ちサン
プル点Ａ、Ｄ、Ｅ、Ｈにおいて、位相誤差値は、ｔ＝ｎ
のときの実サンプル値と理想サンプル値との間の差異に
比例する。従って、新しい位相誤差値ΔτnはＶＦＯ磁
界データ読み取り信号２０の周期に おいて４回計算さ
れる。
【００３１】図３において、位相検波装置５の詳細が示
されている。第１のデジタル線１０及び第２のデジタル
線１１は６ビットデジタル線であり、ｙn及びΔτnは−
３２から＋３１の範囲において小数値を想定することが
可能である。
【００３２】デジタル線１０上のｙnはデータスライサ
２２によって検査され、ここで 理想サンプル値が検出
される。理想サンプル値の検出は、ｙnとスライサ閾 値
入力２３、２４、２５に与えられる３つの閾値とをデジ
タル式に比較することによって得られる。入力２３に与
えられる閾値はＬ０とＬ１の平均値に相当し、入力２４
に与えられる閾値はＬ１とＬ２の平均値に相当し、入力
２５に与えられる閾値はＬ２とＬ３の平均値に相当す
る。ｙnがどの閾値より 大きいかを判定することによ
り、データスライサ２２はｙnがＬ１、Ｌ２、 Ｌ３のレ
ベルの内どの値と最も近似するかを判定し、判定された
値をデジタル線２６にｘnとして与える。
【００３３】A あるいは、データスライサ２２は、先
行するクロック周期において受信されたｙnの値の情報
を利用して、読み取り信号２０の周期のどの点が現在の
サンプル値に関連するかを判定し、先行のｙnの値の補
外及び現在のｙnの 値の検査によりｘnを決定する。こ
のような選択肢を採用した場合、位相検 波装置５は雑
音の多い読み取り信号２０に対して誤ったｘnの値を検
出する ことがなくなる。
【００３４】デジタル線２６は、データスライサ２２に
よって与えられたｘnの値を減 算器２７、遅延レジスタ
２８、及び第２の減算器２９に送出する。
【００３５】減算器２７は、デジタル線１０で受信され
たｙnからデジタル線２６で受 信されたｘn をデジタル
方式で減算し、ｙn とｘn の差異値を求め、差異値ｙn
−ｘをデジタル線３０に与える。デジタルスイッチ３１
は、減算器２７からは差異値を、またインバータ３２か
らはこの差異値の逆転値を受信する。インバータ３２
は、デジタル線３０上の分岐３３からのｙn −ｘn の値
の標識を逆転し、その結果をデジタル線３４を介してデ
ジタルスイッチに与える。
【００３６】遅延レジスタ２８は、先行するクロック周
期におけるｘnの値、即ちｘn- 1 をデジタル線３５を介
して減算器２９に与え、ここでｘnからｘn-1が減 算さ
れる。この減算処理の結果である標識、即ち数式２の計
算結果は１つ前のサンプル値から理想サンプル値への変
遷傾向としてスイッチ３１のスイッチ制御入力に与えら
れる。従って、数式２の計算結果が正の値である場合、
デジタル線３０からｙ n −ｘn の値がデジタル線３６に
与えられ、また数式２の計算結果が負の値である場合、
ｙn −ｘn の逆転値がデジタル線３６に与えられる。こ
のように、スイッチ３１は、変遷傾向に基づく差異値に
作用し、数式３の計算を実行し、位相誤差値を与える。
ここでｘn −ｘn-1 の減算結果が０であるとき、即ち標
識がないとき、下記の説明から明らかであるように、ど
の信号がスイッチ３１のスイッチ入力に与えられるかは
重要ではない。
【００３７】減算器２９は、デジタル線２６上で受信さ
れたｘnの値とＬ０の値を比較 し、２つの値が同一であ
るとき、論理１信号を出力３７に与え、またｘnの 値と
Ｌ３の値を比較し、２つの値が同一であるとき、論理１
信号を第２の出力３８に与える。また、データスライサ
２２が上記で説明した型のものである場合、減算器２９
は、またｘnの値とｘn-1の値を比較し、２つの値が同
一であるとき、論理１信号を出力３９に与える。ｏｒゲ
ート４０は、論理１信号が出力３７、３８、３９の何れ
かにおいて検出された場合には、論理１信号を与え、そ
の他の場合には、論理０信号を与える。
【００３８】ｏｒゲート４０の出力線４１は、デジタル
スイッチ４２の出力制御入力に接続している。出力線４
１に論理０信号が存在するとき、数式３の計算結果であ
るデジタル線３６の値は、Δτnとしてデジタルスイッ
チ４２の出力デ ジタル線１１に送出される。xn ＝Ｌ０
またはＬ３であるとき、またはxn- 1＝x n-1であると
き、出力線４１上の論理１信号により、デジタルスイッ
チ４２は、遅延レジスタ４３、二分割装置４４、及び
デジタルスイッチ４５を含む帰還回路によって与えられ
る値をΔτnとして出力デジタル線１１に 送出する。遅
延レジスタ４３は、デジタル線１１からΔτnの値を受
信し、 先行するクロック周期のΔτnの値、即ちΔτ
n-1の値をデジタル線４６を 介してスイッチ４５の入
力及び二分割装置４４の入力に与える。二分割装置４４
は、Δτnの半分の値をデジタル線４７を介してスイッ
チ４５の第２の 入力に与える。
【００３９】スイッチ４５が、デジタル線４８を介して
スイッチ４２の第２の入力に二分割装置４４からの値を
与えるか、遅延レジスタ４３からの値を与えるかは、ス
イッチ４５の制御スイッチ入力に与えられる論理信号に
よって決まる。ここで、モード装置（図示されない）
が、図１に示される位相同期ループ回路装置において、
取得モードのときに論理１信号をスイッチ４５のスイッ
チ制御入力に与え、それにより遅延レジスタ４３の出力
値をスイッチ４２に与え、またトラックモードのときに
論理０信号をスイッチ４５の制御入力に与えることが望
ましい。
【００４０】
【発明の効果】このように、本発明においては、xn ＝
Ｌ０、Ｌ３であるとき、またはx n-1＝x n-1であると
き、Δτnの値が先行するクロック周期から保持され
ているため、ＶＦＯ磁界データを読み取るときに高速ロ
ックが可能となる。またトラックモードのとき、先行す
るクロック周期からのΔτnの保持は、 読み取り信号が
多くの連続する近似ビットを有している場合に、位相同
期ループ回路装置の非ロック状態の原因となり得る。こ
のような状態を回避するため、モード装置（図示されな
い）は、デジタルスイッチ４２を切替え、二分割装置４
４からの値を受信する。このように、Δτnの有効値、
即ちｏｒ ゲート４０が論理０出力信号を与えるときの
先行のサンプル値から計算される値は、Δτnの値が最
終的に０になるか、Δτnの有効値が実現するまで サ
ンプル時間毎に連続して二分割される。
【図面の簡単な説明】
【図１】本発明による位相検波装置を含んだデジタル位
相同期ループ回路装置を示す図である。
【図２】アナログＶＦＯ磁界データ読み取り信号及び対
応する理想サンプル点を示す図である。
【図３】図１に示される位相検波装置を示す図である。
【符号の説明】
４ アナログ・デジタル変換器（ＡＤＣ） ５ 位相検波装置 ６ デジタルループフィルタ ７ 可変周波数発振器（ＶＦＯ） ７Ａ デジタル・アナログ変換器（ＤＡＣ） ８、９ 入力端子 １３、１４ 係数入力端子 １５ クロック線 ２０ 読み取り信号 ２２ データスライサ ２３〜２５ スライサ閾値入力 １０〜１２、２６、３０、３４、３５、３６、４１、４
６、４７、４８ デジタル線 ２７、２９ 減算器 ２８、４３ 遅延レジスタ ３１、４２、４５ デジタルスイッチ ３２ インバータ ３３ 分岐 ４０ ｏｒゲート ３７〜３９ 出力 ４４ 二分割装置
【手続補正書】
【提出日】平成１１年２月９日（１９９９．２．９）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ステファン ウイリアムズ イギリス，エム45 ７エスジー マンチェ スター，ホワイトフィールド，リリー ヒ ル ストリート 106

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 局部発振信号とＰＲ（ａ、ｂ、ａ）チャ
    ンネル上で受信される入力信号との間の相対位相による
    位相誤差値を検出し、前記チャンネルにおいて受信され
    る信号が一定の間隔でサンプルされ、前記間隔が前記局
    部発振信号によって決まる位相検波装置において、 サンプル点の理想サンプル値を選択する理想サンプル値
    選択手段と、 前記サンプル点の理想サンプル値と実サンプル値との差
    異を示す差異値を検出する差異値検出手段と、 １つ前のサンプル点の理想サンプル値から前記理想サン
    プル値への変遷傾向を検出する変遷傾向検出手段と、 前記変遷傾向検出手段により検出された変遷傾向と前記
    差異値に基づいて前記位相誤差値を検出する位相誤差値
    検出手段とを有することを特徴とする位相検波装置。
  2. 【請求項２】 前記差異値の標識は前記変遷傾向に基づ
    いて処理されることを特徴とする請求項１記載の位相検
    波装置。
  3. 【請求項３】 前記理想サンプル値が最小理想サンプル
    値または最大理想サンプル値と等しいとき、先行の位相
    誤差値をサンプル点の位相誤差値として選択する手段を
    さらに有することを特徴とする請求項１または２に記載
    の位相検波装置。
  4. 【請求項４】 トラックモードのとき、及び前記理想サ
    ンプル値が最小理想サンプル値または最大理想サンプル
    値と等しいとき、先行の位相誤差値の所定の一部分を前
    記位相誤差値として選択する手段をさらに有することを
    特徴とする請求項３記載の位相検波装置。
  5. 【請求項５】 先行の位相誤差値の前記所定の一部分が
    ２分の１であることを特徴とする請求項４記載の位相検
    波装置。
  6. 【請求項６】 前記位相誤差値の大きさと前記差異値の
    大きさが同一であることを特徴とする請求項１から３の
    何れかに記載の位相検波装置。
  7. 【請求項７】 局部発振信号とＰＲ（ａ、ｂ、ａ）チャ
    ンネル上で受信される入力信号との間の相対位相による
    位相誤差値を検出し、前記チャンネルにおいて受信され
    る信号が一定の間隔でサンプルされ、前記間隔が前記局
    部発振信号によって決まる位相検波方法において、 サンプル点の理想サンプル値を選択する理想サンプル値
    選択工程と、____ 前記サンプル点の理想サンプル値と
    実サンプル値との差異を示す差異値を検出する差異値検
    出工程と、 １つ前のサンプル点の理想サンプル値から前記理想サン
    プル値への変遷傾向を検出する変遷傾向検出工程と、 前記変遷傾向検出工程により検出された変遷傾向と前記
    差異値に基づいて前記位相誤差値を検出する位相誤差値
    検出工程とを有することを特徴とする位相検波方法。
  8. 【請求項８】 前記差異値の標識は前記変遷傾向に基づ
    いて処理されることを特徴とする請求項７記載の位相検
    波方法。
  9. 【請求項９】 前記理想サンプル値が最小理想サンプル
    値または最大理想サンプル値と等しいとき、先行の位相
    誤差値をサンプル点の位相誤差値として選択する工程を
    さらに有することを特徴とする請求項７または８に記載
    の位相検波方法。
  10. 【請求項１０】 トラックモードのとき、及び前記理想
    サンプル値が最小理想サンプル値または最大理想サンプ
    ル値と等しいとき、先行の位相誤差値の所定の一部分を
    前記位相誤差値として選択する工程をさらに有すること
    を特徴とする請求項９記載の位相検波方法。
  11. 【請求項１１】 前記先行の位相誤差値の所定の一部分
    が２分の１であることを特徴とする請求項１０記載の位
    相検波方法。
  12. 【請求項１２】 前記位相誤差値の大きさと前記差異値
    の大きさが同一であることを特徴とする請求項７から９
    の何れかに記載の位相検波方法。
  13. 【請求項１３】 請求項１から６の何れかに記載の位相
    検波装置を含む位相同期ループ回路装置。
JP10371752A 1998-01-09 1998-12-28 位相検波装置及び方法、及び位相同期ル―プ回路装置 Pending JP2000004148A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9800351.0 1998-01-09
GB9800351A GB2333916B (en) 1998-01-09 1998-01-09 A phase detector

Publications (1)

Publication Number Publication Date
JP2000004148A true JP2000004148A (ja) 2000-01-07

Family

ID=10824984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10371752A Pending JP2000004148A (ja) 1998-01-09 1998-12-28 位相検波装置及び方法、及び位相同期ル―プ回路装置

Country Status (5)

Country Link
US (1) US6114879A (ja)
JP (1) JP2000004148A (ja)
CA (1) CA2258655A1 (ja)
GB (1) GB2333916B (ja)
SE (1) SE9804603L (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535218A (ja) * 2002-08-01 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 入力信号間の差を選択する位相検出器
CN102809690A (zh) * 2012-08-14 2012-12-05 常州大学 一种发射极耦合正弦积分鉴相器及检测方法
CN105486922A (zh) * 2014-10-13 2016-04-13 北京自动化控制设备研究所 一种基于新型延时链架构的相位检测实现方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570944B2 (en) 2001-06-25 2003-05-27 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
US7430239B2 (en) * 2001-11-30 2008-09-30 Koninklijke Philips Electronics N.V. Bit-detection arrangement and apparatus for reproducing information
JP4145583B2 (ja) * 2002-07-02 2008-09-03 シャープ株式会社 信号伝送方法、信号伝送システム、論理回路、及び液晶駆動装置
DE60206150T2 (de) * 2002-07-12 2006-01-26 Alcatel Eingangsschaltung für einen Multiplexer mit einem DLL Phasendetektor
NZ524537A (en) * 2003-03-04 2005-08-26 Tait Electronics Ltd Improvements relating to frequency and/or phase lock loops
US7772896B2 (en) * 2007-03-26 2010-08-10 Keymile Gmbh Method for generating a clock frequency
US8159887B2 (en) * 2007-04-19 2012-04-17 Rambus Inc. Clock synchronization in a memory system
CN101842987B (zh) * 2007-11-12 2013-11-06 松下电器产业株式会社 Pll电路和使用该pll电路的角速度传感器
US8189726B2 (en) * 2008-03-05 2012-05-29 Qimonda Ag Methods and apparatus for operating a digital communications interface

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488294A (en) * 1982-03-30 1984-12-11 At&T Bell Laboratories Establishing and supporting data traffic in private branch exchanges
US5757868A (en) * 1994-02-16 1998-05-26 Motorola, Inc. Digital phase detector with integrated phase detection
US5956379A (en) * 1997-06-11 1999-09-21 Ag Communication Systems Corporation Digital phase lock detector and low-pass filter selector
US5883536A (en) * 1997-06-12 1999-03-16 Hewlett-Packard Company Digital phase detector device ultilizing dither generator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535218A (ja) * 2002-08-01 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 入力信号間の差を選択する位相検出器
CN102809690A (zh) * 2012-08-14 2012-12-05 常州大学 一种发射极耦合正弦积分鉴相器及检测方法
CN105486922A (zh) * 2014-10-13 2016-04-13 北京自动化控制设备研究所 一种基于新型延时链架构的相位检测实现方法

Also Published As

Publication number Publication date
GB2333916A (en) 1999-08-04
US6114879A (en) 2000-09-05
CA2258655A1 (en) 1999-07-09
GB2333916B (en) 2001-08-01
SE9804603D0 (sv) 1998-12-30
SE9804603L (sv) 1999-07-10
GB9800351D0 (en) 1998-03-04

Similar Documents

Publication Publication Date Title
US5870591A (en) A/D with digital PLL
WO2000000975A1 (fr) Circuit a boucle a phase asservie
KR0135978B1 (ko) 위상 고정루프 회로 및 그러한 회로를 구비한 비트 검출장치
JP2000004148A (ja) 位相検波装置及び方法、及び位相同期ル―プ回路装置
US6492929B1 (en) Analogue to digital converter and method of analogue to digital conversion with non-uniform sampling
JP2000121387A (ja) サイン出力信号を送信する位置発信装置の位相角検出方法
US4626933A (en) Method and apparatus for qualifying data
EP1017053A3 (en) Data reproduction apparatus for optical disc system
JPH11261413A (ja) 位相検波装置及び方法、及び位相同期ル―プ回路装置
US20080008067A1 (en) Pll circuit operating based on output of delta-sigma modulator, and optical disk device including pll circuit
JPH057154A (ja) Ａ／ｄ変換回路
US7257066B2 (en) Data defect detection using soft decision result
US6608871B2 (en) Data slicers
US7423948B2 (en) Phase error detecting circuit and synchronization clock extraction circuit
JPS63100381A (ja) 位相検出装置
EP0300826B1 (en) Digital data detector
JP2002008322A (ja) クロック抽出回路
JP2002519803A (ja) 記憶技術における読み出しチャネルのシンボル間干渉の適応的、選択的なキャンセル
KR20010067399A (ko) 디지털 시스템을 위한 효율적인 아날로그 디지탈 변환기
US5793825A (en) Method and apparatus for extending an operating frequency range of an instantaneous phase-frequency detector
GB2334839A (en) A gain control arrangement for an optical data carrier using envelope determination from samples and comparison with a desired envelope
JPH09247137A (ja) 位相誤差検出回路及びデジタルｐｌｌ回路
JP2003505913A (ja) アナログ−デジタル変換器
US7154424B2 (en) Digital equalization apparatus
JP4717991B2 (ja) 位相算出装置及び位相算出装置の試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513