ITTO980167A1

ITTO980167A1 - Generatore di fasi di tensione con aumentata capacita' di pilotaggio

Info

Publication number: ITTO980167A1
Application number: IT98TO000167A
Authority: IT
Inventors: Maurizio Gaibotti; Carmela Calafato
Original assignee: Sgs Thomson Microelectronics
Priority date: 1998-02-27
Filing date: 1998-02-27
Publication date: 1999-08-27
Also published as: US6198672B1; IT1302081B1

Description

Descrizione del brevetto per invenzione industriale dal titolo:

GENERATORE DI FASI DI TENSIONE CON AUMENTATA CAPACITA’ DI PILOTAGGIO

RIASSUNTO

Generatore di fasi di tensione, in particolare utilizzato per pilotare survoltori in condizioni di alimentazione a bassa tensione in circuiti integrati, del tipo che genera una fase di tensione normale (FX), una fase di tensione normale negata (FN), una fase di tensione survoltata (FBX), una fase di tensione survoltata negata (FBN), e fa uso di circuiti di pilotaggio per fornire la fase di tensione normale (FX) e la fase di tensione normale negata (FN) a dei rispettivi nodi di uscita (FX OUT, FN OUT). Secondo l’invenzione i circuiti di pilotaggio (6,6’) della fase di tensione normale (FX) e della fase di tensione negata (FN) sono pilotati attraverso fasi di tensione addizionali a tensione survoltata (HFX, HFN).

DESCRIZIONE

La presente invenzione riguarda un generatore di fasi di tensione utilizzato per esempio in un circuito di memoria per pilotare survoltori in condizioni di alimentazione a bassa tensione in circuiti integrati.

Nei circuiti integrati, e, in particolare, nei circuiti di memoria, vengono impiegati survoltori, ovvero circuiti per sopralevare la tensione oltre la tensione di alimentazione, per applicazioni che solitamente riguardano il pilotaggio delle righe delle matrici di memoria, le cosiddette ‘wordlines’.

I survoltori agiscono caricando capacitivamente dei nodi interni ai loro circuiti con una pluralità di segnali di tensione che hanno una determinata scansione temporale. Detti segnali di tensione hanno la medesima ampiezza, ma differente sfasamento temporale, sicché vengono comunemente definiti fasi di tensione. Dette fasi di tensione vengono generate da appositi generatori di fasi di tensione.

Un generatore di fasi di tensione per tale scopo può per esempio generare quattro fasi di tensione, due di ampiezza pari alla tensione di alimentazione e due di ampiezza maggiore, ottenute mediante un cosiddetto circuito di innalzamento di tensione o ’bootstrap'. Di solito tale ampiezza maggiore corrisponde a quasi il doppio dell’ampiezza della tensione di alimentazione. Le fasi di tensione a tensione maggiore vengono dette rialzate o survoltate o anche ‘boosted’.

In figura la è rappresentato un generatore di fasi di tensione 4 secondo l’arte nota. Esso si compone di un circuito di memoria temporanea o latch bistabile LTH, controllato da segnali di controllo STI e ST2, che scandisce una fase di tensione normale FX, ovvero un segnale con l’ampiezza della tensione di alimentazione VDD e una fase di tensione normale negata FN, cioè in opposizione di fase alla fase di tensione normale FX. Sono previsti poi dei circuiti di innalzamento di tensione o bootstrap BT per produrre una fase di tensione survoltata FBX, cui cioè è associata un’ampiezza maggiore della tensione di alimentazione VDD, e una fase di tensione survoltata negata FBN, in seguito al ricevimento della fase di tensione normale FX e della fase di tensione normale negata FN. L’avanzamento della fase di tensione normale FX e della fase di tensione normale negata FN verso i circuiti di innalzamento di tensione BT è regolato da un segnale di orologio CK e da un segnale di orologio negato CKN, che sono quelli principali del circuito integrato. Le quattro fasi di tensione sopradescritte sono rappresentate nel diagramma di figura 2. Il generatore di fasi di tensione 4 pilota un circuito survoltore 1, descritto più in dettaglio, in figura 1 b. Detto circuito survoltore 1 è costituito da due stadi, SI e S2 ed è atto a ricevere a un ingresso IN un segnale a tensione di alimentazione e a fornire a una sua uscita OUT un segnale a tensione rialzata. Detto circuito survoltore 1 può essere uno di parecchi stadi che successivamente elevano la tensione fino al valore desiderato. Detto circuito survoltore 1 sostanzialmente è pilotato dalle quattro fasi di tensione FX, FN, FBX, FBN, generate dal generatore di fasi di tensione 4 di figura la.

Le due fasi di tensione normali, FX e FN, sono generalmente soggette a forti richieste di corrente durante i trasferimenti di carica da uno stadio all’altro del survoltore 1, a differenza della fasi di tensione survoltate, che servono primariamente per evitare gli effetti di soglia dei transistori di trasferimento MI e M2, responsabili del trasferimento di carico da uno stadio all’altro; la soluzione classica secondo l'arte nota è di interporre sulle fasi di tensione normali FX e FN in uscita dal circuito generatore di fasi di tensione 4 degli stadi di pilotaggio 5 ad alta capacità di pilotaggio, ovvero in grado di fornire una grande corrente, realizzati tramite circuiti invertitori, opportunamente dimensionati, comprendenti cioè una coppia di transistori aventi un elevato rapporto fra larghezza e lunghezza di canale, il cosiddetto fattore di forma, e quindi in grado di fornire un’elevata corrente. Tale dimensionamento del fattore di forma, però, tende ad aumentare il picco di corrente assorbito dal circuito invertitore durante le commutazioni. Ciò, oltre ad aumentare il consumo del circuito invertitore, può generare rumore di alimentazione non gradito. L’inconveniente dell’uso dei circuiti invertitori risiede perciò nel fatto che non è possibile aumentare indiscriminatamente il fattore di forma dei transistori che li compongono per soddisfare qualsiasi capacità di pilotaggio, in quanto aumenta anche la corrente assorbita durante le commutazioni.

La presente invenzione si propone di risolvere gli inconvenienti sopra citati e di indicare un generatore di fasi di tensione di realizzazione più efficiente e migliorata.

In tale ambito, scopo principale della presente invenzione è quello di indicare un circuito generatore di fasi di tensione in grado di fornire fasi di tensione normali con elevata capacità di pilotaggio, senza fare uso di un circuito invertitore di grandi dimensioni.

A questo scopo l'invenzione ha per oggetto un circuito generatore di fasi di tensione avente le caratteristiche descritte nella rivendicazione 1 allegata. Per raggiungere tali scopi, formano oggetto della presente invenzione un circuito generatore di fasi di tensione incorporanti le caratteristiche delle rivendicazioni allegate, che formano parte integrante della presente descrizione.

Ulteriori scopi, caratteristiche e vantaggi della presente invenzione risulteranno chiari dalla descrizione particolareggiata che segue e dai disegni annessi, forniti a puro titolo di esempio esplicativo e non limitativo, in cui:

- la figura la rappresenta lo schema di principio di un generatore di fasi di tensione noto connesso a un circuito survoltore noto;

- la figura lb rappresenta in dettaglio il circuito survoltore di figura la;

- la figura 2 rappresenta l’andamento delle fasi di tensione generate dal generatore di fasi di tensione di figura 1 a;

- la figura 3 mostra l’andamento di fasi di tensione addizionali da impiegare nel generatore di fasi di tensione secondo l'invenzione;

- la figura 4 mostra un generatore di fasi di tensione secondo l’invenzione;

Per aumentare la capacità di pilotaggio delle fasi di tensione normali FX e FN, senza dover ricorrere ad un eccessivo dimensionamento dei circuiti di pilotaggio ('driver'), l'invenzione propone di generare due fasi di tensione addizionali HFX e HFN, il cui andamento si può apprezzare nella figura 3. In detta figura 3 la fase di tensione addizionale HFX è mostrata insieme alla fase di tensione normale corrispondente FX, mentre la fase di tensione addizionale HFN in opposizione di fase è mostrata insieme alla fase di tensione normale FN. Dette fasi di tensione addizionali HFX e HFN coincidono sostanzialmente per ampiezza di tensione con le fasi di tensione survoltate FBX e FBN.

In figura 4 è riportato il generatore di fasi di tensione 4 in connessione a un circuito di pilotaggio DR secondo l’invenzione.

Essendo il circuito simmetrico, si farà riferimento alla sola fase di tensione normale FX e ciò che vien detto vale anche per l'altra fase di tensione normale negata FN. La fase di tensione addizionale HFX è ricavata dal latch bistabile LTH, tramite innalzamento di tensione ottenuto per mezzo di un circuito di innalzamento di tensione BT’ sostanzialmente analogo al circuito di innalzamento di tensione BT rappresentato in figura 1.

E’ quindi previsto uno stadio di pilotaggio 6 che si compone di un transistore M5, MOS del tipo a canale n, che è dimensionato con un fattore di forma tale da conferirigli un’elevata capacità di pilotaggio, detto transistore M5 essendo connesso con il proprio drain alla tensione di alimentazione VDD e con il source a un nodo di uscita FX OUT, cui è connesso il drain di un transistore M6, analogo al transistore M5. Sul nodo FX OUT, giunge inoltre la fase di tensione normale FX. Il transistore M5 riceve sul suo gate quale segnale di controllo la fase di tensione addizionale HFX, mentre il transistore M6 riceve sul suo gate quale segnale di controllo la fase di tensione addizionale HFN. Un circuito di pilotaggio 6’, duale del circuito di pilotaggio 6, è previsto per il pilotaggio della fase di tensione normale negata FN, comprendente transistori M5’ e M6’.

Detta fase di tensione addizionale HFX dunque consente, tramite il transistore M5, di portare il nodo d'uscita FX OUT al valore della tensione di alimentazione VDD. Poiché la fase di tensione addizionale HFX è di valore superiore alla tensione di alimentazione VDD, è possibile comandare efficacemente un transistore M5, dotato di elevata capacità di pilotaggio, cioè dimensionato in modo da fornire una grossa corrente. Ci si riduce cioè vantaggiosamente al solo problema di applicare una convenientemente elevata tensione di gate, vale a dire la fase di tensione addizionale HFX, al transistore M5 per originare la corrente di pilotaggio desiderata. Il transistore M5, qunado viene portato in conduzione dalla fase di tensione addizionale HFX, espleta quindi una semplice azione di pull-up sull’uscita FX OUT, fornendo nel contempo una elevata corrente, senza doversi confrontare con i problemi di assorbimento di corrente introdotti dai circuiti invertitori 5 nelle commutazioni.

Quando il transistore M5 pilota l’uscita FX OUT con una fase di tensione normale FX ad alta capacità di pilotaggio, il transistore M6’ appartenente al circuito di pilotaggio 6’ mantiene l'altro nodo d'uscita FN OUT a massa, espletando quindi un’azione di pull-down su detto nodo di uscita FN_OUT.

Dalla descrizione effettuata risultano pertanto chiare le caratteristiche della presente invenzione, cosi come chiari risultano i suoi vantaggi.

Il circuito di pilotaggio secondo l’invenzione consente di risolvere il problema del pilotaggio delle due fasi di tensione normali FX e FN senza dover introdurre dei circuiti invertitori quali driver di dimensioni eccessive, evitando un picco di corrente eccessivo in commutazione, che potrebbe portare ad un rumore di alimentazione pericoloso, particolarmente quando si usino basse tensioni di alimentazione.

Il circuito di pilotaggio secondo Γ invenzione vantaggiosamente prevede invece di utilizzare uno stadio di pilotaggio che consiste sostanzialmente di un unico transistore a canale n che, avendo un’elevata tensione applicata al suo elettrodo di gate, può fornire un’elevata corrente di pilotaggio quanto lo permette il suo fattore di forma, senza dover tener conto di ulteriori fenomeni.

E' chiaro che numerose varianti sono possibili per l'uomo del ramo al circuito generatorei di fasi di tensione secondo l'invenzione descritto come esempio, senza per questo uscire dai principi di novità insiti nell'idea inventiva, cosi come è chiaro che nella sua pratica attuazione le forme dei dettagli illustrati potranno essere diverse, e gli stessi potranno essere sostituiti con degli elementi tecnicamente equivalenti.

Claims

RIVENDICAZIONI 1. Generatore di fasi di tensione, in particolare utilizzato per pilotare survoltori in condizioni di alimentazione a bassa tensione in circuiti integrati, del tipo che genera una fase di tensione normale (FX), una fase di tensione normale negata (FN), una fase di tensione survoltata (FBX), una fase di tensione survoltata negata (FBN), e fa uso di circuiti di pilotaggio per fornire la fase di tensione normale (FX) e la fase di tensione normale negata (FN) a dei rispettivi nodi di uscita (FX OUT, FN OUT) caratterizzato dal fatto che i circuiti di pilotaggio (6,6’) della fase di tensione normale (FX) e della fase di tensione normale negata (FN) sono pilotati attraverso fasi di tensione addizionali a tensione survoltata (HFX, HFN).
2. Generatore di fasi di tensione secondo la rivendicazione 1 caratterizzato dal fatto che le fasi di tensione addizionali a tensione survoltate (HFX, HFN) sono derivate dal generatore di fasi di tensione (4) stesso attraverso mezzi di innalzamento di tensione (BT).
3. Generatore di fasi di tensione, secondo la rivendicazione 2, caratterizzato dal fatto che i circuiti di pilotaggio (6,6’) comprendono mezzi di pull-up alla tensione di alimentazione (M5,M5’) connessi ai nodi di uscita (FX OUT, FN_OUT).
4. Generatore di fasi di tensione, secondo la rivendicazione 3, caratterizzato dal fatto che detti mezzi di pull-up alla tensione di alimentazione (M5,M5’) sono transistori MOS, il cui elettrodo di drain è connesso alla tensione di alimentazione (VDD), l’elettrodo di source è connesso al nodo di uscita (FX_OUT, FN OUT), l’elettrodo di gate è connesso alla fase di tensione addizionale a tensione survoltata (HFX, HFN).
5. Generatore di fasi di tensione, secondo la rivendicazione 3, caratterizzato dal fatto che i circuiti di pilotaggio (6,6’) comprendono inoltre dei mezzi di pull-down alla tensione di massa (M6, M6') connessi ai nodi di uscita (FX OUT, FN OUT).
6. Generatore di fasi di tensione, secondo la rivendicazione 5, caratterizzato dal fatto che detti mezzi di pull-down alla tensione di massa (M6, M6’) sono transistori MOS, il cui elettrodo di source è connesso alla tensione di massa (VDD), l’elettrodo di drain è connesso al nodo di uscita (FX OUT, FN OUT), l’elettrodo di gate è connesso alla fase di tensione addizionale a tensione survoltata (HFX,HFN) non connessa al rispettivo mezzo di pull-up alla tensione di alimentazione (M5, M5’).
7. Generatore di fasi di tensione, secondo la rivendicazione 2, caratterizzato dal fatto che i mezzi di innalzamento di tensione (BT') prelevano le fasi di tensione normali (FX, FN) da un circuito di memoria temporanea (LTH) compreso nel generatore di fasi di tensione (4) per generare le fasi di tensione addizionali a tensione survoltata (HFX, HFN).
8. Generatore di fasi di tensione, quale risulta dagli insegnamenti della presente descrizione e dai disegni annessi.