ITTO20120559A1 - Dispositivo di memoria non volatile con celle di memoria a singolo strato di polisilicio - Google Patents
Dispositivo di memoria non volatile con celle di memoria a singolo strato di polisilicio Download PDFInfo
- Publication number
- ITTO20120559A1 ITTO20120559A1 IT000559A ITTO20120559A ITTO20120559A1 IT TO20120559 A1 ITTO20120559 A1 IT TO20120559A1 IT 000559 A IT000559 A IT 000559A IT TO20120559 A ITTO20120559 A IT TO20120559A IT TO20120559 A1 ITTO20120559 A1 IT TO20120559A1
- Authority
- IT
- Italy
- Prior art keywords
- region
- well
- voltage
- floating gate
- conduction
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 132
- 239000002356 single layer Substances 0.000 title description 3
- 238000007667 floating Methods 0.000 claims description 81
- 239000011159 matrix material Substances 0.000 claims description 29
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 2
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 17
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 244000045947 parasite Species 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- XULSCZPZVQIMFM-IPZQJPLYSA-N odevixibat Chemical compound C12=CC(SC)=C(OCC(=O)N[C@@H](C(=O)N[C@@H](CC)C(O)=O)C=3C=CC(O)=CC=3)C=C2S(=O)(=O)NC(CCCC)(CCCC)CN1C1=CC=CC=C1 XULSCZPZVQIMFM-IPZQJPLYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
DESCRIZIONE
“DISPOSITIVO DI MEMORIA NON VOLATILE CON CELLE DI MEMORIA A SINGOLO STRATO DI POLISILICIOâ€
La presente invenzione à ̈ relativa a un dispositivo di memoria non volatile con celle di memoria a singolo strato di polisilicio.
Come à ̈ noto, numerosi dispositivi elettronici integrati richiedono l’impiego di una certa quantità di memoria non volatile. Di norma, la memoria non volatile à ̈ disponibile in banchi o schede autonomi, esterni rispetto alle piastrine (“chip†) in cui sono integrate le funzioni di controllo ed elaborazione dei dispositivi. In molti casi, tuttavia, le unità di elaborazione devono essere provviste di memoria non volatile interna (“embedded†), integrata nelle stesse piastrine.
La struttura delle normali celle di memoria non volatile autonome rende però problematica l’integrazione nei processi di fabbricazione CMOS largamente sfruttati per realizzare i componenti di elaborazione e controllo. In particolare, le celle a porta flottante richiedono normalmente un livello di polisilicio aggiuntivo rispetto ai flussi di processo CMOS. Il maggior numero di fasi di lavorazione e di maschere rappresenta un aggravio di costo ingiustificato, specie se si considera che la memoria non volatile integrata richiesta spesso à ̈ modesta.
Sono state perciò messe a punto celle di memoria non volatili con architetture differenti, in cui la porta flottante e le regioni di porta di tutti gli altri transistori integrati sono realizzate da uno stesso strato di polisilicio. In questo modo, si evitano fasi e maschere aggiuntive e l’integrazione nel flusso di processo CMOS à ̈ molto più agevole.
La soluzione più comunemente impiegata à ̈ rappresentata dalle celle di memoria non volatile Cost-Effective, che utilizzano ciascuna un primo transistore MOS di selezione, un secondo transistore MOS per le operazioni di programmazione, cancellazione e lettura e un terzo transistore MOS per accoppiare capacitivamente la porta flottante con una regione o una linea di controllo. Le programmazione di celle Cost-Effective viene effettuata mediante iniezione di elettroni caldi, mentre la cancellazione sfrutta l’effetto Fowler-Nordheim. Celle di memoria di questo tipo privilegiano la velocità di programmazione, ma penalizzano sia il consumo di corrente, che à ̈ piuttosto elevato, sia l’area occupata. Inoltre, il massimo numero di cicli di programmazione cancellazione à ̈ piuttosto limitato e molto inferiore rispetto alle celle delle memorie non volatili autonome.
Le celle di memoria Fowler-Nordheim sfruttano l’effetto omonimo tanto per la programmazione, quanto per la cancellazione. Il fatto di non ricorrere all’iniezione di elettroni caldi permette di ridurre i consumi in fase di programmazione rispetto alle celle Cost-Effective. Le celle Fowler-Nordheim consentono di raggiungere un maggiore livello di parallelismo in fase di programmazione e sono più robuste dal punto di vista del massimo numero di cicli di programmazione e cancellazione. Tuttavia, l’area occupata à ̈ ancora piuttosto elevata e non si discosta in modo significativo rispetto alle celle Cost-Effective che sfruttano l’iniezione di elettroni caldi.
Per ovviare a questo inconveniente, sono state proposte celle di memoria Fowler-Nordheim modificate, in cui però la riduzione di area occupata va a scapito della robustezza ai cicli di programmazione e cancellazione.
Scopo della presente invenzione à ̈ fornire un dispositivo di memoria non volatile che sia privo delle limitazioni descritte e, in particolare, permetta di coniugare elevata robustezza ai cicli di programmazione e cancellazione e bassa area occupata.
Secondo la presente invenzione viene realizzato un dispositivo di memoria come definito nella rivendicazione 1.
Per una migliore comprensione dell’invenzione, ne verrà ora descritta una forma di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra uno schema a blocchi di un dispositivo di memoria non volatile in accordo a una forma di realizzazione della presente invenzione;
- la figura 2 à ̈ una vista in pianta dall’alto di una porzione di una matrice di memoria, incorporata nel dispositivo di figura 1;
- la figura 3 Ã ̈ una prima sezione trasversale attraverso la matrice di memoria non volatile di figura 2, presa lungo la linea III-III di figura 2;
- la figura 4 Ã ̈ una seconda sezione trasversale attraverso la matrice di memoria di figura 2, presa lungo la linea IV-IV di figura 2;
- la figura 5 Ã ̈ una terza sezione trasversale attraverso la matrice di memoria di figura 2, presa lungo la linea V-V di figura 2;
- la figura 6 Ã ̈ una quarta sezione trasversale attraverso la matrice di memoria di figura 2, presa lungo la linea VI-VI di figura 2;
- la figura 7 Ã ̈ una quinta sezione trasversale attraverso la matrice di memoria di figura 2, presa lungo la linea VII-VII di figura 2;
- la figura 8 mostra un particolare ingrandito della vista di figura 3;
- la figura 9 mostra un particolare ingrandito della vista di figura 4;
- la figura 10 mostra uno schema elettrico semplificato di una cella di memoria non volatile incorporata nella matrice di memoria di figura 2;
- la figura 11a mostra una prima sezione trasversale di una cella di memoria della matrice di figura 2, in una prima condizione operativa;
- la figura 11b mostra una seconda sezione trasversale della cella di memoria di figura 11a, nella prima condizione operativa;
- la figura 11c mostra una terza sezione trasversale della cella di memoria di figura 11a, nella prima condizione operativa;
- la figura 11d mostra una prima sezione trasversale di un’ulteriore cella di memoria della matrice di figura 2, nella prima condizione operativa;
- la figura 11e mostra una seconda sezione trasversale della cella di memoria di figura 11d, nella prima condizione operativa;
- la figura 11f mostra una terza sezione trasversale della cella di memoria di figura 11d, nella prima condizione operativa;
- la figura 12 Ã ̈ uno schema elettrico semplificato relativo alla celle di memoria delle figure 11a-11c nella prima condizione operativa;
- la figura 13a mostra una prima sezione trasversale di una cella di memoria della matrice di figura 2, in una seconda condizione operativa;
- la figura 13b mostra una seconda sezione trasversale della cella di memoria di figura 13a, nella seconda condizione operativa;
- la figura 13c mostra una terza sezione trasversale della cella di memoria di figura 13a, nella seconda condizione operativa;
- la figura 13d mostra una prima sezione trasversale di un’ulteriore cella di memoria della matrice di figura 2, nella seconda condizione operativa;
- la figura 13e mostra una seconda sezione trasversale della cella di memoria di figura 13d, nella seconda condizione operativa;
- la figura 13f mostra una terza sezione trasversale della cella di memoria di figura 13d, nella seconda condizione operativa;
- la figura 14 Ã ̈ uno schema elettrico semplificato relativo alla celle di memoria delle figure 13a-13c nella seconda condizione operativa;
- la figura 15a mostra una prima sezione trasversale di una cella di memoria della matrice di figura 2, in una terza condizione operativa;
- la figura 15b mostra una seconda sezione trasversale della cella di memoria di figura 15a, nella terza condizione operativa;
- la figura 15c mostra una terza sezione trasversale della cella di memoria di figura 15a, nella terza condizione operativa;
- la figura 15d mostra una prima sezione trasversale di un’ulteriore cella di memoria della matrice di figura 2, nella terza condizione operativa;
- la figura 15e mostra una seconda sezione trasversale della cella di memoria di figura 15d, nella terza condizione operativa; e
- la figura 15f mostra una terza sezione trasversale della cella di memoria di figura 15d, nella terza condizione operativa.
Con riferimento alla figura 1, un dispositivo di memoria non volatile a singolo strato di polisilicio à ̈ indicato con il numero 1 e comprende una pluralità di celle di memoria 2 organizzate su righe e colonne (ad esempio 128-512 righe e 512-1024 colonne) in modo da formare una matrice 3. Le celle di memoria 2 sono basate su transistori MOS a porta flottante, la cui tensione di soglia à ̈ determinata dalla quantità di carica immagazzinata nella rispettiva porta flottante.
Ogni cella di memoria 2 può essere individualmente letta, cancellata e programmata per memorizzare valori logici corrispondenti a uno o più bit. In particolare, sulla porta flottante di ciascuna cella di memoria 2 possono essere immagazzinati 2<N>livelli di carica, indicativi di N bit di informazione. Nel seguito, si farà per semplicità riferimento a celle di memoria a due livelli e un bit, senza che questo si possa considerare di per sé limitativo.
Per convenzione, un valore logico “0†à ̈ immagazzinato in celle di memoria 2 programmate in modo da avere una prima soglia alta; e un valore logico “1†à ̈ immagazzinato in celle di memoria 2 cancellate in modo da avere una seconda soglia bassa, inferiore alla prima soglia.
Il dispositivo di memoria 1 comprende un buffer indirizzi 5, un decodificatore di riga 6, un decodificatore di colonna 7, un’unità di lettura/scrittura 8 e un buffer di ingresso/uscita 9 (qui e nel seguito, il termine “scrittura†sarà utilizzato per indicare indifferentemente operazioni di programmazione e di cancellazione delle celle di memoria 2).
Il buffer indirizzi 5 riceve un indirizzo di cella di memoria 2 selezionata in una pagina della matrice 3. Una porzione di riga e una porzione di colonna dell’indirizzo vengono fornite rispettivamente al decodificatore di riga 6 e al decodificatore di colonna 7, che selezionano una corrispondente riga e una corrispondente colonna della matrice 3.
L’unità di lettura/scrittura 8 controlla il decodificatore di riga 6 e il decodificatore di colonna 7 ed à ̈ provvista dei componenti necessari per le operazioni di lettura, cancellazione e programmazione delle celle di memoria 2 (come, ad esempio, un’unità di gestione dell’alimentazione dotata di pompe di carica, amplificatori di lettura, comparatori, celle di riferimento, generatori di segnale). L’unità di lettura/scrittura 8 à ̈ accoppiata al buffer di ingresso/uscita 9, per ricevere parole da scrivere nella matrice 3 e fornire all’esterno parole lette dalla matrice 3.
Le figure 2-5 mostrano di una porzione di una piastrina 10 semiconduttrice che alloggia il dispositivo di memoria 1. Più precisamente, le figure 2-5 mostrano una porzione della matrice 3 contenente una generica cella di memoria 2.
Il dispositivo di memoria 1 à ̈ alloggiato nella piastrina semiconduttrice 10, che comprende uno strato semiconduttore monocristallino, qui un substrato 12 avente un primo tipo di conducibilità ; in particolare, nell’esempio descritto il substrato 12 à ̈ di tipo P. Il substrato 12 alloggia una sacca N (“N-well†) 13, avente un secondo di tipo di conducibilità (nell’esempio, tipo N), opposto al primo tipo di conducibilità . Inoltre, il substrato 10 à ̈ provvisto di un terminale di substrato Tsub, definito da una piazzola conduttiva di metallo, posta all’esterno della sacca N 13. In una forma di realizzazione, la sacca N 13 alloggia l’intera matrice 3. In alternativa, il dispositivo di memoria può comprendere una pluralità di sacche N, ciascuna delle quali alloggia un rispettivo settore o una rispettiva riga della matrice di memoria non volatile.
La sacca N 13, che à ̈ dotata di una regione di contatto 13a di tipo N+ e di un corrispondente terminale Tnw, si estende nel substrato 12 a partire da una superficie 12a del substrato 12 stesso e alloggia le celle di memoria 2 della matrice 3.
Più precisamente, nella sacca N 13 sono disposte una pluralità di prime sacche P 14 (una sola visibile nelle figure 2-5) e una pluralità di seconde sacche P 15, che si estendono parallele attraverso l’intera matrice 3 e hanno il primo tipo di conducibilità . Una prima sacca P 14 e una seconda sacca P 15 adiacenti sono comuni alle celle di memoria 2 disposte su una stessa riga. Le prime sacche P 14 e le seconde sacche P 15 sono provviste di rispettive regioni di contatto 14a, 15a di tipo P+ e di corrispondenti terminali Tpw1, Tpw2.
Ciascuna cella di memoria 2 comprende elementi disposti in una rispettiva prima sacca P 14, elementi disposti in una rispettiva seconda sacca P 15 ed elementi disposti in una porzione della sacca N 13 fra la rispettiva prima sacca P 14 e la rispettiva seconda sacca P 15.
In dettaglio, la cella di memoria 2 comprende una pluralità di regioni conduttive 16-20, che si estendono dalla superficie 12a verso l’interno del substrato 12, una regione di porta flottante 23 e una regione di porta di selezione 25.
Le regioni conduttive includono una prima regione di scrittura o regione di programmazione (“program region†) 16, una seconda regione di scrittura o regione di cancellazione (“erase region†) 17, una prima regione di conduzione 18, una seconda regione di conduzione 19 e una terza regione di conduzione 20.
La regione di programmazione 16, di tipo N+, Ã ̈ alloggiata nella prima sacca P 14 e ha un terminale Tp. La regione di cancellazione 17, di tipo P+, Ã ̈ alloggiata nella sacca N 13, fra la prima sacca P 14 e la seconda sacca P 15, ed ha un terminale Te. La prima regione di conduzione 18, la seconda regione di conduzione 19 e la terza regione di conduzione 20 sono tutte di tipo N+ e sono alloggiate nella seconda sacca P 15. La prima regione di conduzione 18 e la terza regione di conduzione 20 sono provviste di rispettivi terminali Ts, Td. In una forma di realizzazione, inoltre, la regione di programmazione 16, la regione di cancellazione 17 e la seconda regione di conduzione 19 sono allineate nella direzione delle colonne della matrice 3, ossia in direzione perpendicolare alla prima sacca P 14 e alla seconda sacca P 15. La prima regione di conduzione 18, la seconda regione di conduzione 19 e la terza regione di conduzione 20 sono invece allineate nella direzione delle righe della matrice 3, ossia in direzione parallela alla prima sacca P 14 e alla seconda sacca P 15.
La regione di porta flottante 23, di silicio policristallino, si estende trasversalmente alla prima sacca P 14 e alla seconda sacca P 15 ed à ̈ incorporata in una struttura isolante 27 di ossido di silicio che ricopre la piastrina 10 e comprende regioni sottili di ossido di porta e regioni spesse di ossido di campo, come descritto più avanti. La regione di porta flottante 23 giace in parte sopra la prima sacca P 14, dove à ̈ adiacente e leggermente sovrapposta alla regione di programmazione 16, in parte sopra la seconda sacca P 15, dove à ̈ adiacente e leggermente sovrapposta alla prima regione di conduzione 18 e alla seconda regione di conduzione 19, e su una porzione della sacca N 13 compresa fra la prima sacca P 14 e la seconda sacca P 15. Qui, la regione di porta flottante 23 à ̈ adiacente e leggermente sovrapposta alla regione di cancellazione 17. Ad esempio, il grado di sovrapposizione della regione di porta flottante 23 rispetto alla regione di programmazione 16, alla regione di cancellazione 17, alla prima regione di conduzione 18 e alla seconda regione di conduzione 19 à ̈ al determinato dalla diffusione delle regioni conduttive (dopo gli impianti richiesti) ed à ̈ confrontabile al grado di sovrapposizione della regione di porta rispetto alle regioni di sorgente e di pozzo nei normali transistori MOS ottenibili in tecnologia CMOS.
Come mostrato nelle figure 3-5 e più in dettaglio nelle figure 6-9, la regione di porta flottante 23 à ̈ non planare ed à ̈ separata dal substrato 12 e dalle regioni conduttive in esso realizzate mediante porzioni della struttura isolante 27 di diverso spessore. Più precisamente, porzioni della porta flottante 23 destinate a realizzare un accoppiamento capacitivo con le regioni conduttive sottostanti per operazioni di programmazione, cancellazione e lettura sono separate dal substrato 12 mediante regioni di ossido di porta 28, aventi spessore D1 compreso ad esempio fra 3 nm e 200 nm. Pertanto, regioni di ossido di porta 28 sono presenti nella zona di sovrapposizione fra la regione di porta flottante 23 e la regione di programmazione 16; nella zona di sovrapposizione fra la regione di porta flottante 23 e la regione di cancellazione 17; e fra la regione di porta flottante 23 e la porzione della seconda sacca P 15 compresa fra la prima regione di conduzione 18 e la seconda regione di conduzione 19, oltre che la zona di sovrapposizione con queste ultime. In una forma di realizzazione, la regione di ossido di porta 28 che separa la regione di porta flottante 23 dalla seconda sacca P 15 à ̈ limitata alla porzione della seconda sacca P 15 compresa fra la prima regione di conduzione 18 e la seconda regione di conduzione 19.
Altrove, la regione di porta flottante 23 à ̈ separata dal substrato 10 mediante regioni di ossido di campo 29, aventi spessore D2 maggiore dello spessore D1 delle regioni di ossido di porta 28 (ad esempio, da circa 0,3 µm a 5 µm). Le regioni di ossido di campo 29, come le regioni di ossido di porta 28, si estendono dalla superficie 12a del substrato 12 verso l’esterno. Le regioni di ossido di campo 29 sono perciò in rilievo rispetto alle regioni di ossido di porta 28. La transizione fra le regioni di ossido di porta 28 e le regioni di ossido di campo 29 à ̈ realizzata in modo da minimizzare l’accoppiamento capacitivo fra la regione di porta flottante 23 e porzioni della sacca N 13 e della prima sacca P 14 esterne alla regione di programmazione 16 e alla regione di cancellazione 17. La regione di porta flottante 23 si estende in modo conforme sulle regioni di ossido di porta 28, sulle regioni di ossido di campo 29 e sulle zone di transizione dalle une alle altre.
In una forma di realizzazione, almeno alcune delle regioni di ossido di campo 29 sono sostituite da regioni STI (“Shallow Trench Insulation†). In questo caso, la regione di porta flottante può essere planare, ma comunque lo spessore dell’isolamento à ̈ minore fra la regione di porta flottante e le zone di sovrapposizione con la regione di programmazione 16 e con la regione di cancellazione 17 (regioni di ossido di porta) che altrove (regioni di ossido spesso).
Nella forma di realizzazione descritta, la regione di programmazione 16 e la regione di cancellazione 17 sono allineate fra loro e quindi si trovano sullo stesso lato della regione di porta flottante 23. In una forma di realizzazione alternativa, tuttavia, la regione di programmazione 16 e la regione di cancellazione 17 possono essere su lati opposti della regione di porta flottante 23.
In ogni caso, sia nella prima sacca P 14 per la regione di programmazione 16, sia nella sacca N 13 per la regione di cancellazione 17, l’accoppiamento capacitivo con la regione di porta flottante 23 à ̈ realizzato lungo un solo rispettivo lato della regione di porta flottante 23, dove à ̈ presente una rispettiva delle regioni di ossido di porta 28, mentre il resto della regione di porta flottante 23, dove sono presenti regioni di ossido di campo 29, à ̈ disaccoppiato (alle tensioni disponibili e, in generale, alle tensioni normalmente utilizzate nei dispositivi di memoria) dalle porzioni del substrato 12 sottostanti e dalle regioni conduttive in esso realizzate (sacca N 13, prima sacca P 14, regione di programmazione 16, regione di cancellazione 17).
La regione di porta di selezione 25, che à ̈ provvista di un terminale Tsg, à ̈ disposta fra la seconda regione di conduzione 19 e la terza regione di conduzione 20 ed à ̈ separata dal substrato 15 da un’ulteriore regione di ossido di porta 28.
Come mostrato schematicamente in figura 10, in pratica, la prima regione di conduzione 18, la seconda regione di conduzione 19 e la terza regione di conduzione 20, con la regione di porta flottante 23 e con la regione di porta di selezione 25, formano un transistore MOS di memoria 30 e un transistore MOS di selezione 31. Più precisamente, la prima regione di conduzione 18, la seconda regione di conduzione 19 e la regione di porta flottante 23 formano il transistore MOS di memoria 30, mentre la seconda regione di conduzione 19, la terza regione di conduzione 20 e la regione di porta di selezione 25 formano il transistore MOS di selezione 31. La seconda regione di conduzione 19 à ̈ quindi condivisa e forma la regione di pozzo del transistore MOS di memoria 30 e la regione di sorgente del transistore MOS di selezione 31. Inoltre, la seconda sacca P 15 definisce una regione di corpo sia per il transistore MOS di memoria 30, sia per il transistore MOS di selezione 31. Porzioni della sacca P 15 comprese fra la prima regione di conduzione 18 e la seconda regione di conduzione 19 definiscono una regione di canale 30a del transistore MOS di memoria 30; porzioni della sacca P 15 comprese fra la seconda regione di conduzione 19 e la terza regione di conduzione 20 definiscono una regione di canale 31a del transistore MOS di selezione 31.
Inoltre, la regione di porta flottante 23 à ̈ accoppiata capacitivamente alla regione di programmazione 16 e alla regione di cancellazione 17, oltre che, ovviamente, alla seconda sacca P 15. Una capacità di programmazione Cp à ̈ presente fra la regione di porta flottante 23 e la regione di programmazione 16, mentre una capacità di cancellazione Ce à ̈ presente fra la regione di porta flottante 23 e la regione di cancellazione 17. La capacità di programmazione Cp e la capacità di cancellazione Ce sono determinate essenzialmente dalle zone di sovrapposizione della regione di porta flottante 23 rispetto alla regione di programmazione 16 e alla regione di cancellazione 17. In una forma di realizzazione, la capacità di programmazione Cp e la capacità di cancellazione Ce sono sostanzialmente identiche.
Fra la regione di porta flottante 23 e la seconda sacca P 15 à ̈ invece presente una capacità di porta flottante Cfg, che à ̈ determinata in misura minore da zone di sovrapposizione alla prima regione di conduzione 18 e alla seconda regione di conduzione 19 e, principalmente, dalla sovrapposizione alla regione di canale 30a. La capacità di porta flottante Cfg à ̈ quindi molto maggiore rispetto alla capacità di programmazione Cp e alla capacità di cancellazione Ce.
Operazioni di programmazione, cancellazione e lettura delle celle di memoria 2 sono eseguite come di seguito descritto dall’unità di lettura/scrittura 8, che porta sui terminali delle celle di memoria 2 tensioni appropriate mediante il decodificatore di riga 6 e il decodificatore di colonna 7. L’unità di lettura/scrittura 8 mantiene inoltre la sacca N 13 e il substrato 10 rispettivamente alla tensione più elevata disponibile (ad esempio una tensione di alimentazione positiva di 5 V) e alla tensione più bassa disponibile (ad esempio una tensione di alimentazione negativa di -5 V).
Durante un’operazione di programmazione, a cui si riferiscono le figure 11a-11f, la prima sacca P 14 e la seconda sacca P 15 associate a una cella di memoria 2 selezionata (figure 11a-11c) ricevono attraverso i terminali Tpw1, Tpw2 rispettivamente una prima tensione V1, ad esempio -5 V, e una seconda tensione V2, maggiore della prima tensione V1, ad esempio 5 V. La prima tensione V1 viene fornita anche alla regione di programmazione 16 della cella di memoria 2 selezionata, mentre la seconda tensione V2 viene fornita alla regione di cancellazione 17 (attraverso il terminale Te) e alla prima regione di conduzione 18 (attraverso il terminale Ts). La terza regione di conduzione 20 e la regione di porta di selezione 25 vengono lasciate flottanti.
Le figure 11d-11f mostrano una cella di memoria 2’ della riga a cui appartiene la cella di memoria 2 selezionata. Ad eccezione della regione di programmazione 16’, le altre regioni della cella di memoria 2’ non selezionata ricevono le stesse tensioni delle corrispondenti regioni della cella di memoria 2 selezionata. La regione di programmazione 16’ riceve invece una terza tensione V3, intermedia fra la prima tensione V1 e la seconda tensione V2 e più vicina alla seconda tensione V2 che alla prima tensione V1 (ad esempio 2 V).
La condizioni descritte garantiscono che le giunzioni PN definite fra la sacca N 13, il substrato 12, la prima sacca P 14 e la seconda sacca P 15 siano polarizzate inversamente o siano poste alla stessa tensione, in modo da evitare l’innesco di correnti parassite.
Il transistore MOS di selezione 31 à ̈ interdetto sia nella cella di memoria 2 selezionata sia nelle celle di memoria 2’ non selezionate e quindi la circolazione di corrente à ̈ impedita.
Inoltre, nella cella di memoria 2 selezionata, la regione di porta flottante 23 à ̈ sottoposta a tensioni che causano un’iniezione di carica per effetto tunnel Fowler-Nordheim dalla regione di programmazione 16 attraverso la corrispondente regione di ossido di porta 28.
Come già descritto la regione di porta flottante 23 à ̈ accoppiata capacitivamente alla regione di programmazione 16, alla regione di cancellazione 17 e alla seconda sacca P 15 rispettivamente attraverso la capacità di programmazione Cp, la capacità di cancellazione Ce e la capacità di porta flottante Cfg. La caduta di tensione sulle diverse capacità (e quindi sulle rispettive regioni di ossido di porta 28) à ̈ determinata da un partitore capacitivo, tenendo conto che la capacità di cancellazione Ce e la capacità di porta flottante Cfg sono connesse in parallelo, poiché la regione di cancellazione 17 e la seconda sacca P 15 sono poste entrambe alla seconda tensione V2.
In particolare, la tensione di programmazione Vp presente sulla capacità di programmazione Cp (figura 12) à ̈ data da:
Ce Cfg
Vp = (V2 −V1 )
Cp+Ce Cfg
La capacità di porta flottante Cfg à ̈ molto maggiore sia della capacità di programmazione Cp, sia della capacità di cancellazione Ce. Infatti, la capacità di programmazione Cp e la capacità di cancellazione Ce sono confrontabili ciascuna con il contributo alla capacità di porta flottante Cfg fornito dalla sovrapposizione della regione di porta flottante 23 con la prima regione di conduzione 18 o la seconda regione di conduzione 19. La capacità di porta flottante, tuttavia, presenta un ulteriore contributo dominante dovuto alla sovrapposizione della regione di porta flottante 23 con la regione di canale 30a.
Per questa ragione, la tensione di programmazione Vp sulla capacità di programmazione Cp corrisponde a una frazione della tensione V2-V1 disponibile molto maggiore della tensione che cade sulla capacità di cancellazione Ce e sulla capacità di porta flottante Cfg.
Nelle celle di memoria 2’ non selezionate, invece, la regione porta flottante 23’ si trova alla terza tensione V3, che à ̈ vicina alla seconda tensione V2. La partizione capacitiva à ̈ la stessa che nella cella di memoria 2 selezionata, ma la tensione totale disponibile (V2-V3) à ̈ molto minore e non à ̈ sufficiente a causare iniezione di carica per effetto tunnel Fowler-Nordheim.
Inoltre, la giunzione PN definita fra la regione di programmazione 16’ di ciascuna cella di memoria 2’ non selezionata e la prima sacca P 14 à ̈ polarizzata inversamente. La polarizzazione inversa crea una regione di svuotamento (indicata a tratteggio in figura 11d), che si estende nella prima sacca P 14 e impedisce migrazioni di carica parassite verso la rispettiva regione di porta flottante 23’. Questo risultato à ̈ possibile grazie al fatto che l’accoppiamento capacitivo della regione di programmazione (di cancellazione) à ̈ sostanzialmente dovuto alla sola zona di sovrapposizione fra la regione di porta flottante 23’ e la regione di programmazione 16 e si riduce rapidamente nella prima sacca P 14 al di fuori della regione di programmazione 16. La regione di svuotamento si estende abbastanza da isolare le porzioni della prima sacca P 14 adiacenti alla regione di programmazione (di cancellazione) e impedisce iniezioni (estrazioni) spurie di carica nella (dalla) porta flottante 23’, lasciando perciò inalterata la carica presente in essa.
Per le celle di memoria 2 poste su righe diverse dalla riga della cella di memoria 2 selezionata, la seconda sacca P 15 può ricevere una tensione insufficiente a dar luogo a iniezione di carica nella regione di porta flottante 23 per effetto tunnel Fowler-Nordheim (ad esempio 0 V)
Durante un’operazione di cancellazione, a cui si riferiscono le figure 13a-13f, la prima sacca P 14 e la seconda sacca P 15 associate a una cella di memoria 2 selezionata (figure 13a-13c) ricevono attraverso i terminali Tpw1, Tpw2 entrambe la prima tensione V1 (-5 V). La prima tensione V1 viene fornita anche alla regione di programmazione 16 e alla prima regione di conduzione 18 (attraverso il terminale Ts) e alla regione di porta di selezione 25 (attraverso il terminale Tsg) della cella di memoria 2 selezionata, mentre la seconda tensione V2 (+5 V) viene fornita alla regione di cancellazione 17 (attraverso il terminale Te). La terza regione di conduzione 20 e la regione di porta di selezione 25 vengono lasciate flottanti.
Le figure 13d-13f mostrano una cella di memoria 2’ della riga a cui appartiene la cella di memoria 2 selezionata. Ad eccezione della regione di cancellazione 17’, le altre regioni della cella di memoria 2’ non selezionata ricevono le stesse tensioni delle corrispondenti regioni della cella di memoria 2 selezionata. La regione di cancellazione 17’ riceve invece una quarta tensione V4, intermedia fra la prima tensione V1 e la seconda tensione V2 e più vicina alla prima tensione V1 che alla seconda tensione V2 (ad esempio -2 V).
La condizioni descritte garantiscono che le giunzioni PN definite fra la sacca N 13, il substrato 12, la prima sacca P 14 e la seconda sacca P 15 siano polarizzate inversamente o siano poste alla stessa tensione, in modo da evitare l’innesco di correnti parassite.
Il transistore MOS di selezione 31 à ̈ interdetto sia nella cella di memoria 2 selezionata sia nelle celle di memoria 2’ non selezionate e quindi la circolazione di corrente à ̈ impedita.
Inoltre, nella cella di memoria 2 selezionata, la regione di porta flottante 23 à ̈ sottoposta a tensioni che causano un’estrazione di carica per effetto tunnel Fowler-Nordheim verso la regione di cancellazione 17 attraverso la corrispondente regione di ossido di porta 28.
La caduta di tensione sulla capacità di programmazione Cp, sulla capacità di cancellazione Ce e sulla capacità di porta flottante Cfg (e quindi sulle rispettive regioni di ossido di porta 28) à ̈ determinata da un partitore capacitivo. Tenendo conto che la capacità di programmazione Cp e la capacità di porta flottante Cfg sono connesse in parallelo e che la regione di cancellazione 17 e la seconda sacca P 15 sono poste entrambe alla prima tensione V1, la tensione di cancellazione Ve presente sulla capacità di cancellazione Ce (figura 14) à ̈ data da:
Cp Cfg
Ve = (V2 −V1 )
Cp+Ce Cfg
La capacità di porta flottante Cfg à ̈ molto maggiore sia della capacità di programmazione Cp, sia della capacità di cancellazione Ce. Per questa ragione, la tensione di cancellazione Ve sulla capacità di cancellazione Ce corrisponde a una frazione della tensione V2-V1 disponibile molto maggiore della tensione che cade sulla capacità di programmazione Cp e sulla capacità di porta flottante Cfg.
La seconda sacca P 15 viene quindi utilizzata come porta di controllo per effettuare alternativamente la programmazione o la cancellazione di una cella di memoria 2 selezionata.
Nelle celle di memoria 2’ non selezionate, invece, regione di cancellazione 17’ si trova alla quarta tensione V4, che à ̈ vicina alla prima tensione V1. La partizione capacitiva à ̈ la stessa che nella cella di memoria 2 selezionata, ma la tensione totale disponibile (V1-V4) à ̈ molto minore e non à ̈ sufficiente a causare estrazione di carica per effetto tunnel Fowler-Nordheim.
Inoltre, la giunzione PN definita fra la regione di cancellazione 17’ di ciascuna cella di memoria 2’ non selezionata e la sacca N 13 à ̈ polarizzata inversamente. La polarizzazione inversa crea una regione di svuotamento (indicata a tratteggio in figura 13e), che si estende nella sacca N 13 e impedisce migrazioni di carica parassite dalla rispettiva regione di porta flottante 23’. Questo risultato à ̈ possibile grazie al fatto che l’accoppiamento capacitivo della regione di cancellazione (di programmazione) à ̈ sostanzialmente limitato alla zona di sovrapposizione fra la regione di porta flottante 23’ e la regione di cancellazione 17’, riducendosi inoltre rapidamente al di fuori della sacca N 13. La regione di svuotamento si estende abbastanza da isolare le porzioni della sacca N 13 adiacenti alla regione di cancellazione (di programmazione) e impedisce iniezioni o estrazioni spurie, lasciando inalterata la carica presente sulla regione di porta flottante 23’.
Durante un’operazione di lettura, a cui si riferiscono le figure 15a-15f, la sacca N 13, la prima sacca P 14 e la seconda sacca P 15 associate a una cella di memoria 2 selezionata (figure 15a-15c) vengono poste a una tensione di riferimento Vrif (qui 0 V), mentre la regione di programmazione 16 e la regione di cancellazione 17 vengono lasciate flottanti. La prima regione di conduzione 18 e la terza regione di conduzione 20 vengono poste rispettivamente alla tensione di riferimento Vrif e a una tensione di lettura Vrd, maggiore della tensione di riferimento Vrif (ad esempio 1 V). La regione di porta di selezione 25 viene invece posta alla massima tensione disponibile VDD(+5 V), in modo da accendere il transistore MOS di selezione 31. In queste condizioni, il transistore MOS di memoria 30 conduce o à ̈ interdetto secondo che la regione di porta flottante 23 abbia carica accumulata (stato programmato) oppure sia svuotata (stato cancellato). La rilevazione della corrente al terminale Td, che funge da terminale di pozzo del transistore MOS di selezione 31, permette di determinare lo stato della cella di memoria 2 selezionata.
Nelle celle di memoria 2’ non selezionate, la polarizzazione à ̈ la stessa descritta per la cella di memoria 2 selezionata, salvo per il fatto che la regione di porta di selezione 25’ viene portata alla tensione di riferimento Vrif, in modo da spegnere il corrispondente transistore MOS di selezione 31.
Rispetto alle celle di memoria tradizionali, la cella di memoria 2 descritta permette di ripartire in modo più vantaggioso le tensioni utilizzate per programmazione e cancellazione sulle corrispondenti capacità . Rispetto alle celle di memoria tradizionali, infatti, l’accoppiamento capacitivo della regione di porta flottante con le regioni di programmazione à ̈ limitato alle rispettive zone di sovrapposizione ed à ̈ quindi molto più debole, in rapporto all’accoppiamento con la seconda sacca P. È così possibile realizzare capacità di porta flottante minori e, di conseguenza, celle di memoria con dimensioni più contenute. A livello dell’intera matrice di memoria, il risparmio di area à ̈ consistente e può arrivare al 30%. In alternativa, à ̈ possibile utilizzare tensioni più basse per scrivere (programmare e cancellare) celle di memoria mediante effetto Fowler-Nordheim, ottenendo un significativo miglioramento in termini di consumi e/o una minor complessità e quindi minore area dei circuiti esterni (ad esempio per le pompe di carica).
Al dispositivo di memoria descritto possono essere apportate modifiche e varianti, senza uscire dall’ambito della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, à ̈ chiaro che la matrice di memoria può essere realizzata in modo duale con regioni di conducibilità opposta rispetto a quelle descritte.
Inoltre, celle di memoria adiacenti possono essere realizzate in modo da condividere una o più delle regioni da cui sono formate. Ad esempio, celle adiacenti realizzate nella stessa prima sacca P e seconda sacca P possono condividere la terza regione di conduzione, che forma la regione di pozzo dei rispettivi transistori di selezione.
Claims (18)
- RIVENDICAZIONI 1. Dispositivo di memoria non volatile comprendente: un corpo (12) alloggiante almeno una prima sacca (14) e almeno una seconda sacca (15) di materiale semiconduttore; una struttura isolante (27); e almeno una cella di memoria (2, 2’) non volatile; in cui la cella di memoria (2, 2’) comprende: almeno una prima regione di controllo (16) alloggiata nella prima sacca (14); regioni di conduzione (18-20) alloggiate nella seconda sacca (15); e una regione di porta flottante (23), che si estende su porzioni della prima sacca (14) e della seconda sacca (15), à ̈ capacitivamente accoppiata alla prima regione di controllo (16) e forma un transistore di memoria (30) a porta flottante con le regioni di conduzione (18-20); e in cui la struttura isolante (27) comprende: prime regioni isolanti (28), separanti la regione di porta flottante (23) dalla prima regione di controllo (16) e dalle regioni di conduzione (18-20) e aventi un primo spessore (D1); e seconde regioni isolanti (29), separanti la regione di porta flottante (23) dalla prima sacca (14) al di fuori della prima regione di controllo (16) e avente un secondo spessore (D2) maggiore del primo spessore (D1).
- 2. Dispositivo di memoria secondo la rivendicazione 1, comprendente: una terza sacca (13) di materiale semiconduttore formata nel corpo (12) e alloggiante la prima sacca (14) e la seconda sacca (15); e una seconda regione di controllo (17), alloggiata nella terza sacca (13) fra la prima sacca (14) e la seconda sacca (15); in cui le prime regioni isolanti (28) separano la regione di porta flottante (23) dalla seconda regione di controllo (17) e le seconde regioni isolanti (29) separano la regione di porta flottante (23) dalla terza sacca (15) al di fuori della seconda regione di controllo (17).
- 3. Dispositivo di memoria secondo la rivendicazione 2, in cui le prime regioni isolanti (28) comprendono regioni isolanti di porta separanti la regione di porta flottante (23) dalla prima regione di controllo (16) e dalla seconda regione di controllo (17).
- 4. Dispositivo di memoria secondo la rivendicazione 3, in cui la cella di memoria (2, 2’) comprende una regione di canale (30a) nella seconda sacca (15) fra le regioni di conduzione (18-20) e le prime regioni isolanti (28) comprendono un’ulteriore regione isolante di porta fra la regione di porta flottante (23) e la regione di canale
- 5. Dispositivo di memoria secondo una qualsiasi delle rivendicazioni da 2 a 4, in cui le seconde regioni isolanti (29) comprendono regioni isolanti di campo, in rilievo rispetto alle prime regioni isolanti (28), e in cui nelle celle di memoria (2) la regione di porta flottante (23) Ã ̈ non planare.
- 6. Dispositivo di memoria secondo la rivendicazione 5, in cui la regione di porta flottante (23) si estende in modo conforme sulle prime regioni isolanti (28), sulle seconde regioni isolanti (29) e su zone di transizione fra le prime regioni isolanti (28) e le seconde regioni isolanti (29).
- 7. Dispositivo di memoria secondo una qualsiasi delle rivendicazioni da 2 a 6, in cui la regione di porta flottante (23) Ã ̈ adiacente e in parte sovrapposta alla prima regione di controllo (16) e alla seconda regione di controllo (17).
- 8. Dispositivo di memoria secondo una qualsiasi delle rivendicazioni da 2 a 7, in cui la prima regione di controllo (16) e la seconda regione di controllo (17) sono accoppiate capacitivamente alla regione di porta flottante (23) rispettivamente lungo un solo lato della regione di porta flottante (23) nella prima sacca (14) e lungo un solo lato della regione di porta flottante (23) nella terza sacca (13).
- 9. Dispositivo di memoria secondo una qualsiasi delle rivendicazioni da 2 a 8, in cui la regione di porta flottante (23) Ã ̈ sostanzialmente disaccoppiata dalla prima sacca (14) e dalla terza sacca (13) fuori dalla prima regione di controllo (16) e dalla seconda regione di controllo (17).
- 10. Dispositivo di memoria secondo una qualsiasi delle rivendicazioni da 2 a 9, in cui la prima sacca (14) e la seconda sacca (15) hanno un primo tipo di conducibilità e la terza sacca (13) ha un secondo tipo di conducibilità , opposto al primo tipo di conducibilità .
- 11. Dispositivo di memoria secondo la rivendicazione 10, in cui la prima regione di controllo (16) ha il secondo tipo di conducibilità e la seconda regione di controllo (17) ha il primo tipo di conducibilità .
- 12. Dispositivo di memoria secondo la rivendicazione 10 o 11, in cui le regioni di conduzione (18-20) hanno il secondo tipo di conducibilità .
- 13. Dispositivo di memoria secondo una qualsiasi delle rivendicazioni da 2 a 12, in cui ciascuna cella di memoria (2, 2’) comprende una regione di porta di selezione (25) e le regioni di conduzione (18-20) formano, con la regione di porta di selezione (25), un transistore di selezione (31) collegato al transistore di memoria (30).
- 14. Dispositivo di memoria secondo la rivendicazione 13, in cui le regioni di conduzione (18-20) comprendono una prima regione di conduzione (18), una seconda regione di conduzione (19) e una terza regione di conduzione (20) e in cui la prima regione di conduzione (18) e la seconda regione di conduzione (19) formano una regione di sorgente e una regione di pozzo del transistore di memoria (30) e la seconda regione di conduzione (19) e la terza regione di conduzione (20) formano una regione di sorgente e una regione di pozzo del transistore di selezione (31).
- 15. Dispositivo di memoria secondo una qualsiasi delle rivendicazioni da 2 a 14, comprendente una pluralità di celle di memoria (2) non volatile in una matrice di memoria (3), un decodificatore di riga (6), un decodificatore di colonna (7) e un’unità di lettura/scrittura (8), configurati per selezionare almeno una delle celle di memoria (2) nella matrice di memoria (3) ed eseguire operazioni di lettura/scrittura su ciascuna cella di memoria (2) selezionata.
- 16. Dispositivo di memoria secondo la rivendicazione 15 dipendente dalla rivendicazione 14, in cui il decodificatore di riga (6), il decodificatore di colonna (7) e l’unità di lettura/scrittura (8) sono configurati per fornire, in una configurazione di programmazione: alla prima sacca (14) e alla prima regione di controllo (16) di ciascuna cella di memoria (2) selezionata, una prima tensione (V1); alla seconda sacca (15) di ciascuna cella di memoria (2) selezionata, alla seconda regione di controllo (17) di ciascuna cella di memoria (2) selezionata e alla prima regione di conduzione (18) di tutte le celle di memoria (2, 2’), una seconda tensione (V2), maggiore della prima tensione (V1) e tale che una differenza (V2-V1) fra la prima tensione (V1) e la seconda tensione (V2) sia sufficiente a causare iniezione di carica nella regione di porta flottante (23) dalla prima regione di controllo (16) per effetto tunnel Fowler-Nordheim; e alla prima regione di controllo (16’) di celle di memoria (2’) non selezionate, una terza tensione (V3), intermedia fra la prima tensione (V1) e la seconda tensione (V2) e più vicina alla seconda tensione (V2) che alla prima tensione (V1).
- 17. Dispositivo di memoria secondo la rivendicazione 16, in cui il decodificatore di riga (6), il decodificatore di colonna (7) e l’unità di lettura/scrittura (8) sono configurati per fornire, in una configurazione di cancellazione: alla prima sacca (14), alla prima regione di controllo (16) e alla regione di porta di selezione (25) di tutte le celle di memoria (2, 2’), alla seconda sacca (15) e alla prima regione di conduzione (18) di ciascuna cella di memoria (2) selezionata, la prima tensione (V1); alla seconda regione di controllo (17) di ciascuna cella di memoria (2) selezionata e alla terza sacca (13), la seconda tensione (V2); e alla seconda regioni di controllo (17’) di celle di memoria (2’) non selezionate, una quarta tensione (V4), intermedia fra la prima tensione (V1) e la seconda tensione (V2) e più vicina alla prima tensione (V1) che alla seconda tensione (V2).
- 18. Dispositivo di memoria secondo la rivendicazione 16 o 17, in cui il decodificatore di riga (6), il decodificatore di colonna (7) e l’unità di lettura/scrittura (8) sono configurati per fornire a ciascuna cella di memoria (2) selezionata, in una configurazione di lettura: alla prima sacca (14), alla seconda sacca (15), alla terza sacca (13) e alla prima regione di conduzione (18) di tutte le celle di memoria (2, 2’) e alla regione di porta di selezione (25’) di ciascuna cella di memoria (2’) non selezionata, una tensione di riferimento (Vrif); alla terza regione di conduzione (20) di ciascuna cella di memoria (2) selezionata, una tensione di lettura (Vrd), diversa dalla tensione di riferimento (Vrif); alla regione di porta di selezione (25) di ciascuna cella di memoria (2) selezionata, una tensione maggiore della tensione di riferimento (Vrif) e della tensione di lettura (Vrd).
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT000559A ITTO20120559A1 (it) | 2012-06-25 | 2012-06-25 | Dispositivo di memoria non volatile con celle di memoria a singolo strato di polisilicio |
| US13/926,280 US8873291B2 (en) | 2012-06-25 | 2013-06-25 | Non-volatile memory device with single-polysilicon-layer memory cells |
| CN201320391925.4U CN203366749U (zh) | 2012-06-25 | 2013-06-25 | 非易失性存储器器件 |
| CN201310273190.XA CN103515393B (zh) | 2012-06-25 | 2013-06-25 | 具有单多晶硅层存储器单元的非易失性存储器器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT000559A ITTO20120559A1 (it) | 2012-06-25 | 2012-06-25 | Dispositivo di memoria non volatile con celle di memoria a singolo strato di polisilicio |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ITTO20120559A1 true ITTO20120559A1 (it) | 2013-12-26 |
Family
ID=46800299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT000559A ITTO20120559A1 (it) | 2012-06-25 | 2012-06-25 | Dispositivo di memoria non volatile con celle di memoria a singolo strato di polisilicio |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8873291B2 (it) |
| CN (2) | CN103515393B (it) |
| IT (1) | ITTO20120559A1 (it) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG10201700467UA (en) | 2010-02-07 | 2017-02-27 | Zeno Semiconductor Inc | Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method |
| ITTO20120559A1 (it) * | 2012-06-25 | 2013-12-26 | St Microelectronics Srl | Dispositivo di memoria non volatile con celle di memoria a singolo strato di polisilicio |
| US9368209B2 (en) * | 2014-02-04 | 2016-06-14 | Stmicroelectronics S.R.L. | Embedded non-volatile memory with single polysilicon layer memory cells programmable through channel hot electrons and erasable through fowler-nordheim tunneling |
| US9361982B2 (en) | 2014-02-04 | 2016-06-07 | Stmicroelectronics S.R.L. | Embedded non-volatile memory with single polysilicon layer memory cells programmable through band-to-band tunneling-induced hot electron and erasable through fowler-nordheim tunneling |
| US10468425B2 (en) | 2014-02-04 | 2019-11-05 | Stmicroelectronics S.R.L. | Embedded non-volatile memory with single polysilicon layer memory cells erasable through band to band tunneling induced hot electron and programmable through Fowler-Nordheim tunneling |
| KR102170334B1 (ko) * | 2014-10-31 | 2020-10-26 | 에스케이하이닉스 주식회사 | 단일층 게이트를 갖는 불휘발성 메모리소자 |
| TWI698003B (zh) * | 2018-06-15 | 2020-07-01 | 卡比科技有限公司 | 非揮發性記憶體裝置 |
| JP2022103644A (ja) * | 2020-12-28 | 2022-07-08 | ソニーセミコンダクタソリューションズ株式会社 | 抵抗変化型メモリ、メモリ装置及びメモリシステム |
| CN217955858U (zh) * | 2021-05-11 | 2022-12-02 | 意法半导体(鲁塞)公司 | 集成电路和半导体设备 |
| CN115482868B (zh) * | 2021-05-31 | 2025-06-24 | 长鑫存储技术有限公司 | 存储器结构和存储器版图 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040032762A1 (en) * | 2002-08-13 | 2004-02-19 | General Semiconductor Inc. | DMOS device with a programmable threshold voltage |
| US20090201742A1 (en) * | 2008-02-11 | 2009-08-13 | Aplus Flash Technology, Inc. | Single-polycrystalline silicon electrically erasable and programmable nonvolatile memory device |
| US8076707B1 (en) * | 2002-05-09 | 2011-12-13 | Synopsys, Inc. | Pseudo-nonvolatile direct-tunneling floating-gate device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7457156B2 (en) * | 2004-09-02 | 2008-11-25 | Micron Technology, Inc. | NAND flash depletion cell structure |
| US7436710B2 (en) * | 2007-03-12 | 2008-10-14 | Maxim Integrated Products, Inc. | EEPROM memory device with cell having NMOS in a P pocket as a control gate, PMOS program/erase transistor, and PMOS access transistor in a common well |
| US20080232162A1 (en) * | 2007-03-23 | 2008-09-25 | Hing Poh Kuan | One time programming cell structure and method of fabricating the same |
| US20080310237A1 (en) * | 2007-06-18 | 2008-12-18 | Nantronics Semiconductor. Inc. | CMOS Compatible Single-Poly Non-Volatile Memory |
| US8355282B2 (en) * | 2010-06-17 | 2013-01-15 | Ememory Technology Inc. | Logic-based multiple time programming memory cell |
| ITTO20120559A1 (it) * | 2012-06-25 | 2013-12-26 | St Microelectronics Srl | Dispositivo di memoria non volatile con celle di memoria a singolo strato di polisilicio |
-
2012
- 2012-06-25 IT IT000559A patent/ITTO20120559A1/it unknown
-
2013
- 2013-06-25 CN CN201310273190.XA patent/CN103515393B/zh active Active
- 2013-06-25 CN CN201320391925.4U patent/CN203366749U/zh not_active Withdrawn - After Issue
- 2013-06-25 US US13/926,280 patent/US8873291B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8076707B1 (en) * | 2002-05-09 | 2011-12-13 | Synopsys, Inc. | Pseudo-nonvolatile direct-tunneling floating-gate device |
| US20040032762A1 (en) * | 2002-08-13 | 2004-02-19 | General Semiconductor Inc. | DMOS device with a programmable threshold voltage |
| US20090201742A1 (en) * | 2008-02-11 | 2009-08-13 | Aplus Flash Technology, Inc. | Single-polycrystalline silicon electrically erasable and programmable nonvolatile memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103515393B (zh) | 2018-04-20 |
| US20130343128A1 (en) | 2013-12-26 |
| CN103515393A (zh) | 2014-01-15 |
| CN203366749U (zh) | 2013-12-25 |
| US8873291B2 (en) | 2014-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ITTO20120559A1 (it) | Dispositivo di memoria non volatile con celle di memoria a singolo strato di polisilicio | |
| US7505327B2 (en) | Method of controlling a semiconductor device by a comparison of times for discharge of bit lines connected to different memory cell arrays | |
| US7505355B2 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
| US9613709B2 (en) | Dual non-volatile memory cell comprising an erase transistor | |
| US9653470B2 (en) | Individually read-accessible twin memory cells | |
| US10026742B2 (en) | Nonvolatile memory devices having single-layered gates | |
| ITMI20092349A1 (it) | Dispositivo di memoria con singolo transistore di selezione | |
| CN109658965B (zh) | 半导体存储装置 | |
| TWI660354B (zh) | 非揮發性半導體記憶裝置 | |
| US7312503B2 (en) | Semiconductor memory device including MOS transistors each having a floating gate and a control gate | |
| US7245530B2 (en) | Semiconductor memory device with MOS transistors, each including floating gate and control gate, and memory card including the same | |
| US8897079B2 (en) | Non-volatile semiconductor memory with bit line hierarchy | |
| ITMI20092348A1 (it) | Dispositivo di memoria con programmazione e cancellazione basata su effetto fowler-nordheim | |
| US20060181926A1 (en) | Semiconductor memory device and method for writing to semiconductor memory device | |
| US7180789B2 (en) | Semiconductor memory device with MOS transistors, each having a floating gate and a control gate, and memory card including the same | |
| KR20030022073A (ko) | 반도체 기억 장치 | |
| US7233513B2 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
| US6614711B2 (en) | Row decoder scheme for flash memory devices | |
| KR20130120858A (ko) | 전달게이트가 삽입된 이이피롬 셀 | |
| US10885984B1 (en) | Area effective erase voltage isolation in NAND memory | |
| KR100655434B1 (ko) | 메모리 장치 및 그 형성 방법 | |
| IT202100008075A1 (it) | Memoria non volatile a singolo poly, porta flottante, programmabile poche volte e relativo metodo di polarizzazone | |
| WO2009123203A1 (ja) | 不揮発性半導体記憶装置 | |
| JP2010129620A (ja) | 不揮発性半導体記憶装置 |