ITTO20090710A1 - Pompa di carica ad aggancio con circuito di equalizzazione - Google Patents

Pompa di carica ad aggancio con circuito di equalizzazione Download PDF

Info

Publication number
ITTO20090710A1
ITTO20090710A1 IT000710A ITTO20090710A ITTO20090710A1 IT TO20090710 A1 ITTO20090710 A1 IT TO20090710A1 IT 000710 A IT000710 A IT 000710A IT TO20090710 A ITTO20090710 A IT TO20090710A IT TO20090710 A1 ITTO20090710 A1 IT TO20090710A1
Authority
IT
Italy
Prior art keywords
charge pump
terminal
voltage
control terminal
transistor
Prior art date
Application number
IT000710A
Other languages
English (en)
Inventor
Antonino Conte
Santi Nunzio Antonino Pagano
Carmelo Ucciardello
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITTO2009A000710A priority Critical patent/IT1396759B1/it
Priority to US12/882,981 priority patent/US8405450B2/en
Publication of ITTO20090710A1 publication Critical patent/ITTO20090710A1/it
Application granted granted Critical
Publication of IT1396759B1 publication Critical patent/IT1396759B1/it

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)

Description

DESCRIZIONE
“POMPA DI CARICA AD AGGANCIO CON CIRCUITO DI EQUALIZZAZIONEâ€
La presente invenzione à ̈ relativa ad una pompa di carica ad aggancio con circuito di equalizzazione.
Come à ̈ noto, una pompa di carica (“charge pump†) à ̈ un circuito elettrico che assolve la funzione di convertitore DC-DC, e che si avvale di almeno un condensatore, il quale à ̈ generalmente noto come condensatore volante (“flying capacitor†) e funge da elemento per immagazzinare energia. Operativamente, la pompa di carica à ̈ tale per cui, alimentandola con una tensione di alimentazione Vdd, e connettendola ad un carico, essa può fornire al carico una corrente di uscita ILed una tensione di uscita Vout, quest’ultima potendo essere superiore alla tensione di alimentazione Vdd.
Tra le pompe di carica ad oggi disponibili, sono presenti le cosiddette pompe di carica di tipo ad aggancio (“latch charge pump†), cui nel seguito ci si riferisce semplicemente come alle pompe di carica di tipo latch.
In particolare, la domanda di brevetto EP1881589, depositata il 19 Luglio 2006 a nome della Richiedente, descrive una pompa di carica di tipo latch, la quale à ̈ illustrata in figura 1, in cui viene indicata nel suo complesso con 1.
In maggior dettaglio, la pompa di carica di tipo latch 1, cui nel seguito ci si riferisce brevemente come alla pompa di carica 1, comprende un terminale di ingresso IN, un terminale di uscita OUT, un primo ed un secondo terminale di attivazione (“enable terminal†) indicati rispettivamente con FX e FN, e almeno due stadi di pompa di carica (“charge pump stage†). Gli stadi di pompa di carica sono collegati in cascata tra il terminale di ingresso IN ed il terminale di uscita OUT, e sono connessi, ciascuno, al primo ed al secondo terminale di attivazione FX, FN. A titolo esemplificativo, in figura 1 sono mostrati un primo ed un secondo stadio di pompa di carica, indicati rispettivamente con CBi-1e CBi. Più precisamente, in figura 1 sono mostrate, per semplicità di illustrazione, porzioni del primo e del secondo stadio di pompa di carica CBi-1, CBiche sono coinvolte in operazioni di mutua ripartizione di carica (“charge sharing†), tali porzioni essendo descritte qui di seguito.
In dettaglio, il primo stadio di pompa di carica CBi-1comprende un primo condensatore di pompa (“pump capacitor†) CUpi-1, collegato tra il primo terminale di attivazione FX e un primo nodo interno Upi-1, e un secondo condensatore di pompa CDowni-1, collegato tra il secondo terminale di attivazione FN e un secondo nodo interno Downi-1. Ancora, il primo stadio di pompa di carica CBi-1comprende un primo circuito latch Li-1, il quale à ̈ collegato tra il primo nodo interno Upi-1e il secondo nodo interno Downi-1, ed à ̈ collegato inoltre a un nodo intermedio INT.
A sua volta, il primo circuito latch Li-1comprende un primo transistore di pompa MpU, il quale à ̈ collegato tra il nodo intermedio INT e il primo nodo interno Upi-1, e presenta un primo terminale di controllo PgU. Come illustrato a titolo esemplificativo in figura 1, il primo transistore di pompa MpU può essere un transistore MOS a canale P (“P-channel MOS transistor†), il cui terminale di gate corrisponde al summenzionato primo terminale di controllo PgU. Per quanto concerne, invece, i terminali di drain e di source del primo transistore di pompa MpU, come pure di tutti i transistori di tipo MOS che verranno citati e descritti in seguito, ad essi ci si riferisce genericamente come ai terminali di conduzione, la distinzione tra terminale di drain e terminale di source non essendo rilevante ai fini del funzionamento della pompa di carica 1. In dettaglio, uno dei terminali di conduzione del primo transistore di pompa MpU à ̈ collegato al primo nodo interno Upi-1, mentre l’altro à ̈ collegato al nodo intermedio INT.
Il primo circuito latch Li-1comprende inoltre un secondo transistore di pompa MpD, il quale à ̈ del medesimo tipo del primo transistore di pompa MpU, à ̈ collegato tra il nodo intermedio INT ed il secondo nodo interno Downi-1, e presenta un secondo terminale di controllo PgD. Il secondo transistore di pompa MpD à ̈ dunque un transistore MOS a canale P, il cui terminale di gate corrisponde al summenzionato secondo terminale di controllo PgD. Inoltre, uno dei terminali di conduzione del secondo transistore di pompa MpD à ̈ collegato al secondo nodo interno Downi-1, mentre l’altro à ̈ collegato al nodo intermedio INT.
Per quanto concerne il secondo stadio di pompa di carica CBi, esso comprende un terzo condensatore di pompa CUpi, collegato tra il secondo terminale di attivazione FN e un terzo nodo interno Upi, e un quarto condensatore di pompa CDowni, collegato tra il primo terminale di attivazione FX e un quarto nodo interno Downi. Ancora, il secondo stadio di pompa di carica CBicomprende un secondo circuito latch Li, il quale à ̈ collegato tra il terzo nodo interno Upie il quarto nodo interno Downi, ed à ̈ connesso inoltre al nodo intermedio INT.
A sua volta, il secondo circuito latch Licomprende un terzo transistore di pompa MnU, il quale à ̈ collegato tra il nodo intermedio INT e il terzo nodo interno Upi, presenta un terzo terminale di controllo NgU, ed à ̈ di tipo opposto rispetto al primo ed al secondo transistore di pompa MpU, MpD. Il terzo transistore MnU à ̈ dunque un transistore MOS a canale N, il cui terminale di gate corrisponde al summenzionato terzo terminale di controllo NgU. Inoltre, uno dei terminali di conduzione del terzo transistore di pompa MnU à ̈ collegato al terzo nodo interno Upi, mentre l’altro à ̈ collegato al nodo intermedio INT.
Il secondo circuito latch Licomprende inoltre un quarto transistore di pompa MnD, il quale à ̈ del medesimo tipo del terzo transistore di pompa MnU, à ̈ collegato tra il nodo intermedio INT e il quarto nodo interno Downi, e presenta un quarto terminale di controllo NgD. Il quarto transistore di pompa MnD à ̈ dunque un transistore MOS a canale N, il cui terminale di gate corrisponde al summenzionato quarto terminale di controllo NgD. Inoltre, uno dei terminali di conduzione del quarto transistore di pompa MnD à ̈ collegato al quarto nodo interno Downi, mentre l’altro à ̈ collegato al nodo intermedio INT.
Si noti che, sebbene si siano descritte solamente le porzioni del primo e del secondo stadio di pompa di carica CBi-1, CBiche, come descritto in maggior dettaglio in seguito, sono coinvolte in operazioni di mutua ripartizione di carica, ed in particolare si siano descritte solamente le porzioni del primo e del secondo circuito latch Li-1, Licoinvolte in tali operazioni di ripartizione di carica, il primo ed il secondo circuito latch Li-1, Lisono uguali. In altre parole, sebbene non siano mostrati in figura 1, il primo circuito latch Li-1comprende un quinto ed un sesto transistore di pompa, entrambi dello stesso tipo del terzo e del quarto transistore di pompa MnU, MnD, mentre il secondo circuito latch Licomprende inoltre un settimo ed un ottavo transistore di pompa, entrambi dello stesso tipo del primo e del secondo transistore di pompa MpU e MpD. A titolo esplicativo, la figura 2 mostra un generico circuito latch L, formato da una prima e una seconda coppia di transistori 2, 4 connesse in parallelo; la prima coppia di transistori 2 à ̈ formata da due transistori MOS a canale N connessi in serie, mentre la seconda coppia di transistori 4 à ̈ formata da due transistori MOS a canale P connessi in serie. La figura 2 illustra anche il nodo intermedio INT e un ulteriore nodo intermedio INT’, quest’ultimo atto a consentire il collegamento del generico circuito latch L a uno stadio di pompa di carica, oppure alla tensione di alimentazione Vdd.
Nuovamente con riferimento alla pompa di carica 1, essa comprende inoltre uno stadio di stabilizzazione 6, il quale a sua volta à ̈ formato da un numero n di circuiti di stabilizzazione. In maggior dettaglio, assumendo che la pompa di carica 1 sia formata da un numero N di stadi di pompa di carica, la pompa di carica 1 comprende un numero n di circuiti di stabilizzazione pari due volte il numero N di stadi di pompa di carica. A titolo esemplificativo, in figura 1 sono mostrati un primo ed un secondo circuito di stabilizzazione, indicati rispettivamente con 10p e 10n.
In dettaglio, il primo circuito di stabilizzazione 10p comprende a sua volta un primo condensatore di polarizzazione Cbp1, collegato tra il primo terminale di controllo PgU ed il secondo terminale di attivazione FN, e un secondo condensatore di polarizzazione Cbp2, collegato tra il secondo terminale di controllo PgD ed il primo terminale di attivazione FX.
Inoltre, il primo circuito di stabilizzazione 10p comprende un primo transistore di controllo Mp1, collegato tra il primo terminale di controllo PgU ed il nodo intermedio INT, e un secondo transistore di controllo Mp2, collegato tra il secondo terminale di controllo PgD ed il nodo intermedio INT. In maggior dettaglio, il primo ed il secondo transistore di controllo Mp1, Mp2 sono del medesimo tipo del primo e del secondo transistore di pompa MpU, MpD.
Come illustrato in figura 1, il primo ed il secondo transistore di controllo Mp1, Mp2 sono transistori MOS a canale P. Inoltre, il terminale di gate del primo transistore di controllo Mp1 à ̈ collegato al secondo terminale di controllo PgD, mentre uno dei terminali di conduzione del primo transistore di controllo Mp1 à ̈ collegato al nodo intermedio INT, e l’altro à ̈ collegato al primo terminale di controllo PgU. Ancora, il terminale di gate del secondo transistore di controllo Mp2 à ̈ collegato al primo terminale di controllo PgU, mentre uno dei terminali di conduzione del secondo transistore di controllo Mp2 à ̈ collegato al nodo intermedio INT, e l’altro à ̈ collegato al secondo terminale di controllo PgD. Inoltre, come illustrato ancora in figura 1, il primo ed il secondo transistore di controllo Mp1, Mp2 possono avere rispettivi terminali di bulk, i quali possono essere connessi al nodo intermedio INT.
Similmente, il secondo circuito di stabilizzazione 10n comprende un terzo condensatore di polarizzazione Cbn1, collegato tra il terzo terminale di controllo NgU ed il primo terminale di attivazione FX, e un quarto condensatore di polarizzazione Cbn2, collegato tra il quarto terminale di controllo NgD ed il secondo terminale di attivazione FN.
Il secondo circuito di stabilizzazione 10n comprende inoltre un terzo transistore di controllo Mn1, collegato tra il terzo terminale di controllo NgU ed il nodo intermedio INT, e un quarto transistore di controllo Mn2, collegato tra il quarto terminale di controllo NgD ed il nodo intermedio INT. In maggior dettaglio, il terzo ed il quarto transistore di controllo Mn1, Mn2 sono del medesimo tipo del terzo e del quarto transistore di pompa MnU, MnD.
Come illustrato in figura 1, il terzo ed il quarto transistore di controllo Mn1, Mn2 sono transistori MOS a canale N; inoltre, il terminale di gate del terzo transistore di controllo Mn1 à ̈ collegato al quarto terminale di controllo NgD, mentre uno dei terminali di conduzione del terzo transistore di controllo Mn1 à ̈ collegato al nodo intermedio INT, e l’altro à ̈ collegato al terzo terminale di controllo NgU. Ancora, il terminale di gate del quarto transistore di controllo Mn2 à ̈ collegato al terzo terminale di controllo NgU, mentre uno dei terminali di conduzione del quarto transistore di controllo Mn2 à ̈ collegato al nodo intermedio INT, e l’altro à ̈ collegato al quarto terminale di controllo NgD.
In generale, il primo, il secondo, il terzo ed il quarto condensatore di pompa CUpi-1, CDowni-1, CUpie CDownipossono avere una medesima prima capacità nominale. Similmente, il primo, il secondo, il terzo ed il quarto condensatore di polarizzazione Cbp1, Cbp2, Cbn1 e Cbn2 possono avere una medesima seconda capacità nominale. Inoltre tutti i transistori presenti nella pompa di carica 1 possono essere del tipo a bassa tensione.
In uso, la pompa di carica 1 viene alimentata connettendo il terminale di ingresso IN ad una prima tensione di riferimento, per esempio la tensione di alimentazione Vdd. Inoltre, il terminale di uscita OUT viene connesso a un carico (non mostrato), il quale risulta collegato, oltre che al terminale di uscita OUT, a una seconda tensione di riferimento, ad esempio la massa (“ground†). In maggior dettaglio, per far sì che la pompa di carica 1 fornisca energia al carico stesso, alla pompa di carica 1 vengono forniti, rispettivamente attraverso il primo ed il secondo terminale di attivazione FX, FN, un primo ed un secondo segnale di attivazione sFX, sFN, entrambi tipicamente in tensione e generati, ad esempio, da un opportuno generatore 8 (figura 1), collegato al primo ed al secondo terminale di attivazione FX,FN.
Generalmente, il primo ed il secondo segnale di attivazione sFX, sFN sono periodici con medesimo periodo T, ed inoltre ciascuno di essi assume, alternativamente, un valore massimo Vmax o un valore minimo Vmin tali per cui il modulo della differenza tra il valore massimo Vmax ed il valore minimo Vmin à ̈ superiore alla tensione di soglia dei transistori (sia i transistori di pompa che i transistori di controllo) della pompa di carica 1, ed inferiore alla tensione di rottura dei transistori (sia i transistori di pompa che i transistori di controllo) della pompa di carica 1. Nel seguito si assume, a titolo esemplificativo, che il valore massimo Vmax ed il valore minimo Vmin siano pari, rispettivamente, alla tensione di alimentazione Vdded alla massa.
In maggior dettaglio, il primo ed il secondo segnale di attivazione sFX, sFN sono tali da risultare, idealmente, in opposizione di fase; in altre parole, per ogni istante di tempo t, il primo ed il secondo segnale di attivazione sFX, sFN assumono valori differenti. Ancora in altre parole, all’interno di un periodo T considerato, à ̈ possibile definire un primo ed un secondo sottoperiodo, tra loro consecutivi e tali per cui, durante il primo sottoperiodo, il primo ed il secondo segnale di attivazione sFX, sFN sono rispettivamente pari a Vdde 0 (o viceversa), mentre durante il secondo sottoperiodo sono rispettivamente pari a 0 e Vdd(o viceversa). Il primo ed il secondo sottoperiodo possono avere medesima durata.
Un esempio dell’andamento (ideale) nel tempo del primo e del secondo segnale di attivazione sFX, sFN à ̈ mostrato in figura 3, in cui si mostrano due periodi consecutivi del primo e del secondo segnale di attivazione sFX, sFN.
In ogni istante di tempo t, la pompa di carica 1 si trova alternativamente in una prima o una seconda condizione operativa. In particolare, avendo assunto che Vmax=Vdde Vmin=0, e ricordando che il primo ed il secondo segnale di attivazione sFX, sFN sono in opposizione di fase, la prima condizione operativa si verifica quando il valore assunto dal primo segnale di attivazione sFX à ̈ pari a 0, ed il valore assunto dal secondo segnale di attivazione sFN à ̈ pari a Vdd; viceversa, se i valori rispettivamente assunti dal primo e dal secondo segnale di attivazione sFX, sFN sono pari a Vdde 0, si verifica la seconda condizione operativa. Ne consegue che, all’interno di ciascun periodo T, si verifica un cambiamento di condizione operativa tra il primo sottoperiodo ed il secondo sottoperiodo.
Nel seguito, per descrivere la prima e la seconda condizione operativa, si assume che il primo, il secondo, il terzo ed il quarto nodo interno Upi-1, Downi-1, Upi, Downiabbiano rispettivamente una tensione VcUi-1, una tensione VcDi-1, una tensione VcUi e una tensione VcDi, e che il primo, il secondo, il terzo ed il quarto terminale di controllo PgU, PgD, NgU e NgD abbiano rispettivamente una tensione VPgU, una tensione VPgD, una tensione VNgU e una tensione VNgD; inoltre, si assume che il nodo intermedio INT abbia una tensione Vi.
In dettaglio, à ̈ possibile dimostrare che, nel passare dalla seconda alla prima condizione operativa, la tensione VPgU passa da un valore all’incirca pari Vi-Vddad un valore all’incirca pari a Vi, mentre la tensione VPgD passa da un valore all’incirca pari a Vi ad un valore all’incirca pari a Vi-Vdd. Inoltre, nel passaggio dalla seconda alla prima condizione operativa, la tensione VcUi-1 e la tensione VcDi-1 subiscono, rispettivamente, un decremento ed un incremento, portandosi su rispettivi valori tali per cui, dati i valori corrispondentemente assunti dalle tensioni VPgU e VPgD, il primo transistore di pompa MpU à ̈ spento, mentre il secondo transistore di pompa MpD à ̈ acceso.
Sempre con riferimento al passaggio dalla seconda alla prima condizione operativa, à ̈ possibile dimostrare che la tensione VNgD passa da un valore all’incirca pari a Vi ad un valore all’incirca pari a Vi+Vdd, mentre la tensione VNgU passa da un valore all’incirca pari a Vi+Vddad un valore all’incirca pari a Vi. Inoltre, nel passaggio dalla seconda alla prima condizione operativa, la tensione VcUi e la tensione VcDi subiscono, rispettivamente, un incremento ed un decremento, portandosi su rispettivi valori tali per cui, dati i valori corrispondentemente assunti dalle tensioni VNgU e VNgD, il terzo transistore di pompa MnU à ̈ spento, mentre il quarto transistore di pompa MnD à ̈ acceso.
In pratica, quando la pompa di carica 1 si trova nella prima condizione operativa, si verifica una ripartizione di carica tra il secondo ed il quarto condensatore di pompa CDowni-1, CDowni; al contrario, tra il primo ed il terzo condensatore di pompa CUpi-1, CUpi, la ripartizione di carica à ̈ impedita.
In modo analogo rispetto a quanto descritto relativamente alla prima condizione operativa, Ã ̈ possibile dimostrare che, quando la pompa di carica 1 si trova nella seconda condizione operativa, le tensioni VNgU, VNgD, VPgU, VPgD, VcUi-1, VcDi-1, VcUi e VcDi sono tali per cui il primo ed il terzo transistore di pompa MpU, MnU sono accesi, mentre il secondo ed il quarto transistore di pompa MpD, MnD sono spenti.
In dettaglio, à ̈ possibile dimostrare che, nel passare dalla prima alla seconda condizione operativa, la tensione VPgU passa da un valore all’incirca pari a Vi ad un valore all’incirca pari a Vi-Vdd, mentre la tensione VPgD passa da un valore all’incirca pari a Vi-Vddad un valore all’incirca pari a Vi. Inoltre, la tensione VNgD passa da un valore all’incirca pari a Vi+Vddad un valore all’incirca pari a Vi, mentre la tensione VNgU passa da un valore all’incirca pari a Vi ad un valore all’incirca pari a Vi+Vdd. Infine, nel passaggio dalla prima alla seconda condizione operativa, la tensione VcUi-1 e la tensione VcDi-1 subiscono, rispettivamente, un incremento ed un decremento, mentre la tensione VcUi e la tensione VcDi subiscono, rispettivamente, un decremento ed un incremento.
In pratica, quando la pompa di carica 1 si trova nella seconda condizione operativa, si verifica una ripartizione di carica tra il primo ed il terzo condensatore di pompa CUpi-1, CUpi; al contrario, tra il secondo ed il quarto condensatore di pompa CDowni-1, CDowni, la ripartizione di carica à ̈ impedita.
A titolo esemplificativo, la figura 4 illustra gli andamenti nel tempo delle tensioni VcDi-1, VPgD, Vi, VcDi e VNgD, evidenziandone i cambiamenti in corrispondenza del passaggio dalla seconda alla prima condizione operativa, e viceversa. In particolare, si à ̈ assunto che il primo ed il secondo segnale di attivazione sFX e sFN abbiano frequenza pari a 120MHz.
Operativamente, la tensione Vi del nodo intermedio INT resta all’incirca costante, indipendentemente dalla condizione operativa. Inoltre, all’interno di ciascun sottoperiodo, i potenziali VPgU, VPgD, VNgU, VNgD rimangono in prima approssimazione costanti. Pertanto, all’interno di ciascun sottoperiodo, e dunque per tutta la durata di ciascuna ripartizione di carica tra il primo ed il terzo condensatore di pompa CUpi-1, CUpi, oppure tra il secondo ed il quarto condensatore di pompa CDowni-1, CDowni, gli stati (acceso o spento) del primo, del secondo, del terzo e del quarto transistore di pompa MpU, MpD, MnU, MnD non cambiano. In pratica il primo, secondo, terzo e quarto transistore di controllo Mp1, Mp2, Mn1 e Mn2 consentono al primo, secondo, terzo e quarto condensatore di polarizzazione Cbp1, Cbp2, Cbn1, Cbn2 di aggiornare continuamente rispettivi stati di carica, oltre che recuperare eventuale carica persa nel pilotare il primo, secondo, terzo e quarto transistore di pompa MpU, MpD, MnU e MnD. Ne consegue che le ripartizioni di carica, ed in generale il funzionamento della pompa di carica 1, risulta ottimale, anche nel caso in cui la tensione di alimentazione Vddnon sia particolarmente elevata.
In particolare, grazie alla possibilità di impiegare transistori del tipo a bassa tensione, e grazie alla presenza di due sole condizioni operative, la pompa di carica 1 può operare a frequenze superiori ai 100MHz, ed inoltre può funzionare con tensioni di alimentazione Vddnon necessariamente elevate. Ad esempio, sono note pompe di carica del tipo descritto ed operanti con tensioni di alimentazione Vddprossime ad 1 Volt.
Come mostrato in figura 5, la pompa di carica 1 può inoltre comprendere un primo ed un secondo invertitore logico, indicati rispettivamente con INV1 e INV2. In dettaglio, il primo invertitore logico INV1 à ̈ collegato tra il terzo condensatore di polarizzazione Cbn1 e il secondo terminale di attivazione FN, in modo da risultare in serie con il terzo condensatore di polarizzazione Cbn1 stesso.
Invece, il secondo invertitore logico INV2 Ã ̈ collegato tra il quarto condensatore di polarizzazione Cbn2 e il primo terminale di attivazione FX, in modo da risultare in serie con il quarto condensatore di polarizzazione Cbn2 stesso.
E’ possibile dimostrare che, grazie alla presenza del primo e del secondo invertitore logico INV1, INV2, il funzionamento della pompa di carica 1 rimane ottimale anche nel caso in cui il primo ed il secondo segnale di attivazione sFX, sFN non siano perfettamente in opposizione di fase, cioà ̈ assumano, in certi intervalli di tempo, un medesimo valore.
Come mostrato in figura 6, la pompa di carica 1 può comprendere una pluralità di circuiti di polarizzazione di bulk, solamente uno dei quali à ̈ mostrato in figura 6, dove à ̈ indicato con 11. In pratica, sono presenti tanti circuiti di polarizzazione di bulk quanti sono i transistori MOS a canale P presenti nei circuiti latch della pompa di carica 1, tali transistori MOS a canale P essendo provvisti di rispettivi terminali di bulk. In seguito si descrive il solo circuito di polarizzazione di bulk 11, relativo al primo transistore di pompa MpU.
In particolare, il primo transistore di pompa MpU Ã ̈ provvisto di un proprio terminale di bulk, cui il circuito di polarizzazione di bulk 11 Ã ̈ collegato. Inoltre, il circuito di polarizzazione di bulk 11 Ã ̈ collegato al primo terminale di controllo PgU ed al nodo intermedio INT.
Come mostrato ancora più in dettaglio in figura 7, il circuito di polarizzazione di bulk 11 comprende un primo, un secondo ed un terzo transistore di polarizzazione Mb1, Mb2, Mb3, i quali sono transistori MOS a canale P.
In dettaglio, il primo transistore di polarizzazione Mb1 ha il terminale di gate collegato al primo terminale di controllo PgU, ed inoltre ha uno dei rispettivi terminali di conduzione collegato al primo nodo interno Upi-1, e l’altro terminale di conduzione collegato a un nodo di bulk B. Il terminale di gate del secondo transistore di polarizzazione Mb2 à ̈ collegato al primo nodo interno Upi-1, mentre uno dei terminali di conduzione del secondo transistore di polarizzazione Mb2 à ̈ collegato al nodo di bulk B, e l’altro à ̈ collegato al terzo nodo interno Upi. Ancora, il terminale di gate del terzo transistore di polarizzazione Mb3 à ̈ collegato al terzo nodo interno Upi, mentre uno dei terminali di conduzione del terzo transistore di polarizzazione Mb3 à ̈ collegato al nodo di bulk B, e l’altro à ̈ collegato al primo nodo interno Upi-1.
Il primo, secondo e terzo transistore di polarizzazione Mb1, Mb2, Mb3 possiedono rispettivi terminali di bulk, i quali sono tutti collegati al nodo di bulk B.
Operativamente, i circuiti di polarizzazione di bulk consentono di prevenire il verificarsi del cosiddetto fenomeno del “latchup†all’interno dei transistori MOS a canale P facenti parte dei circuiti latch della pompa di carica 1, tale fenomeno essendo dovuto alla presenza di transistori parassiti all’interno dei transistori MOS a canale P stessi. Infatti, i circuiti di polarizzazione di bulk fanno sì che i terminali di bulk dei transistori MOS a canale P siano mantenuti a tensioni tali per cui i summenzionati transistori parassiti risultano spenti.
La pompa di carica 1 rappresenta un notevole miglioramento rispetto alle pompe di carica precedentemente note, che potevano operare a frequenze non superiori a 50MHz, e richiedevano tensioni di alimentazione Vddelevate. Tuttavia, esistono situazioni in cui il funzionamento della pompa di carica 1 può risultare non ottimale.
Ad esempio, quando la pompa di carica 1 viene spenta, cioà ̈ quando il primo ed il secondo terminale di attivazione FX, FN vengono connessi a massa, il primo, il secondo, il terzo e il quarto condensatore di polarizzazione Cbp1, Cbp2, Cbn1 e Cbn2 si scaricano verso la massa. Tale scarica può avvenire in maniera tale per cui, ad un istante di tempo tx, tre dei summenzionati condensatori di polarizzazione, ad esempio il primo, il secondo e il terzo condensatore di polarizzazione Cbp1, Cbp2, Cbn1, si trovano ad una medesima prima tensione intermedia Vx1, mentre un rimanente condensatore di polarizzazione, ad esempio il quarto condensatore di polarizzazione Cbn2, si trova ad una seconda tensione intermedia Vx2>Vx1+Vdd.
Pertanto, se all’istante di tempo txsi riaccende la pompa di carica 1, ad esempio portando la pompa di carica 1 nella seconda condizione operativa, dunque portando il primo terminale di attivazione FX alla tensione di alimentazione Vdd, la tensione VNgU non supera la tensione VNgD, in maniera tale per cui il quarto transistore di controllo Mn2 rimane spento, non consentendo così la scarica del quarto condensatore di polarizzazione Cbn2. Infatti, la tensione VNgD à ̈ tale per cui il terzo condensatore di controllo Mn1 resta acceso, con la conseguenza che la tensione VNgU resta pari a Vi.
Risulta pertanto che, una volta riaccesa la pompa di carica 1, la tensione VNgD rimane stabilmente (cioà ̈, indipendentemente dalla condizione operativa in cui si trova la pompa di carica 1) maggiore rispetto alle tensioni VcDi e VcUi, e quindi il quarto transistore di pompa MnD resta stabilmente acceso, indipendentemente dalla condizione operativa in cui si trova la pompa di carica 1. Ne consegue che, successivamente alla riaccensione, quando la pompa di carica 1 si trova nella seconda condizione operativa, in cui dovrebbe teoricamente verificarsi la ripartizione di carica tra il primo ed il terzo condensatore di pompa CUpi-1, CUpi, si verifica in realtà una ripartizione di carica tra il primo, il terzo ed il quarto condensatore di pompa CUpi-1, CUpi, CDowni, con conseguente decadimento delle prestazioni della pompa di carica 1, ed in particolare con conseguente riduzione della corrente di uscita IL. Inoltre, il fatto che il terzo transistore di controllo Mn1 resti stabilmente acceso comporta che il terzo condensatore di polarizzazione Cbn1 si scarichi alla tensione Vi, e quindi che la tensione VNgU non sia sufficiente per accendere il terzo transistore di pompa MnU. Pertanto, la ripartizione di carica tra il primo ed il terzo condensatore di pompa CUpi-1, CUpià ̈ limitata anche dalla mancata, o comunque imperfetta, accensione del terzo transistore di pompa MnU.
Un ulteriore esempio di funzionamento non ottimale della pompa di carica 1 si ha quando la pompa di carica 1 viene spenta, e la scarica del primo, del secondo, del terzo e del quarto condensatore di polarizzazione Cbp1, Cbp2, Cbn1 e Cbn2 avviene in maniera tale per cui il secondo, il terzo ed il quarto condensatore di polarizzazione Cbp2, Cbn1, Cbn2 si portano ad una medesima terza tensione intermedia Vx3, mentre il primo condensatore di polarizzazione Cbp1 si porta ad una quarta tensione intermedia Vx4<Vx3-Vdd.
In tali condizioni, se si riaccende la pompa di carica 1, si verifica che la tensione VPgU à ̈ tale per cui il secondo transistore di controllo Mp2 risulta sempre acceso, e quindi la tensione VPgD risulta sempre pari a Vi, impedendo l’accensione del primo transistore di controllo Mp1, anche quando il secondo terminale di attivazione FN à ̈ posto pari a Vdd. Pertanto, il primo condensatore di polarizzazione Cbp1 non si scarica mai.
Risulta dunque che, una volta riaccesa la pompa di carica 1, il primo transistore di pompa MpU resta stabilmente acceso, indipendentemente dalla condizione operativa in cui si trova la pompa di carica 1. Ne consegue che, successivamente alla riaccensione, quando la pompa di carica 1 si trova nella prima condizione operativa, in cui dovrebbe teoricamente verificarsi la ripartizione di carica tra il secondo ed il quarto condensatore di pompa CDowni-1, CDowni, si verifica in realtà una ripartizione di carica tra il primo, il secondo ed il quarto condensatore di pompa CUpi-1, CDowni-1, CDowni, con conseguente decadimento delle prestazioni della pompa di carica 1. Inoltre, quando la pompa di carica 1 si trova nella prima condizione operativa, si verifica che la tensione VPgD à ̈ tale da non consentire l’accensione del secondo transistore di pompa MpD, e quindi la ripartizione di carica tra il secondo ed il quarto condensatore di pompa CDowni-1, CDowniviene limitata anche dalla mancata, o comunque imperfetta, accensione del secondo transistore di pompa MpD, riducendo ulteriormente la corrente di uscita ILerogata al carico dalla pompa di carica 1.
In generale, à ̈ inoltre possibile che, nelle situazioni precedentemente descritte, la riaccensione della pompa di carica 1 causi la rottura di uno o più strati di ossido presenti all’interno del primo, secondo, terzo e quarto transistore di pompa MpU, MpD, MnU, MnD.
Scopo della presente invenzione à ̈ fornire una pompa di carica di tipo a latch che consenta di risolvere almeno in parte gli inconvenienti dell’arte nota.
Secondo l'invenzione, viene realizzata una pompa di carica di tipo a latch come definita nella rivendicazione 1.
Per una migliore comprensione dell’invenzione, ne vengono ora descritte forme di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra uno schema circuitale di una porzione di una pompa di carica di tipo noto;
- la figura 2 mostra uno schema circuitale di un circuito elettronico facente parte della pompa di carica mostrata in figura 1;
- la figura 3 mostra l’andamento nel tempo di segnali di attivazione di tipo noto;
- la figura 4 mostra andamenti nel tempo di tensioni di nodi della pompa di carica mostrata in figura 1;
- la figura 5 mostra uno schema circuitale di una porzione di una pompa di carica di tipo noto;
- la figura 6 mostra uno schema circuitale di una porzione di una pompa di carica di tipo noto;
- la figura 7 mostra uno schema circuitale di un circuito elettronico facente parte della pompa di carica mostrata in figura 6;
- la figura 8 mostra uno schema circuitale di una porzione di una forma di realizzazione della presente pompa di carica di tipo latch;
- la figure 9 e 10 mostrano circuiti di equalizzazione e porzioni della presente pompa di carica di tipo latch;
- la figura 11 mostra una porzione di un'altra forma di realizzazione della presente pompa di carica di tipo latch; e
- la figura 12 mostra una porzione di una ulteriore forma di realizzazione della presente pompa di carica di tipo latch.
La figura 8 mostra una prima forma di realizzazione di una pompa di carica di tipo a latch, indicata nel suo insieme con 12, ed alla quale ci si riferisce in seguito come alla pompa di carica 12, per brevità.
La pompa di carica 12, e più precisamente differenti forme di realizzazione della pompa di carica 12, vengono descritte qui di seguito, la presente descrizione essendo limitata alle sole differenze della pompa di carica 12 rispetto alla pompa di carica 1 precedentemente descritta e mostrata nelle figure 1, 5 e 6. Inoltre, componenti della pompa di carica 12 già presenti nella pompa di carica 1 precedentemente descritta sono indicati nel medesimo modo.
In particolare, la pompa di carica 12 comprende uno stadio di equalizzazione formato da un numero S di circuiti di equalizzazione, ad esempio pari a due volte il numero di circuiti latch compresi nella pompa di carica 12 stessa. A titolo esemplificativo, la figura 8 mostra un primo ed un secondo circuito di equalizzazione, indicati rispettivamente con 14 e 16.
In particolare, il primo circuito di equalizzazione 14 Ã ̈ collegato tra il primo ed il secondo terminale di controllo PgU, PgD, mentre il secondo circuito di equalizzazione 16 Ã ̈ collegato tra il terzo ed il quarto terminale di controllo NgU, NgD.
Operativamente, il primo ed il secondo circuito di equalizzazione 14, 16, di cui in seguito si descrivono in dettaglio rispettive forme di realizzazione, hanno la funzione di consentire il controllo delle tensioni VPgU, VPgD, VNgU e VNgD rispettivamente del primo, secondo, terzo e quarto terminale di controllo PgU, PgD, NgU, NgD, anche quando la pompa di carica 12 Ã ̈ spenta.
Più in dettaglio, indicando con Vdiff1 la tensione presente tra il primo ed il secondo terminale di controllo PgU, PgD, e con Vdiff2 la tensione presente tra il terzo ed il quarto terminale di controllo NgU, NgD, il primo ed il secondo circuito di equalizzazione 14, 16 assolvono la funzione di limitare in modulo, rispettivamente, le tensioni Vdiff1 e Vdiff2.
In altre parole, il primo ed il secondo circuito di equalizzazione 14, 16 hanno la funzione di equalizzare, rispettivamente, le tensioni VPgU e VPgD del primo e del secondo terminale di controllo PgU, PgD, e le tensioni VNgU e VNgD del terzo e del quarto terminale di controllo NgU, NgD. Infatti, come precedentemente descritto, in assenza del primo e del secondo circuito di equalizzazione 14, 16, e nel caso in cui il primo, secondo, terzo e quarto condensatore di polarizzazione Cbp1, Cbp2, Cbn1, Cbn2 si scarichino con tempi di scarica differenti, Ã ̈ possibile che le summenzionate tensioni Vdiff1 e Vdiff2 assumano valori tali da impedire un corretto funzionamento della pompa di carica 12.
La figura 9 mostra una possibile forma di realizzazione del primo circuito di equalizzazione 14. In dettaglio, il primo circuito di equalizzazione 14 assolve la funzione di un ponte di diodi, ed à ̈ formato da un primo ed un secondo circuito serie, posti in parallelo ed indicati rispettivamente con 18 e 20.
In maggior dettaglio, il primo ed il secondo circuito serie 18, 20 comprendono ciascuno un numero Nt1di transistori di ponte, i quali sono collegati in serie e possono essere di un medesimo tipo, ad esempio del tipo del primo e del secondo transistore di pompa MpU, MpD. Inoltre, ciascuno dei transistori di ponte del primo e del secondo circuito serie 18, 20 Ã ̈ collegato a diodo.
A titolo esemplificativo, nella forma di realizzazione illustrata in figura 9, il numero Nt1Ã ̈ pari a tre. In particolare, il primo circuito serie 18 Ã ̈ formato da un primo, un secondo ed un terzo transistore di ponte, indicati rispettivamente con 22a, 22b, 22c. Tali primo, secondo e terzo transistore di ponte 22a, 22b, 22c sono transistori MOS a canale P.
In maggior dettaglio, il terminale di gate e un primo terminale di conduzione del primo transistore di ponte 22a sono collegati al secondo terminale di controllo PgD, mentre il secondo terminale di conduzione del primo transistore di ponte 22a à ̈ collegato al terminale di gate e a un primo terminale di conduzione del secondo transistore di ponte 22b. Inoltre, il secondo terminale di conduzione del secondo transistore di ponte 22b à ̈ collegato al terminale di gate e a un primo terminale di conduzione del terzo transistore di ponte 22c, il secondo terminale di conduzione del terzo transistore di ponte 22c essendo collegato al primo terminale di controllo PgU.
Ancora con riferimento alla forma realizzativa mostrata in figura 9, il secondo circuito serie 20 Ã ̈ formato da un quarto, un quinto ed un sesto transistore di ponte, i quali sono transistori MOS a canale P e sono indicati, rispettivamente, con 24a, 24b, 24c.
In maggior dettaglio, un primo terminale di conduzione del quarto transistore di ponte 24a à ̈ collegato al secondo terminale di controllo PgD, mentre il terminale di gate ed il secondo terminale di conduzione del quarto transistore di ponte 24a sono collegati a un primo terminale di conduzione del quinto transistore di ponte 24b. Il terminale di gate e il secondo terminale di conduzione del quinto transistore di ponte 24b sono collegati a un primo terminale di conduzione del sesto transistore di ponte 24c. Inoltre, il terminale di gate ed il secondo terminale di conduzione del terzo transistore di ponte 24c sono collegati al primo terminale di controllo PgU.
Come mostrato in figura 9, il primo, secondo, terzo, quarto, quinto e sesto transistore di ponte 22a, 22b, 22c, 24a, 24b, 24c possono avere rispettivi terminali di bulk, i quali possono essere collegati al nodo intermedio INT.
La figura 10 mostra una possibile forma di realizzazione del secondo circuito di equalizzazione 16. In dettaglio, il secondo circuito di equalizzazione 16 assolve la funzione di un ponte di diodi, ed à ̈ formato da un terzo ed un quarto circuito serie, indicati rispettivamente con 26 e 28.
In particolare, il terzo ed il quarto circuito serie 26, 28 comprendono ciascuno un numero Nt2di transistori di ponte, i quali sono collegati in serie e possono essere di un medesimo tipo, ad esempio del tipo del terzo e del quarto transistore di pompa MnU, MnD. Inoltre, ciascuno dei transistori di ponte del terzo e del quarto circuito serie 26, 28 Ã ̈ collegato a diodo.
A titolo esemplificativo, nella forma di realizzazione illustrata in figura 10, il numero Nt2Ã ̈ pari a tre, dunque si ha Nt1=Nt2. In particolare, il terzo circuito serie 26 Ã ̈ formato da un settimo, un ottavo ed un nono transistore di ponte, indicati rispettivamente con 30a, 30b, 30c. Tali settimo, ottavo e nono transistore di ponte 30a, 30b, 30c sono transistori MOS a canale N.
In maggior dettaglio, il terminale di gate e un primo terminale di conduzione del settimo transistore di ponte 30a sono collegati al terzo terminale di controllo NgU, mentre il secondo terminale di conduzione del settimo transistore di ponte 30a à ̈ collegato al terminale di gate e a un primo terminale di conduzione dell’ottavo transistore di ponte 30b. Inoltre, il secondo terminale di conduzione dell’ottavo transistore di ponte 30b à ̈ collegato al terminale di gate e a un primo terminale di conduzione del nono transistore di ponte 30c, il secondo terminale di conduzione del nono transistore di ponte 30c essendo collegato quarto terminale di controllo NgD.
Ancora con riferimento alla forma realizzativa mostrata in figura 10, il quarto circuito serie 28 Ã ̈ formato da un decimo, un undicesimo ed un dodicesimo transistore di ponte, i quali sono transistori MOS a canale N e sono indicati, rispettivamente, con 32a, 32b, 32c.
In maggior dettaglio, un primo terminale di conduzione del decimo transistore di ponte 32a à ̈ collegato al terzo terminale di controllo NgU, mentre il terminale di gate ed il secondo terminale di conduzione del decimo transistore di ponte 32a sono collegati a un primo terminale di conduzione dell’undicesimo transistore di ponte 32b. Il terminale di gate e il secondo terminale di conduzione dell’undicesimo transistore di ponte 32b sono collegati a un primo terminale di conduzione del dodicesimo transistore di ponte 32c. Inoltre, il terminale di gate ed il secondo terminale di conduzione del dodicesimo transistore di ponte 32c sono collegati al quarto terminale di controllo NgD.
Considerando singolarmente ciascun transistore tra il primo, secondo, terzo, quarto, quinto, sesto, settimo, ottavo, nono, decimo, undicesimo e dodicesimo transistore di ponte 22a-22c,24a-24c,30a-30c,32a-32c, il terminale di conduzione che à ̈ collegato al terminale di gate à ̈ equiparabile a un anodo di un corrispondente diodo, mentre l’altro terminale di conduzione à ̈ equiparabile al catodo di tale corrispondente diodo. Ne risulta che il primo ed il secondo circuito serie 18, 20 sono collegati in modo antiparallelo, cioà ̈ sono collegati in modo che, quando il primo, secondo e terzo transistore di ponte 22a-22c sono percorsi da una (medesima) corrente, il quarto, quinto e sesto transistore di ponte 24a-24c sono interdetti, e viceversa. Similmente, anche il terzo ed il quarto circuito serie 26, 28 sono collegati in modo antiparallelo.
Operativamente, assumendo che il primo ed il secondo transistore di controllo Mp1, Mp2 abbiano una medesima prima tensione di soglia Vth1(intesa come tensione tra terminale di gate e terminale di source, dunque negativa, in quanto trattasi di transistori MOS a canale P), la presenza del primo circuito di equalizzazione 14 comporta che sia valida la relazione |Vdiff1|< Nt1*|Vth1|.
In dettaglio, il numero Nt1può essere scelto in maniera tale che: Vdd-|Vth1|<Nt1*|Vth1|<Vdd. In tal modo, il primo circuito di equalizzazione 14 non interviene durante il normale funzionamento della pompa di carica 12, a meno che non si verifichi una delle situazioni in cui il funzionamento della pompa di carica 12 può risultare non ottimale, tali situazioni essendo state precedentemente descritte.
In maggior dettaglio, la relazione Nt1*|Vth1|<Vddconsente di prevenire le summenzionate situazioni di funzionamento non ottimale, mentre la relazione Vdd-|Vth1|<Nt1*|Vth1| consente di evitare che, durante il normale funzionamento della pompa di carica 12, si verifichino scambi di carica tra il primo ed il secondo condensatore di polarizzazione Cbp1 e Cbp2.
Similmente, assumendo che il terzo ed il quarto transistore di controllo Mn1, Mn2 abbiano una medesima seconda tensione di soglia Vth2(intesa come tensione tra terminale di gate e terminale di source, dunque positiva in quanto trattasi di transistori MOS a canale N), la presenza del secondo circuito di equalizzazione 16 comporta che sia valida la relazione |Vdiff2|<Nt2*|Vth2|. Analogamente a quanto descritto a proposito del numero Nt1, il numero Nt2può essere scelto in maniera tale per cui Vdd-Vth2<Nt2*Vth2<Vdd.
Come illustrato in figura 11, la pompa di carica 12 può inoltre comprendere i già descritti primo e secondo invertitore logico INV1 e INV2. In tal caso, il terzo condensatore di polarizzazione Cbn1 risulta collegato, invece che al primo terminale di attivazione FX, al primo invertitore logico INV1, il quale à ̈ a sua volta collegato al secondo terminale di attivazione FN. Inoltre, il quarto condensatore di polarizzazione Cbn2 risulta collegato, invece che al secondo terminale di attivazione FN, al secondo invertitore logico INV2, il quale à ̈ a sua volta collegato al primo terminale di attivazione FX.
Infine, come mostrato in figura 12, una ulteriore forma di realizzazione della pompa di carica 12 può prevedere la presenza dei circuiti di polarizzazione di bulk 11, al fine di prevenire il verificarsi del fenomeno del “latchup†all’interno dei transistori MOS a canale P facenti parte dei circuiti latch della pompa di carica 12 stessa.
I vantaggi che la pompa di carica 12 descritta consente di ottenere emergono chiaramente dalla discussione precedente. In particolare, la pompa di carica 12 risulta sostanzialmente immune da malfunzionamenti successivi allo spegnimento ed alla riaccensione della pompa di carica 12 stessa. Inoltre, il primo ed il secondo circuito di equalizzazione 14, 16 non interferiscono con il normale funzionamento della pompa di carica 12 e possono essere realizzati con dimensioni ridotte, integrandoli con i rimanenti componenti della pompa di carica 12.
Risulta infine evidente che alla pompa di carica 12 qui descritta ed illustrata possono essere apportate modifiche e varianti, senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.
Ad esempio il primo e/o il secondo circuito latch Li-1, Lipossono essere realizzati in maniera differente da quanto descritto e mostrato, ed in particolare possono comprendere ulteriori transistori MOS.
Inoltre, il primo circuito di equalizzazione 14 può essere formato da transistori MOS a canale N, invece che da transistori MOS a canale P. Similmente, il secondo circuito di equalizzazione 16 può essere formato da transistori MOS a canale P, invece che da transistori MOS a canale N. Ancora, il numero Nt1può essere differente dal numero Nt2, ed inoltre il primo e/o il secondo circuito di equalizzazione 14, 16 possono essere effettivamente formati, invece che da transistori collegati a diodo, da diodi.
Infine, può essere presente uno solo tra il primo ed il secondo circuito di equalizzazione 14, 16.

Claims (15)

  1. RIVENDICAZIONI 1. Pompa di carica di tipo ad aggancio comprendente almeno un primo ed un secondo stadio di pompa di carica (CBi-1,CBi) elettricamente accoppiati mediante un nodo intermedio (INT), e comprendente inoltre: - un primo condensatore di pompa (CUpi-1), collegato tra un primo terminale di attivazione (FX) ed un primo nodo interno (Upi-1); - un secondo condensatore di pompa (CDowni-1), collegato tra un secondo terminale di attivazione (FN) ed un secondo nodo interno (Downi-1); - un terzo condensatore di pompa (CUpi), collegato tra il secondo terminale di attivazione (FN) ed un terzo nodo interno (Upi); - un quarto condensatore di pompa (CDowni), collegato tra il primo terminale di attivazione (FX) ed un quarto nodo interno (Downi); - un primo transistore di pompa (MpU) collegato tra il primo nodo interno (Upi-1) ed il nodo intermedio (INT), ed avente un primo terminale di controllo (PgU); - un secondo transistore di pompa (MpD) collegato tra il secondo nodo interno (Downi-1) ed il nodo intermedio (INT), ed avente un secondo terminale di controllo (PgD); - un primo condensatore di polarizzazione (Cbp1), collegato tra il primo terminale di controllo (PgU) ed il secondo terminale di attivazione (FN); - un secondo condensatore di polarizzazione (Cbp2), collegato tra il secondo terminale di controllo (PgD) ed il primo terminale di attivazione (FX); caratterizzata dal fatto di comprendere inoltre un primo circuito di equalizzazione (14) collegato tra il primo ed il secondo terminale di controllo (PgU,PgD) e configurato per limitare una prima tensione (Vdiff1) tra il primo ed il secondo terminale di controllo (PgU,PgD) all’interno di un primo intervallo di valori.
  2. 2. Pompa di carica secondo la rivendicazione 1, in cui detto primo circuito di equalizzazione (14) comprende un primo ed un secondo circuito serie (18,20), detto primo circuito serie (18) comprendendo un primo numero Nt1di primi interruttori controllati in tensione (22a-22c) e collegati in serie, detto secondo circuito serie (20) comprendendo un secondo numero di secondi interruttori controllati in tensione (24a-24c) pari a detto primo numero Nt1, detti secondi interruttori controllati in tensione (24a-24c) essendo collegati in serie; e in cui detti primo e secondo circuito serie (18,20) sono collegati in modo antiparallelo.
  3. 3. Pompa di carica secondo la rivendicazione 2, comprendente inoltre un generatore di segnali (8) configurato per fornire a detti primo e secondo terminale di attivazione (FX,FN) una tensione di riferimento Vdd, e in cui detti primi e secondi interruttori controllati in tensione (22a-22c,24a-24c) hanno una medesima prima tensione di soglia Vth1, detto primo numero Nt1essendo tale per cui Vdd-|Vth1|<Nt1*|Vth1|<Vdd.
  4. 4. Pompa di carica secondo la rivendicazione 2 o 3, in cui detti primi e secondi interruttori controllati in tensione (22a-22c,24a-24c) comprendono, ciascuno, un transistore collegato a diodo.
  5. 5. Pompa di carica secondo la rivendicazione 4, in cui detti primi e secondi interruttori controllati in tensione (22a-22c,24a-24c) sono transistori del medesimo tipo del primo e del secondo transistore di pompa (MpU,MpD).
  6. 6. Pompa di carica secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre: - un terzo transistore di pompa (MnU) collegato tra il terzo nodo interno (Upi) ed il nodo intermedio (INT), ed avente un terzo terminale di controllo (NgU); - un quarto transistore di pompa (MnD) collegato tra il quarto nodo interno (Downi) ed il nodo intermedio (INT), ed avente un quarto terminale di controllo (NgD).
  7. 7. Pompa di carica secondo la rivendicazione 6, comprendente inoltre: - un terzo condensatore di polarizzazione (Cbn1), collegato tra il terzo terminale di controllo (NgU) ed il primo terminale di attivazione (FX); - un quarto condensatore di polarizzazione (Cbn2), collegato tra il quarto terminale di controllo (NgD) ed il secondo terminale di attivazione (FN); e - un secondo circuito di equalizzazione (16) collegato tra il terzo ed il quarto terminale di controllo (NgU,NgD) e configurato per limitare una seconda tensione (Vdiff2) tra il terzo ed il quarto terminale di controllo (NgU, NgD) all’interno di un secondo intervallo di valori.
  8. 8. Pompa di carica secondo la rivendicazione 7, in cui detto secondo circuito di equalizzazione (16) comprende un terzo ed un quarto circuito serie (26,28), detto terzo circuito serie (26) comprendendo un terzo numero Nt2di terzi interruttori controllati in tensione (30a-30c) e collegati in serie, detto quarto circuito serie (28) comprendendo un quarto numero di quarti interruttori controllati in tensione (32a-32c) pari a detto terzo numero Nt2, detti quarti interruttori controllati in tensione (32a-32c) essendo collegati in serie; e in cui detti terzo e quarto circuito serie (26,28) sono collegati in modo antiparallelo.
  9. 9. Pompa di carica secondo la rivendicazione 8 quando dipendente dalla 3, in cui detti terzi e quarti interruttori controllati in tensione (30a-30c,32a-32c) hanno una medesima seconda tensione di soglia Vth2, detto terzo numero Nt2essendo tale per cui: Vdd-|Vth2|<Nt2*|Vth2|<Vdd.
  10. 10. Pompa di carica secondo la rivendicazione 9, in cui detti terzi e quarti interruttori controllati in tensione (30a-30c,32a-32c) comprendono, ciascuno, un transistore collegato a diodo.
  11. 11. Pompa di carica secondo la rivendicazione 10, in cui detti terzi e quarti interruttori controllati in tensione (30a-30c,32a-32c) sono transistori del medesimo tipo del terzo e del quarto transistore di pompa (MnU,MnD).
  12. 12. Pompa di carica secondo la rivendicazione 11, in cui detto primo numero Nt1e detto terzo numero Nt2sono uguali.
  13. 13. Pompa di carica secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre: - un primo transistore di controllo (Mp1) avente terminali di conduzione collegati, rispettivamente, al primo terminale di controllo (PgU) ed al nodo intermedio (INT), e un terminale di gate collegato al secondo terminale di controllo (PgD); e - un secondo transistore di controllo (Mp2) avente terminali di conduzione collegati, rispettivamente, al secondo terminale di controllo (PgD) ed al nodo intermedio (INT), e un terminale di gate collegato al primo terminale di controllo (PgU).
  14. 14. Pompa di carica secondo una qualsiasi delle rivendicazioni da 6 a 13, comprendente inoltre: - un terzo transistore di controllo (Mn1) avente terminali di conduzione collegati, rispettivamente, al terzo terminale di controllo (PgU) ed al nodo intermedio (INT), e un terminale di gate collegato al quarto terminale di controllo (NgD); e - un quarto transistore di controllo (Mn2) avente terminali di conduzione collegati, rispettivamente, al quarto terminale di controllo (NgD) ed al nodo intermedio (INT), e un terminale di gate collegato al terzo terminale di controllo (NgU).
  15. 15. Pompa di carica secondo una qualsiasi delle rivendicazioni da 6 a 14, in cui detti primo e secondo transistore di pompa (MpU,MpD) sono transistori MOS a canale P; e in cui detti terzo e quarto transistore di pompa (MnU,MnD) sono transistori MOS a canale N.
ITTO2009A000710A 2009-09-18 2009-09-18 Pompa di carica ad aggancio con circuito di equalizzazione IT1396759B1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ITTO2009A000710A IT1396759B1 (it) 2009-09-18 2009-09-18 Pompa di carica ad aggancio con circuito di equalizzazione
US12/882,981 US8405450B2 (en) 2009-09-18 2010-09-15 Latch charge pump with equalization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITTO2009A000710A IT1396759B1 (it) 2009-09-18 2009-09-18 Pompa di carica ad aggancio con circuito di equalizzazione

Publications (2)

Publication Number Publication Date
ITTO20090710A1 true ITTO20090710A1 (it) 2011-03-19
IT1396759B1 IT1396759B1 (it) 2012-12-14

Family

ID=42102354

Family Applications (1)

Application Number Title Priority Date Filing Date
ITTO2009A000710A IT1396759B1 (it) 2009-09-18 2009-09-18 Pompa di carica ad aggancio con circuito di equalizzazione

Country Status (2)

Country Link
US (1) US8405450B2 (it)
IT (1) IT1396759B1 (it)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2424092B1 (en) * 2010-08-27 2016-10-12 Nxp B.V. High efficiency charge pump
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
JP6817053B2 (ja) * 2016-12-13 2021-01-20 ラピスセミコンダクタ株式会社 チャージポンプ回路及び昇圧回路
US11342844B1 (en) * 2021-03-25 2022-05-24 Lion Semiconductor Inc. Circuits for DC voltage converters
US11594959B1 (en) * 2021-10-29 2023-02-28 Texas Instruments Incorporated Switched capacitor circuit with passive charge recycling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154096A (en) * 1999-02-01 2000-11-28 Prominent Communications, Inc Latched charge pump for phase locked loop
US20060244516A1 (en) * 2005-04-29 2006-11-02 Hynix Semiconductor Inc. Internal voltage generator
EP1881589A1 (en) * 2006-07-19 2008-01-23 STMicroelectronics S.r.l. Charge pump circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530640A (en) * 1992-10-13 1996-06-25 Mitsubishi Denki Kabushiki Kaisha IC substrate and boosted voltage generation circuits
JP3998278B2 (ja) * 1996-02-27 2007-10-24 株式会社ルネサステクノロジ 内部電位発生回路
JP3540652B2 (ja) * 1998-04-10 2004-07-07 三洋電機株式会社 チャージポンプ式昇圧回路
DE19924568B4 (de) * 1999-05-28 2014-05-22 Qimonda Ag Ladungspumpe
US6430087B1 (en) * 2000-02-28 2002-08-06 Advanced Micro Devices, Inc. Trimming method and system for wordline booster to minimize process variation of boosted wordline voltage
US6525949B1 (en) * 2000-12-22 2003-02-25 Matrix Semiconductor, Inc. Charge pump circuit
US6717459B2 (en) * 2002-02-21 2004-04-06 Micron Technology, Inc. Capacitor charge sharing charge pump
KR100696958B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로
US7847618B2 (en) * 2008-01-08 2010-12-07 International Business Machines Corporation Peak power reduction methods in distributed charge pump systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154096A (en) * 1999-02-01 2000-11-28 Prominent Communications, Inc Latched charge pump for phase locked loop
US20060244516A1 (en) * 2005-04-29 2006-11-02 Hynix Semiconductor Inc. Internal voltage generator
EP1881589A1 (en) * 2006-07-19 2008-01-23 STMicroelectronics S.r.l. Charge pump circuit

Also Published As

Publication number Publication date
IT1396759B1 (it) 2012-12-14
US8405450B2 (en) 2013-03-26
US20110068857A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
ITTO20090710A1 (it) Pompa di carica ad aggancio con circuito di equalizzazione
US8604868B2 (en) Dynamic biasing circuit for a protection stage using low voltage transistors
US7208996B2 (en) Charge pump circuit
KR100435408B1 (ko) 차지 펌프 회로 및 그 제어 방법
US20080143401A1 (en) Charge pump circuit
CN109274263B (zh) 操作用于同时生成正电压和负电压的多级电荷泵电路
JP2011120407A (ja) チャージポンプ回路
JP2006302971A (ja) 電源クランプ回路及び半導体装置
US20190079126A1 (en) Esd failure early warning circuit for integrated circuit
US8587360B2 (en) Level-shifter circuit using low-voltage transistors
JP2015126595A (ja) チャージポンプ回路
TWI711258B (zh) 電源切換電路與電源切換控制器的積體電路
KR20120095246A (ko) 레벨 쉬프터
US20150214837A1 (en) Charge pump circuit
US10298120B2 (en) Charge pump circuit and boosting circuit
TWI520490B (zh) 高電壓產生器及產生高電壓之方法
US7511559B2 (en) Booster circuit
Zhu et al. A 4-phase cross-coupled charge pump with charge sharing clock scheme
US6812773B1 (en) Charge pump circuit reliability without degrading performance
ITMI20101588A1 (it) Circuito di scarica per moltiplicatori di tensione
TWI690210B (zh) 內部電壓産生電路
EP2506411B1 (en) Charge pump circuit using low voltage transistors
JP4746205B2 (ja) 昇圧回路及びこれを内蔵する半導体装置
US9112406B2 (en) High efficiency charge pump circuit
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로