ITRM970604A1 - Procedimento e sistema per configurare un trasformatore digitale in un amplificatore matriciale ibrido - Google Patents
Procedimento e sistema per configurare un trasformatore digitale in un amplificatore matriciale ibrido Download PDFInfo
- Publication number
- ITRM970604A1 ITRM970604A1 IT000604A ITRM970604A ITRM970604A1 IT RM970604 A1 ITRM970604 A1 IT RM970604A1 IT 000604 A IT000604 A IT 000604A IT RM970604 A ITRM970604 A IT RM970604A IT RM970604 A1 ITRM970604 A1 IT RM970604A1
- Authority
- IT
- Italy
- Prior art keywords
- matrix
- signals
- transformation
- digital
- transformed
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000011159 matrix material Substances 0.000 claims description 166
- 230000009466 transformation Effects 0.000 claims description 133
- 230000003321 amplification Effects 0.000 claims description 24
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 8
- 230000007257 malfunction Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000006731 degradation reaction Methods 0.000 claims 2
- 230000001131 transforming effect Effects 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- IRLPACMLTUPBCL-KQYNXXCUSA-N 5'-adenylyl sulfate Chemical compound C1=NC=2C(N)=NC=NC=2N1[C@@H]1O[C@H](COP(O)(=O)OS(O)(=O)=O)[C@@H](O)[C@H]1O IRLPACMLTUPBCL-KQYNXXCUSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007620 mathematical function Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Coils Or Transformers For Communication (AREA)
Description
Campo dell'Invenzione
La presente invenzione è in relazione generale alla amplificazione dei segnali e, più particolarmente, concerne un perfezionato procedimento e sistema avente un trasformatore digitale configurabile in un complesso di amplificatore matriciale ibrido.
Precedenti dell'Invenzione
Un amplificatore matriciale ibrido è costituito da una serie parallela di amplificatori, ciascuno avente ingressi alimentati ed uscite combinate con matrici multi-porte costituite da accoppiatori ibridi. La configurazione generale di un amplificatore matriciale ibrido 20 è rappresentata nella Figura 1. Le matrici ibride 22 e 24 collegate nella maniera rappresentata creano dei percorsi per le informazioni che si estendono da In a On che sono separati nelle porte di ingresso In e nelle porte di uscita 0n. Fra le matrici ibride 22 e 24, il complesso amplificatore 26 viene usato per amplificare i segnali. Questi segnali fra le matrici sono distribuiti in maniera uniforme in ampiezza ed hanno una specifica relazione di fase in conformità con la porta di ingresso In attraverso la quale il segnale è entrato. Quando il complesso amplificatore 26 viene configurato fra le matrici 22 e 24, tutti gli amplificatori del complesso amplificatore 26 condividono la amplificazione del segnale sul percorso da l1 a O1, come anche i segnali su tutti gli altri n-1 percorsi.
Un blocco componente fondamentale di molte matrici di trasformazione è un accoppiatore ibrido a 90° oppure a 3 dB che è rappresentato schematicamente nella Figura 2 come accoppiatore 30. L'accoppiatore 30 presenta quattro porte: due porte di ingresso A e B e due porte di uscita Yi e Y2. L'accoppiatore 30 è tipicamente lineare e reciproco. Per effetto della natura reciproca dell'accoppiatore 30, le porte di ingresso A e B possono essere intercambiate con le porte di uscita Yi e Y2- L'accoppiatore inoltre presenta una data banda passante caratteristica e date impedenze caratteristiche nelle porte.
Durante il funzionamento, se il segnale A viene ricevuto nella porta di ingresso A dell'accoppiatore 30, la potenza o energia del segnale viene suddivisa in due quantità uguali, in cui una quantità viene alimentata alla porta di uscita Yi e l'altra viene alimentata alla porta di uscita Y2. La fase dei segnali della potenza trasmessa dalla porta di uscita Y2 viene ritardata di 90 gradi elettrici ovvero un quarto di una lunghezza d'onda di funzionamento rispetto alla fase del segnale della potenza trasmessa dalla porta di uscita Yi. Similmente, se la potenza del segnale B viene ricevuta nella porta di ingresso B, la potenza del segnale viene suddivisa in due quantità uguali, in cui una metà della potenza viene alimentata alla porta di uscita Yi e l'altra metà viene alimentata alla· porta di uscita Y2. Inoltre, la fase dei segnali di potenza derivante dal segnale B trasmesso dalla porta di uscita Yi viene ritardata di 90 gradi elettrici ovvero un quarto di una lunghezza d'onda di funzionamento, rispetto alla fase dei segnali di potenza trasmessi dalla porta di uscita Y2.
Perciò, se il segnale A viene applicato alla porta di ingresso A ed il segnale B viene applicato alla porta di ingresso B, i segnali che appaiono nelle porte di uscita Yi e Yz sono rappresentati dalle seguenti equazioni:
j è 1Z90° = sqrt (-l) Come rappresentato dalle precedenti equazioni, se la potenza dei segnali viene simultaneamente applicata alle porte di ingresso A e B, si verifica una sovrapposizione dei segnali perché l'accoppiatore è lineare.
In definitiva, una qualsiasi potenza ricevuta sulla porta di ingresso viene suddivisa in misure uguali fra le porte di uscita dell'accoppiatore ed i segnali trasmessi dalle porte di uscita presentano specifiche relazioni di fase.
Nella tecnica precedente, l'accoppiatore 30 è tipicamente costruito con l'impiego di stripline schermate (doppio piano di base) o microstripline. Questa tecnica di accoppiamento a stripline è schematicamente rappresentata nella Figura 3 e descritta nel brevetto statunitense No. 3.731.217 di Gerst et al (1973) che viene citato nella presente a titolo di,riferimento.
Con .riferimento ora alla Figura 4, è<' >illustrata una matrice di trasformazione di Fourier 4. x 4. La matrice di trasformazione di Fourier 40, che presenta quattro ingressi e quattro uscite, utilizza quattro accoppiatori 30 a 3 dB collegati nella maniera rappresentata.
La Figura 5 rappresenta una diversa matrice di trasformazione 4 x 4 nota come matrice di trasformazione di tipo Butler. La matrice di trasformazione Butler 50 è essenzialmente la matrice di trasformazione di Fourier 40 con l'aggiunta dei variatori di fase 52 e 54. Se i variatori di fase 52 e 54 sono variatori di fase di 45°, la matrice di trasformazione di Butler 50 viene riferita come matrice di trasformazione di Butler da 45°.
I problemi che si incontrano negli amplificatori matriciali ibridi -20 comprendono gli elevati costi delle due matrici di trasformazione, delle connessioni multiple a radio frequenza che presentano una minore affidabilità ed un elevato costo di fabbricazione, dello spazio richiesto dalle due matrici di trasformazione e dal peso supplementare delle due matrici di trasformazione.
Pertanto, esiste il bisogno di un procedimento e di un sistema in un amplificatore matriciale ibrido per ridurre i costi delle matrici di trasformazione, diminuire il numero delle connessioni a radio frequenza e diminuire lo spazio ed il peso richiesti dalle matrici di trasformazione.
Breve Descrizione dei Disegni
Le caratteristiche originali che si ritengono distintive dell'invenzione sono esposte nelle rivendicazioni allegate. L'invenzione stessa, comunque, nonché un suo preferito modo di uso, ulteriori scopi e vantaggi di essa sarà meglio compresa con riferimento alla seguente descrizione dettagliata di una illustrativa forma di realizzazione, quando letta con riferimento ai disegni allegati, nei quali:
la Figura 1 rappresenta una vista di alto livello di un amplificatore matriciale ibrido della tecnica precedente,
la Figura 2 è una rappresentazione schematica di un accoppiatore della tecnica precedente usato in una matrice di trasformazione,
la Figura 3 rappresenta una vista illustrativa di alto livello di un accoppiatore della tecnica precedente nella Figura 2,
la Figura 4 è una rappresentazione schematica di alto livello di una matrice di trasformazione di Fourier della tecnica precedente,
la Figura 5 rappresenta uno schema a blocchi di alto livello di una matrice di trasformazione di Butler della tecnica precedente,
la Figura 6 rappresenta uno schema a blocchi di un amplificatore matriciale ibrido avente una matrice di trasformazione digitale configurabile in conformità al procedimento ed al sistema della presente invenzione,
la Figura 7 è una rappresentazione schematica di alto livello del modulatore digitale a radio frequenza rappresentato nella Figura 6 in conformità al procedimento ed al sistema della presente invenzione,
la Figura 8 è una rappresentazione schematica di alto livello del moltiplicatore complesso rappresentato nella Figura 6, in conformità al procedimento ed al sistema della presente invenzione, e
la Figura 9 rappresenta un diagramma di flusso logico di alto livello che illustra il funzionamento del procedimento e del sistema della presente invenzione.
Descrizione dettagliata dell'Invenzione
Con riferimento ora alle figure ed in particolare con riferimento alla Figura 6, in essa è illustrato uno schema a blocchi di un amplificatore matriciale ibrido avente una matrice di trasformazione digitale configurabile ed un modulatore RF in conformità al procedimento ed al sistema della presente invenzione. Come illustrato, l'amplificatore matriciale ibrido 100 comprende la matrice di trasformazione 102 avente ingressi collegati alle uscite del complesso di amplificatori 104. Poiché la matrice di trasformazione 102 è collegata al complesso di amplificazione 104, il quale emette in uscita segnali trasformati amplificati, la matrice di trasformazione 102 esegue una funzione di trasformazione inversa che separa le componenti dei segnali trasformati amplificati suddividendole in uscite discrete che corrispondono ad uno degli ingressi dell'amplificatore matriciale ibrido.
Nella forma di realizzazione rappresentata nella Figura 6, la matrice di trasformazione 102 è una matrice di trasformazione 4 x 4 avente quattro ingressi e quattro uscite. Tuttavia, la matrice di trasformazione 102 può essere di una qualsiasi grandezza superiore a quella di una matrice 2x 2, in dipendenza dalle esigenze del progetto. Perciò, la matrice di trasformazione 102 può essere una matrice di trasformazione m x n.
La matrice di trasformazione 102 può essere implementata con diversi tipi di matrici. Per esempio, la matrice di trasformazione 102 può essere implementata con una matrice di trasformazione di Fourier oppure con una matrice di trasformazione di Butler. Inoltre, possono essere usate altre matrici di trasformazione che distribuiscono la potenza del segnale da un ingresso ad una molteplicità di uscite in predeterminate relazioni di fase. A titolo di esempio, la matrice di trasformazione 102 può essere implementata da una matrice di trasformazione venduta con il numero di catalogo "580014" dalla Anaren Microwave, Ine., a East Syracuse, New York 13057.
Gli amplificatori del complesso di amplificazione 104 ricevono un segnale a radio frequenza di basso livello ed amplificano un tale segnale per produrre un segnale di uscita di alto livello che dovrebbe sostanzialmente armonizzarsi al segnale di ingresso. Il complesso di amplificazione 104 può essere implementato con amplificatori venduti con il numero di catalogo "MHW927B" dalla Motorola, Ine., di Shaumburg, Illinois 60196. Per ottenere le migliori prestazioni, gli amplificatori del complesso di amplificazione 104 dovrebbero essere adattati sia in guadagno e sia in ritardo di fase.
Gli ingressi per il complesso di amplificazione 104 sono collegati alle uscite dei modulatori 106 a radio frequenza (RF). I segnali modulati a radio frequenza prodotti dai modulatori a radio frequenza 106 possono includere segnali modulati in conformità allo schema di modulazione ad accesso multiplo a divisione di codice (CDMA), come descritto nella descrizione intitolata Wideband Spread Spectrum Cellular System standard EIA/TIA/IS-95. Questo segnale a radio frequenza modulato può anche avere la forma di una modulazione a variazione di fase (PSK) oppure una modulazione di ampiezza in fase, per esempio modulazione di ampiezza in quadratura (QAM). Una modulazione in conformità ad altri standard di interfacciamento con l'aria può anche essere usata. Esempi di altre interfacce con l'aria comprendono il servizio Advanced Mobile Phone Serve /AMPS) in conformità allo standard EIA-553, la modulazione ad accesso multiplo a divisione di tempo (TDMA) in conformità allo standard IS-54, la Narrowband AMPS (NAMPS) in conformità allo standard IS-89 e l'interfaccia con l'aria usata nel sistema globale per comunicazioni mobili (GSM)-Con riferimento ora alla Figura 7, in essa è rappresentata una vista schematica di alto livello più dettagliata per il modulatore digitale a radio frequenza rappresentato nella Figura 6 in conformità al procedimento ed al sistema della presente invenzione. Come illustrato, un segnale digitale complesso viene ricevuto negli ingressi di I e di Q. Questi ingressi vengono quindi filtrati per mezzo dei filtri passa banda 108.
I filtri 108 livellano i bordi di un segnale digitale per portarli a transizioni di segnali rapidi minimizzate che potrebbero comportare delle emissioni a radio frequenza al di fuori della larghezza di banda assegnata.
Dopo la filtrazione, dei convertitori digitaleanalogici (D/A) 110 convertono il segnale digitale in un segnale analogico. I segnali analogici dai convertitori digitale-analogici 110 vengono miscelati con segnali sinusoidali nel modulatore 112. Successivamente, le porzioni I e Q del segnale vengono combinate nel sommatore 114 per produrre un segnale di uscita a radio frequenza modulato dai segnali I e Q digitali.
Con riferimento ancora alla Figura 6, i modulatori 106 a radio frequenza ricevono i dati dai canali dei bit di I e Q, i quali sono emessi in uscita dalla matrice di trasformazione digitale 116 e sono riferiti come A1-A4. Nell'ingresso della matrice di trasformazione digitale 116, i segnali dei messaggi M1-M4 sono ricevuti nel formato I e Q.
Nell'esempio rappresentato nella Figura 6, la matrice di trasformazione digitale 116 è una matrice di trasformazione 4 x 4 avente quattro ingressi digitali complessi e quattro uscite digitali complesse. I segnali ricevuti negli ingressi alla matrice di trasformazione digitale 116 sono matematicamente moltiplicati, multiplati e ricombinati per emulare digitalmente una funzione di matrice di trasformazione, per esempio la funzione di matrice di trasformazione eseguita dalla matrice di trasformazione 22 nella Figura 1. Tuttavia, in conformità ad un aspetto importante della presente invenzione, la funzione di matrice di trasformazione viene eseguita a frequenze di banda di base su segnali digitali con l'uso di una logica combinatoria, piuttosto che essere eseguita su segnali analogici a radio frequenza, utilizzando le tecniche elettromagnetiche fornite dagli accoppiatori a stripline.
Come rappresentato schematicamente nella Figura 6, la matrice di trasformazione digitale 116 comprende i registri 118 per memorizzare parametri di trasformazione oppure coefficienti di trasformazione della matrice. I segnali di ingresso di messaggio Mi-M4 vengono moltiplicati per tali coefficienti di trasformazione della matrice nel moltiplicato complesso 120. Le uscite di ciascun moltiplicatore complesso 120 possono essere collegate agli ingressi del sommatore 122. Le uscite del sommatore 122, nel formato I e Q, vengono fatte passare ai modulatori a radio frequenza 106. Perciò, come rappresentato schematicamente nella Figura 6, porzioni ponderate di ciascun segnale di ingresso vengono combinate su ciascuna uscita per fornire un segnale di uscita complesso che rappresenta una porzione di ciascun segnale di ingresso che è stata regolata o modificata, sia in ampiezza sia in fase. Matematicamente, la funzione della matrice di trasformazione digitale 116 è rappresentata dalla seguente equazione:
in cui ciascun elemento della matrice è una costante complessa, con M che rappresenta il vettore di ingresso di messaggio complesso, B che rappresenta i coefficienti complessi della matrice di trasformazione ed A che rappresenta il vettore di uscita complesso dalla matrice di trasformazione digitale 116.
Nell'ambito della matrice di trasformazione digitale 116, sono rappresentati quattro circuiti moltiplicatori complessi 124. Questi circuiti moltiplicatori sono descritti in maggiore dettaglio nel seguito con riferimento alla Figura 8.
Nella Figura 6 sono anche rappresentati il sensore di stato 126, il controllore 128 e la memoria 130. Il sensore di stato 126 può essere collegato a vari componenti dell'amplificatore matriciale ibrido 100, per esempio alle uscite 132 dell'amplificatore matriciale ibrido, al complesso di amplificazione 104 ed ai modulatori a radio frequenza 106. Il sensore di stato 126 percepisce le condizioni o gli stati che si stabiliscono all'interno dell'amplificatore matriciale ibrido 100 e produce un segnale che rappresenta uno stato dell'amplificatore matriciale ibrido. Gli stati dell'amplificatore matriciale ibrido possono comprendere uno stato degradato in cui, per esempio, uno o più amplificatori del gruppo di amplificazione 104 hanno presentato degli errori o dei difetti di funzionamento. Altri modi di malfunzionamento possono essere rivelati attraverso la percezione delle condizioni che si stabiliscono nelle uscite 132 dell'amplificatore matriciale ibrido oppure nei modulatori 106 a radio frequenza.
Il sensore di stato 126 può anche rispondere ad un ingresso fornito dall'utente, il quale può avere la forma di commutatori di configurazioni oppure un ingresso da un altro sistema di elaborazione di dati. Un tale ingresso dall'utente può essere usato per indicare che l'amplificatore matriciale ibrido 100 dovrebbe essere riconfigurato per operare in un modo alternativo. Tali modi alternativi possono comprendere, per esempio, modi che operano su un diverso numero di settori nel sito della stazione di base.
Il sensore di stato 126 fornisce un segnale che viene applicato al controllore 128. In risposta alla ricezione di un segnale di stato, il controllore 128 può riconfigurare la matrice di trasformazione digitale 116 richiamando i coefficienti di trasformazione della matrice dalla memoria 130 e trasferendo o scrivendo tali coefficienti di trasformazione di matrice nei registri 118 nella matrice di trasformazione digitale 116. Ricaricando i registri 118 con un gruppo alternativo di coefficienti di trasformazione della matrice, la funzione matematica della matrice di trasformazione digitale 116 può essere modificata per fornire ulteriori caratteristiche oppure per compensare un malfunzionamento per esempio nell'amplificatore del complesso di amplificazione 104.
Con riferimento ora alla Figura 8, in essa è rappresentato un moltiplicatore complesso usato nella matrice di trasformazione digitale 116. Come illustrato, le componenti I e Q dei segnali dei messaggi digitali da Mi a M4 vengono applicate in ingresso ad un circuito moltiplicatore, per esempio il moltiplicatore 120. Il moltiplicatore 120 esegue l'operazione descritta dalla seguente equazione:
M.B = (MA -MoBoJ+j(ΜϊΒβ-ΜοΒϊ)
che è una operazione di moltiplicazione complessa.
Ciascun blocco contrassegnato con il numero di riferimento 120 rappresenta un tale circuito di moltiplicazione. Per produrre le uscite Au e AIQ, le uscite di tutti i quattro summenzionati circuiti di moltiplicazione vengono sommate nel sommatore 122. Il segnale Au può essere descritto dalla seguente equazione:
Il segnale AiQ può essere descritto dalla seguente equazione:
Per completare la funzione della matrice di trasformazione digitale 116, quattro circuiti moltiplicatori complessi 124 sono richiesti per una matrice di trasformazione 4 x 4. Altri circuiti moltiplicatori complessi 138, 140 e 142 producono i segnali complessi A2, A3 e Aj, rispettivamente. Ciascun segnale Ax viene quindi applicato ad un amplificatore nel complesso di amplificazione 104. La matrice di trasformazione digitale 116 può essere implementata in un circuito integrato specifico per applicazione (ASIC)' comprendente dei registri per ricevere i coefficienti di trasformazione della matrice.
Con riferimento ora alla Figura 9, in essa è rappresentato un diagramma di flusso logico di alto livello che illustra il procedimento ed il sistema della presente invenzione. Come illustrato, il procedimento viene avviato dal blocco 200 e successivamente passa al blocco 202, in cui la matrice di trasformazione digitale viene inizializzata caricando i registri nella matrice di trasformazione digitale con un complemento completo di coefficienti di trasformazione della matrice, per operare in un modo normale. Questi coefficienti di trasformazione della matrice possono essere richiamati dalla memoria 130 e scritti nei registri 118 tramite il controllore 128, come rappresentato nella Figura 6. La matrice dei coefficienti di trasformazione per un funzionamento normale è rappresentata nel seguito nella Matrice 1. Il funzionamento normale implica che tutti i percorsi dei segnali dagli ingressi da Mi a M4 fino alle uscite 132 dell'amplificatore matriciale ibrido sono in ordine di lavoro. Per esempio, in certe forme di realizzazione, il complesso di amplificazione 104 può essere rivelato in modo da determinare se tutti gli amplificatori stanno operando normalmente.
Matrice 1
Successivamente, la presente invenzione opera contemporaneamente lungo due percorsi separati: un percorso descrive un anello di elaborazione dei segnali di trasformazione, amplificazione e trasformazione inversa, mentre l'altro percorso descrive un anello che esegue il monitoraggio della funzionalità dell'amplificatore matriciale ibrido e, in risposta ad una condizione di errore, riconfigura l'operazione di trasformazione della matrice di trasformazione digitale per compensare il modo mal funzionante.
Come illustrato nel blocco 204, i segnali di ingresso digitali, per esempio da Mi a M4 vengono trasformati utilizzando la matrice 116 di trasformazione di segnali digitali in modo da produrre segnali trasformati, per esempio i segnali da Ai a Ai. Successivamente, i segnali trasformati da Ai a A3⁄4 vengono modulati per produrre segnali trasformati a radio frequenza, come illustrato nel blocco 206.
Dopo la modulazione dei segnali trasformati, i segnali trasformati a radio frequenza vengono amplificati, come mostrato nel blocco 208. Un complesso di amplificazione, per esempio il complesso di amplificazione 104, può essere usato per amplificare i segnali trasformati a radio frequenza.
Infine, una operazione di trasformazione inversa viene, eseguita sui segnali trasformati a radio frequenza amplificati per produrre segnali di uscita separati che corrispondono ad uno dei segnali di ingresso digitali da Mi a M4, come illustrato nel blocco 210.
Come sopra menzionato, i blocchi da 204 a 210 descrivono una amplificazione dei segnali .in un amplificatore matriciale ibrido. In parallelo a questa operazione, il procedimento determina lo stato dell'amplificatore matriciale ibrido, come illustrato nel blocco 212. Lo stato dell'amplificatore matriciale ibrido può comprendere, per esempio, uno stato degradato in cui uno o più degli amplificatori del complesso di amplificazione 104 funziona malamente. Lo stato dell'amplificatore matriciale ibrido può alternativamente indicare che un utente sta richiedendo all'amplificatore di operare in un modo diverso, per esempio un modo che supporta un sito di cella a 6 settori, piuttosto che un sito di cella a 3 settori.
Successivamente, nell'esempio rappresentato, il procedimento determina se si è verificato un malfunzionamento in un amplificatore del complesso di amplificazione, come illustrato nel blocco 214. Si dovrebbe riconoscere che il blocco 214 può anche essere usato per rivelare gli stati dell'amplificatore matriciale ibrido diversi dallo stato degradato, in cui un amplificatore del complesso di amplificazione ha effettuato un errore di funzionamento. Se il procedimento determina che un amplificatore non ha fallito, il procedimento ritorna in maniera iterativa il blocco 212 per continuare a monitorare lo stato dell'amplificatore matriciale ibrido.
Se, tuttavia, il procedimento rivela un amplificatore difettoso, il procedimento quindi identifica il particolare amplificatore fallente, come illustrato nel blocco 216. In risposta alla identificazione del particolare amplificatore che ha fallito, il procedimento seleziona quindi una matrice succedanea di coefficienti di trasformazione, come illustrato nel blocco 218. La Matrice 2 di cui al seguito mostra una matrice sostitutiva che può essere usata se il primo amplificatore del complesso di amplificazione fallisce. La Matrice 3 mostra una matrice sostitutiva di coefficienti di trasformazione che possono essere caricati nella matrice di trasformazione digitale 116 se un secondo amplificatore del complesso di amplificazione 104 fallisce. La Matrice 4 mostra una matrice di coefficienti di trasformazione che possono essere usati se fallisce un terzo amplificatore nel gruppo ordinato di amplificazione 104. Infine, la Matrice 5 mostra una matrice succedanea di coefficienti di trasformazione che possono essere usati per riconfigurare la matrice 116 di trasformazione della matrice digitale se un quarto amplificatore nel complesso di amplificatori 104 entra in avaria. Ciascuna matrice sostitutiva è stata scelta in modo da massimizzare l'isolamento dei segnali sulle uscite 132 dell'amplificatore matriciale ibrido, in vista del particolare amplificatore che ha malfunzionato.
Matrice 2
Matrice 3
Matrice 4
Matrice 5
I coefficienti di trasformazione di matrice rappresentati nelle matrici 2-5 sono stati calcolati per mezzo di un procedimento iterativo in cui il valore di Mi viene impostato su un flusso di dati di ls e M2 - 3⁄4 sono posti uguali a 0. I coefficienti di trasformazione della matrice nei registri 118 vengono regolati fino a che la potenza nell'amplificatore matriciale ibrido 132 corrispondente al messaggio Mi è prossima ad 1, supponendo che il guadagno del complesso di amplificazione sia normalizzato ad un guadagno unitario, mentre le uscite 132 che corrispondono ai coefficienti M2 - M* vengono minimizzate a 0. Dopo questa impostazione, è stato determinato un complesso iniziale di coefficienti di trasformazione della matrice.
Il messaggio M2 viene impostato a 1 mentre tutti gli altri ingressi sono impostati a 0 e le uscite 132 sono misurate con la stessa serie di coefficienti di trasformazione della matrice. Similmente, il messaggio M3 viene impostato a 1, mentre tutti gli altri vengono impostati a 0 ed il messaggio viene impostato a 1, mentre tutti gli altri sono impostati a 0 e le uscite sono misurate ogni volta. Perciò, dopo il passaggio ciclico attraverso gli ingressi di messaggi M2 - M4, sono state prese quattro serie di misure di uscita. Queste quattro serie di misure di uscita vengono quindi combinate per generare un punteggio che determina l'efficacia dei coefficienti di trasformazione.
Successivamente, ciascun singolo coefficiente di trasformazione viene fatto variare e viene determinato un nuovo punteggio il quale viene confrontato contro il punteggio precedente. Se il punteggio migliora, la iterazione continua in modo da regolare il primo coefficiente di trasformazione fino a che viene trovato un punteggio minimo. Successivamente, il secondo coefficiente di trasformazione della matrice viene regolato nel tentativo di abbassare ancora ulteriormente il punteggio. Dopo che tutti i coefficienti di trasformazione sono stati regolati, nel tentativo di abbassare il punteggio delle uscite 132 dell'amplificatore matriciale ibrido, il procedimento ritorna quindi ai primi coefficienti d trasformazione di matrice ed esegue ulteriori regolazioni ancora in un altro tentativo di abbassare il punteggio delle uscite dell'amplificatore matriciale ibrido. Questo procedimento continua fino a che il punteggio è stato minimizzato.
Dopo la scelta della matrice sostitutiva, i coefficienti di trasformazione della matrice sostitutiva vengono ricuperati dalla memoria, come illustrato nel blocco 220. Successivamente, il procedimento ricarica i registri nella matrice di trasformazione digitale con i coefficienti di trasformazione richiamati dalla memoria, come illustrato nel blocco 222. Ciò conclude il procedimento di riconfigurazione della matrice di trasformazione digitale 116 in risposta ad un cambiamento di stato che è stato rivelato nel blocco 214. Dopo la riconfigurazione della matrice di trasformazione digitale 116, il procedimento ritorna iterativamente al blocco 212, nel quale il procedimento continua a monitorare lo stato dell'amplificatore.
La precedente descrizione di una preferita forma di realizzazione dell'invenzione è stata presentata allo scopo di illustrazione e di descrizione. Non si intende essere esaustivi o limitare l'invenzione alla forma precisa descritta. Modificazioni o varianti sono possibili alla luce dei precedenti insegnamenti. La forma di realizzazione è stata scelta e descritta in modo da fornire la migliore illustrazione dei principi dell'invenzione e la sua pratica applicazione e per permettere alle persone di ordinaria esperienza nel- settore di utilizzare l'invenzione in varie forme di realizzazione e con varie modifiche che sono convenienti per l'uso particolare contemplato. Tutte queste modificazioni e varianti rientrano nello ambito dell'invenzione, come determinato dalle rivendicazioni allegate, quando interpretate in conformità al respiro a cui hanno diritto per lealtà, legge e giustizia.
Claims (16)
- RIVENDICAZIONI 1. Amplificatore matriciale ibrido comprendente : un trasformatore digitale configurabile avente ingressi collegati ad un primo e ad un secondo segnale digitale, in cui detto trasformatore digitale configurabile è idoneo ad operare in una pluralità di modi di trasformazione che elaborano detto primo e detto secondo segnale digitale per produrre un primo ed un secondo segnale trasformato; un complesso di amplificazione avente ingressi collegati a detto primo e a detto secondo segnale trasformato e delle uscite per fornire un primo ed un secondo segnale trasformato amplificato; e una matrice di trasformazione inversa avente ingressi collegati a detto primo e a detto secondo segnale trasformato amplificato ed uscite per produrre almeno un segnale di uscita.
- 2. Amplificatore matriciale ibrido secondo la rivendicazione 1, in cui detto trasformatore digitale configurabile comprende ulteriormente registri per memorizzare parametri di trasformazione usati da diversi modi di trasformazione di detta pluralità di modi di trasformazione per controllare le caratteristiche di detto primo e di detto secondo segnale trasformato.
- 3. Amplificatore matriciale ibrido secondo la rivendicazione 2, in cui dette caratteristiche di detto primo e di detto secondo segnale trasformato comprendono la fase dei segnali e l'ampiezza dei segnali .
- 4. Amplificatore matriciale ibrido secondo la rivendicazione 2, ulteriormente comprendente: un sensore di stato collegato a detto complesso di amplificazione per produrre un segnale di stato degli amplificatori che rappresenta uno stato di detto amplificatore matriciale ibrido; e un controllore collegato a detto sensore di stato e a detto trasformatore digitale configurabile per fornire segnali di riconfigurazione a detto trasformatore digitale configurabile in risposta a detto segnale di stato dell'amplificatore.
- 5. Amplificatore matriciale ibrido secondo la rivendicazione 4, in cui detto complesso di amplificazione comprende una pluralità di amplificatori ed in cui detto stato di detto amplificatore matriciale ibrido comprende uno stato degradato che si verifica in risposta al fallimento di almeno un amplificatore di detto complesso di amplificazione.
- 6. Amplificatore matriciale ibrido secondo la rivendicazione 4, ulteriormente comprendente una memoria per memorizzare coefficienti di trasformazione di matrice, in cui detti segnali di riconfigurazione comprendono coefficienti scelti di trasformazione della matrice usati per riconfigurare detto trasformatore digitale configurabile in risposta a detto segnale di stato dell'amplificatore.
- 7. Amplificatore matriciale ibrido secondo,la rivendicazione 6, in cui detti coefficienti di trasformazione<' >della matrice comprendono coefficienti di trasformazione di matrice scelti in modo da massimizzare l'isolamento dei segnali almeno su detto segnale di uscita quando detto segnale di stato dell'amplificatore indica uno stato degradato.
- 8. Procedimento per amplificare una pluralità di segnali di ingresso digitali in un amplificatore matriciale ibrido, detto procedimento comprendendo le seguenti operazioni: inizializzare una matrice di trasformazione digitale configurabile con una matrice di coefficienti di trasformazione; ricevere una pluralità di segnali di ingresso digitali negli ingressi di detta matrice di trasformazione digitale configuratile; trasformare detta pluralità di segnali di ingresso digitali utilizzando detta matrice di coefficienti di trasformazione in detta matrice di trasformazione digitale configurabile in modo da produrre una pluralità di segnali digitali trasformati; convertire detta pluralità di segnali digitali trasformati in una pluralità di segnali analogici trasformati; amplificare detta pluralità di segnali analogici trasformati utilizzando un complesso di amplificatori per produrre segnali trasformati amplificati; e sottoporre a trasformazione inversa detti segnali trasformati amplificati, in modo da produrre segnali di uscita che corrispondono a detta pluralità di segnali di ingresso digitali.
- 9. Procedimento per amplificare una pluralità di segnali di ingresso digitali in un amplificatore matriciale ibrido secondo la rivendicazione 8, in cui detta matrice di trasformazione digitale configurabile comprende registri per memorizzare parametri di trasformazione che controllano le caratteristiche di detta pluralità di segnali digitali trasformati ed in cui detta operazione di inizializzazione di una matrice di trasformazione digitale configurabile con una matrice di coefficienti di trasformazione comprende il caricamento di una matrice di coefficienti di trasformazione in detti registri.
- 10. Procedimento per amplificare una pluralità di segnali di ingresso digitali in un amplificatore matriciale ibrido secondo la rivendicazione 8, in cui detta operazione di conversione di detta pluralità di segnali digitali trasformati in una pluralità di segnali analogici trasformati comprende la conversione di detta pluralità di segnali digitali trasformati in una pluralità di segnali analogici a radio frequenza modulati trasformati.
- 11. Procedimento per amplificare una pluralità di segnali di ingresso digitali in un amplificatore matriciale ibrido secondo la rivendicazione 9, ulteriormente comprendente le seguenti operazioni: rivelare uno stato degradato di detto complesso di amplificatori; e in risposta alla rivelazione di detto stato degradato, ricaricare detti registri in detta matrice di trasformazione digitale configurabile con una matrice di coefficienti di trasformazione scelti in modo da minimizzare la degradazione dei segnali di uscita.
- 12. Procedimento per amplificare una pluralità di segnali di ingresso digitali in un amplificatore matriciale ibrido secondo la rivendicazione 11, in cui detto stato degradato di detto complesso di amplificazione è un malfunzionamento degli amplificatori .
- 13. Procedimento per amplificare una pluralità di segnali di ingresso digitali in un amplificatore matriciale ibrido secondo la rivendicazione 11, in cui detta matrice di coefficienti di trasformazione selezionati in modo da minimizzare la degradazione dei segnali di uscita è una matrice di coefficienti di trasformazione scelti in modo da massimizzare la separazione dei segnali di uscita.
- 14. Procedimento per amplificare una pluralità di segnali di ingresso digitali in un amplificatore matriciale ibrido secondo la rivendicazione 9, in cui detta operazione di trasformazione di detta pluralità di segnali di ingresso digitali con l'impiego di detta matrice di coefficienti di trasformazione in detta matrice di trasformazione digitale configurabile comprende ulteriormente la trasformazione di detta pluralità di segnali di ingresso digitali con l'uso di una matrice di coefficienti di trasformazione che esegue una trasformazione di Fourier.
- 15. Procedimento per amplificare una pluralità di segnali di ingresso digitali in un amplificatore matriciale ibrido secondo la rivendicazione 14, in cui detta operazione di trasformazione inversa di detti segnali trasformati amplificati per produrre segnali di uscita che corrispondono a detta pluralità di segnali di ingresso digitali comprende ulteriormente la esecuzione di una trasformazione di Fourier inversa per produrre segnali di uscita.
- 16. Sistema per amplificare una pluralità di segnali di ingresso digitali in un amplificatore matriciale ibrido, comprendente: mezzi per inizializzare una matrice di trasformazione digitale configurabile con una matrice di coefficienti di trasformazione; mezzi per ricevere una pluralità di segnali di ingresso digitali negli ingressi di detta matrice di trasformazione digitale configurabile; mezzi per trasformare detta pluralità di segnali di ingresso digitali con l'impiego di detta matrice di coefficienti di trasformazione in detta matrice di trasformazione digitale configurabile in modo da produrre una pluralità di segnali digitali trasformati; mezzi per convertire detta pluralità di segnali digitali trasformati in una pluralità di segnali analogici trasformati; mezzi per amplificare detta pluralità di segnali analogici trasformati con l'impiego di una disposizione ordinata o complesso di amplificatori per produrre segnali trasformati amplificati; e mezzi per la trasformazione inversa di detti segnali trasformati amplificati in modo da produrre segnali di uscita che corrispondono a detta pluralità di segnali di ingresso digitali.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/728,717 US5834972A (en) | 1996-10-11 | 1996-10-11 | Method and system in a hybrid matrix amplifier for configuring a digital transformer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITRM970604A1 true ITRM970604A1 (it) | 1999-04-08 |
| IT1295417B1 IT1295417B1 (it) | 1999-05-12 |
Family
ID=24928012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT97RM000604A IT1295417B1 (it) | 1996-10-11 | 1997-10-08 | Procedimento e sistema per configurare un trasformatore digitale in un amplificatore matriciale ibrido |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US5834972A (it) |
| JP (1) | JP3647471B2 (it) |
| KR (1) | KR100307686B1 (it) |
| CN (1) | CN1134887C (it) |
| AU (1) | AU4181697A (it) |
| BR (1) | BR9712297B1 (it) |
| CA (1) | CA2267982A1 (it) |
| DE (1) | DE19782040T1 (it) |
| FI (1) | FI116340B (it) |
| FR (1) | FR2754654B1 (it) |
| GB (1) | GB2333917B (it) |
| IT (1) | IT1295417B1 (it) |
| SE (1) | SE520828C2 (it) |
| WO (1) | WO1998016998A1 (it) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6006111A (en) * | 1997-10-08 | 1999-12-21 | Nortel Networks Corporation | Self-balancing matrix amplifier |
| US6529715B1 (en) * | 1999-02-26 | 2003-03-04 | Lucent Technologies Inc. | Amplifier architecture for multi-carrier wide-band communications |
| SE9902984L (sv) * | 1999-08-24 | 2001-02-25 | Ericsson Telefon Ab L M | Förfarande och anordning relaterande till ett radiokommunikationsnät |
| JP3690271B2 (ja) * | 2000-11-29 | 2005-08-31 | 株式会社島津製作所 | 核酸の塩基配列決定のためのマトリックス値を得る方法 |
| US7012970B2 (en) | 2002-03-19 | 2006-03-14 | Motorola, Inc. | Method and apparatus for reducing transmitter peak power requirements |
| US7020215B2 (en) * | 2002-03-19 | 2006-03-28 | Motorola, Inc. | Method and apparatus for reducing transmitter peak power requirements using dual matrices |
| US6771123B2 (en) * | 2002-04-19 | 2004-08-03 | Bose Corporation | Multichannel power amplifying |
| US20050143933A1 (en) * | 2002-04-23 | 2005-06-30 | James Minor | Analyzing and correcting biological assay data using a signal allocation model |
| US6661284B1 (en) | 2002-05-15 | 2003-12-09 | Motorola, Inc. | Method and apparatus for error compensation in a hybrid matrix amplification system |
| US7154848B2 (en) * | 2002-05-29 | 2006-12-26 | General Dynamics Corporation | Methods and apparatus for generating a multiplexed communication signal |
| KR100703337B1 (ko) | 2002-07-13 | 2007-04-03 | 삼성전자주식회사 | 이동통신 시스템에서 적응 방식의 전력 풀링 장치 및 방법 |
| US7280497B2 (en) * | 2002-08-02 | 2007-10-09 | General Dynamics Corporation | Methods and apparatus for coupling an earth terminal to a satellite |
| US7280496B2 (en) * | 2002-08-02 | 2007-10-09 | General Dynamics Corporation | Methods and apparatus for coupling a satellite to an earth terminal |
| JP4063612B2 (ja) * | 2002-08-26 | 2008-03-19 | 株式会社エヌ・ティ・ティ・ドコモ | 送信機 |
| US7248656B2 (en) * | 2002-12-02 | 2007-07-24 | Nortel Networks Limited | Digital convertible radio SNR optimization |
| US6798295B2 (en) * | 2002-12-13 | 2004-09-28 | Cree Microwave, Inc. | Single package multi-chip RF power amplifier |
| US7983355B2 (en) * | 2003-07-09 | 2011-07-19 | Broadcom Corporation | System and method for RF signal combining and adaptive bit loading for data rate maximization in multi-antenna communication systems |
| US7822140B2 (en) * | 2003-03-17 | 2010-10-26 | Broadcom Corporation | Multi-antenna communication systems utilizing RF-based and baseband signal weighting and combining |
| US8185075B2 (en) | 2003-03-17 | 2012-05-22 | Broadcom Corporation | System and method for channel bonding in multiple antenna communication systems |
| US6892058B2 (en) * | 2003-03-26 | 2005-05-10 | Motorola, Inc. | Method and apparatus for facilitating fault tolerance in a radio frequency amplifier system |
| JP2004336448A (ja) * | 2003-05-08 | 2004-11-25 | Nec Corp | マルチポート増幅装置 |
| US8391322B2 (en) * | 2003-07-09 | 2013-03-05 | Broadcom Corporation | Method and system for single weight (SW) antenna system for spatial multiplexing (SM) MIMO system for WCDMA/HSDPA |
| CN100353776C (zh) * | 2004-05-12 | 2007-12-05 | 华为技术有限公司 | 一种基站功率发射通道传输信号的方法和装置 |
| CN100353785C (zh) * | 2004-06-04 | 2007-12-05 | 华为技术有限公司 | 基站功率发射通道传输信号的方法和装置 |
| US7720449B2 (en) * | 2005-07-28 | 2010-05-18 | Motorola, Inc. | Fault-tolerant amplifier matrix |
| US8326246B2 (en) * | 2007-07-10 | 2012-12-04 | Qualcomm Incorporated | Super regenerative (SR) apparatus having plurality of parallel SR amplifiers tuned to distinct frequencies |
| US8099056B2 (en) * | 2009-05-15 | 2012-01-17 | Alcatel Lucent | Digital hybrid amplifier calibration and compensation method |
| FR2950752B1 (fr) | 2009-09-30 | 2016-06-03 | Valeo Equip Electr Moteur | Machine electrique tournante polyphasee a capot de protection, notamment alternateur pour vehicule automobile |
| FR2950753B1 (fr) | 2009-09-30 | 2012-12-07 | Valeo Equip Electr Moteur | Agencement de redressement de courant pour machine electrique tournante, notamment alternateur pour vehicule automobile, et machine electrique tournante comportant un tel agencement |
| FR2951885B1 (fr) * | 2009-10-27 | 2011-11-25 | Thales Sa | Dispositif d'amplification multi-ports compense en presence de trafic |
| JP2011139268A (ja) * | 2009-12-28 | 2011-07-14 | Fujitsu Ltd | 無線中継装置、無線中継方法 |
| US8588334B2 (en) | 2011-07-22 | 2013-11-19 | Telefonaktiebolaget L M Ericsson (Publ) | Robust antenna array |
| US9240813B2 (en) | 2012-12-05 | 2016-01-19 | Telefonaktiebolaget L M Ericsson (Publ) | Distributed digitally convertible radio (DDCR) |
| FR3018407B1 (fr) * | 2014-03-04 | 2016-04-01 | Eutelsat Sa | Procede de detection d'un desequilibrage et de calibration d'un amplificateur multiport d'un satellite de telecommunications. |
| WO2015166305A1 (en) * | 2014-04-30 | 2015-11-05 | Telefonaktiebolaget L M Ericsson (Publ) | Multi-sector antenna integrated radio unit |
| FR3087306A1 (fr) * | 2018-10-11 | 2020-04-17 | Thales | Systeme d'emission multi-voies auto calibre pour charge utile de satellite |
| EP4272313A4 (en) * | 2020-12-30 | 2024-06-26 | NSL Comm Ltd | MULTIPORT BASEBAND PROCESSING AMPLIFIER |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574967A (en) * | 1994-01-11 | 1996-11-12 | Ericsson Ge Mobile Communications, Inc. | Waste energy control and management in power amplifiers |
| US5675285A (en) * | 1995-12-21 | 1997-10-07 | Lucent Technologies Inc. | Multichannel predistortion linearizer for multiple amplifiers with multiple antennas |
-
1996
- 1996-10-11 US US08/728,717 patent/US5834972A/en not_active Expired - Lifetime
-
1997
- 1997-09-05 AU AU41816/97A patent/AU4181697A/en not_active Abandoned
- 1997-09-05 JP JP51832998A patent/JP3647471B2/ja not_active Expired - Fee Related
- 1997-09-05 CA CA002267982A patent/CA2267982A1/en not_active Abandoned
- 1997-09-05 GB GB9907897A patent/GB2333917B/en not_active Expired - Fee Related
- 1997-09-05 CN CNB971986959A patent/CN1134887C/zh not_active Expired - Fee Related
- 1997-09-05 WO PCT/US1997/015600 patent/WO1998016998A1/en active IP Right Grant
- 1997-09-05 BR BRPI9712297-1A patent/BR9712297B1/pt not_active IP Right Cessation
- 1997-09-05 DE DE19782040T patent/DE19782040T1/de not_active Withdrawn
- 1997-09-25 FR FR9711928A patent/FR2754654B1/fr not_active Expired - Fee Related
- 1997-10-08 IT IT97RM000604A patent/IT1295417B1/it active IP Right Grant
-
1999
- 1999-04-09 FI FI990786A patent/FI116340B/fi not_active IP Right Cessation
- 1999-04-10 KR KR1019997003146A patent/KR100307686B1/ko not_active IP Right Cessation
- 1999-04-12 SE SE9901286A patent/SE520828C2/sv not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB9907897D0 (en) | 1999-06-02 |
| FI990786A0 (fi) | 1999-04-09 |
| FR2754654A1 (fr) | 1998-04-17 |
| CN1244969A (zh) | 2000-02-16 |
| SE9901286D0 (sv) | 1999-04-12 |
| DE19782040T1 (de) | 1999-09-23 |
| SE9901286L (sv) | 1999-06-11 |
| FR2754654B1 (fr) | 2004-09-10 |
| US5834972A (en) | 1998-11-10 |
| BR9712297A (pt) | 2002-02-05 |
| CA2267982A1 (en) | 1998-04-23 |
| FI116340B (fi) | 2005-10-31 |
| CN1134887C (zh) | 2004-01-14 |
| SE520828C2 (sv) | 2003-09-02 |
| GB2333917B (en) | 2000-11-15 |
| KR100307686B1 (ko) | 2001-09-29 |
| KR20000049072A (ko) | 2000-07-25 |
| IT1295417B1 (it) | 1999-05-12 |
| JP2001503937A (ja) | 2001-03-21 |
| WO1998016998A1 (en) | 1998-04-23 |
| FI990786A (fi) | 1999-04-09 |
| GB2333917A (en) | 1999-08-04 |
| AU4181697A (en) | 1998-05-11 |
| JP3647471B2 (ja) | 2005-05-11 |
| BR9712297B1 (pt) | 2009-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ITRM970604A1 (it) | Procedimento e sistema per configurare un trasformatore digitale in un amplificatore matriciale ibrido | |
| RU2470456C2 (ru) | Многопортовые усилители в спутниках связи | |
| CN106572039B (zh) | 利用宽带信号驱动负载的系统和方法 | |
| KR20200019724A (ko) | 보정 디바이스 및 보정 방법 | |
| JP6235587B2 (ja) | マルチバンド多次電力増幅器のためのデジタルアップコンバージョン | |
| US20110235748A1 (en) | Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals | |
| JP2007116745A (ja) | 電力増幅器システム | |
| CN104218897A (zh) | 高效紧凑Doherty功率放大器装置和方法 | |
| EP1500186A2 (en) | An adaptive pre-distortion method and apparatus for digital rf transmitters | |
| US20230137470A1 (en) | Active array antenna linearization | |
| WO2020238208A1 (zh) | 基于空域反馈的面向混合大规模mimo阵列的数字预失真结构 | |
| CH643094A5 (it) | Procedimento per ridurre e possibilmente annullare l'interferenza direzionale in un sistema di comunicazioni con piu canali. | |
| JP5245845B2 (ja) | 伝送装置、伝送方法および伝送プログラム | |
| US20200389342A1 (en) | Transmitters and methods for operating the same | |
| US20070243836A1 (en) | Dual output digital exciter | |
| JP2000165153A (ja) | 入れ子式フィ―ドフォワ―ド歪み低減システム | |
| EP1437825B1 (en) | Intermodulation product cancellation in communication systems | |
| JP2003078451A (ja) | 増幅装置 | |
| EP3297157B1 (en) | Design methods for multi-path amplifiers and multi-path amplifier | |
| JP2003078359A (ja) | 増幅装置 | |
| EP3468033B1 (en) | Linear amplifying device, input signal supplying method, and origin avoiding circuit used therein | |
| KR20210063368A (ko) | 케이블 tv 증폭기에 대한 파고율 감소 방법 및 이를 위한 회로 | |
| JPH01302901A (ja) | 多周波同時増幅器における歪補償回路 | |
| Wiemann | The ACeS digital channelizer-the next generation in regional digital satellite telephone communications | |
| WO2016032072A1 (ko) | 고주파 신호 생성 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted |