JP4063612B2 - 送信機 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、Ｎ送信系統を持つ無線基地局用送信機に関し、特に電力増幅器で発生する非線形歪を低減させた無線基地局用送信機に関する。
【０００２】
【従来の技術】
Ｎ系統増幅器の低消費電力化と冗長構成化を可能としている増幅器構成として、マルチポート増幅器がある。
図１を参照して従来のマルチポート増幅器（特開平１０−２０９７７７号公報（特願平９−８１５５号）参照）を説明する。
マルチポート増幅器は、Ｎ個の入力信号をＮ系列の信号に分配する入力側多端子電力合成回路と、Ｎ系列の出力信号を並列動作によってそれぞれ増幅するＮ個の増幅器と、Ｎ個の増幅器のそれぞれの出力を合成してＮ個の出力信号を出力する出力側多端子電力合成回路と、各増幅器の前段には各増幅器で発生する非線形歪成分の振幅・位相を調整する（各増幅器で発生する非線形歪成分を相殺するだけの歪みを予め付加する）歪補償器を備える。
【０００３】
系統間の送信電力の偏在を利用したマルチポート増幅器は、入力側多端子電力合成回路にて各増幅器の入力電力を均等分配する。これにより、独立にＮ系統の増幅器を持つ場合に比較して、各増幅器の飽和出力を低減し、Ｎ系統の増幅器全体の低消費電力化を可能にしている。また、入力側多端子電力合成回路にて入力信号をＮ系統に分配することで、仮に１系統の増幅器が故障しても残りの系統により電力増幅が可能である。すなわち、マルチポート増幅器自体が冗長構成となることが知られている。また、歪補償器により増幅器の所要出力バックオフを圧縮することで増幅器全体の効率を改善している。
【０００４】
【発明が解決しようとする課題】
図１に示された従来のマルチポート増幅器の構成は、マルチポート増幅器の個別増幅器を線形化した構成である。歪補償器には、増幅器の入力側に適用されることからプリディストータが一般的に用いられる。プリディストータは、増幅器の入力信号に応じてＡＭ／ＡＭ変換特性（入力振幅に対する出力振幅特性）及びＡＭ／ＰＭ変換特性（入力振幅に対する出力位相特性）を増幅器のそれらの特性を線形化するように補正する。図１のマルチポート増幅器には、送信周波数帯で動作するプリディストータの適用を必要とする。
【０００５】
Ｎ系統送信機を小型かつ軽量に製造することは重要な問題である。特に、アダプティブアレーのように多数の送信系統を独立に備える必要があり、なるべくコンパクトに装置を構成する必要があった。送信系統に図１によるプリディストータを持つマルチポート構成を適用しても全系統をアナログ回路にて構成する必要があり、変調器などを含めたディジタル信号処理回路との一体化による構成の簡易化及び部品点数の削減などを実現することが困難であった。また、入力側及び出力側多端子電力合成回路を所定の利得偏差及び位相偏差で実現する必要があり、多数製造するには調整を簡易にする回路構成が必要であった。
【０００６】
【課題を解決するための手段】
本発明は、次の構成を備えることにより上記課題を解決する。
（１）ディジタル信号処理にて入力側多端子電力合成回路を実現する。これにより、ディジタル信号処理によるプリディストータを実現する。プリディストータ出力信号をディジタル・アナログ変換を行い、周波数変換及び電力増幅を行う。Ｎ系統の電力増幅された信号をＮ系統の出力側多端子電力合成回路にて各系統の送信信号を生成する。
（２）上記（１）の発明において、ディジタル信号処理によるプリディストータの補正用信号（参照用信号）を生成する回路を備える。Ｎ系統の増幅器出力信号を受信機にて検波する。検波信号をアナログ・ディジタル変換器にてディジタル信号化し、プリディストータの補正信号として用いる。
【０００７】
【発明の実施の形態】
図２に本発明の送信機の機能を説明するための要部構成を示す。
入力側多端子電力合成回路とプリディストータによるディジタル信号処理に定式化する。
時間ｔは周期Ｔ[sec]と正数ｍを用いて以下とする。
ｔ＝ｍＴ （１）
第ｉ系統の変調器出力信号x_i(m)は、複素数とし、Ｎ系統の変調器出力信号行列をX(m)とすれば、
【数１】

Ｎ系統入力側多端子電力合成回路はバトラーマトリックスとし、以下となる。
【数２】

【数３】

Z(m)により、入力側多端子電力合成回路及びプリディストータでの演算処理をディジタル信号処理にて行うことができる。ディジタル・アナログ変換器にてZ(m)をアナログ信号に変換すると、Z(t)となる。Z(t)行列の各要素について周波数変換と電力変換を行う。電力変換されたＮ系統の信号は、出力側多端子電力合成回路にて送信信号に変換される。
【０００８】
プリディストータは、増幅器出力信号をモニタし、所定の非線形歪特性を達成するように波形変換行列Ｆの係数を適応的に更新する。
上記の演算処理にてZ(m)を生成すれば、入力側多端子電力合成回路の不完全性は完全に除去できる。また、変調器からZ(m)信号生成までディジタル信号処理により生成できる。ＤＳＰ(digital signal processor)などのソフトウェアにて上記ディジタル信号処理を実現できるため、従来のアナログ回路による構成に比べれば簡易に実装できる特徴をもつ。また、従来アナログ回路にて実現していた入力側多端子電力合成回路をディジタル信号処理で実現することで、出力端子間の利得偏差及び位相偏差をゼロにできる特徴を持つ。アナログ回路にて利得偏差及び位相偏差をゼロにすることは、回路の加工精度などの観点からできない。このように、従来のアナログ回路に比べて回路調整を少なくすることができる特徴を持つ。
【０００９】
図３に本発明の第一実施例における送信機の構成を示す。
送信機は、Ｎ系統の符号器と、入力側多端子電力合成回路と、プリディストータと、直交変調器と、ディジタル・アナログ変換器と、送信部と、出力側多端子電力合成回路と、受信部と、アナログ・ディジタル変換器にて構成される。
符号器は、送信するディジタル信号系列を入力し、ＱＰＳＫ(quadrature phase shift keying)などの符号化を行う。
入力側多端子電力合成回路は、複素Ｎ系統を入力し、複素Ｎ系統を出力する。入力側多端子電力合成回路での演算処理は、（３）,（４）,（５）式に従う行列を用いて（６）式を行う。入力側多端子電力合成路は行列Ｔ_nである。入力側多端子電力合成回路の各系統の複素出力信号は、各系統のプリディストータに入力される。プリディストータは、主として各系統の送信機の利得及び位相特性を線形化する。プリディストータの構成は、ルックアップテーブル型、３次歪み補償型などである。プリディストータ出力信号はディジタル信号処理により直交変調される。直交変調器出力信号は、ディジタル・アナログ変換器にてアナログ信号に変換される。
【００１０】
送信部は、例えば図４のような構成である。帯域制限用ローパスフィルタLPFと、ミキサMIXと局部発振器LOからなる周波数変換器と、バンドパスフィルタBPFと、プリアンプPreAMPと、電力増幅器HPAMPにて構成される。
送信部により、ディジタル・アナログ変換器出力信号は、変調されて、電力増幅される。
受信部は、例えば図５のような構成である。減衰器ATTと、ミキサMIXと局部発振器LOからなる検波部と、バンドパスフィルタBPFと、自動利得制御器AGCにて構成される。
受信部は、各送信部の出力信号をカプラ等により抽出し、減衰器ATTを介してミキサMIXと局部発振器LOを用いて検波する。検波された信号は、バンドパスフィルタBPFと自動利得制御器AGCを介してアナログ・ディジタル変換器においてディジタル信号に変換してプリディストータの補正用信号（参照用信号）を生成する。このディジタル化された補正信号を用いてプリディストータの利得及び位相特性を調整し、所定の線形性を達成する。
【００１１】
本実施例は、符号器から直交変調器まで一体化としたディジタル信号処理にて実現される。例えば、リアルタイムで動作するディジタル信号処理系であれば、符号器から直交変調器までの機能をソフトエェアとして実現できる。またＦＰＧＡ(field programmable gate array)などのハードウェアロジックにて符号器から直交変調器までの機能を実現してもよい。本実施例は、符号器から直交変調器までの機能をプログラマブルに実現し、かつその機能を適応的または状況に応じて再設定できる。これにより、複数の変調方式、複数のプリディストーション法に対して同一のＤＳＰまたはＦＰＧＡのハードウェア構成で対応できる。入力側多端子電力合成回路とプリディストータはそれぞれ独立な制御プログラムで実装してもよい。また、単一の制御器にて入力側多端子電力合成回路とプリディストータの制御プログラムを実装してもよい。
【００１２】
従来のマルチポート増幅器構成は、入力側多端子電力合成回路と出力側多端子電力合成回路をアナログ回路にて実現していた。本発明では、入力側多端子電力合成回路を（３）,（４）,（５）式のようにディジタル信号処理にて実現する。これにより、これまで入力側多端子電力合成回路の各出力端子間のアイソレーションを所定値以上達成するために利得偏差及び位相偏差を設計値以下に調整する必要があったが、本発明では無調整でアイソレーションを無限大すなわち利得偏差と位相偏差をゼロにできる。本発明により、出力側多端子電力合成回路の調整のみでよく、マルチポート構成のアイソレーションをより少ない調整にて高めることができる。
【００１３】
図６に本発明の第二実施例における送信機の構成を示す。
送信機は、ディジタルＩＱ信号を入力する直交変調器と、入力側多端子電力合成回路と、プリディストータと、ディジタル・アナログ変換器と、送信部と、出力側多端子電力合成回路と、受信部と、アナログ・ディジタル変換器にて構成される。
送信部は例えば図４のような構成である。受信部は例えば図５のような構成である。
第一実施例と異なり第二実施例は、直交変調されたディジタル信号に対して、入力側多端子電力合成回路とプリディストータの演算処理を行う。第二実施例の動作及び効果は上記第一実施例の動作及び効果と同一である。第一実施例及び第二実施例に示される本発明構成は、従来のマルチポート構成と比べて入力側多端子電力合成回路とプリディストータをディジタル信号処理で実現することで装置構成を簡素化、小型化、かつ軽量化を実現することができる特徴を持つ。
第一実施例及び第二実施例は、出力側多端子電力合成回路の出力をアダプティブアレーアンテナまたはセクタ用アンテナに接続できる。出力側多端子電力合成回路とアンテナの間に、無線基地局に一般的に使用されている共用器または切替器を含んでいてもよい。
【００１４】
【発明の効果】
以上説明したように、本発明は、入力側多端子電力合成回路、プリディストータをディジタル信号処理回路により構成することで以下の効果を奏する。
（１）小型、軽量な送信機を提供することができる。
（２）マルチポート構成の調整の容易化を図ることができる。
【図面の簡単な説明】
【図１】従来のマルチポート増幅器の構成図。
【図２】本発明の送信機の機能を説明するための要部構成図。
【図３】本発明の第一実施例における送信機の構成図。
【図４】送信部の構成例を示す図。
【図５】受信部の構成例を示す図。
【図６】本発明の第二実施例における送信機の構成図。

Claims (2)

1. Ｎ系統の送信信号を入力しＮ系統の信号を出力するディジタル信号処理で実現されるＮ系統の入力側多端子電力合成回路と、
   それぞれの送信系統を線形化するＮ系統のディジタル信号処理型プリディストータと、
   Ｎ系統のディジタル信号処理型プリディストータの出力信号を入力するＮ系統のディジタル・アナログ変換器と、
   Ｎ系統のディジタル・アナログ変換器の出力信号を入力する周波数変換器及び増幅器を含むＮ系統の送信部と、
   Ｎ系統の送信部出力信号を入力しＮ系統の信号を出力するＮ系統の出力側多端子電力合成器と、
   Ｎ系統の送信部出力信号を検波するＮ系統の受信部と、
   Ｎ系統の受信部出力信号を入力するアナログ・ディジタル変換器と、
   を備え、
   ディジタル信号処理型プリディストータは、アナログ・ディジタル変換器出力信号を参照信号として、各系統間で所定の非線形歪特性となるように波形変換行列の係数を制御することを特徴とする送信機。
2. 請求項１に記載の送信機において、
   上記所定の非線形歪特性は、利得偏差および位相偏差がゼロであることを特徴とする送信機。

Images