ITRM20080664A1 - Circuito integrato di amplificazione a guadagno programmabile e sistema comprendente detto circuito - Google Patents

Circuito integrato di amplificazione a guadagno programmabile e sistema comprendente detto circuito Download PDF

Info

Publication number
ITRM20080664A1
ITRM20080664A1 IT000664A ITRM20080664A ITRM20080664A1 IT RM20080664 A1 ITRM20080664 A1 IT RM20080664A1 IT 000664 A IT000664 A IT 000664A IT RM20080664 A ITRM20080664 A IT RM20080664A IT RM20080664 A1 ITRM20080664 A1 IT RM20080664A1
Authority
IT
Italy
Prior art keywords
circuit
network
input
integrated
elements
Prior art date
Application number
IT000664A
Other languages
English (en)
Inventor
Angelo Nagari
Germano Nicollini
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITRM2008A000664A priority Critical patent/IT1392309B1/it
Priority to EP09179092A priority patent/EP2197109A1/en
Priority to US12/637,091 priority patent/US8044718B2/en
Publication of ITRM20080664A1 publication Critical patent/ITRM20080664A1/it
Application granted granted Critical
Publication of IT1392309B1 publication Critical patent/IT1392309B1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Description

“Circuito integrato di amplificazione a guadagno programmabile e sistema comprendente detto circuitoâ€
DESCRIZIONE
La presente invenzione si riferisce ad un circuito integrato di amplificazione a guadagno programmabile e ad un sistema comprendente tale circuito integrato.
Con riferimento allo schema a blocchi rappresentato in figura 1, nel settore della telefonia mobile sono noti sistemi di trasmissione o di registrazione vocale/audio 1 atti a ricevere in ingresso un segnale analogico microfonico per convertirlo in un segnale digitale, comprendenti un circuito integrato in cui, collegati in cascata, sono previsti un amplificatore a guadagno programmabile 2 (che in questa configurazione viene comunemente denominato pre-amplificatore), un filtro anti-aliasing 3 ed un convertitore analogico digitale 4.
In tali sistemi di trasmissione o di registrazione 1 della tecnica nota il pre-amplificatore 2 Ã ̈ del tipo a guadagno programmabile per adattare la dinamica del segnale microfonico, che dipende dal particolare tipo di microfono impiegato, alla dinamica di ingresso del convertitore analogico-digitale 4. Il guadagno del preamplificatore 2 viene in pratica impostato in fase di realizzazione del sistema, per consentire di interfacciare opportunamente il convertitore analogico digitale 4 al particolare modello di microfono da impiegarsi nel sistema.
Il filtro anti-aliasing 3 à ̈ preposto ad eliminare le componenti spurie nel segnale microfonico di ingresso presenti nell’intorno della frequenza di campionamento dal convertitore analogico digitale per evitare che queste vengano portate nella banda utile dall’operazione di campionamento. Tale filtro 3 à ̈ dunque un filtro di tipo passa-basso.
Il convertitore analogico digitale 4 Ã ̈ previsto per convertire il segnale microfonico analogico preamplificato e filtrato in un segnale digitale, ad esempio al fine di poter memorizzare o trasmettere tale segnale digitale.
Nella progettazione di dispositivi di comunicazione mobile di prossima generazione, quali ad esempio dispositivi di telefonia cellulare, per i quali saranno richieste prestazioni audio confrontabili a quelle dei sistemi Hi-Fi di largo consumo, à ̈ sentita l’esigenza di ridurre il rumore introdotto nei campioni digitali attraverso il passaggio dei diversi blocchi 2, 3 e 4 rappresentati nello schema di figura 1.
Si à ̈ osservato che per ottenere questo obiettivo occorre sviluppare circuiti integrati in cui si ha un incremento del consumo e dell’occupazione di area dei tre blocchi 2, 3 e 4 di figura 1, in quanto il rumore diminuisce con la radice quadrata dei due suddetti parametri. Tuttavia questa soluzione non à ̈ praticabile poiché, al fine di conseguire le prestazioni desiderate in termini di riduzione del rumore, occorrerebbe progettare dei dispositivi di comunicazione mobile con un consumo inaccettabile, quando à ̈ ben noto che il consumo della batteria à ̈ un parametro di prestazioni di primaria importanza, e/o sviluppare dei circuiti integrati non competitivi dal punto di vista dell’occupazione di area di silicio.
La presente invenzione si propone di mettere a disposizione una soluzione circuitale che consenta di ottenere una soddisfacente riduzione del rumore e che al contempo non richieda un incremento di consumo e di area o richieda un incremento di consumo e di area relativamente contenuto.
Tale scopo viene conseguito mediante un circuito integrato di amplificazione a guadagno programmabile come definito nell’annessa prima rivendicazione nella sua forma più generale e nelle rivendicazioni dipendenti in alcune forme di esecuzione particolari.
Un ulteriore scopo della presente invenzione à ̈ quello di rendere disponibile un sistema di trattamento di un segnale analogico come definito nell’annessa rivendicazione 11, un sistema di trasmissione o registrazione audio/vocale come definito nell’annessa rivendicazione 12 ed un dispositivo di comunicazione come definito nell’annessa rivendicazione 13.
L’invenzione sarà meglio compresa dalla seguente descrizione dettagliata di una sua forma di esecuzione preferita, fatta a titolo esemplificativo e pertanto in nessun modo limitativo in relazione agli uniti disegni, in cui:
- la figura 1 mostra uno schema a blocchi di un sistema di trattamento di un segnale microfonico in accordo alla tecnica nota;
- la figura 2 mostra uno schema a blocchi di un sistema di trattamento di un segnale microfonico comprendente un circuito integrato di amplificazione e filtraggio ed un convertitore analogico digitale;
- la figura 3 mostra lo schema circuitale di una prima forma di realizzazione di circuito integrato di amplificazione e filtraggio a guadagno programmabile impiegabile nel sistema di figura 2;
- la figura 4 mostra lo schema circuitale di una seconda forma di realizzazione di circuito integrato di amplificazione e filtraggio a guadagno programmabile impiegabile nel sistema di figura 2,
- la figura 5 mostra lo schema circuitale di una terza forma di realizzazione di circuito integrato di amplificazione e filtraggio a guadagno programmabile impiegabile nel sistema di figura 2; e
- la figura 6 mostra lo schema circuitale di una quarta forma di realizzazione di circuito integrato di amplificazione e filtraggio a guadagno programmabile impiegabile nel sistema di figura 2.
Nelle figure, elementi uguali o simili sono indicati con i medesimi riferimenti numerici.
Con riferimento alla figura 2, con 20 si à ̈ globalmente indicato un sistema di trattamento di un segnale analogico SMCper l’amplificazione, il filtraggio e la conversione di tale segnale SMCda analogico in digitale.
In accordo ad una forma di realizzazione, preferita e non limitativa, il sistema di trattamento 20 à ̈ un sistema di trasmissione e/o di registrazione di un segnale analogico voce/audio SMC. In questo caso il segnale analogico SMCvoce/audio à ̈ ad esempio un segnale analogico reso disponibile in uscita da un microfono, non rappresentato nelle figure. Nell’esempio rappresentato, tale segnale analogico voce/audio SMCà ̈ in particolare un segnale analogico differenziale destinato ad essere alimentato agli ingressi INPed INNdel sistema di trattamento 20.
Il sistema 20 comprende un circuito integrato di amplificazione a guadagno programmabile 22, atto a ricevere in ingresso il segnale analogico SMC, comprendente un amplificatore operazionale ed una rete di impostazione del guadagno 23 comprendente elementi resistivi ed elementi di selezione cooperanti con detti elementi resistivi e controllabili per impostare, cioà ̈ programmare, il guadagno del circuito integrato di amplificazione 22. Nel particolare esempio rappresentato, essendo il segnale analogico SMCdirettamente fornito in uscita da un microfono, il circuito di amplificazione a guadagno programmabile 22 à ̈ tipicamente denominato circuito di pre-amplificazione.
La rete di impostazione del guadagno 23 comprende inoltre elementi capacitivi atti a definire assieme agli elementi resistivi della rete di impostazione del guadagno e all’amplificatore operazionale un filtro antialiasing di tipo RC attivo. Il circuito di amplificazione, o pre-amplificazione, a guadagno programmabile 22 à ̈ dunque tale da fornire in uscita un segnale SAFamplificato e filtrato. Preferibilmente il suddetto filtro anti-aliasing di tipo RC attivo à ̈ un filtro passa-basso a due poli.
Il sistema 20 comprende inoltre un convertitore analogico digitale 4, preferibilmente realizzato sullo stesso circuito integrato del circuito integrato di amplificazione 22, atto a ricevere in ingresso il segnale analogico amplificato e filtrato SAFe fornire in uscita campioni digitali Doutdi detto segnale. Preferibilmente, il convertitore analogico digitale 4 à ̈ un convertitore di tipo sigma-delta a capacità commutate, ad esempio a 16 bit.
In figura 3 Ã ̈ mostrata una prima forma di realizzazione di un circuito integrato di amplificazione a guadagno programmabile 22, in un esempio particolare in cui tale circuito 22, diversamente dal circuito di amplificazione 22 a guadagno programmabile e differenziale di figura 2, Ã ̈ di tipo single-ended.
Il circuito integrato di amplificazione a guadagno programmabile 22 comprende un terminale di ingresso INP, atto a ricevere in ingresso il segnale analogico SMC, ed un terminale di uscita OUPsul quale il circuito di amplificazione 22 Ã ̈ tale da rendere disponibile un segnale analogico filtrato ed amplificato SAF.
Il circuito integrato di amplificazione 22 comprende un amplificatore operazionale 33, preferibilmente del tipo a basso rumore (amplificatore operazionale LNA).
L’amplificatore operazionale 33 comprende un ingresso invertente 34, un ingresso non invertente 35 collegato a massa ed una uscita 36.
Il circuito integrato di amplificazione 22 comprende una rete di impostazione del guadagno NRCIN, NRCF, comprendente elementi resistivi, o resistori, R1-R4e Rf1-Rfned elementi di selezione S1-Sncooperanti con gli elementi resistivi e controllabili, ad esempio da un segnale logico fornito in uscita da un opportuno registro (non rappresentato nelle figure), per impostare il guadagno del circuito integrato di amplificazione 22. Gli elementi di selezione S1-Snsono preferibilmente interruttori realizzati in tecnologia CMOS. In accordo ad una variante realizzativa gli elementi di selezione S1-Snsono interruttori realizzati come MOS a canale n (N-ch) oppure a canale p (P-ch).
La rete di impostazione del guadagno NRCIN, NRCF, comprende una prima rete NRCIN, o rete di ingresso NRCIN, collegata in ingresso all’amplificatore operazionale 33, nell’esempio collegata all’ingresso invertente 34 dell’amplificatore operazionale 33, ed una seconda rete NRCF, o rete di retroazione, collegata fra l’uscita 36 ed un ingresso 34 dell’amplificatore operazionale 33. Nell’esempio di figura 3 la rete di retroazione NRCF, à ̈ collegata fra l’uscita 36 e l’ingresso 34 dell’amplificatore operazionale 33 e dunque definisce l’anello di retroazione di tale amplificatore operazionale 33.
Gli elementi di selezione S1-SNconsentono di variare il rapporto fra la resistenza complessiva della rete di retroazione NRCFe la resistenza complessiva della rete di ingresso NRCIN, consentendo dunque di programmare il guadagno del circuito di amplificazione 22. In una forma di realizzazione vantaggiosa, gli elementi di selezione S1-SNsono compresi nella rete di retroazione NRCF, consentendo dunque di impostare il valore della resistenza complessiva sull’anello di retroazione dell’amplificatore operazionale 33.
Vantaggiosamente, la rete di impostazione del guadagno NRCIN, NRCFcomprende inoltre elementi capacitivi atti a definire assieme agli elementi resistivi R1-R4e Rf1-Rfne all’amplificatore operazionale 33 un filtro anti-aliasing di tipo RC attivo. Preferibilmente, tale filtro à ̈ un filtro RC attivo del secondo ordine. Si intuisce dunque come il circuito integrato di amplificazione 22 a guadagno programmabile sia un circuito di amplificazione e filtraggio.
Preferibilmente, la rete di ingresso NRCINcomprende uno o più elementi capacitivi C1-C3ed uno o più elementi resistivi R1-R4atti a definire nel loro insieme un filtro RC, più preferibilmente ad un polo, disposto in ingresso all’amplificatore operazionale 33. In una forma di realizzazione particolarmente vantaggiosa, tale filtro RC à ̈ di tipo distribuito per cui la rete di ingresso NRCINcomprende più celle RC, rispettivamente (R1,C1), (R2,C2) ed (R3,C3), collegate in cascata ed aventi preferibilmente elementi resistivi R1, R2, R3con uno stesso valore di resistenza ed elementi capacitivi C1, C2, C3aventi uno stesso valore di capacità. Questo consente di avere in ingresso all’amplificatore operazionale 33 un filtro ad un singolo polo più selettivo rispetto ad un filtro RC realizzato con una sola cella RC.
Nella forma di realizzazione particolarmente preferita rappresentata in figura 3, la rete di ingresso NRCINcomprende tre celle RC in cascata ed una resistenza R4connessa fra l’ultima cella R3, C3e l’ingresso 34, in questo esempio invertente, dell’amplificatore operazionale 33.
La rete di retroazione NRCFcomprende una pluralità di celle RC collegate fra loro in cascata (Rf1,Cf1), (Rf2,Cf2),…, (Rfn,Cfn) e ciascuna associata ad un rispettivo elemento di selezione S1,…,Snin modo che, chiudendo in modo selettivo uno solo per volta di detti elementi di selezione S1,…,Snà ̈ possibile variare il numero di celle RC fra loro in cascata collegate fra l’uscita 36 e l’ingresso 34 dell’amplificatore operazionale 33, dunque il numero di celle RC che definiscono l’anello di retroazione dell’amplificatore operazionale 33. Ad esempio attivando, cioà ̈ chiudendo l’interruttore, l’elemento di selezione S1e lasciando aperti tutti gli altri elementi di selezione S2,…,Sn, l’anello retroazione avrà una sola cella RC, cioà ̈ la cella RC (Rf1,Cf1) collegata fra l’uscita 36 e l’ingresso 34 dell’amplificatore operazionale 33. Analogamente, attivando, cioà ̈ chiudendo l’interruttore, l’elemento di selezione S2e lasciando aperti tutti gli altri elementi di selezione S1ed S3,…,Sn, l’anello retroazione avrà una due celle RC in cascata, cioà ̈ la cella RC (Rf1,Cf1) e la cella (Rf2,Cf2) collegate fra l’uscita 36 e l’ingresso 34 dell’amplificatore operazionale 33. In tal modo, poiché in base al particolare elemento di selezione attivato à ̈ possibile determinare la resistenza complessiva connessa in retroazione all’amplificatore operazionale 33, à ̈ possibile impostare il guadagno del circuito di amplificazione 22.
In una forma di realizzazione particolarmente vantaggiosa, i valori di resistenza e di capacità degli elementi capacitivi e resistivi della rete di retroazione NRCFsono determinati in fase di progetto in modo tale che, indipendentemente dal numero di celle RC (Rf1,Cf1), (Rf2,Cf2),…,(Rfn,Cfn) connesse in cascata fra l’uscita 36 e l’ingresso 34 dell’amplificatore operazionale 33, la rete di retroazione NRCFdefinisca l’altro dei due poli del filtro anti-aliasing, la rete di retroazione NRCFessendo assimilabile ad un filtro passivo RC con un singolo polo ed avente una frequenza di taglio sostanzialmente costante. Per ottenere questo à ̈ sufficiente che nelle celle RC il valore delle capacità scali in proporzione al valore delle associate resistenze.
In tal modo, vantaggiosamente, la frequenza di taglio del filtraggio anti-aliasing implementato nel circuito integrato di amplificazione 22 può essere resa sostanzialmente costante al variare del guadagno impostato. Date queste specifiche, stabilita la frequenza di taglio del filtro RC definito dalla rete di retroazione NRCFed una volta stabiliti il passo ed il range di variazione del guadagno desiderati, un esperto del settore può determinare senza difficoltà in fase di progetto il numero di celle RC della rete di retroazione NRCFed i valori, che possono anche essere tutti diversi fra loro, da selezionare per gli elementi capacitivi e resistivi di tale rete NRCF.
Con riferimento alla figura 4, in accordo ad una variante realizzativa il circuito integrato di amplificazione a guadagno programmabile 22 comprende una rete di retroazione NRCFcomprendente una pluralità di celle RC in cascata in cui almeno una di dette celle RC comprende un elemento capacitivo, almeno due elementi resistivi indipendentemente collegabili in serie fra l’ingresso 34 e l’uscita 36 dell’amplificatore operazionale 33 mediante rispettivi elementi di selezione indipendentemente controllabili previsti nella rete di retroazione NRCF. Nella forma di realizzazione particolarmente preferita rappresentata in figura 4, ad eccezione della prima cella RC (Rf1,Cf1), tutte le restanti celle RC della rete di retroazione NRCFcomprendono un elemento capacitivo e due elementi resistivi collegabili fra l’uscita 36 e l’ingresso 34 dell’amplificatore operazionale 33 mediante rispettivi elementi di selezione indipendentemente comandabili l’uno dall’altro. A tal proposito, si osservi ad esempio come in figura 4 la seconda cella RC (Rf21,Rf22,Cf1) comprenda una capacità Cf2e due resistenze fra loro in serie Rf21, Rf22, indipendentemente collegabili fra l’ingresso e l’uscita dell’amplificatore operazionale mediante rispettivi elementi di selezione S21,S22per variare il guadagno del circuito integrato di amplificazione a guadagno programmabile 22. Si osservi che anche nel circuito integrato di amplificazione 22 di figura 4 per impostare un valore di guadagno occorre chiudere soltanto uno degli elementi di selezione S1,…Sn2.
Si osservi che prevedendo più resistenze per ogni cella RC come sopra descritto ed accettando una ragionevole minore precisione nel mantenere costante la frequenza di taglio della rete di retroazione NRCFed in genere del filtraggio anti-aliasing implementato nel circuito integrato di amplificazione a guadagno programmabile 22 à ̈ possibile realizzare un circuito integrato di amplificazione a guadagno programmabile 22 che, avendo meno elementi capacitivi rispetto al circuito di figura 3, richiede una occupazione di area ridotta rispetto a quest’ultimo.
In figura 5 à ̈ mostrato un circuito integrato di amplificazione a guadagno programmabile 22 del tutto simile a quello rappresentato in figura 3, in cui tale circuito à ̈ di tipo fully-differential.
In questo caso l’amplificatore operazionale 33 à ̈ di tipo differenziale e presenta due ingressi 34, 35 e due uscite 36P, 36N. La rete di impostazione del guadagno comprende in questo caso una rete di ingresso NRCINe due reti di retroazione NRCF_Ped NRCF_N.
La rete di ingresso NRCINpresenta tre celle RC in cascata del tipo simile a quelle già descritte in precedenza, in cui, poiché i due ingressi 34, 35 dell’amplificatore operazionale 33 costituiscono dei nodi di massa virtuale, ciascuna di tali celle RC ha un elemento capacitivo e due elementi resistivi. La rete di ingresso NRCINdefinisce un filtro RC ad un polo singolo. Ciascuna delle due reti di retroazione NRCF_P, NRCF_Nrealizza un filtro RC a più celle e ad un polo singolo e gli elementi capacitivi e resistivi sono determinati in modo che la frequenza di taglio del filtraggio antialiasing sia sostanzialmente costante al variare del guadagno del circuito integrato di amplificazione 22. Complessivamente, il circuito integrato di amplificazione 22 à ̈ un circuito integrato differenziale di amplificazione a guadagno programmabile, che à ̈ anche un filtro attivo differenziale anti-aliasing del secondo ordine e di tipo passa-basso. Si osservi che per impostare il guadagno nel circuito integrato 22 di figura 5, occorre attivare, ad esempio da registro, uno solo degli elementi di selezione S1,…,Sndella rete di retroazione NRCF_P, ad esempio l’elemento di selezione S1, ed il corrispondente elemento di selezione, cioà ̈ S1in questo esempio, e solo quello, nell’altra rete di retroazione NRCF_N.
Infine, in figura 6 à ̈ mostrata una variante realizzativa del circuito di amplificazione di figura 5, in cui, analogamente a quanto già descritto per il circuito di figura 4 per il caso single-ended, à ̈ possibile ridurre il numero di elementi capacitivi da prevedere nelle reti di retroazione NRCF_Ped NRCF_N.
Dalla descrizione appena fatta à ̈ possibile dunque comprendere come un circuito integrato di amplificazione a guadagno programmabile 22 del tipo sopra descritto raggiunga gli scopi prefissi, consentendo di ridurre l’occupazione di area integrando le funzionalità di amplificazione a guadagno programmabile e di filtraggio anti-aliasing, al contempo mantenendo sostanzialmente costante la frequenza di taglio del filtraggio antialiasing al variare del particolare guadagno da impostare.
Ovviamente, ad un circuito integrato di amplificazione a guadagno programmabile ed ad un sistema di trattamento di un segnale analogico del tipo sopra descritti un tecnico del ramo, allo scopo di soddisfare esigenze contingenti e specifiche, potrà apportare numerose modifiche e varianti, tutte peraltro contenute nell’ambito di protezione dell’invenzione, quale definito dalle seguenti rivendicazioni.

Claims (13)

  1. RIVENDICAZIONI 1. Circuito integrato di amplificazione a guadagno programmabile (22), atto a ricevere in ingresso un segnale analogico (SMC), comprendente un amplificatore operazionale (33) ed una rete di impostazione del guadagno (NRCIN, NRCF) comprendente elementi resistivi (R1-R4,Rf1-Rfn) ed elementi di selezione (S1-Sn) controllabili per impostare il guadagno di detto circuito di amplificazione (22), caratterizzato dal fatto che la rete di impostazione del guadagno (NRCIN, NRCF) comprende inoltre elementi capacitivi (C1-C3, Cf1-Cfn) atti a definire assieme agli elementi resistivi (R1-R4,Rf1-Rfn) e all’amplificatore operazionale (33) un filtro anti-aliasing di tipo RC attivo.
  2. 2. Circuito integrato di amplificazione a guadagno programmabile (22) secondo la rivendicazione 1, in cui detto filtro à ̈ un filtro RC del secondo ordine.
  3. 3. Circuito integrato di amplificazione a guadagno programmabile (22) secondo le rivendicazioni 1 o 2, in cui la rete di impostazione del guadagno (NRCIN, NRCF) comprende una prima rete (NRCIN), o rete di ingresso, collegata ad un ingresso (34) dell’amplificatore operazionale (33) ed una seconda rete (NRCF) o rete di retroazione, collegata fra un uscita (36) di detto amplificatore operazionale e detto ingresso (34) dell’amplificatore operazionale (33) ed in cui gli elementi di selezione (S1-SN) consentono di variare il rapporto fra la resistenza complessiva della rete di retroazione (NRCF) e la resistenza complessiva della rete di ingresso (NRCIN) consentendo dunque di programmare il guadagno del circuito di amplificazione (22).
  4. 4. Circuito integrato di amplificazione a guadagno programmabile (22) secondo la rivendicazione 3, in cui gli elementi di selezione (S1-SN) sono compresi nella rete di retroazione (NRCF) consentendo di impostare il valore della resistenza complessiva in serie fra detta uscita (36) e detto ingresso (34).
  5. 5. Circuito integrato di amplificazione a guadagno programmabile (22) secondo la rivendicazione 4, in cui la rete di retroazione (NRCF) comprende una pluralità di celle RC collegate fra loro in cascata (Rf1,Cf1), (Rf2,Cf2),…,(Rfn,Cfn) ciascuna associata ad un rispettivo elemento di selezione (S1-SN) in modo che attivando in modo selettivo uno solo di detti elementi di selezione (S1-SN) per volta à ̈ possibile variare il numero di celle RC fra loro in cascata collegate fra l’uscita (36) e l’ingresso (34) dell’amplificatore operazionale (33).
  6. 6. Circuito integrato di amplificazione a guadagno programmabile (22) secondo la rivendicazione 5, in cui detta pluralità di celle RC in cascata comprende almeno una cella RC comprendente un elemento capacitivo, almeno due elementi resistivi, almeno due elementi di selezione indipendentemente controllabili, ciascuno associato ad uno di detti elementi resistivi, detti elementi resistivi essendo indipendentemente collegabili in serie fra l’ingresso e l’uscita dell’amplificatore operazionale mediante detti elementi di selezione indipendentemente controllabili.
  7. 7. Circuito integrato di amplificazione a guadagno programmabile (22) secondo una qualsiasi delle rivendicazioni da 3 a 6, in cui la rete di ingresso (NRCIN) comprende uno o più elementi capacitivi (C1-C3) ed uno o più elementi resistivi (R1-R4) atti a definire nel loro insieme un filtro RC disposto in ingresso all’amplificatore operazionale (33).
  8. 8. Circuito integrato di amplificazione a guadagno programmabile (22) secondo la rivendicazione 7, in cui detto filtro RC à ̈ di tipo distribuito per cui la rete di ingresso (NRCIN) comprende più celle RC (R1,C1), (R2,C2) ed (R3,C3) collegate fra loro in cascata ed aventi elementi resistivi (R1, R2, R3) con uno stesso valore di resistenza ed elementi capacitivi (C1, C2, C3) aventi uno stesso valore di capacità.
  9. 9. Circuito integrato di amplificazione a guadagno programmabile (22) secondo una qualsiasi delle precedenti rivendicazioni, in cui detti elementi resistivi e detti elementi capacitivi hanno valori di resistenza e capacità tali da rendere costante la frequenza di taglio di detto filtro anti-aliasing al variare del guadagno di detto circuito di amplificazione (22).
  10. 10. Circuito integrato di amplificazione a guadagno programmabile (22) secondo una qualsiasi delle precedenti rivendicazioni, comprendente inoltre un convertitore analogico digitale (4) collegato in uscita a detto amplificatore operazionale (33).
  11. 11. Sistema di trattamento (20) di un segnale analogico comprendente un circuito integrato secondo una qualsiasi delle precedenti rivendicazioni.
  12. 12. Sistema di trattamento (20) secondo la rivendicazione 11, in cui detto segnale analogico à ̈ un segnale audio/voce ed in cui detto sistema à ̈ un sistema di registrazione o di trasmissione di detto segnale analogico.
  13. 13. Dispositivo di comunicazione mobile comprendente un sistema di trattamento (20) secondo la rivendicazione 12.
ITRM2008A000664A 2008-12-15 2008-12-15 Circuito integrato di amplificazione a guadagno programmabile e sistema comprendente detto circuito IT1392309B1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
ITRM2008A000664A IT1392309B1 (it) 2008-12-15 2008-12-15 Circuito integrato di amplificazione a guadagno programmabile e sistema comprendente detto circuito
EP09179092A EP2197109A1 (en) 2008-12-15 2009-12-14 Integrated programmable gain amplifier circuit and system including said circuit
US12/637,091 US8044718B2 (en) 2008-12-15 2009-12-14 Integrated programmable gain amplifier circuit and system including the circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITRM2008A000664A IT1392309B1 (it) 2008-12-15 2008-12-15 Circuito integrato di amplificazione a guadagno programmabile e sistema comprendente detto circuito

Publications (2)

Publication Number Publication Date
ITRM20080664A1 true ITRM20080664A1 (it) 2010-06-16
IT1392309B1 IT1392309B1 (it) 2012-02-24

Family

ID=41357763

Family Applications (1)

Application Number Title Priority Date Filing Date
ITRM2008A000664A IT1392309B1 (it) 2008-12-15 2008-12-15 Circuito integrato di amplificazione a guadagno programmabile e sistema comprendente detto circuito

Country Status (3)

Country Link
US (1) US8044718B2 (it)
EP (1) EP2197109A1 (it)
IT (1) IT1392309B1 (it)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9602079B2 (en) * 2009-06-23 2017-03-21 Qualcomm Incorporated Tunable adaptive filter with variable gain trans-conductance stage
DE102010012688B4 (de) * 2010-03-24 2014-05-15 Dspace Digital Signal Processing And Control Engineering Gmbh Schaltanordnung mit Temperaturkompensation
EP2552018A1 (en) * 2011-07-26 2013-01-30 ST-Ericsson SA Microphone preamplifier circuit
KR101881912B1 (ko) * 2013-01-24 2018-07-26 삼성전자주식회사 신호 처리 장치 및 신호 처리 방법
CN103219962B (zh) * 2013-04-15 2016-03-30 鞍钢集团矿业公司 可编程增益隔离放大电路及其实现方法
US8970293B1 (en) 2013-10-29 2015-03-03 Motorola Solutions, Inc. Active RC filter having gain-setting attenuator
US9419573B2 (en) * 2014-06-27 2016-08-16 Nxp, B.V. Variable gain transimpedance amplifier
US9467094B2 (en) 2014-06-27 2016-10-11 Qualcomm Incorporated Phase-dependent operational amplifiers employing phase-based frequency compensation, and related systems and methods
US9484877B2 (en) * 2014-08-25 2016-11-01 Mediatek Inc. Resonating device with single operational amplifier
US9312879B2 (en) 2014-08-25 2016-04-12 Mediatek Inc. Signal modulating device capable of reducing peaking in signal transfer function
JP6466678B2 (ja) * 2014-10-01 2019-02-06 ルネサスエレクトロニクス株式会社 半導体集積回路、可変利得増幅器、及び、センサシステム
CN108027678B (zh) 2015-09-14 2021-09-03 辛纳普蒂克斯公司 用于电容性的触摸感测的连续时间抗混叠滤波器
US10199995B2 (en) * 2016-03-30 2019-02-05 Mediatek Inc. Programmable amplifier circuit capable of providing large or larger resistance for feedback path of its amplifier
CN106849903B (zh) * 2016-12-28 2020-12-22 宁波斯凯勒智能科技有限公司 一种频率滤波电路
CN107317563B (zh) * 2017-08-21 2024-02-13 四川西南交大铁路发展股份有限公司 一种差分选择滤波电路及方法
US10270407B2 (en) 2017-08-31 2019-04-23 Core Chip Technology (Nanjing) Co., Ltd. Programmable gain amplifier
CN107565921B (zh) * 2017-10-11 2024-04-05 绍兴职业技术学院 一种可对比的自动循环可编程放大电路
JP7238269B2 (ja) * 2018-05-11 2023-03-14 オムロン株式会社 信号処理回路
CN116232281B (zh) * 2023-03-13 2023-11-14 青岛艾诺仪器有限公司 一种自定义滤波器的控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0421423A2 (en) * 1989-10-06 1991-04-10 Hitachi, Ltd. Method of controlling filter time constant and filter circuit having the time constant control function based on the method
US20050179505A1 (en) * 2004-02-13 2005-08-18 Infineon Technologies Ag Method and apparatus for tuning a filter
US20060103469A1 (en) * 2004-11-17 2006-05-18 Texas Instruments Incorporated Filter circuit providing low distortion and enhanced flexibility to obtain variable gain amplification
US20070132507A1 (en) * 2005-12-13 2007-06-14 Broadcom Corporation Tuneable filters using operational amplifiers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407658B2 (en) * 1999-05-14 2002-06-18 Koninklijke Philips Electronics N.V. Method and arrangement for filtering with common mode feedback for low power consumption
US7068108B2 (en) * 2004-01-09 2006-06-27 Texas Instruments Incorporated Amplifier apparatus and method
DE102005055426B4 (de) * 2005-11-21 2011-12-29 Xignal Technologies Ag Schaltungsanordnung mit einem rückgekoppelten, voll-differentiellen Operationsverstärker
CN101443997A (zh) * 2006-11-30 2009-05-27 松下电器产业株式会社 运算放大器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0421423A2 (en) * 1989-10-06 1991-04-10 Hitachi, Ltd. Method of controlling filter time constant and filter circuit having the time constant control function based on the method
US20050179505A1 (en) * 2004-02-13 2005-08-18 Infineon Technologies Ag Method and apparatus for tuning a filter
US20060103469A1 (en) * 2004-11-17 2006-05-18 Texas Instruments Incorporated Filter circuit providing low distortion and enhanced flexibility to obtain variable gain amplification
US20070132507A1 (en) * 2005-12-13 2007-06-14 Broadcom Corporation Tuneable filters using operational amplifiers

Also Published As

Publication number Publication date
IT1392309B1 (it) 2012-02-24
EP2197109A1 (en) 2010-06-16
US8044718B2 (en) 2011-10-25
US20100156535A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
ITRM20080664A1 (it) Circuito integrato di amplificazione a guadagno programmabile e sistema comprendente detto circuito
CN102983864B (zh) 环路滤波器、量化器、数模转换器以及运算放大器
Oh et al. 15.4 b incremental sigma-delta capacitance-to-digital converter with zoom-in 9b asynchronous SAR
US9231539B2 (en) Amplifier, a residue amplifier, and an ADC including a residue amplifier
US9973200B2 (en) Configurable capacitor arrays and switched capacitor circuits
WO2008114312A1 (ja) 拡散スイッチを有するサンプルホールド回路及びそれを利用したアナログデジタルコンバータ
JP4515241B2 (ja) 出力増幅回路及びそれを用いたセンサ装置
US7956780B2 (en) Filter with capacitive forward coupling
JP2016225840A (ja) 増幅回路、ａｄ変換器、無線通信装置、及びセンサシステム
JP4811339B2 (ja) Ａ／ｄ変換器
US20150116035A1 (en) Digital calibration of programmable gain amplifiers
KR101531877B1 (ko) 리셋 시 플로팅 노드를 제거할 수 있는 스위치드-커패시터 적분기, 상기 스위치드-커패시터 적분기를 포함하는 장치들
JP2013046390A (ja) Ａｄ変換装置およびｄｃ−ｄｃ変換装置
US20220271772A1 (en) Digital-to-analog conversion circuit
US20120319767A1 (en) Single-Ended-To-Differential Filter Using Common Mode Feedback
KR20190021634A (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
US9729165B2 (en) Delta-sigma analog-to-digital converter topology with improved distortion performance
US11088667B2 (en) Methods and apparatus for a dual mode operational amplifier
KR101397252B1 (ko) 하이브리드 아날로그 디지털 변환 장치 및 이를 이용한 센싱 장치
US8471753B1 (en) Pipelined analog-to-digital converter and method for converting analog signal to digital signal
US9628103B2 (en) Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme
Giannini et al. Flexible baseband low-pass filter and variable gain amplifier for software defined radio front end
JP2013055401A (ja) Δς変調器およびそれを用いたａ／ｄ変換器
JP2009044379A (ja) スイッチドキャパシタ積分器
Korotkov et al. Channel filters for microelectronic receivers of wireless systems